JP2005086071A - 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 - Google Patents
多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP2005086071A JP2005086071A JP2003318150A JP2003318150A JP2005086071A JP 2005086071 A JP2005086071 A JP 2005086071A JP 2003318150 A JP2003318150 A JP 2003318150A JP 2003318150 A JP2003318150 A JP 2003318150A JP 2005086071 A JP2005086071 A JP 2005086071A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring
- wiring board
- chip mounting
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】 コア基板100の片面または両面に、層間絶縁層104と配線(106a、b、c)が複数層形成された多層配線基板であって、少なくとも前記配線の表面の一部は、表面粗さがRaで0.01〜0.4μmであり、かつ、その表面上にカップリング剤または腐食抑制剤を少なくとも一種以上含む絶縁膜が形成されている多層配線基板。
【選択図】 図1
Description
(1)コア基板の片面または両面に、層間絶縁層と配線が複数層形成された多層配線基板であって、少なくとも前記配線の表面の一部は、表面粗さがRaで0.01〜0.4μmであり、かつ、その表面上にカップリング剤または腐食抑制剤を少なくとも一種以上含む絶縁膜が形成されていることを特徴とする多層配線基板。
(2)前記表面粗さは、酸性溶液あるいはアルカリ性溶液による処理で形成されたことを特徴とする上記(1)に記載の多層配線基板。
(3)前記表面粗さは、酸化・還元処理で形成されたことを特徴とする上記(1)に記載の多層配線基板。
(4)前記腐食抑制剤は、硫黄含有有機化合物または窒素含有有機化合物を少なくとも1種以上含んでいることを特徴とする上記(1)ないし上記(3)のいずれかに記載の多層配線基板。
(5)前記層間絶縁層は、熱硬化性の有機絶縁材料が主成分であることを特徴とする上記(1)ないし上記(4)のいずれかに記載の多層配線基板。
(6)上記(1)ないし上記(5)のいずれかに記載の多層配線基板であって、前記多層配線基板の一方の表面には半導体チップ接続端子が、他方の表面には外部接続端子が形成されていることを特徴とする半導体チップ搭載基板。
(7)コア基板の片面または両面に、層間絶縁層を形成する工程と配線を形成する工程を有する多層配線基板の製造方法であって、少なくとも前記配線の表面の一部に、Raで0.01〜0.4μmの表面粗さを形成する工程と、かつ、その表面上にカップリング剤または腐食抑制剤を少なくとも一種以上含む絶縁膜を形成する工程を有することを特徴とする多層配線基板の製造方法。
(8)前記表面粗さを形成する工程が、酸性溶液あるいはアルカリ性溶液による処理で形成される工程であることを特徴とする上記(7)に記載の多層配線基板の製造方法。
(9)前記表面粗さを形成する工程が、酸化・還元処理により形成される工程であることを特徴とする上記(7)に記載の多層配線基板の製造方法。
(10)前記絶縁膜を形成する工程が、硫黄含有有機化合物または窒素含有有機化合物を少なくとも1種以上含む腐食抑制剤溶液で処理する工程であることを特徴とする上記(7)ないし上記(9)のいずれかに記載の多層配線基板の製造方法。
(11)前記層間絶縁層を形成する工程は、熱硬化性の有機絶縁材料を主成分とする材料を用いる工程であることを特徴とする上記(7)ないし上記(10)のいずれかに記載の多層配線基板の製造方法。
(12)上記(7)ないし上記(11)のいずれかに記載の多層配線基板の製造方法であって、前記多層配線基板の一方の表面に半導体チップ接続端子を形成する工程と、他方の面に外部接続端子を形成する工程をさらに有することを特徴とする半導体チップ搭載基板の製造方法。
(13)上記(6)に記載の半導体チップ搭載基板、または上記(12)に記載の半導体チップ搭載基板の製造方法で製造された半導体チップ搭載基板と、前記半導体チップ搭載基板に搭載された半導体チップと、前記半導体チップを封止する樹脂から構成される半導体パッケージ。
(14)上記(12)に記載の半導体チップ搭載基板の製造方法により半導体チップ搭載基板を製造する工程、前記半導体チップ搭載基板に半導体チップを搭載する工程、前記半導体チップを樹脂で封止する工程を有することを特徴とする半導体パッケージの製造方法。
本発明において、Raは、平均粗さであり、触針式表面粗さ計などを用い測定することが可能である(JIS C 6481参照)。
コア基板の片面または両面に、層間絶縁層と配線が複数層形成された多層配線基板であって、少なくとも前記配線の表面の一部は、表面粗さがRaで0.01〜0.4μmであることが高速電気信号の伝達特性の面から必要で、更に0.01〜0.3μmであることが好ましい。0.4μmを超えると形成する配線の幅変動が大きく、また、高速電気信号の減衰が大きくなる。0.01μm未満では、ピール強度が十分に得られなくなるという傾向がある。なお、コア基板及びビルドアップ層の表面のRaは、触針式表面粗さ計などを用い測定することが可能である。
当該発明に用いる酸性溶液としては、塩酸、硫酸、硝酸、リン酸、酢酸、蟻酸、塩化第二銅、硫酸第二鉄などの鉄化合物、アルカリ金属塩化物、過硫酸アンモニウムなどから選ばれる化合物、またはこれらを組み合わせた水溶液、または、クロム酸、クロム酸-硫酸、クロム酸-フッ酸、重クロム酸、重クロム酸-ホウフッ酸などの酸性の6価クロムを含む水溶液で処理してもよい。これらの処理液の濃度および処理時間については、表面粗さがRaで0.01〜0.4μmとなるように適宜条件を選択して用いることが好ましい。
当該発明に用いるアルカリ性溶液としては、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム、等のアルカリ金属やアルカリ土類金属の水酸化物溶液が使用でき、また、これらの溶液は、有機酸、キレート剤等を加えて用いることも可能である。これらの処理液の濃度および処理時間については、表面粗さがRaで0.01〜0.4μmとなるように適宜条件を選択して用いることが好ましい。
本発明で用いる酸化・還元処理で形成される表面粗さは、配線として例えば、銅を用いる場合は、酸化剤を含む水溶液に銅配線を浸漬し、銅表面に酸化銅皮膜を形成し、次いで、還元処理により酸化銅皮膜を還元し、銅配線表面に微細な凹凸形状を形成しても良い。その場合、前記酸性またはアルカリ性溶液を用いて処理を行った後に、組み合わせて処理を行うことが可能であり、表面粗さがRaで0.01〜0.4μmとなるように処理をすればよい。前記酸化剤を含む水溶液としては、亜塩素酸ナトリウムなどの酸化剤が使用でき、更にOH陰イオン源およびリン酸三ナトリウムなどの緩衝剤を含むものが好ましい。また、還元処理を行う水溶液としては、pH9.0から13.5に調整したアルカリ性溶液中にホルムアルデヒド、パラホルムアルデヒド、芳香族アルデヒド化合物を添加した水溶液、または次亜リン酸および次亜リン酸塩などを含んだ水溶液が使用できる。
また、これらの処理の前処理として、溶剤、酸性水溶液またはアルカリ性水溶液を用いて配線表面の清浄化を行う脱脂処理を行うことが好ましい。脱脂処理は、アルカリ性および酸性の水溶液を用いればよく、特に限定はしないが、前記の酸性水溶液またはアルカリ性水溶液であることが好ましい。さらに1〜5Nの硫酸水溶液で配線表面を洗浄することが好ましい。前処理として、脱脂処理及び硫酸洗浄は適宜組み合わせて行っても良い。
更に、前記の酸溶液またはアルカリ溶液による処理、または、酸化剤または還元剤を有する処理液により配線表面を表面粗さがRaで0.01〜0.4μmとなるように処理した後、カップリング剤を含む溶液を用いて処理を行うことが可能である。前記カップリング剤の含有量は、溶液全体に対して、0.01重量%〜5重量%が好ましく、0.1重量%〜1.0重量%がさらに好ましい。カップリング剤の併用により、配線と層間絶縁層(ビルドアップ層)との密着強度が向上できる。使用するカップリング剤はシラン系カップリング剤、アルミニウム系カップリング剤、チタン系カップリング剤が挙げられ、中でもシラン系カップリング剤が好ましく、例えば、シラン系カップリング剤は、エポキシ基、アミノ基、メルカプト基、イミダゾール基、ビニル基、またはメタクリル基等の官能基を分子中に有し、これらのシラン系カップリング剤の少なくとも1種もしくは2種以上の混合物を含有する溶液を使用することができる。シラン系カップリング剤溶液の調整に使用される溶媒は、水或いはアルコール、ケトン類等を用いることが可能である。また、カップリング剤の加水分解を促進するために、少量の酢酸や塩酸等の酸を添加することもできる。カップリング剤による処理は、調整したカップリング剤溶液に浸漬、スプレー噴霧、塗布等の方法により処理を行うことができる。前記のシラン系カップリング剤で処理した基板は、自然乾燥、加熱乾燥、または真空乾燥により乾燥を行うが、使用するカップリング剤の種類によって、乾燥前に水洗または超音波洗浄を行うことも可能である。
本発明で用いる腐食抑制剤としては、配線表面の酸化を抑制する効果のあるものであり、配線が銅である場合に好ましい腐食抑制剤としては、メルカプト基、スルフィド基、又はジスルフィド基のような硫黄原子を含有する化合物もしくは、分子内に−N=またはN=Nまたは−NH2を含む窒素含有有機化合物を少なくとも1種以上含む化合物であり、前記の酸性溶液またはアルカリ性溶液またはカップリング剤溶液に加えて用いることも可能である。カップリング剤を含む溶液による処理の前または後に、別工程で、腐食抑制剤を含む溶液を用いて処理を行うことも可能である。
メルカプト基、スルフィド基、又はジスルフィド基のような硫黄原子を含有する化合物としては、脂肪族チオール(HS-(CH2)n-R(但し、式中、nは1から23までの整数、Rは一価の有機基、水素基またはハロゲン原子を表す)で表される構造を有し、Rはアミノ基、アミド基、カルボキシル基、カルボニル基、ヒドロキシル基のいずれかであることが好ましいが、これに限定したものではなく、炭素数1〜18のアルキル基、炭素数1〜8のアルコキシ基、アシルオキシ基、ハロアルキル基、ハロゲン原子、水素基、チオアルキル基、チオール基、置換されていても良いフェニル基、ビフェニル基、ナフチル基、複素環などが挙げられる。R中のアミノ基、アミド基、カルボキシル基、ヒドロキシル基は、1個でも問題ないが、1個以上であることが好ましく、他に上記のアルキル基等の置換基を有していても良い。式中、nが1から23までの整数で示される化合物を用いることが好ましく、さらに、nが4から15までの整数で示される化合物がより好ましく、またさらに6から12までの整数で示される化合物であることが特に好ましい)、チアゾール誘導体(チアゾール、2-アミノチアゾール、2-アミノチアゾール-4-カルボン酸、アミノチオフェン、ベンゾチアゾール、2-メルカプトベンゾチアゾール、2-アミノベンゾチアゾール、2-アミノ-4-メチルベンゾチアゾール、2-ベンゾチアゾロール、2,3-ジヒドロイミダゾ〔2,1-b〕ベンゾチアゾール-6-アミン、2-(2-アミノチアゾール-4-イル)-2-ヒドロキシイミノ酢酸エチル、2-メチルベンゾチアゾール、2-フェニルベンゾチアゾール、2-アミノ-4-メチルチアゾール等)、チアジアゾール誘導体(1,2,3-チアジアゾール、1,2,4-チアジアゾール、1,2,5-チアジアゾール、1,3,4-チアジアゾール、2-アミノ-5-エチル-1,3,4-チアジアゾール、5-アミノ-1,3,4-チアジアゾール-2-チオール、2,5-メルカプト-1,3,4-チアジアゾール、3-メチルメルカプト-5-メルカプト-1,2,4-チアジアゾール、2-アミノ-1,3,4-チアジアゾール、2-(エチルアミノ)-1,3,4-チアジアゾール、2-アミノ-5-エチルチオ-1,3,4-チアジアゾール等)、メルカプト安息香酸、メルカプトナフトール、メルカプトフェノール、4-メルカプトビフェニル、メルカプト酢酸、メルカプトコハク酸、3-メルカプトプロピオン酸、チオウラシル、3-チオウラゾール、2-チオウラミル、4-チオウラミル、2-メルカプトキノリン、チオギ酸、1-チオクマリン、チオクモチアゾン、チオクレゾール、チオサリチル酸、チオチアヌル酸、チオナフトール、チオトレン、チオナフテン、チオナフテンカルボン酸、チオナフテンキノン、チオバルビツル酸、チオヒドロキノン、チオフェノール、チオフェン、チオフタリド、チオフテン、チオールチオン炭酸、チオルチドン、チオールヒスチジン、3-カルボキシプロピルジスルフィド、2-ヒドロキシエチルジスルフィド、2-アミノプロピオン酸、ジチオジグリコール酸、D-システイン、ジ-t-ブチルジスルフィド、チオシアン、チオシアン酸等があげられる。
分子内に−N=またはN=Nまたは−NH2を含む窒素含有有機化合物を少なくとも1種以上含む好ましい化合物としては、トリアゾール誘導体(1H-1,2,3-トリアゾール、2H-1,2,3-トリアゾール、1H-1,2,4-トリアゾール、4H-1,2,4-トリアゾール、ベンゾトリアゾール、1-アミノベンゾトリアゾール、3-アミノ-5-メルカプト-1,2,4-トリアゾール、3-アミノ-1H-1,2,4-トリアゾール、3,5-ジアミノ-1,2,4-トリアゾール、3-オキシ-1,2,4-トリアゾール、アミノウラゾール等)、テトラゾール誘導体(テトラゾリル、テトラゾリルヒドラジン、1H-1,2,3,4-テトラゾール、2H-1,2,3,4-テトラゾール、5-アミノ-1H-テトラゾール、1-エチル-1,4-ジヒドロキシ5H-テトラゾール-5-オン、5-メルカプト-1-メチルテトラゾール、テトラゾールメルカプタン等)、オキサゾール誘導体(オキサゾール、オキサゾリル、オキサゾリン、ベンゾオキサゾール、3-アミノ-5-メチルイソオキサゾール、2-メルカプトベンゾオキサゾール、2-アミノオキサゾリン、2-アミノベンゾオキサゾール等)、オキサジアゾール誘導体(1,2,3-オキサジアゾール、1,2,4-オキサジアゾール、1,2,5-オキサジアゾール、1,3,4-オキサジアゾール、1,2,4-オキサジアゾロン-5、1,3,4-オキサジアゾロン-5等)、オキサトリアゾール誘導体(1,2,3,4-オキサトリアゾール、1,2,3,5-オキサトリアゾール等)、プリン誘導体(プリン、2-アミノ-6-ヒドロキシ-8-メルカプトプリン、2-アミノ-6-メチルメルカプトプリン、2-メルカプトアデニン、メルカプトヒポキサンチン、メルカプトプリン、尿酸、グアニン、アデニン、キサンチン、テオフィリン、テオブロミン、カフェイン等)、イミダゾール誘導体(イミダゾール、ベンゾイミダゾール、2-メルカプトベンゾイミダゾール、4-アミノ-5-イミダゾールカルボン酸アミド、ヒスチジン等)、インダゾール誘導体(インダゾール、3-インダゾロン、インダゾロール等)、ピリジン誘導体(2-メルカプトピリジン、アミノピリジン等)、ピリミジン誘導体(2-メルカプトピリミジン、2-アミノピリミジン、4-アミノピリミジン、2-アミノ-4,6-ジヒドロキシピリミジン、4-アミノ-6-ヒドロキシ-2-メルカプトピリミジン、2-アミノー4-ヒドロキシ-6-メチルピリミジン、4-アミノ-6-ヒドロキシ-2-メチルピリミジン、4-アミノ-6-ヒドロキシピラゾロ[3,4-d]ピリミジン、4-アミノ-6-メルカプトピラゾロ[3,4-d]ピリミジン、2-ヒドロキシピリミジン、4-メルカプト-1H-ピラゾロ[3,4-d]ピリミジン、4-アミノ-2,6-ジヒドロキシピリミジン、2,4-ジアミノ-6-ヒドロキシピリミジン、2,4,6-トリアミノピリミジン等)、チオ尿素誘導体(チオ尿素、エチレンチオ尿素、2-チオバルビツール酸等)、アミノ酸(グリシン、アラニン、トリプトファン、プロリン、オキシプロリン等)、1,3,4-チオオキサジアゾロン-5、チオクマゾン、2-チオクマリン、チオサッカリン、チオヒダントイン、チオピリン、γ-チオピリン、グアナジン、グアナゾール、グアナミン、オキサジン、オキサジアジン、メラミン、2,4,6-トリアミノフェノール、トリアミノベンゼン、アミノインドール、アミノキノリン、アミノチオフェノール、アミノピラゾール等があげられる。
本発明で使用する腐食抑制剤を含む溶液の調整には、水および有機溶媒を使用することができる。有機溶媒の種類は、特に限定はしないが、メタノール、エタノール、n-プロピルアルコール、n-ブチルアルコールなどのアルコール類、ジ-n-プロピルエーテル、ジ-n-ブチルエーテル、ジアリルエーテルなどのエーテル類、ヘキサン、ヘプタン、オクタン、ノナンなどの脂肪族炭化水素、ベンゼン、トルエン、フェノールなどの芳香族炭化水素などを用いることができ、これらの溶媒を1種類ないし2種類以上組み合わせて用いることもできる。
本発明で用いる腐食抑制剤溶液の濃度は、0.1〜5000ppmの濃度の範囲が好ましい。さらに、0.5〜3000ppmの範囲がより好ましく、また、さらに1〜1000ppmの範囲であることが特に好ましい。腐食抑制剤の濃度が0.1ppm未満では、マイグレーション抑制効果が十分でなく、また配線と絶縁樹脂との十分な密着強度を得ることもできない。腐食抑制剤の濃度が5000ppmを超えると、マイグレーション抑制効果は得られるが、配線と絶縁樹脂との十分な密着強度を得ることができない。配線表面を、腐食抑制剤を含んだ溶液により処理を行う時間については特に限定はせず、腐食抑制剤の種類および濃度に応じて適宜変化させることが好ましい。
本発明のカップリング剤または腐食抑制剤を少なくとも一種以上含む絶縁膜の厚みは、0.5nm〜50nmの厚みの範囲が好ましい。さらに、0.5〜20nmの範囲がより好ましく、またさらに単分子膜であることが特に好ましい。
配線表面に表面粗さがRaで0.3μm以下の形状を形成した後、膜厚が5nm以上、0.4μm以下である、配線と同種類もしくは異種金属を、連続的もしくは離散的に前記配線表面にコーティングし、表面粗さがRaで0.01〜0.4μmの形状を形成し、さらに前記同種類もしくは異種金属をコーティングした配線表面上に、カップリング剤もしくは腐食抑制剤を少なくとも一種以上含む絶縁膜を形成することが可能である。前記同種類もしくは異種金属としては、銅、ニッケル、亜鉛、クロム、金、銀、パラジウム、モリブデン、チタン、タングステン、錫、鉛、アルミニウム、鉄、インジウム、コバルト、タリウム、ビスマス、ルテニウム、ロジウム、ガリウム、ゲルマニウム等があげられ、これらを少なくとも一種類以上含む金属もしくは合金からなるものであってよい。前記同種類もしくは異種金属を配線表面にコーティングする方法としては、それらの金属を含んだ溶液に浸漬する方法、それらの金属を含んだ溶液をスプレー噴霧、塗布する等の方法がある。また、必要な部分だけ金属をスパッタリングや真空蒸着することによってコーティングすることも可能である。
配線表面に表面粗さがRaで0.01〜0.4μmとなる処理を施す場合、処理前の配線断面積(S)と処理後の断面積(S´)では、S´<Sとなるが、配線の断面積の減少は少ない方が好ましい。したがって、処理前後の配線断面積比(=S´/S)は、0.5以上であることが好ましく、0.7以上であることがより好ましい。
図1及び図8に、本発明の半導体チップ搭載基板の一実施例(片面ビルドアップ層2層)の断面模式図を示した。ここでは、ビルドアップ層を片面にのみ形成した実施形態で説明するが、必要に応じて図8に示すようにビルドアップ層は両面に形成しても良い。
コア基板の材質は特に問わないが、有機基材、セラミック基材、シリコン基材、ガラス基材などが使用できる。熱膨張係数や絶縁性を考慮すると、セラミックや、ガラスを用いることが好ましい。ガラスのうち非感光性ガラスとしては、ソーダ石灰ガラス(成分例:SiO2 65〜75wt%、Al2O3 0.5〜4wt%、CaO 5〜15wt%、MgO 0.5〜4wt%、Na2O 10〜20wt%)、ホウ珪酸ガラス(成分例:SiO2 65〜80wt%、B2O3 5〜25wt%、Al2O3 1〜5wt%、CaO 5〜8wt%、MgO 0.5〜2wt%、Na2O 6〜14wt%、K2O 1〜6wt%)等が挙げられる。また、感光性ガラスとしてはLi2O−SiO2系結晶化ガラスに感光剤として金イオン及び銀イオンを含むものが挙げられる。
層間絶縁層(ビルドアップ層)104は、絶縁材料からなり、絶縁材料としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。またビルドアップ層(層間絶縁層)は熱硬化性の有機絶縁材料を主成分とするのが好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキッド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、3量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。
半導体チップの熱膨張係数とコア基板の熱膨張係数とが近似していて、かつコア基板の熱膨張係数とビルドアップ層の熱膨張係数とが近似していることが好ましいが、これに限定したものではない。さらに、半導体チップ、コア基板、ビルドアップ層の各々の熱膨張係数をα1、α2、α3(ppm/℃)としたとき、α1≦α2≦α3であることがより好ましい。
ビルドアップ層のヤング率は、1〜5GPaであるのが熱ストレスに対する応力緩和の点で好ましい。ビルドアップ層中の充填材は、ビルドアップ層の熱膨張係数が10〜40ppm/℃、ヤング率が1〜5GPaになるように添加量を適宜調整して添加するのが好ましい。
半導体チップ搭載基板は、以下の製造方法の組み合わせで製造することができる。製造工程の順番は、本発明の目的を逸脱しない範囲では、特に制限しない。
配線の形成方法としては、コア基板表面またはビルドアップ層上に金属箔を形成し、金属箔の不要な箇所をエッチングで除去する方法(サブトラクト法)、コア基板表面またはビルドアップ層上の必要な箇所にのみめっきにより配線を形成する方法(アディティブ法)、コア基板表面またはビルドアップ層上に薄い金属層(シード層)を形成し、その後、電解めっきで必要な配線を形成した後、薄い金属層をエッチングで除去する方法(セミアディティブ法)がある。
金属箔の配線となる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な金属箔をエッチング除去し、配線を形成することができる。例えば、金属箔として銅箔を用いる場合、エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を使用できる。例えばレジストインクをシルクスクリーン印刷してエッチングレジストを形成したり、またエッチングレジスト用ネガ型感光性ドライフィルムを銅箔の上にラミネートして、その上に配線形状に光を透過するフォトマスクを重ね、紫外線で露光し、露光しなかった箇所を現像液で除去してエッチングレジストを形成する。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常の配線板に用いる化学エッチング液を用いることができる。
また、配線は、コア基板またはビルドアップ層上の必要な箇所にのみ、めっきを行うことで形成することも可能であり、通常のめっきによる配線形成技術を用いることができる。例えば、コア基板に無電解めっき用触媒を付着させた後、めっきが行われない表面部分にめっきレジストを形成して、無電解めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ、無電解めっきを行い配線を形成する。
コア基板表面またはビルドアップ層上に、セミアディティブ法の薄い金属層(シード層)を形成する方法は、蒸着またはめっきによる方法と、金属箔を貼り合わせる方法がある。また同様の方法で、サブトラクト法の金属箔を形成することもできる。
コア基板表面またはビルドアップ層上に蒸着またはめっきによって薄い金属層(シード層)を形成することができる。例えば、薄い金属層(シード層)として、スパッタリングにより下地金属と薄膜銅層を形成する場合、薄膜銅層を形成するために使用されるスパッタリング装置は、2極スパッタ、3極スパッタ、4極スパッタ、マグネトロンスパッタ、ミラートロンスパッタ等を用いることができる。スパッタに用いるターゲットは、密着を確保するために、例えばCr、Ni、Co、Pd、Zr、Ni/Cr、Ni/Cu等の金属を下地金属として用い、5〜50nmスパッタリングする。その後、銅をターゲットにして100〜500nmスパッタリングして薄膜銅層を形成できる。
コア基板またはビルドアップ層に接着機能がある場合は、金属箔をプレスやラミネートによって貼り合わせることにより薄い金属層(シード層)を形成することもできる。しかし、薄い金属層を直接貼り合わせるのは非常に困難であるため、厚い金属箔を張り合わせた後にエッチング等により薄くする方法や、キャリア付金属箔を貼り合わせた後にキャリア層を剥離する方法などがある。例えば前者としてはキャリア銅/ニッケル/薄膜銅の三層銅箔があり、キャリア銅をアルカリエッチング液で、ニッケルをニッケルエッチング液で除去する方法がある。後者としては、アルミ、銅、絶縁樹脂などをキャリアとしたピーラブル銅箔などが使用でき、5μm以下の薄い金属層(シード層)を形成できる。また、厚み9〜18μmの銅箔を貼り付け、5μm以下になるように、エッチングにより均一に薄くし、薄い金属層(シード層)を形成することもできる。
前述の方法で形成された薄い金属層(シード層)上に、めっきレジストを必要なパターンに形成し、薄い金属層(シード層)を介して電解銅めっきにより配線を形成する。その後、めっきレジストを剥離し、最後に薄い金属層(シード層)をエッチング等により除去し、配線が形成できる。
配線の形状は特に問わないが、少なくとも半導体チップが搭載される側には半導体チップ接続端子16(ワイヤボンド端子等)、その反対面にはマザーボード等と電気的に接続される外部接続続端子(はんだボール等が搭載される箇所)及びそれらを繋ぐ展開配線、層間接続端子等から構成される。また、配線の配置も特に問わないが、図3に示したように(内層配線、層間接続端子等は省略)、半導体チップ接続端子より内側に外部接続端子を形成したファン−インタイプや、図4に示したような半導体チップ接続端子の外側に外部接続端子を形成したファン−アウトタイプ、またはこれらを組み合わせたタイプでもよい。図5に、ファン−インタイプ半導体チップ搭載基板の平面図を、図6にファン−アウトタイプ半導体チップ搭載基板の平面図を示した。なお、半導体チップ接続端子16の形状は、ワイヤボンド接続やフリップチップ接続などが、可能であれば、特に問わない。また、ファン−アウト、ファン−インどちらのタイプでも、ワイヤボンド接続やフリップチップ接続などは、可能である。さらに必要に応じて、半導体チップと電気的に接続されないダミーパターン21(図6参照)を形成してもかまわない。ダミーパターンの形状や配置も特には問わないが、半導体搭載領域に均一に配置するのが好ましい。これによって、ダイボンド接着剤で半導体チップを搭載する際に、半導体チップが割れたり、ボイドが発生しにくくなり、信頼性を向上できる。
本発明の半導体チップ搭載基板は、複数の配線層を有するため、各層の配線を電気的に接続するためのバイアホールを設けることができる。バイアホールは、コア基板またはビルドアップ層に接続用の穴を設け、この穴を導電性ペーストやめっき等で充填し形成できる。穴の加工方法としては、パンチやドリルなどの機械加工、レーザ加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などがある。
半導体チップ搭載基板の外部接続端子側には絶縁被覆を形成することができる。パターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を確保するためには、感光性のソルダレジスト、カバーレイフィルム、フィルム状レジストを用いるのが好ましい。材質としては、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の材料を用いることができる。
配線の必要な部分にニッケル、金めっきを順次施すことができる。さらに必要に応じてニッケル、パラジウム、金めっきとしても良い。これらのめっきは、配線の半導体チップ接続端子と、マザーボードまたは他の半導体パッケージと電気的に接続するための外部接続端子に施されるのが一般的である。このめっきは、無電解めっき、または電解めっきのどちらを用いてもよい。また、必要に応じて、露出した配線、ダミーパターン、補強パターン等の金属パターン表面に同時に施すこともできる。
このような半導体チップ搭載基板は、以下のような工程で製造することができる。図2の(a)〜(g)に、本発明の半導体チップ搭載基板の製造方法の実施形態の一例を断面模式図で示した。ただし、製造工程の順番は、本発明の目的を逸脱しない範囲では、特に制限しない。
(工程a)は、図2(a)に示したようにコア基板100上に第1の配線106aを作製する工程である。
(工程b)は、図2(b)に示したように、前記第1の層間接続端子101と、後述する第2の配線とを接続するための第1の層間接続用IVH102(バイアホール)を形成する工程である。
(工程c)は、図2(c)に示したように、コア基板の第1の配線106aと反対側の面に第2の配線106bを形成する工程である。コア基板の第1の配線と反対の面に(工程a)と同様に銅層を形成し、その銅層を必要な配線形状にエッチングレジストを形成し、塩化銅や塩化鉄等のエッチング液を用いて第2の配線を形成する。銅層の形成方法としては、(工程a)と同様にスパッタリング、蒸着、無電解めっきなどで銅薄膜を形成した後、電気銅めっきを用いて所望の厚みまで銅めっきすることにより銅層が得られる。
(工程d)は、図2(d)に示すように前記第2の配線を形成した面にビルドアップ層(層間絶縁層)104を形成する工程である。まず、第2の配線表面を脱脂処理または硫酸洗浄後に、酸性あるいはアルカリ性あるいは酸化剤を含む水溶液に浸漬して配線表面に酸化銅皮膜を形成し、次いで、還元剤を含む水溶液に浸漬し、前記酸化銅皮膜を還元処理することによって、銅配線表面のRa(平均粗さ)が0.01〜0.4μmとなるように処理を行う。続いてカップリング剤または腐食抑制剤を少なくとも一種以上含む溶液による処理を行い第2の配線表面に極薄の絶縁膜を形成する。
(工程e)は、図2(e)に示したように、前記ビルドアップ層に第2の層間接続用のIVH(バイアホール)108を形成する工程であり、バイアホールの形成手段としては、一般的なレーザ穴あけ装置を使用することができる。レーザ穴あけ機で用いられるレーザの種類はCO2レーザ、YAGレーザ、エキシマレーザ等を用いることができるが、CO2レーザが生産性及び穴品質の点で好ましい。また、IVH径が30μm未満の場合は、レーザ光を絞ることが可能なYAGレーザが適している。また、ビルドアップ層が有機溶剤等の薬液による化学エッチング加工が可能な材料の場合は、化学エッチングによってバイアホールを形成することもできる。
(工程f)は、図2(f)に示したように、前記第2のバイアホールが形成されたビルドアップ層上に、第3の配線106cを形成する工程である。また、L/S=35μm/35μm以下の微細な配線を形成するプロセスとしては、前記したセミアディティブ法が好ましい。ビルドアップ層上に、蒸着またはめっきによる方法や金属箔を貼り合わせる方法などにより、シード層を形成する。前述の方法で形成された薄い金属層上に、めっきレジストを必要なパターンに形成し、薄い金属層を介して電解銅めっきにより配線を形成する。その後、めっきレジストを剥離し、最後に薄い金属層をエッチング等により除去し、微細な配線が形成できる。
(工程g)は、図2(g)に示したように、外部接続端子以外の最外層の配線等を保護するための絶縁被覆109を形成する工程である。絶縁被覆材としては、ソルダレジストが一般的に用いられ、熱硬化型や紫外線硬化型のものが使用できるが、レジスト形状を精度良く仕上げることができる紫外線硬化型のものが好ましい。
半導体チップ搭載基板22の形状は、特に問わないが、図7に示したようなフレーム形状にすることが好ましい。半導体チップ搭載基板の形状をこのようにすることで、半導体パッケージの組立てを効率よく行うことができる。以下、好ましいフレーム形状について詳細に説明する。
図3に、本発明のフリップチップタイプ半導体パッケージの実施形態の一例を断面模式図で示す。図3に示したように本発明の半導体パッケージは、上記本発明の半導体チップ搭載基板に、さらに半導体チップ111が搭載されているもので、半導体チップと半導体チップ接続端子とを接続バンプ112を用いてフリップチップ接続することによって電気的に接続して得ることができる。
(工程a)
コア基板100として0.4mm厚のソーダガラス基板(熱膨張係数11ppm/℃)を用意し、片面にスパッタリングにより200nmの銅薄膜を形成した後、電気銅めっきで10μmの厚さまでめっきを行った。なおスパッタリングは、日本真空技術株式会社製装置型番MLH−6315を用いて、以下に示した条件1で行った。その後、第1の配線106aとなる部分にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして第1の配線106a(第1の層間接続端子101及び半導体チップ接続端子を含む)を形成した。
(条件1)
電流:3.5A
電圧:500V
アルゴン流量:35SCCM
圧力:5×10−3Torr(4.9×10−2Pa)
成膜速度:5nm/秒
第1の配線が形成されたガラス基板の第1の配線と反対面から第1の層間接続端子に到達するまで、レーザで穴径50μmのIVH穴を形成した。レーザにはYAGレーザLAVIA−UV2000(住友重機械工業株式会社製、商品名)を使用し、周波数4kHz、ショット数50、マスク径0.4mmの条件でIVH穴の形成を行った。
(工程b)で形成された第1の層間接続用IVH(第1のバイアホール)と電気的に接続するために、ガラス基板の、第1の配線と反対側の面にスパッタリングにより200nmの銅薄膜を形成した後、電気銅めっきで10μmの厚さまでめっきを行った。スパッタリングは、(工程a)と同様に行った。さらに、(工程a)と同様に第2の配線の形状にエッチングレジストを形成し、塩化第二鉄エッチング液を用い、エッチングして第2の配線106b(第2の層間接続端子103を含む)を形成した。
(工程c)で形成した第2の配線側の面に、200ml/Lに調整した酸性脱脂液Z−200(ワールドメタル社製、商品名)に、液温50℃で2分間浸漬した後、液温50℃の水に2分間浸漬することにより湯洗し、さらに1分間水洗した。次いで、3.6Nの硫酸水溶液に1分間浸漬し、1分間水洗した後、黒化処理液HIST−500(日立化成工業株式会社製、商品名)に85℃で30秒間浸漬した。この後、5分間水洗し、還元処理液HIST−100(日立化成工業株式会社製、商品名)に40℃で2分40秒間浸漬し、さらに10分間水洗を行った。この前処理工程を経た後に、酢酸によりpH5に調整した水溶液に、アミノメチルトリメチルシランの濃度が0.5重量%となるように調整した水溶液に25℃で、10分間浸漬した。さらに水洗することなく、常温(25℃)にて乾燥を行った。
ビルドアップ層104の表面から第2の層間接続用端子103に到達するまで、レーザで穴径50μmのIVH穴を形成した。レーザにはYAGレーザLAVIA−UV2000(住友重機械工業株式会社製、商品名)を使用し、周波数4kHz、ショット数20、マスク径0.4mmの条件でIVH穴の形成を行った。
第3の配線形成及び第2のバイアホール形成のために、スパッタリングにより、給電層となる下地金属Ni層20nmを形成し、さらに薄膜銅層200nmを形成した。スパッタリングは、日本真空技術株式会社製MLH−6315を用いて以下に示した条件2で行った。
(条件2)
(ニッケル)
電流:5.0A
電圧:350V
アルゴン流量:35SCCM
圧力:5×10−3Torr(4.9×10−2Pa)
成膜速度:0.3nm/秒
(銅)
電流:3.5A
電圧:500V
アルゴン流量:35SCCM
圧力:5×10−3Torr(4.9×10−2Pa)
成膜速度:5nm/秒
この後、(工程d)〜(工程f)までを再度繰り返し、ビルドアップ層及び外部接続端子107を含む最外層の配線をさらに一層形成し、最後にソルダーレジスト109を形成して、図1(1パッケージ分の断面図)、図5(1パッケージ分の平面図)、及び図7(半導体チップ搭載基板全体図)に示すようなファン−インタイプBGA用半導体チップ搭載基板を作製した。
前記(工程a)〜(工程g)により作製された半導体チップ搭載基板の半導体チップ搭載領域に、接続バンプ112の形成された半導体チップ111を、フリップチップボンダを用いて超音波を印加しながら必要な数だけ搭載した。さらに、半導体チップ搭載基板と半導体チップの隙間に、半導体チップ端部からアンダーフィル材を注入し、オーブンを用いて80℃で1時間の1次硬化及び150℃で4時間の2次硬化を行った。次に、外部接続端子に直径0.45mmの鉛・錫共晶はんだボール114をN2リフロー装置で融着した。最後に、幅200μmのブレードを装着したダイサーで半導体チップ搭載基板を切断し、図3に示す半導体パッケージを作製した。
(工程a)〜(工程g)
(工程d)で実施例1と同様の前処理を行った後、11−アミノウンデカンチオール・ハイドロクロライド(同人化学研究所社製、商品名)の濃度が5ppmであるエタノール溶液に25℃で、1時間浸漬した。浸漬終了後、エタノール溶液に1分間浸漬し、さらにまたエタノール溶液に1分間浸漬することにより2段洗浄を行った。洗浄を行った後、常温(25℃)にて乾燥し、配線表面に脂肪族チオールを含む絶縁膜を形成した。
前記(工程a)〜(工程g)により作製された半導体チップ搭載基板の半導体チップ搭載領域に、ダイボンドフィルムDF−100(日立化成工業株式会社製、商品名)117を用いて、半導体チップ111を必要な数だけ搭載した。ダイボンドフィルムは、半導体チップ搭載基板に仮接着しても良く、または、半導体チップの裏面に仮接着しても良い。次に、ワイヤボンダUTC230(株式会社新川製、商品名)で、半導体チップ上の端子と半導体チップ搭載基板の半導体チップ接続端子とを、直径25μmの金ワイヤ115で電気的に接続した。さらに、半導体チップを封止樹脂116であるCEL9200(日立化成工業株式会社製、商品名)を用いて、圧力10MPa、温度180℃、時間90秒で、図7に示した1ブロック23を一体にトランスファモールドした。次に、温度180℃のオーブンで5時間の熱処理を行い、封止樹脂及びダイボンドフィルムを完全硬化して、外部接続端子に直径0.45mmの鉛・錫共晶はんだボール114をN2リフロー装置で融着した。最後に、幅200μmのブレードを装着したダイサーで封止樹脂と半導体チップ搭載基板を同時に切断し、図4に示した半導体パッケージを作製した。
実施例1と同様の前処理を行った後、2-アミノチアゾール(和光純薬工業株式会社製、商品名)の濃度が、10ppmであるエタノール溶液に25℃で、10分間浸漬した。浸漬終了後、エタノール溶液に1分間浸漬し、さらにまたエタノール溶液に1分間浸漬することにより2段洗浄を行った。洗浄を行った後、常温(25℃)にて乾燥し、配線表面に2-アミノチアゾールを含む絶縁膜を形成した。それ以外の工程は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
実施例1と同様の前処理を行った後、5-アミノ-1,3,4-チアジアゾール-2-チオール(和光純薬工業株式会社製、商品名)の濃度が、10ppmであるエタノール溶液に25℃で、10分間浸漬した。浸漬終了後、エタノール溶液に1分間浸漬し、さらにまたエタノール溶液に1分間浸漬することにより2段洗浄を行った。洗浄を行った後、常温(25℃)にて乾燥し、配線表面に5-アミノ-1,3,4-チアジアゾール-2-チオールを含む絶縁膜を形成した。それ以外の工程は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
実施例1と同様の前処理を行った後、3-アミノ-5-メルカプト-1,2,4-トリアゾール(和光純薬工業株式会社製、商品名)の濃度が、10ppmであるエタノール溶液に25℃で、10分間浸漬した。浸漬終了後、エタノール溶液に1分間浸漬し、さらにまたエタノール溶液に1分間浸漬することにより2段洗浄を行った。洗浄を行った後、常温(25℃)にて乾燥し、配線表面に3-アミノ-5-メルカプト-1,2,4-トリアゾールを含む絶縁膜を形成した。それ以外の工程は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
実施例1と同様の前処理を行った後、2-アミノ-6-ヒドロキシ-8-メルカプトプリン(和光純薬工業株式会社製、商品名)の濃度が、10ppmであるエタノール溶液に25℃で、10分間浸漬した。浸漬終了後、エタノール溶液に1分間浸漬し、さらにまたエタノール溶液に1分間浸漬することにより2段洗浄を行った。洗浄を行った後、常温(25℃)にて乾燥し、配線表面に2-アミノ-6-ヒドロキシ-8-メルカプトプリンを含む絶縁膜を形成した。それ以外の工程は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
実施例1と同様の前処理を行った後、プリン(和光純薬工業株式会社製、商品名)の濃度が、100ppmであるエタノール溶液に25℃で、10分間浸漬した。浸漬終了後、エタノール溶液に1分間浸漬し、さらにまたエタノール溶液に1分間浸漬することにより2段洗浄を行った。洗浄を行った後、常温(25℃)にて乾燥し、配線表面にプリンを含む絶縁膜を形成した。それ以外の工程は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
実施例1と同様の前処理を行った後、1重量%の重クロム酸ナトリム水溶液に30秒浸漬した後、酢酸によりpH5に調整した水溶液に、アミノメチルトリメチルシランの濃度が0.5重量%となるように調整した水溶液に25℃で、10分間浸漬した。さらに水洗することなく、常温(25℃)にて乾燥を行った。それ以外の工程は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
防錆処理を施していない18μmの電解銅箔GTS−18(古河サーキットフォイル株式会社製、商品名)を5cm×8cmに切り出し、この電解銅箔を試験片として、これに実施例1の(工程d)に記載された表面処理を施した。
電解銅箔に対する表面処理が、実施例2の(工程d)に記載された表面処理である以外は、実施例9と同様に行った。
電解銅箔に対する表面処理が、実施例3の(工程d)に記載された表面処理である以外は、実施例9と同様に行った。
電解銅箔に対する表面処理が、実施例4の(工程d)に記載された表面処理である以外は、実施例9と同様に行った。
電解銅箔に対する表面処理が、実施例5の(工程d)に記載された表面処理である以外は、実施例9と同様に行った。
電解銅箔に対する表面処理が、実施例6の(工程d)に記載された表面処理である以外は、実施例9と同様に行った。
電解銅箔に対する表面処理が、実施例7の(工程d)に記載された表面処理である以外は、実施例9と同様に行った。
電解銅箔に対する表面処理が、実施例8の(工程d)に記載された表面処理である以外は、実施例9と同様に行った。
(工程d)で、200ml/Lに調整した酸性脱脂液Z−200(ワールドメタル社製、商品名)に、液温50℃で2分間浸漬した後、液温50℃の水に2分間浸漬することにより湯洗し、さらに1分間水洗した。次いで、3.6Nの硫酸水溶液に1分間浸漬し、1分間水洗し、アミノメチルトリメチルシランを用いることなく、それ以外の工程は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した。
(工程d)で、マイクロエッチング剤であるメックエッチボンドCZ8100(メック株式会社製、商品名)に40℃で1分30秒間浸漬し、水洗した後、常温にて3.6Nの硫酸水溶液に60秒間浸漬し、更に水洗を1分間行い、アミノメチルトリメチルシランを用いることなく、それ以外の工程は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載基板及び半導体パッケージを作製した
電解銅箔に対する表面処理が、比較例1の(工程d)に記載された表面処理である以外は、実施例9同様に行った。
電解銅箔に対する表面処理が、比較例2の(工程d)に記載された表面処理である以外は、実施例9同様に行った。
各々の半導体パッケージを、吸湿処理を行った後、到達温度240℃、長さ2mのリフロー炉に0.5m/分の条件で流し、22個のサンプルをリフローし、クラックの発生を調べ、発生した場合をNGとした。結果を表1に示した。また、同様に22個のサンプルを厚さ0.8mmのマザーボードに実装し、−55〜125℃、30分/30分の条件で、温度サイクル試験を行い、試験後、ヒューレットパッカード社製マルチメータ3457Aを用い、導通抵抗値を測定し、はんだボールの接続信頼性を調べた。初期抵抗値より10%以上、抵抗値が変化した場合をNGとした。結果を表1に示した。
実施例9〜16及び比較例4〜6に記載された表面処理を施した電解銅箔の試験片(5cm×8cm)を用い、その電解銅箔のシャイニー面(S面)側の表面粗さ(Ra)を、触針式表面粗さ計サーフテストSV−400(株式会社ミツトヨ社製、商品名)を用いて、測定した。Ra(平均粗さ)が0.01〜0.4μmのものを○、Raが0.01〜0.4μmの範囲外のものを×とした。結果を表2に示した。
実施例9〜16及び比較例4〜6に記載された接着性試験用基板を用いて、接着性試験を行った。接着性の指標となるピール強度(gf/cm)の測定には、レオメータNRM−3002D−H(不動工業株式会社製、商品名)を用い、電解銅箔を基板に対して角度を90度に常に維持し、基板と垂直方向に50mm/minの速度で引き剥がした。ピール強度の値が300gf/cm以上の値を示した場合を○、300gf/cm未満の値を示した場合を×とした。結果を表2に示した。
13.半導体パッケージ領域
14.ダイボンドフィルム接着領域(フリップチップタイプ)
15.半導体チップ搭載領域(フリップチップタイプ)
16.半導体チップ接続端子
17.ダイボンドフィルム接着領域(ワイヤボンドタイプ)
18.半導体チップ搭載領域(ワイヤボンドタイプ)
19.外部接続端子
20.展開配線
21.ダミーパターン
22.半導体チップ搭載基板
23.ブロック
24.補強パターン
25.切断位置合わせマーク
100 コア基板
101 第1の層間接続端子
102 第1の層間接続用IVH(バイアホール)
103 第2の層間接続端子
104 層間絶縁層(ビルドアップ層)
105 第3の層間接続用IVH(バイアホール)
106a 第1の配線
106b 第2の配線
106c 第3の配線
107 外部接続端子
108 第2の層間接続用IVH(バイアホール)
109 絶縁被覆(ソルダレジスト)
111 半導体チップ
112 接続バンプ
113 アンダーフィル材
114 はんだボール
115 金ワイヤ
116 半導体用封止樹脂
117 ダイボンドフィルム
Claims (14)
- コア基板の片面または両面に、層間絶縁層と配線が複数層形成された多層配線基板であって、少なくとも前記配線の表面の一部は、表面粗さがRaで0.01〜0.4μmであり、かつ、その表面上にカップリング剤または腐食抑制剤を少なくとも一種以上含む絶縁膜が形成されていることを特徴とする多層配線基板。
- 前記表面粗さは、酸性溶液あるいはアルカリ性溶液による処理で形成されたことを特徴とする請求項1に記載の多層配線基板。
- 前記表面粗さは、酸化・還元処理で形成されたことを特徴とする請求項1に記載の多層配線基板。
- 前記腐食抑制剤は、硫黄含有有機化合物または窒素含有有機化合物を少なくとも1種以上含んでいることを特徴とする請求項1ないし請求項3のいずれかに記載の多層配線基板。
- 前記層間絶縁層は、熱硬化性の有機絶縁材料が主成分であることを特徴とする請求項1ないし請求項4のいずれかに記載の多層配線基板。
- 請求項1ないし請求項5のいずれかに記載の多層配線基板であって、前記多層配線基板の一方の表面には半導体チップ接続端子が、他方の表面には外部接続端子が形成されていることを特徴とする半導体チップ搭載基板。
- コア基板の片面または両面に、層間絶縁層を形成する工程と配線を形成する工程を有する多層配線基板の製造方法であって、少なくとも前記配線の表面の一部に、Raで0.01〜0.4μmの表面粗さを形成する工程と、かつ、その表面上にカップリング剤または腐食抑制剤を少なくとも一種以上含む絶縁膜を形成する工程を有することを特徴とする多層配線基板の製造方法。
- 前記表面粗さを形成する工程が、酸性溶液あるいはアルカリ性溶液による処理で形成される工程であることを特徴とする請求項7に記載の多層配線基板の製造方法。
- 前記表面粗さを形成する工程が、酸化・還元処理により形成される工程であることを特徴とする請求項7に記載の多層配線基板の製造方法。
- 前記絶縁膜を形成する工程が、硫黄含有有機化合物または窒素含有有機化合物を少なくとも1種以上含む腐食抑制剤溶液で処理する工程であることを特徴とする請求項7ないし請求項9のいずれかに記載の多層配線基板の製造方法。
- 前記層間絶縁層を形成する工程は、熱硬化性の有機絶縁材料を主成分とする材料を用いる工程であることを特徴とする請求項7ないし請求項10のいずれかに記載の多層配線基板の製造方法。
- 請求項7ないし請求項11のいずれかに記載の多層配線基板の製造方法であって、前記多層配線基板の一方の表面に半導体チップ接続端子を形成する工程と、他方の面に外部接続端子を形成する工程をさらに有することを特徴とする半導体チップ搭載基板の製造方法。
- 請求項6に記載の半導体チップ搭載基板、または、請求項12に記載の半導体チップ搭載基板の製造方法で製造された半導体チップ搭載基板と、前記半導体チップ搭載基板に搭載された半導体チップと、前記半導体チップを封止する樹脂から構成される半導体パッケージ。
- 請求項12に記載の半導体チップ搭載基板の製造方法により半導体チップ搭載基板を製造する工程、前記半導体チップ搭載基板に半導体チップを搭載する工程、前記半導体チップを樹脂で封止する工程を有することを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003318150A JP2005086071A (ja) | 2003-09-10 | 2003-09-10 | 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003318150A JP2005086071A (ja) | 2003-09-10 | 2003-09-10 | 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005086071A true JP2005086071A (ja) | 2005-03-31 |
Family
ID=34417508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003318150A Pending JP2005086071A (ja) | 2003-09-10 | 2003-09-10 | 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005086071A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007066998A (ja) * | 2005-08-29 | 2007-03-15 | Kyocera Corp | 配線基板 |
JP2007116077A (ja) * | 2005-09-26 | 2007-05-10 | Hitachi Chem Co Ltd | 銅表面の前処理方法及びこの方法を用いた配線基板 |
JP2007173588A (ja) * | 2005-12-22 | 2007-07-05 | Fujitsu Ltd | 多層回路基板の製造方法 |
JP2007207848A (ja) * | 2006-01-31 | 2007-08-16 | Fujitsu Ltd | 多層回路基板およびその製造方法 |
JP2008088543A (ja) * | 2006-09-08 | 2008-04-17 | Hitachi Chem Co Ltd | 銅表面処理液セット、これを用いた銅の表面処理方法、銅、配線基板および半導体パッケージ |
US7521779B2 (en) * | 2004-11-26 | 2009-04-21 | Nitto Denko Corporation | Roughened printed circuit board |
JP2010238702A (ja) * | 2009-03-30 | 2010-10-21 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法および半導体パッケージ |
US7932471B2 (en) | 2005-08-05 | 2011-04-26 | Ngk Spark Plug Co., Ltd. | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment |
JP2011523790A (ja) * | 2008-06-03 | 2011-08-18 | マクダーミッド インコーポレーテッド | 耐酸性促進組成物 |
JP2012182437A (ja) * | 2011-02-09 | 2012-09-20 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP2013514637A (ja) * | 2009-12-18 | 2013-04-25 | シュバイツァー エレクトロニク アーゲー | 導体構造要素及び導体構造要素を製造するための方法 |
US8907489B2 (en) | 2011-09-15 | 2014-12-09 | Shinko Electric Industries Co., Ltd. | Wiring substrate, method of manufacturing the same, and semiconductor device |
US9159648B2 (en) | 2012-07-13 | 2015-10-13 | Shinko Electric Industries Co., Ltd. | Wiring substrate and manufacturing method thereof |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61266241A (ja) * | 1985-05-21 | 1986-11-25 | 株式会社日立製作所 | 銅の表面処理法 |
JPH03288493A (ja) * | 1990-04-05 | 1991-12-18 | Sumitomo Bakelite Co Ltd | 多層プリント配線板 |
JPH0851280A (ja) * | 1994-08-09 | 1996-02-20 | Ibiden Co Ltd | 多層プリント配線板 |
JPH08335763A (ja) * | 1994-12-12 | 1996-12-17 | Alpha Metals Ltd | 銅コーティング |
JP2000068645A (ja) * | 1998-08-18 | 2000-03-03 | Toshiba Chem Corp | ビルドアップ型多層プリント配線板の製造方法 |
JP2001164093A (ja) * | 1999-12-06 | 2001-06-19 | Fujitsu Ltd | 樹脂組成物およびそれを用いたビルドアップ配線基板 |
JP2002076611A (ja) * | 2000-08-28 | 2002-03-15 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP2002353614A (ja) * | 2001-05-29 | 2002-12-06 | Fujitsu Ltd | 多層配線層を有する基板及びその製造方法 |
JP2002359466A (ja) * | 2001-05-30 | 2002-12-13 | Kyocera Corp | 多層配線基板及びその製造方法 |
-
2003
- 2003-09-10 JP JP2003318150A patent/JP2005086071A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61266241A (ja) * | 1985-05-21 | 1986-11-25 | 株式会社日立製作所 | 銅の表面処理法 |
JPH03288493A (ja) * | 1990-04-05 | 1991-12-18 | Sumitomo Bakelite Co Ltd | 多層プリント配線板 |
JPH0851280A (ja) * | 1994-08-09 | 1996-02-20 | Ibiden Co Ltd | 多層プリント配線板 |
JPH08335763A (ja) * | 1994-12-12 | 1996-12-17 | Alpha Metals Ltd | 銅コーティング |
JP2000068645A (ja) * | 1998-08-18 | 2000-03-03 | Toshiba Chem Corp | ビルドアップ型多層プリント配線板の製造方法 |
JP2001164093A (ja) * | 1999-12-06 | 2001-06-19 | Fujitsu Ltd | 樹脂組成物およびそれを用いたビルドアップ配線基板 |
JP2002076611A (ja) * | 2000-08-28 | 2002-03-15 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP2002353614A (ja) * | 2001-05-29 | 2002-12-06 | Fujitsu Ltd | 多層配線層を有する基板及びその製造方法 |
JP2002359466A (ja) * | 2001-05-30 | 2002-12-13 | Kyocera Corp | 多層配線基板及びその製造方法 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8522427B2 (en) | 2004-11-26 | 2013-09-03 | Nitto Denko Corporation | Method of manufacturing a printed circuit board |
US7521779B2 (en) * | 2004-11-26 | 2009-04-21 | Nitto Denko Corporation | Roughened printed circuit board |
US8546700B2 (en) | 2005-08-05 | 2013-10-01 | Ngk Spark Plug Co., Ltd. | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment |
US7932471B2 (en) | 2005-08-05 | 2011-04-26 | Ngk Spark Plug Co., Ltd. | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment |
JP2007066998A (ja) * | 2005-08-29 | 2007-03-15 | Kyocera Corp | 配線基板 |
JP4721827B2 (ja) * | 2005-08-29 | 2011-07-13 | 京セラ株式会社 | 配線基板の製造方法 |
JP2007116077A (ja) * | 2005-09-26 | 2007-05-10 | Hitachi Chem Co Ltd | 銅表面の前処理方法及びこの方法を用いた配線基板 |
JP2007173588A (ja) * | 2005-12-22 | 2007-07-05 | Fujitsu Ltd | 多層回路基板の製造方法 |
JP2007207848A (ja) * | 2006-01-31 | 2007-08-16 | Fujitsu Ltd | 多層回路基板およびその製造方法 |
JP2008088543A (ja) * | 2006-09-08 | 2008-04-17 | Hitachi Chem Co Ltd | 銅表面処理液セット、これを用いた銅の表面処理方法、銅、配線基板および半導体パッケージ |
JP2011523790A (ja) * | 2008-06-03 | 2011-08-18 | マクダーミッド インコーポレーテッド | 耐酸性促進組成物 |
US8288875B2 (en) | 2009-03-30 | 2012-10-16 | Shinko Electric Industries Co., Ltd. | Method of manufacturing a semiconductor package and semiconductor package having an electrode pad with a small pitch |
JP2010238702A (ja) * | 2009-03-30 | 2010-10-21 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法および半導体パッケージ |
JP2013514637A (ja) * | 2009-12-18 | 2013-04-25 | シュバイツァー エレクトロニク アーゲー | 導体構造要素及び導体構造要素を製造するための方法 |
US9456500B2 (en) | 2009-12-18 | 2016-09-27 | Schweizer Electronic Ag | Conductor structure element and method for producing a conductor structure element |
JP2012182437A (ja) * | 2011-02-09 | 2012-09-20 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
US8907489B2 (en) | 2011-09-15 | 2014-12-09 | Shinko Electric Industries Co., Ltd. | Wiring substrate, method of manufacturing the same, and semiconductor device |
US9198290B2 (en) | 2011-09-15 | 2015-11-24 | Shinko Electric Industries Co., Ltd. | Wiring substrate, method of manufacturing the same, and semiconductor device |
US9159648B2 (en) | 2012-07-13 | 2015-10-13 | Shinko Electric Industries Co., Ltd. | Wiring substrate and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4872368B2 (ja) | 銅表面の前処理方法及びこの方法を用いた配線基板 | |
JP5286893B2 (ja) | 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 | |
JP4033237B2 (ja) | 銅の表面処理方法及び銅 | |
JP4747770B2 (ja) | プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法 | |
JP2006249519A (ja) | 銅の表面処理方法及び銅 | |
JP6201622B2 (ja) | 接続端子及びそれを用いた半導体チップ搭載用基板 | |
JP2009155668A (ja) | 無電解パラジウムめっき反応開始促進前処理液、この前処理液を用いた無電解めっき方法、無電解めっき方法で形成された接続端子並びにこの接続端子を用いた半導体パッケージ及びその製造方法 | |
JP5105137B2 (ja) | 銅箔を有する基板の製造方法及び銅箔を有する基板 | |
JP4774844B2 (ja) | 銅の表面処理方法及び銅 | |
JP5109399B2 (ja) | 銅の表面処理方法 | |
JP2005086071A (ja) | 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
JP2008248269A (ja) | 銅表面の処理方法およびこの方法を用いた配線基板 | |
JP4605446B2 (ja) | 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
JP5109400B2 (ja) | 銅表面処理液セット、これを用いた銅の表面処理方法、銅、配線基板および半導体パッケージ | |
JP2007107080A (ja) | 銅の表面処理方法及び銅表面 | |
JP2006344920A (ja) | プリント配線基板、半導体チップ搭載基板、半導体パッケージ、プリント配線基板の製造方法、及び半導体チップ搭載基板の製造方法 | |
JP5194748B2 (ja) | 銅表面の処理方法、銅および配線基板 | |
JP2007142376A (ja) | 半導体チップ搭載用基板、これを用いた半導体パッケージ | |
JP2009197304A (ja) | 銅表面の処理方法および処理した銅並びに配線基板 | |
JP5105162B2 (ja) | 銅表面の処理方法 | |
JP2010090402A (ja) | めっき析出物 | |
JP2006316300A (ja) | 銅の表面処理方法及び銅表面 | |
JP2004327803A (ja) | 多層回路基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
JP2007134692A (ja) | 半導体チップ搭載用基板、これを用いた半導体パッケージ | |
JP2004349472A (ja) | 多層回路基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090618 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091022 |