JP2005055487A - 発光表示パネルの駆動装置および駆動方法 - Google Patents
発光表示パネルの駆動装置および駆動方法 Download PDFInfo
- Publication number
- JP2005055487A JP2005055487A JP2003205891A JP2003205891A JP2005055487A JP 2005055487 A JP2005055487 A JP 2005055487A JP 2003205891 A JP2003205891 A JP 2003205891A JP 2003205891 A JP2003205891 A JP 2003205891A JP 2005055487 A JP2005055487 A JP 2005055487A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display panel
- light emitting
- emitting display
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 14
- 230000014509 gene expression Effects 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 14
- 150000002894 organic compounds Chemical class 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】表示パネル10に配列された各画素1は、データドライバ12および走査ドライバ16の駆動動作によって点灯制御される。映像信号の単位フレーム期間をサブフレーム期間に分割し、サブフレーム期間ごとに各画素1を構成する発光素子を点灯制御することで階調制御がなされる。また、画素1を構成するデータ書き込みトランジスタのソース電圧を、DAC18より供給されるアナログ電圧でレベルシフトさせるように構成されている。これによりγ補正あるいはデータ線方向に発生する面内ばらつきが補正される。
【選択図】 図2
Description
【発明の属する技術分野】
この発明は、画素を構成する発光素子を、例えばTFT(Thin Film Transistor)によってアクティブ駆動させる表示パネルの駆動装置に関し、特に前記発光素子の点灯期間をデジタル制御することで多階調表現を実現させると共に、データ線方向の面内ばらつきの補正およびγ補正を効果的になし得る発光表示パネルの駆動装置および駆動方法に関する。
【0002】
【従来の技術】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められている。このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機EL(エレクトロルミネッセンス)素子が注目されており、既に一部の製品において実用化されている。これはEL素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【0003】
かかる有機EL素子を用いた表示パネルとして、EL素子を単にマトリクス状に配列したパッシブマトリクス型表示パネルと、マトリクス状に配列したEL素子の各々に、例えばTFTからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者のパッシブマトリクス型表示パネルに比べて、低消費電力化を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。
【0004】
ところで、前記したアクティブマトリクス型表示パネルを点灯駆動する場合の階調表現の一つに、例えば1フレームに対応する有効点灯期間を等間隔の複数のサブフレームに分割し、前記サブフレーム単位で発光素子を点灯制御するようにしたデジタル時間階調制御が提案されている。前記したようにサブフレーム単位で発光素子を点灯制御する階調制御は、いわゆる重み無しサブフレーム方式と呼ばれており、階調と発光輝度の関係がほぼリニア(γ=1)に制御される。しかしながら、理想的な階調と輝度特性は、γ(視感度)=1.8〜2.2程度のγ補正カーブに基づくものであると言われている。
【0005】
そこで、例えばγ=2.0程度のγ補正カーブに基づく階調制御を実現しようとする場合においては、高階調側における階調間の輝度差は比較的大きいのに対して、低階調側における階調間の輝度差は極めて小さい。したがって、低階調側における階調間の輝度差に合わせて輝度差の制御を精密に実行するには、高分解能が必要となり、結果として駆動回路の全体の制御を司るクロック信号を高速化させる必要が生ずる。このようにクロック信号を高速化させて回路の動作速度を上昇させるように構成した場合においては、回路全体の消費電力が増大するという問題を招来させる。
【0006】
そこで、前記したようにクロック信号を高速化させずに、階調制御を実行させる手段として、前記したデジタル時間階調制御に加え、アナログ階調制御を併用した階調制御が、次に示す特許文献1に開示されている。
【0007】
【特許文献1】
特開2000−56727号公報(段落0023〜0033、図5〜図7)
【0008】
【発明が解決しようとする課題】
ところで、前記特許文献1に示された階調制御方式によると、デジタル的な時間階調制御に加え、発光素子を点灯駆動する電源電圧をアナログ的に変化させることで、素子の発光輝度を制御するようにしている。これによれば、前記したようにクロック信号をある程度以上に高速化させる必要はないものの、前記特許文献1における図5に示されたように、電源ラインと各パネル信号ライン(データライン)との間のそれぞれにDAC(Digital to Analog Converter )を挿入する必要が生じ、コストアップとなることは免れない。
【0009】
この発明は、前記した問題点に着目してなされたものであり、前記発光素子の点灯期間をデジタル制御することで多階調表現を実現させると共に、クロック信号を高速化させることなくデータ線方向の面内ばらつきおよびγ補正をローコストにおいて実現し得る発光表示パネルの駆動装置および駆動方法を提供することを課題とするものである。
【0010】
【課題を解決するための手段】
前記した課題を解決するためになされたこの発明にかかる駆動装置は、請求項1に記載のとおり、点灯駆動トランジスタを介して発光制御される発光素子と、前記点灯駆動トランジスタのゲート電位を制御するデータ書き込みトランジスタと、前記データ書き込みトランジスタにより制御される前記ゲート電位を保持する電荷保持用のキャパシタとを少なくとも備えてなる各画素を、複数のデータ線および複数の走査線の交差位置にそれぞれ配置して構成された発光表示パネルの駆動装置であって、映像信号の単位フレーム期間をサブフレーム期間に分割し、前記サブフレーム期間ごとに前記発光素子を点灯制御することで階調制御を実現する階調制御手段と、前記各走査線ごとに設定された補正データに基づいて、前記各データ線を介してデータ書き込みトランジスタに供給される書き込みデータに対応する電位をレベルシフトさせるレベルシフト手段とを具備した点に特徴を有する。
【0011】
また、前記した課題を解決するためになされたこの発明にかかる駆動方法は、請求項8に記載のとおり、点灯駆動トランジスタを介して発光制御される発光素子と、前記点灯駆動トランジスタのゲート電位を制御するデータ書き込みトランジスタと、前記データ書き込みトランジスタにより制御される前記ゲート電位を保持する電荷保持用のキャパシタとを少なくとも備えてなる各画素を、複数のデータ線および複数の走査線の交差位置にそれぞれ配置して構成された発光表示パネルの駆動方法であって、映像信号の単位フレーム期間をサブフレーム期間に分割し、前記サブフレーム期間ごとに前記発光素子を点灯制御することで階調制御を実行すると共に、前記各走査線ごとに設定された補正データに基づいて、前記各データ線を介してデータ書き込みトランジスタに供給される書き込みデータの電位をレベルシフトさせる点に特徴を有する。
【0012】
【発明の実施の形態】
以下、この発明にかかる発光表示パネルの駆動装置について、図に示す実施の形態に基づいて説明する。図1はこの発明にかかる駆動装置によって点灯駆動されるアクティブマトリクス型発光表示パネルを構成する1つの画素の形態を示したものである。すなわち、符号1として示す画素の形態は2つのTFTからなるコンダクタンスコントロール(Conductance Controlled)方式と呼ばれる有機EL素子を発光素子とした場合の最も基本的な画素構成を示している。
【0013】
図1において、制御用TFT、すなわちデータ書き込みトランジスタTr1のゲートは、走査線(以下、走査ラインとも言う。)2に接続され、そのソースはデータ線(以下、データラインとも言う。)3に接続されている。また、この書き込みトランジスタTr1のドレインは、点灯駆動用TFT、すなわち駆動トランジスタTr2のゲートに接続されると共に、電荷保持用キャパシタC1 の一方の端子に接続されている。
【0014】
前記駆動トランジスタTr2のソースは、前記キャパシタC1 の他方の端子に接続されると共に、電源供給ライン4に接続されている。また、駆動トランジスタTr2のドレインは、発光素子としての有機EL素子E1 のアノード端子に接続され、この有機EL素子E1 のカソード端子は、回路の基準電位点(グランド)に接続されている。
【0015】
前記した画素1の回路構成において、アドレス期間において書き込みトランジスタTr1のゲートに走査ライン2を介してオン電圧Selectが供給されると、書き込みトランジスタTr1はオン状態となる。そして、書き込みトランジスタTr1のソースに供給されるデータライン3からの書き込みデータに対応するデータ電圧Vdata を受けて、書き込みトランジスタTr1はデータ電圧Vdata に対応した電流を、ソースからドレインに流す。したがって、書き込みトランジスタTr1のゲートがオン電圧の期間に、前記キャパシタC1 が充電され、その充電電圧は前記データ電圧Vdata に対応したものとなる。
【0016】
一方、前記駆動トランジスタTr2には、前記キャパシタC1 に充電された充電電圧がゲート電圧として供給され、駆動トランジスタTr2にはそのゲート電圧と、ソース電圧である電源供給ライン4から供給される駆動電圧Vccに基づいた電流が、ドレインからEL素子E1 に流れ、EL素子E1 は駆動トランジスタTr2のドレイン電流によって発光駆動される。
【0017】
ここで、1つの走査ライン2に対応するアドレッシング動作が終了し、前記書き込みトランジスタTr1のゲートがオフ電圧になると、書き込みトランジスタTr1はいわゆるカットオフとなり、トランジスタTr1のドレイン側は開放状態となる。しかしながら、駆動トランジスタTr2はキャパシタC1 に蓄積された電荷によりゲート電圧が保持され、次のアドレス期間においてデータ電圧Vdata が書き換えられるまで同一の駆動電流が維持され、この駆動電流に基づくEL素子E1 の発光状態も継続される。
【0018】
以上説明した画素1の構成は、図2に示す発光表示パネル10にマトリクス状に配列されて、ドットマトリクス型表示パネルを構成しており、各画素1は各走査線2および各データ線3の交差位置にそれぞれ形成されている。そして、図2には前記した発光表示パネル10と、その駆動回路の構成がブロック図によって示されている。
【0019】
前記発光表示パネル10において表示される映像信号は、図2に示す発光制御回路11に供給される。この発光制御回路11においては、映像信号中における水平同期信号および垂直同期信号に基づいて、入力された映像信号をサンプリング処理を施すなどして1画素ごとに対応した画素データに変換し、図示せぬフレームメモリに順次書き込む動作を実行する。そして、フレームメモリに1フレーム分の画素データの書き込み処理が完了した後のアドレス期間においては、前記した1つの走査ラインごとにフレームメモリより読み出したシリアルな画素データを、順次データドライバ12におけるシフトレジスタおよびデータラッチ回路13に供給する。
【0020】
このシフトレジスタおよびデータラッチ回路13においては、1水平走査に対応する画素データを取り込んだ時に、これをラッチし、1水平走査に対応するパラレルデータをレベルシフタ14に供給するように作用する。図2には示されていないが、表示パネル10には、前記データライン3が各画素に対応して列方向に配列されており、これらのデータライン3は前記レベルシフタ14に接続されている。この構成により各画素1を構成するデータ書き込みトランジスタTr1のソースに対して、前記した画素データに対応するデータ電圧Vdata が個々に供給されるようになされる。そして、前記した動作はアドレス期間における1走査ごとに繰り返される。
【0021】
また、前記発光制御回路11からは、アドレス期間において操作ドライバ16に対して、水平同期信号に対応した走査クロック信号が供給される。そして、図2には示されていないが、表示パネル10には、前記走査ライン2が各画素に対応して行方向に配列されており、これらの走査ライン2は前記走査ドライバ16に接続されている。この構成により各画素1を構成するデータ書き込みトランジスタTr1のゲートに対して、前記したオン電圧Selectが走査ライン3ごとに順次供給されるように作用する。
【0022】
したがって、アドレス期間の1走査ごとに、その走査ラインに配列された表示パネル10上の各画素1は、走査ドライバ16より前記したオン電圧Selectの供給を受ける。これに同期して、走査ラインごとに配列された各画素1に対して前記レベルシフタ14よりデータ電圧Vdata が供給され、当該走査ラインに対応する各画素には、前記データ電圧Vdata がそれぞれ書き込まれる。そして、この動作が全走査ラインにわたって実行されることにより、表示パネル10上に1フレームに対応する画像が再生される。
【0023】
一方、前記表示パネル10に配列された各画素1には、前記した電源ライン4を介して電源回路17より、駆動電圧Vccが供給されるように構成されている。そして、この図2に示す実施の形態においては、前記発光制御回路11より電源回路17に対して階調制御信号が供給されるように構成されている。なお、この階調制御信号に基づく階調制御の具体例については後で詳細に説明する。
【0024】
さらに、図2に示す実施の形態においては、発光制御回路11よりDAC(Digital to Analog Converter )18に対して、各走査ラインごとに設定された補正データに対応するデジタルデータが供給されるように構成されている。前記DAC18は、前記デジタルデータに対応するアナログ信号を前記レベルシフタ14に供給し、このレベルシフタ14は各走査ラインの走査ごとに、DAC18からのアナログ信号に基づいて前記データラインの電位を同時にレベルシフトするように動作する。
【0025】
前記各走査ラインごとに設定される補正データは、発光制御回路11に接続された例えばEEPROM等による不揮発性のデータメモリ19に格納されている。そして、発光制御回路11は表示パネルの発光制御に同期して走査ラインごとに前記補正データをデータメモリ19より読み出して、読み出した補正データに対応するデジタルデータを、前記DAC18に供給するように作用する。なお、前記補正データによりデータライン3の電位をレベルシフトさせる動作については、後で詳細に説明する。
【0026】
次に図3は、図2に示す実施の形態において実行される階調制御の制御態様を説明するものである。この実施の形態においては多階調表現を実現させるために、図3(a)に示すように単位フレーム、例えば1フレームの発光可能期間を15のサブフレームに分割している。そして、サブフレームの点灯数を制御することで、16の階調表現(100%非点灯も1つの階調と見なした場合には、15+1の階調表現)を実現することができる。
【0027】
一つの例として階調を例えば“10”に設定する場合においては、図3(a)に示す1フレームの発光可能期間における1〜10のサブフレーム期間においてEL素子を点灯制御させると共に、11〜15のサブフレーム期間においては、EL素子を消灯させる操作を実行する。これにより、EL素子はサブフレーム単位で点灯制御を受け、時間階調が実現される。
【0028】
前記した時間階調は、図2に示す実施の形態においては発光制御回路11より電源供給回路17に対して供給される階調制御信号により実行される。なお、発光制御回路11は、例えば人為的に指令を受けた階調制御指令に基づいて、電源供給回路17に対して階調制御信号を送出するようになされる。そして、電源供給回路17は、前記した電源ライン4を介して各画素1に供給する駆動電圧Vccの供給動作を、前記したサブフレーム期間の単位で制御するようになされ、これによりEL素子の点灯時間がサブフレーム単位で制御され、時間階調が実現される。したがって、この実施の形態においては、前記発光制御回路11および電源供給回路17によって階調制御手段を構成している。
【0029】
前記した時間階調による階調表現によると、1フレームに対応する発光可能期間をほぼ同一の時間間隔に分けてサブフレームを形成するものであるため、その制御に特に高い分解能が要求されるものではなく、したがって比較的低い周波数の動作クロックを利用することで、デジタル階調制御を実現させることができる。それ故、クロック信号を高速化させることによる消費電力の増大を阻止させることができる。
【0030】
以上説明した階調制御は、前記したとおり重み無しサブフレーム方式と呼ばれるものであり、階調と発光輝度の関係はほぼリニア(γ=1)になされる。そこで、前記したようにγ=2.0程度の理想的なγ補正を実現させるために、この実施の形態においては、図3(b)に示すように階調に対応したγ補正が実現できるように構成されている。すなわち、図3(b)に示す縦軸は各画素1を構成する書き込みトランジスタTr1のソースに供給されるデータ電圧Vdata のレベルを示している。
【0031】
このデータ電圧Vdata は、前記した階調制御の設定度合いによって変更され、例えば前記したように階調を“10”に設定した場合においては、前記レベルシフタ14から出力されるデータ電圧Vdata が、図3(b)に示す数値“10”に対応する電圧値で出力されるようになされる。要するに階調の設定が比較的低階調の場合には、データ電圧Vdata も低レベルとなり、比較的高階調の場合には、データ電圧Vdata も高いレベルとなる。前記したデータ電圧Vdata の変化は、図1に示した画素1の構成において、キャパシタC1 へのチャージ電圧の変化として作用し、EL素子の発光輝度を変化させることになる。これによりアナログ的にγ補正が実現される。
【0032】
なお前記したγ補正の制御動作は、発光制御回路11からDAC18に対して、階調の設定状態に応じたデジタルデータが供給されることにより実行される。すなわち、前記DAC18は、発光制御回路11からのデジタルデータに基づいてアナログ電圧を生成し、このアナログ電圧はレベルシフタ14に供給される。そして、レベルシフタ14においては前記DAC18からのアナログ電圧を受けて、データ電圧Vdata をレベルシフトするように動作する。したがって、この実施の形態においては、前記DAC18およびレベルシフタ14によってレベルシフト手段が構成されている。
【0033】
次に図4は、図2に示す実施の形態によってなされるデータ線方向の面内ばらつきを補正させる制御態様を説明するものである。前記したデータ線方向の面内ばらつきは、前記した発光表示パネル10を形成させる場合のTFTあるいはEL素子の成膜条件等によって発生するものである。すなわち、前記成膜条件等の製造プロセスにおける僅かなばらつきは、TFTであるならば電圧対電流特性等に影響を与え、EL素子であるならば電流対発光輝度特性等に影響を与える。この結果、各画素ごとに発光輝度にばらつきが発生する。
【0034】
図4に示す補正操作は、前記したように特にデータ線方向に発生する面内ばらつきを効果的に補正させるものであり、1フレーム期間(もしくは1サブフレーム期間)に対応して走査ライン1〜Nを順次走査する場合の補正データの設定状況の一例を示している。まず図4(a)はアドレス期間における走査選択の動作を示しており、この走査選択動作はアドレス期間において、走査ライン1から順にNまで走査される。
【0035】
一方、図4(b)は各走査ラインの走査に対応して前記レベルシフタ14から順次出力されるデータ電圧Vdata の値(電圧)を示している。なお、図4(b)に示すデータ電圧Vdata は、ある特定の階調状態に設定されている場合を示しており、したがって、すでに説明したγ補正に基づくデータ電圧Vdata の補正値も含まれている。図4(b)に示すようにデータ電圧Vdata は、各走査ラインごとに変更され、走査対象となる各画素1における書き込みトランジスタTr1のソースにそれぞれ供給される。これにより、走査ラインごとにEL素子の発光輝度が制御され、データ線方向に発生するEL素子の発光輝度のばらつきを補正することが可能となる。
【0036】
図4(b)に示す走査ラインごとのデータ電圧Vdata の出力パターンは、前記したとおり図2に示すデータメモリ19に格納されている補正データにより生成される。すなわち、発光制御回路11はアドレス期間において、走査ラインごとに前記補正データをデータメモリ19より読み出し、読み出した補正データに対応するデジタルデータを、前記DAC18に供給するように動作する。
【0037】
前記デジタルデータを受けるDAC18は、デジタルデータに基づいてアナログ電圧を生成し、これをレベルシフタ14に供給する。レベルシフタ14においては前記DAC18からのアナログ電圧を受けて、データ電圧Vdata を各ラインごとにレベルシフトする動作を実行し、これにより図4(b)に示すデータ電圧Vdata の出力パターンが生成される。
【0038】
前記したデータメモリ19に格納される補正データは、データ線方向に発生する面内ばらつきを、個々の表示パネルにおいて測定することによりデータメモリ19に設定することが望ましい。しかしながらが、面内ばらつきの傾向が明確である場合においては、それぞれの表示パネルの仕様ごとに、共通に利用できる補正データを利用するようにしてもよい。
【0039】
図5は、この発明にかかる駆動装置によって点灯駆動される発光表示パネルを構成する他の1つの画素の形態を示したものである。すなわち、図5に示す符号1として示す画素の形態は、時分割階調表現を実現する同時消去法(SES=Simultaneous Erasing Scan )と呼ばれる点灯駆動方式を採用した3TFTからなる画素構成を示している。
【0040】
この画素1の構成は、図1に基づいてすでに説明した画素の回路構成に加え、消去用TFTとしての消去トランジスタTr3が備えられている。なお、図5においては、図1に基づいて説明した各構成に対応する部分を同一の符号で示しており、したがってその説明は省略する。図5に示すように消去トランジスタTr3のソースおよびドレインは、キャパシタC1 の各端部にそれぞれ接続されており、消去トランジスタTr3のゲートは消去信号線(以下、消去ラインとも言う。)5に接続され、消去ラインを介して消去信号Erase が供給されるように構成されている。
【0041】
図6には、図5に示した画素1を配列した発光表示パネル10と、その駆動回路の構成がブロック図によって示されている。なお、この図6においても、図2に基づいて説明した各構成に対応する部分を同一の符号で示しており、したがって、その説明は省略する。この図6に示す実施の形態においては、図2に示す形態に比較して新たに消去ドライバ20が具備されている。この消去ドライバ20はEL素子E1 の点灯期間の途中(例えば、1フレーム期間の途中)において、前記消去ドライバ20より消去トランジスタTr3をオンさせる消去信号Erase を供給するように作用する。
【0042】
これにより、キャパシタC1 にチャージされている電荷は瞬時にして消去(放電)される。この結果、駆動トランジスタTr2はカットオフ状態となり、EL素子E1 は直ちに消灯される。換言すれば、消去ドライバ20からのゲートオン電圧(消去信号Erase )の出力タイミングを制御することで、EL素子E1 の点灯期間が制御され、これにより多階調表現を実現するようになされる。
【0043】
図6に示す実施の形態においては、図3(a)に示す1サブフレームの単位で消去ドライバ20から消去信号Erase が出力される。これにより、計16階調の階調制御を実現させることができる。したがって、この実施の形態においては、各画素を構成する前記消去トランジスタTr3および消去ドライバ20によって階調制御手段を構成している。そして、この時のγ補正については、図2に示した実施の形態に基づいて説明したとおり、レベルシフタ14から出力されるデータ電圧Vdata をDAC18によりレベルシフトさせることにより実現される。
【0044】
また、データ線方向に発生する面内ばらつきを補正させる手段についても、図2に示した実施の形態と同様であり、データメモリ19から読み出した補正データに対応するデジタルデータを、前記DAC18に供給するようになされる。そして、レベルシフタ14においては前記DAC18からのアナログ電圧を受けて、データ電圧Vdata を各ラインごとにレベルシフトする動作を実行する。これにより、データ線方向に発生する面内ばらつきを是正することができる。
【0045】
したがって、図6に示した構成においても、図2に示した構成と同様の作用効果を得ることができる。
【図面の簡単な説明】
【図1】この発明にかかる駆動装置によって点灯駆動される1つの画素の形態を示した結線図である。
【図2】図1に示す画素を配列した発光表示パネルと、その駆動回路の構成を示したブロック図である。
【図3】階調制御とγ補正手段を説明するタイミング図である。
【図4】データ線方向に発生する面内ばらつきを補正する手段を説明するタイミング図である。
【図5】この発明にかかる駆動装置によって点灯駆動される他の1つの画素の形態を示した結線図である。
【図6】図5に示す画素を配列した発光表示パネルと、その駆動回路の構成を示したブロック図である。
【符号の説明】
1 画素
2 走査ライン(走査線)
3 データライン(データ線)
4 電源供給ライン
5 消去ライン(消去信号線)
10 発光表示パネル
11 発光制御回路
12 データドライバ
14 レベルシフタ
16 走査ドライバ
17 電源供給回路
18 DAC
19 データメモリ
C1 キャパシタ
E1 発光素子(EL素子)
Tr1 書き込みトランジスタ
Tr2 駆動トランジスタ
Tr3 消去トランジスタ
Claims (9)
- 点灯駆動トランジスタを介して発光制御される発光素子と、前記点灯駆動トランジスタのゲート電位を制御するデータ書き込みトランジスタと、前記データ書き込みトランジスタにより制御される前記ゲート電位を保持する電荷保持用のキャパシタとを少なくとも備えてなる各画素を、複数のデータ線および複数の走査線の交差位置にそれぞれ配置して構成された発光表示パネルの駆動装置であって、
映像信号の単位フレーム期間をサブフレーム期間に分割し、前記サブフレーム期間ごとに前記発光素子を点灯制御することで階調制御を実現する階調制御手段と、前記各走査線ごとに設定された補正データに基づいて、前記各データ線を介してデータ書き込みトランジスタに供給される書き込みデータに対応する電位をレベルシフトさせるレベルシフト手段とを具備したことを特徴とする発光表示パネルの駆動装置。 - 前記キャパシタに蓄積された電荷を、前記サブフレーム期間のタイミングで消去させることで、前記階調表現を実現する消去トランジスタを備えたことを特徴とする請求項1に記載の発光表示パネルの駆動装置。
- 前記各走査線ごとに設定された補正データが、前記発光表示パネルに配列されたデータ線方向に生ずる輝度ばらつきを補正するように設定されていることを特徴とする請求項1または請求項2に記載の発光表示パネルの駆動装置。
- 前記補正データには、γ補正に基づく輝度制御情報が含まれることを特徴とする請求項1ないし請求項3のいずれかに記載の発光表示パネルの駆動装置。
- 前記レベルシフト手段には、書き込みデータに対応する電位を前記補正データに基づいてレベルシフトさせるDACが具備されていることを特徴とする請求項1ないし請求項4のいずれかに記載の発光表示パネルの駆動装置。
- 前記走査線ごとに設定された補正データが不揮発性のメモリに格納され、前記表示パネルの点灯駆動動作に際して、前記補正データを前記不揮発性のメモリより順次読み出すように構成したことを特徴とする請求項1ないし請求項5のいずれかに記載の発光表示パネルの駆動装置。
- 前記発光素子は、有機化合物を発光層に用いた有機EL素子により構成したことを特徴とする請求項1ないし請求項6のいずれかに記載の発光表示パネルの駆動装置。
- 点灯駆動トランジスタを介して発光制御される発光素子と、前記点灯駆動トランジスタのゲート電位を制御するデータ書き込みトランジスタと、前記データ書き込みトランジスタにより制御される前記ゲート電位を保持する電荷保持用のキャパシタとを少なくとも備えてなる各画素を、複数のデータ線および複数の走査線の交差位置にそれぞれ配置して構成された発光表示パネルの駆動方法であって、
映像信号の単位フレーム期間をサブフレーム期間に分割し、前記サブフレーム期間ごとに前記発光素子を点灯制御することで階調制御を実行すると共に、前記各走査線ごとに設定された補正データに基づいて、前記各データ線を介してデータ書き込みトランジスタに供給される書き込みデータの電位をレベルシフトさせることを特徴とする発光表示パネルの駆動方法。 - 前記補正データが不揮発性のメモリに格納され、前記表示パネルの点灯駆動動作に際して、前記不揮発性のメモリより補正データを順次読み出す動作を実行することを特徴とする請求項8に記載の発光表示パネルの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003205891A JP4662012B2 (ja) | 2003-08-05 | 2003-08-05 | ディスプレイおよびその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003205891A JP4662012B2 (ja) | 2003-08-05 | 2003-08-05 | ディスプレイおよびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005055487A true JP2005055487A (ja) | 2005-03-03 |
JP4662012B2 JP4662012B2 (ja) | 2011-03-30 |
Family
ID=34362941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003205891A Expired - Lifetime JP4662012B2 (ja) | 2003-08-05 | 2003-08-05 | ディスプレイおよびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4662012B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006259573A (ja) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | 有機el装置及びその駆動方法並びに電子機器 |
JP2006284712A (ja) * | 2005-03-31 | 2006-10-19 | Tohoku Pioneer Corp | 発光表示パネルの駆動方法および駆動装置 |
JP2010210668A (ja) * | 2009-03-06 | 2010-09-24 | Seiko Epson Corp | 集積回路装置及び電子機器 |
US10056040B2 (en) | 2014-01-09 | 2018-08-21 | Joled Inc. | Display apparatus and display method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002304147A (ja) * | 2001-04-06 | 2002-10-18 | Sharp Corp | 画像表示装置の駆動方法、画像表示装置の駆動装置、および画像表示装置 |
-
2003
- 2003-08-05 JP JP2003205891A patent/JP4662012B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002304147A (ja) * | 2001-04-06 | 2002-10-18 | Sharp Corp | 画像表示装置の駆動方法、画像表示装置の駆動装置、および画像表示装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006259573A (ja) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | 有機el装置及びその駆動方法並びに電子機器 |
JP2006284712A (ja) * | 2005-03-31 | 2006-10-19 | Tohoku Pioneer Corp | 発光表示パネルの駆動方法および駆動装置 |
JP2010210668A (ja) * | 2009-03-06 | 2010-09-24 | Seiko Epson Corp | 集積回路装置及び電子機器 |
US7973686B2 (en) | 2009-03-06 | 2011-07-05 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
US10056040B2 (en) | 2014-01-09 | 2018-08-21 | Joled Inc. | Display apparatus and display method |
Also Published As
Publication number | Publication date |
---|---|
JP4662012B2 (ja) | 2011-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7397447B2 (en) | Circuit in light emitting display | |
US7042426B2 (en) | Image display apparatus and drive method | |
JP4887334B2 (ja) | エミッション駆動部及び有機電界発光表示装置 | |
JP4509851B2 (ja) | 発光表示装置及びその駆動方法 | |
TWI423207B (zh) | 顯示裝置及其驅動控制方法 | |
JP4968857B2 (ja) | 画素駆動装置及び画素駆動方法 | |
JP5532964B2 (ja) | 表示装置、表示駆動方法 | |
JP4826598B2 (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
JP2006276410A (ja) | 発光表示パネルの駆動装置および駆動方法 | |
JP2007017647A (ja) | 発光表示パネルの駆動装置および駆動方法 | |
US20060208656A1 (en) | Organic EL device, driving method thereof, and electronic apparatus | |
JP2005164894A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
KR20040014308A (ko) | 발광 소자 패널의 구동 장치 및 구동 방법 | |
KR100792467B1 (ko) | 디지털 구동을 위한 유기전계 발광 디스플레이 장치 및이의 구동방법 | |
JP2005292272A (ja) | 発光表示パネルの駆動装置および駆動方法 | |
JP2005173418A (ja) | 発光表示パネルの駆動装置 | |
JP2005107063A (ja) | 自発光表示パネルの駆動装置および駆動方法 | |
JP2007086347A (ja) | 表示装置 | |
JP4662012B2 (ja) | ディスプレイおよびその駆動方法 | |
JP4662014B2 (ja) | 発光表示パネルの駆動装置および駆動方法 | |
JP2007003706A (ja) | 画素回路、表示装置、並びに画素回路の駆動方法 | |
JP2010276783A (ja) | アクティブマトリクス型表示装置 | |
JP2008180804A (ja) | アクティブマトリクス型表示装置 | |
JP2007011215A (ja) | 画素回路および表示装置 | |
JP5298284B2 (ja) | 画像表示装置とその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4662012 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |