JP2004363206A - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP2004363206A JP2004363206A JP2003157482A JP2003157482A JP2004363206A JP 2004363206 A JP2004363206 A JP 2004363206A JP 2003157482 A JP2003157482 A JP 2003157482A JP 2003157482 A JP2003157482 A JP 2003157482A JP 2004363206 A JP2004363206 A JP 2004363206A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- upper electrode
- semiconductor
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】発光しても外部に取り出して利用するのが困難な上部電極の下側での発光を抑制し、発光した光はできるだけ外部に取り出して発光効率を向上させることができる構造の半導体発光素子を提供する。
【解決手段】導電性基板1の一面側に発光層形成部3を含む半導体積層部10が設けられ、その半導体積層部の上面側に、チップ面積の一部の大きさで上部電極6が設けられている。そして、上部電極6の下側に位置する部分で、発光層形成部3と上部電極6側の間のいずれかの層間に第1の電流ブロック層11が設けられると共に、上部電極6の下側に位置する部分で、発光層形成部3と導電性基板1との間のいずれかの層間に第2の電流ブロック層12が設けられている。
【選択図】 図1
【解決手段】導電性基板1の一面側に発光層形成部3を含む半導体積層部10が設けられ、その半導体積層部の上面側に、チップ面積の一部の大きさで上部電極6が設けられている。そして、上部電極6の下側に位置する部分で、発光層形成部3と上部電極6側の間のいずれかの層間に第1の電流ブロック層11が設けられると共に、上部電極6の下側に位置する部分で、発光層形成部3と導電性基板1との間のいずれかの層間に第2の電流ブロック層12が設けられている。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、外部への光の取出し効率を向上させた半導体発光素子に関する。さらに詳しくは、外部に光を取り出し難い電極の下側への電流注入を抑制することにより無駄な発光を抑制して、発光した光を効率的に外部に取り出すことができる半導体発光素子に関する。
【0002】
【従来の技術】
従来のInGaAlP系化合物半導体を用いた半導体発光素子は、たとえば図4に示されるように、n形GaAsからなる半導体基板31上に、n形のInAlP/GaAsの積層構造からなる光反射層2、n形クラッド層とp形クラッド層によりノンドープの活性層をサンドイッチした構造で、InGaAlP系の半導体材料からなるダブルヘテロ接合構造の発光層形成部3、p形のAlGaAs系半導体材料からなるウィンドウ層4、およびp形のGaAsからなるコンタクト層5などからなる半導体積層部10が形成され、コンタクト層5上にAu−Be合金などからなる上部電極6、半導体基板の裏面側にAu−Ge合金などからなる下部電極7がそれぞれ設けられることにより形成されている。
【0003】
このような構造では、上面側から光を取り出すのに、上部電極は光を透過させないため、上部電極6の下側の活性層で発光した光を有効に上面側から取り出すことができず、折角電流を注入して発光させても結局は無駄になる。そのため、上部電極6の下側で、発光層形成部3とウィンドウ層4との間に、たとえば周囲の半導体層と逆導電形であるn形のGaAsまたは絶縁層であるSiO2などからなる電流ブロック層11を設けることにより、上部電極6の下側に位置する発光層形成部3への電流注入を抑制し、外部に光を取り出しやすい場所で集中的に発光させることにより、無駄な発光をさせないで発光した光を外部に効率的に取り出す工夫が施されている(たとえば特許文献1参照)。
【0004】
【特許文献1】
特開平8−288544号公報(図1)
【0005】
【発明が解決しようとする課題】
前述のように、上部電極の下側での発光を抑制するために、その上部電極の下側で、発光層形成部と上部電極との間に電流ブロック層を介在させることにより、電流経路が電流ブロック層を迂回するため、上部電極の下側の位置における発光を抑制することができ、無駄な発光を阻止することができる。その結果、発光する光に対して、外部へ取り出すことができる光の割合を上昇させることができる。
【0006】
しかし、本発明者らは、図4に示される構造でウィンドウ層4を5μm厚、上部電極6の直径(電流ブロック層11の大きさもほぼ同じ)が120μm、チップの大きさが330μm角の場合、ウィンドウ層4のキャリア濃度を1×1018cm−3程度と余り高くしない状態で電流のシミュレーションを行った結果、図5に示されるように、上部電極の部分(図5のWの部分)の下側における発光層形成部3の部分で、上部電極の周囲から20μmづつ内部に入った領域でも電流が流れ込み、発光していることを見出した。これは、上部電極6側で電流ブロック層11により電流の注入を阻止しても、発光層形成部3の基板1側には、全面で電流経路が形成されるため、基板1に近づくにつれて電流が広がるためであることに基づいていると推察される。
【0007】
なお、図5で、上部電極6の幅(電流ブロック層11の幅)Wは、チップ端面からの寸法で、105μmから225μmの範囲にあり、発光層形成部での電流の流れる範囲が端面から125μmおよび205μmより外側の範囲にあることを示している。縦軸は電流密度を示している。このシミュレーションでは、とくに電流拡散層を設けていない(ウィンドウ層のキャリア濃度も高くせず、透明電極も設けていない)ため、チップ外周部への電流の広がりも殆どなく、上部電極端部の下側に電流が集中していることが分る。実際には、電流拡散層が電流ブロック層の下に設けられると、チップ端面側にも電流は広がるが、電流ブロック層の下側への廻り込みもさらに若干増えると推測される。
【0008】
本発明は、このような状況に鑑みてなされたもので、発光しても外部に取り出して利用するのが困難な上部電極の下側での発光を抑制し、発光した光はできるだけ外部に取り出して発光効率を向上させることができる構造の半導体発光素子を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明による半導体発光素子は、導電性基板と、該導電性基板の一面側に設けられる発光層形成部を含む半導体積層部と、該半導体積層部の上面側に、チップ面積の一部の大きさで設けられる上部電極と、該上部電極の下側に位置する部分で、前記発光層形成部と前記上部電極側の間のいずれかの層間に設けられる第1の電流ブロック層と、前記上部電極の下側に位置する部分で、前記発光層形成部と前記導電性基板との間のいずれかの層間に設けられる第2の電流ブロック層が設けられている。
【0010】
ここに「導電性基板」とは、金属板のような導電性の優れた材料の他、半導体基板のように、電気伝導に支障のない程度の抵抗率の材料も含む意味である。また、「いずれかの層間」とは、たとえば上部電極とウィンドウ層との間とか、ウィンドウ層と発光層形成部との間などの異なる層の接合面の他、たとえばウィンドウ層の成長を2回に分割して、その分割した層間のように同じ層の内部も含む意味である。
【0011】
この構造にすることにより、電流ブロック層が発光層形成部の上下両面に形成されているため、上部電極の下側に位置する発光層形成部へ廻り込む電流は大幅に削減され、無駄な発光を阻止することができ、発光する光の取り出し効率が向上し、大幅に発光効率を上昇させることができる。
【0012】
一般的には、この発光層形成部の下側に電流ブロック層を部分的に形成すると、表面が平坦でなくなり、その上に積層される発光層形成部が平坦でないことから、膜質が低下し、内部量子効率が低下するため、従来は、発光層形成部の下側には電流ブロック層は形成されていない。しかし、たとえば発光層形成部を積層した後に、発光層形成部の基板側を除去しその表面に電流ブロック層を形成してから導電性基板を貼り付けることにより形成したり、電流ブロック層を形成する半導体層の一部のみの導電形を変えたり、イオン打ち込みなどにより高抵抗化することにより、平坦面を維持しながら上部電極の下側のみを部分的に電流ブロック層とすることができ、部分的に設けられる電流ブロック層の影響を受けないで、良質な発光層形成部を得ることができる。
【0013】
前記第1および第2の電流ブロック層の少なくとも一方が、前記上部電極より大きく形成されることにより、さらに上部電極の下側への電流の流れ込みを阻止することができ、無駄な発光を阻止することができる。
【0014】
具体的には、前記導電性基板が、前記半導体積層部の一面で、前記第2の電流ブロック層が設けられた面に金属層を介して貼着される構造であれば、発光層形成部などの半導体層を成長する際に、エッチング工程や拡散工程などを設ける必要がなく、発光層形成部を成長する前に、発光層形成部を成長するのに好ましくない工程を挟む必要がないため、きれいな発光層形成部を成長することができ、内部量子効率に影響を与えることがない。しかし、半導体基板を除去しないで、半導体基板上に連続的に積層する場合でも、たとえば半導体層のうち、上部電極の下側に位置する部分のみの導電形を周囲の導電形と異なる導電形に変えたり、高抵抗化することにより、第2の電流ブロック層を発光層形成部の下側に形成しても、発光層形成部の膜質の低下を防止することができる。
【0015】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。本発明による半導体発光素子は、図1にその一実施形態であるLEDチップの断面構造が示されるように、導電性基板1の一面側に発光層形成部3を含む半導体積層部10が設けられ、その半導体積層部10の上面側に、チップ面積の一部の大きさで上部電極6が設けられている。そして、上部電極6の下側に位置する部分で、発光層形成部3と上部電極6との間のいずれかの層間に第1の電流ブロック層11が設けられると共に、上部電極6の下側に位置する部分で、発光層形成部3と導電性基板1との間のいずれかの層間に第2の電流ブロック層12が設けられていることに特徴がある。
【0016】
図1に示される例では、第1および第2の電流ブロック層11、12は共にSiO2やSiNのような絶縁膜で形成され、導電性基板1は、半導体積層部10が形成された後に、その積層された半導体積層部表面に第2の電流ブロック層12が形成された後に貼り付けにより形成されている。しかし、従来の図4に示される構造で、半導体基板からなる導電性基板に直接半導体層および電流ブロック層を順次形成してもよく、また、電流ブロック層は半導体層で、周囲の半導体層の導電形と異なる導電形の層で形成されてもよい。要は、その電流ブロック層で電流がストップされるものであればよい。
【0017】
第1および第2の電流ブロック層11、12の厚さは、電流をストップさせられればよく、絶縁層の場合で、0.02〜0.2μm、異なる導電形の半導体層の場合で、0.1〜0.2μm程度あればよい。また、大きさは、上部電極6とほぼ同程度の大きさに設けられるが、少なくとも一方は、上部電極6より直径で、10〜40μm程度大きく形成されることが、上部電極6の下側への廻り込みを防ぎ、無駄な電流を防止するという点で好ましい。電流ブロック層11、12の大きさが小さいと、上部電極6の下側にも電流が流れ込んで無駄な発光をすることになり、また、電流ブロック層11、12が大きすぎると、上部電極の外側での発光も減り、チップ面積に対する発光効率(内部量子効率)が低下するからである。なお、第1および第2の電流ブロック層11、12はそれぞれ異なる材料のものでも構わない。
【0018】
導電性基板1は、積層した半導体積層部10に貼り付ける場合には、シリコン基板やGaP基板などの半導体基板でも、タングステンやAlなどの金属基板でもよい。この場合、導電性基板1の半導体積層部10との貼り付け面に、たとえばTi/Au/Ti/Alをそれぞれ50nm、200nm、50nm、200nmの厚さづつ導電性基板1側から順次積層した積層構造からなる接着用金属層14b(図2(d)参照)を設けて接着される。このような積層構造にすることにより、相互拡散を防止(Tiのバリア性)しながら、濡れ性および接着性を向上させることができる。
【0019】
図1に示される例では、導電性基板1として、半導体基板であるシリコン基板を用いている。シリコン基板は、p形、n形のいずれでもよく、導電性となっており電流注入を阻害しない程度のキャリア濃度を有すればよい。しかし、半導体基板の少なくとも金属層と接合する表面部分に、AsやBなどをさらに拡散させ、高濃度領域を形成することが望ましい。また、接着面と反対面には、下部電極7とする第2の金属層が設けられる。この場合も、オーミック接触を得られやすくするため、半導体基板1の下部電極7との接触面を高濃度領域にしておくことが好ましい。
【0020】
なお、導電性基板1として半導体基板を用いる場合、導電性基板1側に向かう発光層形成部3で発光した光は、接着用金属層14で殆ど反射されるため、光を吸収するGaAs基板などでもよい。
【0021】
下部電極7は、導電性基板1がp形の場合、Au−Zn合金やAu−Be合金などシリコン基板とオーミック接触しやすい材料からなり、n形の場合には、Au−Ge合金などが好ましい。
【0022】
発光層形成部3は、図1に示される例では、活性層3bを、それよりバンドギャップが大きく屈折率の小さい材料からなるn形クラッド層3aおよびp形クラッド層3cにより挟持するダブルへテロ構造に形成されており、n形クラッド層3aが導電性基板1側に設けられている。なお、活性層3bは、バルク構造だけに限定されるわけではなく、量子井戸構造であってもよい。半導体材料としては、たとえば、赤色光を得るためにはInGaAlP系材料、赤外光を得るためにはAlGaAs系材料が主として用いられる。この発光層形成部3の成長は、目的とする素子の発光波長などにより必要な組成(Alの組成比を変えたり、ドーパントをドーピングしたりする)にしたり、必要な厚さに成長される。
【0023】
ここにInGaAlP系材料とは、In0.49(Ga1−x Alx )0.51Pの形で表され、xの値が0と1との間で種々の値に変化し得る材料を意味する。なお、Inと(Alx Ga1−x )の混晶比率の0.49および0.51はInGaAlP系材料が積層されるGaAsなどの半導体基板と格子整合される比率であることを意味し、AlGaAs系材料とは、AlyGa1−yAsの形で表され、yの値が0と1との間で種々の値に変化し得る材料を意味する。
【0024】
具体例としては、たとえば、In0.49(Ga0.25Al0.75)0.51Pからなり、Seがドープされてキャリア濃度が1×1017〜1×1019cm−3程度、厚さが0.5〜2μm程度のn形クラッド層3aと、In0.49(Ga0.8Al0.2)0.51Pからなり、ノンドープで0.1〜2μm程度の厚さの活性層3bと、Znがドープされてキャリア濃度が1×1016〜1×1019cm−3程度、厚さが0.5〜2μm程度で、n形クラッド層3aと同じ組成のInGaAlP系化合物半導体からなるp形クラッド層3cとの積層構造により形成される。
【0025】
一方、AlGaAs系化合物半導体からなる場合には、Al0.7Ga0.3Asからなり、Seがドープされてキャリア濃度が1×1017〜1×1019cm−3程度、厚さが0.1〜2μm程度のn形クラッド層3aと、Al0.2Ga0.8Asからなり、ノンドープで0.1〜2μm程度の厚さの活性層3bと、Znがドープされてキャリア濃度が1×1016〜1×1019cm−3程度、厚さが0.1〜2μm程度で、n形クラッド層3aと同じ組成のAlGaAs系化合物半導体からなるp形クラッド層3cとの積層構造により形成される。
【0026】
この発光層形成部3のp形クラッド層3c上に、たとえばp形AlzGa1−zAs(0.5≦z≦0.8)からなるウィンドウ層4が1〜10μm程度形成されることにより、半導体積層部10が形成されている。ウィンドウ層4は、図1に示される例では、その側面から光を取り出せるようにするもので、光を吸収しないようなバンドギャップの材料により形成されている。
【0027】
なお、図1の例では示されていないが、n形クラッド層3aの下に、屈折率の異なる半導体層をλ/(4n)(λは発光波長、nは半導体層の屈折率)の厚さで交互に5〜40層づつ程度積層する反射層(DBR)が挿入されていてもよい。反射層を挿入することで、導電性基板1の手前である程度の光を反射することができるからである。反射層(DBR)は、活性層3bよりもバンドギャップが大きい層、たとえばAlGaAsのAlの組成を変更した積層構造により得られる。
【0028】
つぎに、図1に示されるLEDチップの製造方法について、図2を参照しながら説明をする。たとえばp形のGaAs基板13をMOCVD(有機金属化学気相成長)装置内に入れ、反応ガスのトリエチルガリウム(以下、TEGという)、トリメチルアルミニウム(以下、TMAという)、トリメチルインジウム(以下、TMInという)、ホスフィン(以下、PH3という)およびp形ドーパントとしてのジメチル亜鉛(DMZn)、n形ドーパントガスとしてのH2Seのうち必要なガスをキャリアガスの水素(H2)と共に適宜導入し、500〜700℃程度でエピタキシャル成長をする。
【0029】
まず、図2(a)に示されるように、p形でキャリア濃度が1×1017〜1×1020cm−3程度のたとえばAl0.7Ga0.3Asからなるp形ウィンドウ層4を1〜10μm程度、p形でキャリア濃度が1×1016〜1×1019cm−3程度のIn0.49(Ga0.3Al0.7)0.51Pからなるp形クラッド層3cを1μm程度エピタキシャル成長する。ついで、たとえばノンドープのIn0.49(Ga0.3Al0.7)0.51Pからなる活性層3bを0.5μm程度、さらにp形クラッド層3cと同様の反応ガスで、n形でキャリア濃度が1×1016〜1×1019cm−3程度のたとえばIn0.49(Ga0.3 Al0.7 )0.51Pからなるn形クラッド層3aを1μm程度、それぞれ成長する。
【0030】
つぎに、図2(b)に示されるように、CVD法などにより、たとえばSiO2を0.02〜0.2μm程度成膜し、上部電極の大きさと殆ど同じか、20μm程度大きくなる大きさになるように、パターニングをし、第2の電流ブロック層12を形成する。
【0031】
その後、図2(c)に示されるように、スパッタリングまたは真空蒸着などにより、Tiを0.05μm程度、Auを0.2μm程度積層した第1金属層14aを形成する。さらに、Agを0.1μm程度、Auを0.1μm程度積層すると、Agの反射率が高いため、後述する導電性基板1に貼り付けた後に、上面側に光を反射させるのに都合がよい。
【0032】
一方、図2(d)に示されるように、たとえばSiからなる導電性基板1の一表面に、スパッタリングまたは真空蒸着などにより、たとえばTi/Au/Ti/Alをそれぞれ0.05μm/0.2μm/0.05μm/0.2μmの積層構造で第2金属層14bを形成する。
【0033】
つぎに、図2(e)に示されるように、(c)工程で形成された第1の金属層14aが、(d)工程で形成された第2の金属層14bと向かい合うように、GaAs基板13を導電性基板1の上に重ね、両者に圧力をかけてチッ素雰囲気中で、700℃程度のアニールを3〜30分間行う。その結果、第1および第2の金属層14a、14bが融着し、導電性基板1と第2の電流ブロック層12およびn形クラッド層3aとが、金属層14(図2(f)参照)を介して接着される。
【0034】
その後、図2(f)に示されるように、半導体積層部10を成長する際の基板であるGaAs基板13を、たとえばアンモニア水とH2O2との混合液により、エッチングして除去することにより、p形ウィンドウ層4を露出させ、その露出面にSiO2層を0.02〜0.2μm程度の厚さ、CVD法などにより形成する。そして、上部電極6を形成する場所で、上部電極6とほぼ同じか、直径で20μm程度大きくなる大きさで残るように、その周囲をエッチングにより除去してパターニングをし、第1の電流ブロック層11を形成する。
【0035】
その後、露出するウィンドウ層4および第1の電流ブロック層11上に、たとえばNiおよびAuを真空蒸着などにより積層して、熱処理をすることにより、2〜100nm程度の厚さで光は透過し、電流を拡散させることができる電流拡散層5を形成する。その後、第1電流ブロック層11上で、電流拡散層5の表面に、たとえばAu−Zn合金などからなる上部電極6を0.1〜1μm程度形成し、導電性基板1の裏面に同様に、Au−Ge合金からなる下部電極7を形成する。そして、ダイシングによりウェハからチップ化することにより、図1に示される構造のLEDチップが得られる。なお、導電性基板1が金属板であれば、下部電極7をさらに形成する必要はない。
【0036】
本発明によれば、光を透過させることができない上部電極の下側には、電流ブロック層が発光層形成部の上下両側に設けられている。そのため、電流ブロック層を廻り込んで内部に電流が流れ込む余地が大幅に抑制され、上部電極の下側の発光層形成部には、殆ど電流が流れず、光を取り出しにくい上部電極の下側での発光を抑制することができる。すなわち、電流ブロック層が一方だけに設けられていると、第1の電流ブロック層の位置を通り過ぎた電流は内部に拡散しやすいが、さらに発光層形成部を挟んで第2の電流ブロック層があると、その部分では電流が流れないため、電流は外部に迂回され、結局発光層形成部での上部電極の下側への電流は抑制される。その結果、無駄な発光がなくなり、電流は上部電極の周囲に集中して流れ、発光した光を有効に取り出すことができ、総合的な発光効率を向上させることができる。
【0037】
前述の例では、半導体積層部を形成する基板をp形のGaAs基板を用いて行ったが、n形基板を用いて、n形半導体層から成長してもよい。その場合、図1の構造で、導電性基板1側がp形となり、上部電極6側がn形のLEDチップが得られる。さらに、前述の例では、ウィンドウ層が上部電極側に形成されるように、GaAs基板上に最初にウィンドウ層を形成し、半導体積層部10の上面がn形クラッド層で、貼り付けた状態で上面にウィンドウ層が形成されていたが、GaAs基板上に発光層形成部およびウィンドウ層を形成して、最終的に導電性基板1側にのみウィンドウ層を形成する構造でもよい。
【0038】
また、前述の例では、電流ブロック層11、12として、SiO2を用いたが、SiNなどの他の絶縁層でもよいし、半導体層で周囲の導電形と異なる導電形、またはプロトンなどのイオン打ち込みなどにより半絶縁化したものでもよい。この場合、図1に示される例のように、電極の大きさに合せてパターニングしてもよいし、その領域のみの導電形を変えたりイオン打ち込みを行ってもよい。
【0039】
また、前述の例では、透明電極からなる電流拡散層5が設けられ、ウィンドウ層4のキャリア濃度を余り大きくしていないが、ウィンドウ層のキャリア濃度を大きくして、ウィンドウ層により電流を拡散し、透明電極による電流拡散層を設けない構造にすることもできる。この場合、ウィンドウ層表面で、上部電極6の下側には、たとえばGaAsからなるコンタクト層を設け、上部電極6とのオーミックコンタクトを取ることが好ましい。
【0040】
さらに、図1に示される例では、半導体積層部を形成するGaAs基板を除去して、導電性基板1を貼り付ける構造であったため、第1および第2の電流ブロック層共に、発光層形成部3を構成する半導体層を成長した後に形成することができ、発光層形成部3の上下両側に電流ブロック層11、12を形成しても、発光層形成部3を構成する半導体層の成長に何ら影響を与えないため好ましい。しかし、このような基板貼付け構造でなくても、発光層形成部3の上下両側に電流ブロック層を設けることができる。
【0041】
図3は、この例を示す断面説明図である。すなわち、n形GaAsなどからなる導電性基板1上に多層反射層21が、たとえばn形AlGaAs系化合物のAlの組成を変更して、屈折率の異なる半導体層をλ/(4n)(λは発光波長、nは半導体層の屈折率)の厚さで交互に5〜40層づつ程度積層された反射層(DBR)で形成され、その上にn形AlGaAs系化合物からなる電流ブロック形成用半導体層22が積層され、上部電極の真下に相当する部分のみp形ドーパンとを注入してp形化した第2電流ブロック層12が形成されている。
【0042】
その上には、図1に示される例と同様に、InGaAlP系化合物からなるn形クラッド層3a、InGaAlP系化合物からなる活性層3b、およびInGaAlP系化合物からなるp形クラッド層3cが積層されて発光層形成部3が形成され、さらにその上にAlGaAs系化合物からなるウィンドウ層4が連続的に積層されている。そしてその上に、SiO2からなる第1電流ブロック層11および光を透過する電流拡散層5が設けられ、さらに上部電極6および下部電極7が前述の例と同様に設けられることにより形成されている。
【0043】
このような構造でも、前述の例と同様に、発光層形成部3の上下両側に電流ブロック層が形成されているため、上部電極の下側に電流の流れ込みを抑制することができ、流れる電流に対して、外に取り出す光の効率を大幅に向上させることができる。もちろん、この場合も、発光層形成部3の下側に形成される第2の電流ブロック層12は、発光層形成部3の成長前に形成されているが、部分的に導電形を異ならせているため、表面は平坦であり、その上に成長する発光層形成部3の半導体層の膜質を低下させることはない。なお、この第2の電流ブロック層12の形成は、導電形を異ならせるのではなく、プロトンなどの打ち込みによる半絶縁化で行ってもよい。要は電流を阻止できればよい。
【0044】
【発明の効果】
本発明によれば、外部に光を取り出すのに不都合な上部電極の下側における活性層での発光を抑制するように、発光層形成部の上下両側に、上部電極とほぼ同程度の大きさに、電流ブロック層が設けられているため、上部電極の下側への電流注入を抑制することができ、無駄な発光を抑制することができる。その結果、入力する電力に対する輝度の割合(発光効率)を非常に向上させることができ、高効率な半導体発光素子が得られる。
【図面の簡単な説明】
【図1】本発明による半導体発光素子の一実施形態の断面構造の説明図である。
【図2】図1に示される半導体発光素子の製造工程を示す図である。
【図3】本発明による半導体発光素子の他の実施形態を示す断面説明図である。
【図4】従来のLEDチップの断面構造の説明図である。
【図5】図4に示される構造のLEDチップの電流注入領域(発光領域)を示す説明図である。
【符号の説明】
1 導電性基板
3 発光層形成部
4 ウィンドウ層
5 電流拡散層
6 上部電極
7 下部電極
10 半導体積層部
11 第1の電流ブロック層
12 第2の電流ブロック層
【発明の属する技術分野】
本発明は、外部への光の取出し効率を向上させた半導体発光素子に関する。さらに詳しくは、外部に光を取り出し難い電極の下側への電流注入を抑制することにより無駄な発光を抑制して、発光した光を効率的に外部に取り出すことができる半導体発光素子に関する。
【0002】
【従来の技術】
従来のInGaAlP系化合物半導体を用いた半導体発光素子は、たとえば図4に示されるように、n形GaAsからなる半導体基板31上に、n形のInAlP/GaAsの積層構造からなる光反射層2、n形クラッド層とp形クラッド層によりノンドープの活性層をサンドイッチした構造で、InGaAlP系の半導体材料からなるダブルヘテロ接合構造の発光層形成部3、p形のAlGaAs系半導体材料からなるウィンドウ層4、およびp形のGaAsからなるコンタクト層5などからなる半導体積層部10が形成され、コンタクト層5上にAu−Be合金などからなる上部電極6、半導体基板の裏面側にAu−Ge合金などからなる下部電極7がそれぞれ設けられることにより形成されている。
【0003】
このような構造では、上面側から光を取り出すのに、上部電極は光を透過させないため、上部電極6の下側の活性層で発光した光を有効に上面側から取り出すことができず、折角電流を注入して発光させても結局は無駄になる。そのため、上部電極6の下側で、発光層形成部3とウィンドウ層4との間に、たとえば周囲の半導体層と逆導電形であるn形のGaAsまたは絶縁層であるSiO2などからなる電流ブロック層11を設けることにより、上部電極6の下側に位置する発光層形成部3への電流注入を抑制し、外部に光を取り出しやすい場所で集中的に発光させることにより、無駄な発光をさせないで発光した光を外部に効率的に取り出す工夫が施されている(たとえば特許文献1参照)。
【0004】
【特許文献1】
特開平8−288544号公報(図1)
【0005】
【発明が解決しようとする課題】
前述のように、上部電極の下側での発光を抑制するために、その上部電極の下側で、発光層形成部と上部電極との間に電流ブロック層を介在させることにより、電流経路が電流ブロック層を迂回するため、上部電極の下側の位置における発光を抑制することができ、無駄な発光を阻止することができる。その結果、発光する光に対して、外部へ取り出すことができる光の割合を上昇させることができる。
【0006】
しかし、本発明者らは、図4に示される構造でウィンドウ層4を5μm厚、上部電極6の直径(電流ブロック層11の大きさもほぼ同じ)が120μm、チップの大きさが330μm角の場合、ウィンドウ層4のキャリア濃度を1×1018cm−3程度と余り高くしない状態で電流のシミュレーションを行った結果、図5に示されるように、上部電極の部分(図5のWの部分)の下側における発光層形成部3の部分で、上部電極の周囲から20μmづつ内部に入った領域でも電流が流れ込み、発光していることを見出した。これは、上部電極6側で電流ブロック層11により電流の注入を阻止しても、発光層形成部3の基板1側には、全面で電流経路が形成されるため、基板1に近づくにつれて電流が広がるためであることに基づいていると推察される。
【0007】
なお、図5で、上部電極6の幅(電流ブロック層11の幅)Wは、チップ端面からの寸法で、105μmから225μmの範囲にあり、発光層形成部での電流の流れる範囲が端面から125μmおよび205μmより外側の範囲にあることを示している。縦軸は電流密度を示している。このシミュレーションでは、とくに電流拡散層を設けていない(ウィンドウ層のキャリア濃度も高くせず、透明電極も設けていない)ため、チップ外周部への電流の広がりも殆どなく、上部電極端部の下側に電流が集中していることが分る。実際には、電流拡散層が電流ブロック層の下に設けられると、チップ端面側にも電流は広がるが、電流ブロック層の下側への廻り込みもさらに若干増えると推測される。
【0008】
本発明は、このような状況に鑑みてなされたもので、発光しても外部に取り出して利用するのが困難な上部電極の下側での発光を抑制し、発光した光はできるだけ外部に取り出して発光効率を向上させることができる構造の半導体発光素子を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明による半導体発光素子は、導電性基板と、該導電性基板の一面側に設けられる発光層形成部を含む半導体積層部と、該半導体積層部の上面側に、チップ面積の一部の大きさで設けられる上部電極と、該上部電極の下側に位置する部分で、前記発光層形成部と前記上部電極側の間のいずれかの層間に設けられる第1の電流ブロック層と、前記上部電極の下側に位置する部分で、前記発光層形成部と前記導電性基板との間のいずれかの層間に設けられる第2の電流ブロック層が設けられている。
【0010】
ここに「導電性基板」とは、金属板のような導電性の優れた材料の他、半導体基板のように、電気伝導に支障のない程度の抵抗率の材料も含む意味である。また、「いずれかの層間」とは、たとえば上部電極とウィンドウ層との間とか、ウィンドウ層と発光層形成部との間などの異なる層の接合面の他、たとえばウィンドウ層の成長を2回に分割して、その分割した層間のように同じ層の内部も含む意味である。
【0011】
この構造にすることにより、電流ブロック層が発光層形成部の上下両面に形成されているため、上部電極の下側に位置する発光層形成部へ廻り込む電流は大幅に削減され、無駄な発光を阻止することができ、発光する光の取り出し効率が向上し、大幅に発光効率を上昇させることができる。
【0012】
一般的には、この発光層形成部の下側に電流ブロック層を部分的に形成すると、表面が平坦でなくなり、その上に積層される発光層形成部が平坦でないことから、膜質が低下し、内部量子効率が低下するため、従来は、発光層形成部の下側には電流ブロック層は形成されていない。しかし、たとえば発光層形成部を積層した後に、発光層形成部の基板側を除去しその表面に電流ブロック層を形成してから導電性基板を貼り付けることにより形成したり、電流ブロック層を形成する半導体層の一部のみの導電形を変えたり、イオン打ち込みなどにより高抵抗化することにより、平坦面を維持しながら上部電極の下側のみを部分的に電流ブロック層とすることができ、部分的に設けられる電流ブロック層の影響を受けないで、良質な発光層形成部を得ることができる。
【0013】
前記第1および第2の電流ブロック層の少なくとも一方が、前記上部電極より大きく形成されることにより、さらに上部電極の下側への電流の流れ込みを阻止することができ、無駄な発光を阻止することができる。
【0014】
具体的には、前記導電性基板が、前記半導体積層部の一面で、前記第2の電流ブロック層が設けられた面に金属層を介して貼着される構造であれば、発光層形成部などの半導体層を成長する際に、エッチング工程や拡散工程などを設ける必要がなく、発光層形成部を成長する前に、発光層形成部を成長するのに好ましくない工程を挟む必要がないため、きれいな発光層形成部を成長することができ、内部量子効率に影響を与えることがない。しかし、半導体基板を除去しないで、半導体基板上に連続的に積層する場合でも、たとえば半導体層のうち、上部電極の下側に位置する部分のみの導電形を周囲の導電形と異なる導電形に変えたり、高抵抗化することにより、第2の電流ブロック層を発光層形成部の下側に形成しても、発光層形成部の膜質の低下を防止することができる。
【0015】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。本発明による半導体発光素子は、図1にその一実施形態であるLEDチップの断面構造が示されるように、導電性基板1の一面側に発光層形成部3を含む半導体積層部10が設けられ、その半導体積層部10の上面側に、チップ面積の一部の大きさで上部電極6が設けられている。そして、上部電極6の下側に位置する部分で、発光層形成部3と上部電極6との間のいずれかの層間に第1の電流ブロック層11が設けられると共に、上部電極6の下側に位置する部分で、発光層形成部3と導電性基板1との間のいずれかの層間に第2の電流ブロック層12が設けられていることに特徴がある。
【0016】
図1に示される例では、第1および第2の電流ブロック層11、12は共にSiO2やSiNのような絶縁膜で形成され、導電性基板1は、半導体積層部10が形成された後に、その積層された半導体積層部表面に第2の電流ブロック層12が形成された後に貼り付けにより形成されている。しかし、従来の図4に示される構造で、半導体基板からなる導電性基板に直接半導体層および電流ブロック層を順次形成してもよく、また、電流ブロック層は半導体層で、周囲の半導体層の導電形と異なる導電形の層で形成されてもよい。要は、その電流ブロック層で電流がストップされるものであればよい。
【0017】
第1および第2の電流ブロック層11、12の厚さは、電流をストップさせられればよく、絶縁層の場合で、0.02〜0.2μm、異なる導電形の半導体層の場合で、0.1〜0.2μm程度あればよい。また、大きさは、上部電極6とほぼ同程度の大きさに設けられるが、少なくとも一方は、上部電極6より直径で、10〜40μm程度大きく形成されることが、上部電極6の下側への廻り込みを防ぎ、無駄な電流を防止するという点で好ましい。電流ブロック層11、12の大きさが小さいと、上部電極6の下側にも電流が流れ込んで無駄な発光をすることになり、また、電流ブロック層11、12が大きすぎると、上部電極の外側での発光も減り、チップ面積に対する発光効率(内部量子効率)が低下するからである。なお、第1および第2の電流ブロック層11、12はそれぞれ異なる材料のものでも構わない。
【0018】
導電性基板1は、積層した半導体積層部10に貼り付ける場合には、シリコン基板やGaP基板などの半導体基板でも、タングステンやAlなどの金属基板でもよい。この場合、導電性基板1の半導体積層部10との貼り付け面に、たとえばTi/Au/Ti/Alをそれぞれ50nm、200nm、50nm、200nmの厚さづつ導電性基板1側から順次積層した積層構造からなる接着用金属層14b(図2(d)参照)を設けて接着される。このような積層構造にすることにより、相互拡散を防止(Tiのバリア性)しながら、濡れ性および接着性を向上させることができる。
【0019】
図1に示される例では、導電性基板1として、半導体基板であるシリコン基板を用いている。シリコン基板は、p形、n形のいずれでもよく、導電性となっており電流注入を阻害しない程度のキャリア濃度を有すればよい。しかし、半導体基板の少なくとも金属層と接合する表面部分に、AsやBなどをさらに拡散させ、高濃度領域を形成することが望ましい。また、接着面と反対面には、下部電極7とする第2の金属層が設けられる。この場合も、オーミック接触を得られやすくするため、半導体基板1の下部電極7との接触面を高濃度領域にしておくことが好ましい。
【0020】
なお、導電性基板1として半導体基板を用いる場合、導電性基板1側に向かう発光層形成部3で発光した光は、接着用金属層14で殆ど反射されるため、光を吸収するGaAs基板などでもよい。
【0021】
下部電極7は、導電性基板1がp形の場合、Au−Zn合金やAu−Be合金などシリコン基板とオーミック接触しやすい材料からなり、n形の場合には、Au−Ge合金などが好ましい。
【0022】
発光層形成部3は、図1に示される例では、活性層3bを、それよりバンドギャップが大きく屈折率の小さい材料からなるn形クラッド層3aおよびp形クラッド層3cにより挟持するダブルへテロ構造に形成されており、n形クラッド層3aが導電性基板1側に設けられている。なお、活性層3bは、バルク構造だけに限定されるわけではなく、量子井戸構造であってもよい。半導体材料としては、たとえば、赤色光を得るためにはInGaAlP系材料、赤外光を得るためにはAlGaAs系材料が主として用いられる。この発光層形成部3の成長は、目的とする素子の発光波長などにより必要な組成(Alの組成比を変えたり、ドーパントをドーピングしたりする)にしたり、必要な厚さに成長される。
【0023】
ここにInGaAlP系材料とは、In0.49(Ga1−x Alx )0.51Pの形で表され、xの値が0と1との間で種々の値に変化し得る材料を意味する。なお、Inと(Alx Ga1−x )の混晶比率の0.49および0.51はInGaAlP系材料が積層されるGaAsなどの半導体基板と格子整合される比率であることを意味し、AlGaAs系材料とは、AlyGa1−yAsの形で表され、yの値が0と1との間で種々の値に変化し得る材料を意味する。
【0024】
具体例としては、たとえば、In0.49(Ga0.25Al0.75)0.51Pからなり、Seがドープされてキャリア濃度が1×1017〜1×1019cm−3程度、厚さが0.5〜2μm程度のn形クラッド層3aと、In0.49(Ga0.8Al0.2)0.51Pからなり、ノンドープで0.1〜2μm程度の厚さの活性層3bと、Znがドープされてキャリア濃度が1×1016〜1×1019cm−3程度、厚さが0.5〜2μm程度で、n形クラッド層3aと同じ組成のInGaAlP系化合物半導体からなるp形クラッド層3cとの積層構造により形成される。
【0025】
一方、AlGaAs系化合物半導体からなる場合には、Al0.7Ga0.3Asからなり、Seがドープされてキャリア濃度が1×1017〜1×1019cm−3程度、厚さが0.1〜2μm程度のn形クラッド層3aと、Al0.2Ga0.8Asからなり、ノンドープで0.1〜2μm程度の厚さの活性層3bと、Znがドープされてキャリア濃度が1×1016〜1×1019cm−3程度、厚さが0.1〜2μm程度で、n形クラッド層3aと同じ組成のAlGaAs系化合物半導体からなるp形クラッド層3cとの積層構造により形成される。
【0026】
この発光層形成部3のp形クラッド層3c上に、たとえばp形AlzGa1−zAs(0.5≦z≦0.8)からなるウィンドウ層4が1〜10μm程度形成されることにより、半導体積層部10が形成されている。ウィンドウ層4は、図1に示される例では、その側面から光を取り出せるようにするもので、光を吸収しないようなバンドギャップの材料により形成されている。
【0027】
なお、図1の例では示されていないが、n形クラッド層3aの下に、屈折率の異なる半導体層をλ/(4n)(λは発光波長、nは半導体層の屈折率)の厚さで交互に5〜40層づつ程度積層する反射層(DBR)が挿入されていてもよい。反射層を挿入することで、導電性基板1の手前である程度の光を反射することができるからである。反射層(DBR)は、活性層3bよりもバンドギャップが大きい層、たとえばAlGaAsのAlの組成を変更した積層構造により得られる。
【0028】
つぎに、図1に示されるLEDチップの製造方法について、図2を参照しながら説明をする。たとえばp形のGaAs基板13をMOCVD(有機金属化学気相成長)装置内に入れ、反応ガスのトリエチルガリウム(以下、TEGという)、トリメチルアルミニウム(以下、TMAという)、トリメチルインジウム(以下、TMInという)、ホスフィン(以下、PH3という)およびp形ドーパントとしてのジメチル亜鉛(DMZn)、n形ドーパントガスとしてのH2Seのうち必要なガスをキャリアガスの水素(H2)と共に適宜導入し、500〜700℃程度でエピタキシャル成長をする。
【0029】
まず、図2(a)に示されるように、p形でキャリア濃度が1×1017〜1×1020cm−3程度のたとえばAl0.7Ga0.3Asからなるp形ウィンドウ層4を1〜10μm程度、p形でキャリア濃度が1×1016〜1×1019cm−3程度のIn0.49(Ga0.3Al0.7)0.51Pからなるp形クラッド層3cを1μm程度エピタキシャル成長する。ついで、たとえばノンドープのIn0.49(Ga0.3Al0.7)0.51Pからなる活性層3bを0.5μm程度、さらにp形クラッド層3cと同様の反応ガスで、n形でキャリア濃度が1×1016〜1×1019cm−3程度のたとえばIn0.49(Ga0.3 Al0.7 )0.51Pからなるn形クラッド層3aを1μm程度、それぞれ成長する。
【0030】
つぎに、図2(b)に示されるように、CVD法などにより、たとえばSiO2を0.02〜0.2μm程度成膜し、上部電極の大きさと殆ど同じか、20μm程度大きくなる大きさになるように、パターニングをし、第2の電流ブロック層12を形成する。
【0031】
その後、図2(c)に示されるように、スパッタリングまたは真空蒸着などにより、Tiを0.05μm程度、Auを0.2μm程度積層した第1金属層14aを形成する。さらに、Agを0.1μm程度、Auを0.1μm程度積層すると、Agの反射率が高いため、後述する導電性基板1に貼り付けた後に、上面側に光を反射させるのに都合がよい。
【0032】
一方、図2(d)に示されるように、たとえばSiからなる導電性基板1の一表面に、スパッタリングまたは真空蒸着などにより、たとえばTi/Au/Ti/Alをそれぞれ0.05μm/0.2μm/0.05μm/0.2μmの積層構造で第2金属層14bを形成する。
【0033】
つぎに、図2(e)に示されるように、(c)工程で形成された第1の金属層14aが、(d)工程で形成された第2の金属層14bと向かい合うように、GaAs基板13を導電性基板1の上に重ね、両者に圧力をかけてチッ素雰囲気中で、700℃程度のアニールを3〜30分間行う。その結果、第1および第2の金属層14a、14bが融着し、導電性基板1と第2の電流ブロック層12およびn形クラッド層3aとが、金属層14(図2(f)参照)を介して接着される。
【0034】
その後、図2(f)に示されるように、半導体積層部10を成長する際の基板であるGaAs基板13を、たとえばアンモニア水とH2O2との混合液により、エッチングして除去することにより、p形ウィンドウ層4を露出させ、その露出面にSiO2層を0.02〜0.2μm程度の厚さ、CVD法などにより形成する。そして、上部電極6を形成する場所で、上部電極6とほぼ同じか、直径で20μm程度大きくなる大きさで残るように、その周囲をエッチングにより除去してパターニングをし、第1の電流ブロック層11を形成する。
【0035】
その後、露出するウィンドウ層4および第1の電流ブロック層11上に、たとえばNiおよびAuを真空蒸着などにより積層して、熱処理をすることにより、2〜100nm程度の厚さで光は透過し、電流を拡散させることができる電流拡散層5を形成する。その後、第1電流ブロック層11上で、電流拡散層5の表面に、たとえばAu−Zn合金などからなる上部電極6を0.1〜1μm程度形成し、導電性基板1の裏面に同様に、Au−Ge合金からなる下部電極7を形成する。そして、ダイシングによりウェハからチップ化することにより、図1に示される構造のLEDチップが得られる。なお、導電性基板1が金属板であれば、下部電極7をさらに形成する必要はない。
【0036】
本発明によれば、光を透過させることができない上部電極の下側には、電流ブロック層が発光層形成部の上下両側に設けられている。そのため、電流ブロック層を廻り込んで内部に電流が流れ込む余地が大幅に抑制され、上部電極の下側の発光層形成部には、殆ど電流が流れず、光を取り出しにくい上部電極の下側での発光を抑制することができる。すなわち、電流ブロック層が一方だけに設けられていると、第1の電流ブロック層の位置を通り過ぎた電流は内部に拡散しやすいが、さらに発光層形成部を挟んで第2の電流ブロック層があると、その部分では電流が流れないため、電流は外部に迂回され、結局発光層形成部での上部電極の下側への電流は抑制される。その結果、無駄な発光がなくなり、電流は上部電極の周囲に集中して流れ、発光した光を有効に取り出すことができ、総合的な発光効率を向上させることができる。
【0037】
前述の例では、半導体積層部を形成する基板をp形のGaAs基板を用いて行ったが、n形基板を用いて、n形半導体層から成長してもよい。その場合、図1の構造で、導電性基板1側がp形となり、上部電極6側がn形のLEDチップが得られる。さらに、前述の例では、ウィンドウ層が上部電極側に形成されるように、GaAs基板上に最初にウィンドウ層を形成し、半導体積層部10の上面がn形クラッド層で、貼り付けた状態で上面にウィンドウ層が形成されていたが、GaAs基板上に発光層形成部およびウィンドウ層を形成して、最終的に導電性基板1側にのみウィンドウ層を形成する構造でもよい。
【0038】
また、前述の例では、電流ブロック層11、12として、SiO2を用いたが、SiNなどの他の絶縁層でもよいし、半導体層で周囲の導電形と異なる導電形、またはプロトンなどのイオン打ち込みなどにより半絶縁化したものでもよい。この場合、図1に示される例のように、電極の大きさに合せてパターニングしてもよいし、その領域のみの導電形を変えたりイオン打ち込みを行ってもよい。
【0039】
また、前述の例では、透明電極からなる電流拡散層5が設けられ、ウィンドウ層4のキャリア濃度を余り大きくしていないが、ウィンドウ層のキャリア濃度を大きくして、ウィンドウ層により電流を拡散し、透明電極による電流拡散層を設けない構造にすることもできる。この場合、ウィンドウ層表面で、上部電極6の下側には、たとえばGaAsからなるコンタクト層を設け、上部電極6とのオーミックコンタクトを取ることが好ましい。
【0040】
さらに、図1に示される例では、半導体積層部を形成するGaAs基板を除去して、導電性基板1を貼り付ける構造であったため、第1および第2の電流ブロック層共に、発光層形成部3を構成する半導体層を成長した後に形成することができ、発光層形成部3の上下両側に電流ブロック層11、12を形成しても、発光層形成部3を構成する半導体層の成長に何ら影響を与えないため好ましい。しかし、このような基板貼付け構造でなくても、発光層形成部3の上下両側に電流ブロック層を設けることができる。
【0041】
図3は、この例を示す断面説明図である。すなわち、n形GaAsなどからなる導電性基板1上に多層反射層21が、たとえばn形AlGaAs系化合物のAlの組成を変更して、屈折率の異なる半導体層をλ/(4n)(λは発光波長、nは半導体層の屈折率)の厚さで交互に5〜40層づつ程度積層された反射層(DBR)で形成され、その上にn形AlGaAs系化合物からなる電流ブロック形成用半導体層22が積層され、上部電極の真下に相当する部分のみp形ドーパンとを注入してp形化した第2電流ブロック層12が形成されている。
【0042】
その上には、図1に示される例と同様に、InGaAlP系化合物からなるn形クラッド層3a、InGaAlP系化合物からなる活性層3b、およびInGaAlP系化合物からなるp形クラッド層3cが積層されて発光層形成部3が形成され、さらにその上にAlGaAs系化合物からなるウィンドウ層4が連続的に積層されている。そしてその上に、SiO2からなる第1電流ブロック層11および光を透過する電流拡散層5が設けられ、さらに上部電極6および下部電極7が前述の例と同様に設けられることにより形成されている。
【0043】
このような構造でも、前述の例と同様に、発光層形成部3の上下両側に電流ブロック層が形成されているため、上部電極の下側に電流の流れ込みを抑制することができ、流れる電流に対して、外に取り出す光の効率を大幅に向上させることができる。もちろん、この場合も、発光層形成部3の下側に形成される第2の電流ブロック層12は、発光層形成部3の成長前に形成されているが、部分的に導電形を異ならせているため、表面は平坦であり、その上に成長する発光層形成部3の半導体層の膜質を低下させることはない。なお、この第2の電流ブロック層12の形成は、導電形を異ならせるのではなく、プロトンなどの打ち込みによる半絶縁化で行ってもよい。要は電流を阻止できればよい。
【0044】
【発明の効果】
本発明によれば、外部に光を取り出すのに不都合な上部電極の下側における活性層での発光を抑制するように、発光層形成部の上下両側に、上部電極とほぼ同程度の大きさに、電流ブロック層が設けられているため、上部電極の下側への電流注入を抑制することができ、無駄な発光を抑制することができる。その結果、入力する電力に対する輝度の割合(発光効率)を非常に向上させることができ、高効率な半導体発光素子が得られる。
【図面の簡単な説明】
【図1】本発明による半導体発光素子の一実施形態の断面構造の説明図である。
【図2】図1に示される半導体発光素子の製造工程を示す図である。
【図3】本発明による半導体発光素子の他の実施形態を示す断面説明図である。
【図4】従来のLEDチップの断面構造の説明図である。
【図5】図4に示される構造のLEDチップの電流注入領域(発光領域)を示す説明図である。
【符号の説明】
1 導電性基板
3 発光層形成部
4 ウィンドウ層
5 電流拡散層
6 上部電極
7 下部電極
10 半導体積層部
11 第1の電流ブロック層
12 第2の電流ブロック層
Claims (1)
- 導電性基板と、該導電性基板の一面側に設けられる発光層形成部を含む半導体積層部と、該半導体積層部の上面側に、チップ面積のうちの一部の大きさで設けられる上部電極と、該上部電極の下側に位置する部分で、前記発光層形成部と前記上部電極側の間のいずれかの層に設けられる第1の電流ブロック層と、前記上部電極の下側に位置する部分で、前記発光層形成部と前記導電性基板との間のいずれかの層間に設けられる第2の電流ブロック層とからなる半導体発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003157482A JP2004363206A (ja) | 2003-06-03 | 2003-06-03 | 半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003157482A JP2004363206A (ja) | 2003-06-03 | 2003-06-03 | 半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004363206A true JP2004363206A (ja) | 2004-12-24 |
Family
ID=34051173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003157482A Withdrawn JP2004363206A (ja) | 2003-06-03 | 2003-06-03 | 半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004363206A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081010A (ja) * | 2005-09-13 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 発光素子 |
JP2007201019A (ja) * | 2006-01-24 | 2007-08-09 | Sharp Corp | 窒化物半導体発光素子とその製造方法 |
JP2009010304A (ja) * | 2007-06-29 | 2009-01-15 | Dowa Electronics Materials Co Ltd | 電流狭窄型発光素子およびその製造方法 |
CN101834249A (zh) * | 2010-04-23 | 2010-09-15 | 沈光地 | 薄膜型发光二极管中的电流输运结构及其制备方法 |
JP2010263085A (ja) * | 2009-05-07 | 2010-11-18 | Toshiba Corp | 発光素子 |
JP2010541218A (ja) * | 2007-09-28 | 2010-12-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | ミラー層を有する薄膜ledおよびその製造方法 |
JP2011160007A (ja) * | 2005-01-24 | 2011-08-18 | Cree Inc | 電流閉じ込め構造および粗面処理を有するled |
JP2014032994A (ja) * | 2012-08-01 | 2014-02-20 | Nippon Telegr & Teleph Corp <Ntt> | アバランシェフォトダイオードおよびその製造方法 |
JP2014183111A (ja) * | 2013-03-18 | 2014-09-29 | Stanley Electric Co Ltd | 半導体発光素子とその製造方法 |
JP2015029101A (ja) * | 2013-07-30 | 2015-02-12 | 隆達電子股▲ふん▼有限公司 | 発光ダイオード構造 |
DE102013113106A1 (de) * | 2013-11-27 | 2015-06-11 | Osram Opto Semiconductors Gmbh | Strahlung emittierender Halbleiterchip |
-
2003
- 2003-06-03 JP JP2003157482A patent/JP2004363206A/ja not_active Withdrawn
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011160007A (ja) * | 2005-01-24 | 2011-08-18 | Cree Inc | 電流閉じ込め構造および粗面処理を有するled |
JP2011160006A (ja) * | 2005-01-24 | 2011-08-18 | Cree Inc | 電流閉じ込め構造および粗面処理を有するled |
JP2007081010A (ja) * | 2005-09-13 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 発光素子 |
JP2007201019A (ja) * | 2006-01-24 | 2007-08-09 | Sharp Corp | 窒化物半導体発光素子とその製造方法 |
JP2009010304A (ja) * | 2007-06-29 | 2009-01-15 | Dowa Electronics Materials Co Ltd | 電流狭窄型発光素子およびその製造方法 |
US9252331B2 (en) | 2007-09-28 | 2016-02-02 | Osram Opto Semiconductors Gmbh | Thin-film LED having a mirror layer and method for the production thereof |
JP2010541218A (ja) * | 2007-09-28 | 2010-12-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | ミラー層を有する薄膜ledおよびその製造方法 |
JP2010263085A (ja) * | 2009-05-07 | 2010-11-18 | Toshiba Corp | 発光素子 |
US8502265B2 (en) | 2009-05-07 | 2013-08-06 | Kabushiki Kaisha Toshiba | Light emitting device having different multi-quantum well materials |
CN101834249A (zh) * | 2010-04-23 | 2010-09-15 | 沈光地 | 薄膜型发光二极管中的电流输运结构及其制备方法 |
JP2014032994A (ja) * | 2012-08-01 | 2014-02-20 | Nippon Telegr & Teleph Corp <Ntt> | アバランシェフォトダイオードおよびその製造方法 |
JP2014183111A (ja) * | 2013-03-18 | 2014-09-29 | Stanley Electric Co Ltd | 半導体発光素子とその製造方法 |
JP2015029101A (ja) * | 2013-07-30 | 2015-02-12 | 隆達電子股▲ふん▼有限公司 | 発光ダイオード構造 |
DE102013113106A1 (de) * | 2013-11-27 | 2015-06-11 | Osram Opto Semiconductors Gmbh | Strahlung emittierender Halbleiterchip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4004378B2 (ja) | 半導体発光素子 | |
JP4985260B2 (ja) | 発光装置 | |
US8679869B2 (en) | Contact for a semiconductor light emitting device | |
JP5865695B2 (ja) | 発光ダイオード及びその製造方法 | |
JP5913955B2 (ja) | 発光ダイオード及びその製造方法 | |
US20020050601A1 (en) | Semiconductor light-emitting device and method of manufacturing the same | |
JPWO2006082687A1 (ja) | GaN系発光ダイオードおよび発光装置 | |
US7112825B2 (en) | Semiconductor light emitting device | |
JPH05251739A (ja) | 半導体発光デバイス | |
JP5961359B2 (ja) | 発光ダイオード及びその製造方法 | |
JP2004363206A (ja) | 半導体発光素子 | |
WO2011090112A1 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
JP3814151B2 (ja) | 発光素子 | |
JP4121551B2 (ja) | 発光素子の製造方法及び発光素子 | |
JP6088132B2 (ja) | 発光ダイオード及びその製造方法 | |
JP4140007B2 (ja) | 発光素子及び発光素子の製造方法 | |
US7154127B2 (en) | Semiconductor light emitting device | |
JP2004200303A (ja) | 発光ダイオード | |
JP4174581B2 (ja) | 発光素子の製造方法 | |
JP3776538B2 (ja) | 半導体発光素子およびその製法 | |
JP5141128B2 (ja) | 半導体発光素子 | |
JP2004146652A (ja) | 半導体発光素子の製法 | |
JP2003243699A (ja) | 半導体発光素子 | |
JPH09172198A (ja) | 発光ダイオードおよびその製造方法 | |
KR20110078632A (ko) | 반도체 발광소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051206 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070417 |