JP2005037604A - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置 Download PDFInfo
- Publication number
- JP2005037604A JP2005037604A JP2003199259A JP2003199259A JP2005037604A JP 2005037604 A JP2005037604 A JP 2005037604A JP 2003199259 A JP2003199259 A JP 2003199259A JP 2003199259 A JP2003199259 A JP 2003199259A JP 2005037604 A JP2005037604 A JP 2005037604A
- Authority
- JP
- Japan
- Prior art keywords
- sustain
- voltage
- scan
- discharge
- plasma display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【課題】プラズマディスプレイ装置において、維持期間中のスキャン電極に印加する維持パネルの波形歪みを抑制し、パネル発光時に面内での「輝度ムラ」を改善することを目的とする。
【解決手段】プラズマディスプレイパネルの各電極に対して電圧駆動するための各ドライバを有し、スキャンドライバは維持放電に必要な維持パルス電圧を発生する維持パルス発生回路と、スキャンドライバＩＣを有しており、スキャンドライバＩＣの接地端子にプラズマディスプレイパネルに維持放電を発生させる電圧を供給するための経路と並行する経路を接続するように構成した。
【選択図】 図２
【解決手段】プラズマディスプレイパネルの各電極に対して電圧駆動するための各ドライバを有し、スキャンドライバは維持放電に必要な維持パルス電圧を発生する維持パルス発生回路と、スキャンドライバＩＣを有しており、スキャンドライバＩＣの接地端子にプラズマディスプレイパネルに維持放電を発生させる電圧を供給するための経路と並行する経路を接続するように構成した。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、大画面で、薄型、軽量のディスプレイ装置として知られているプラズマディスプレイ装置に関するものである。
【０００２】
【従来の技術】
プラズマディスプレイ装置は、液晶パネルに比べて高速の表示が可能であり視野角が広いこと、大型化が容易であること、自発光型であるため表示品質が高いことなどの理由から、フラットパネルディスプレイ技術の中で最近特に注目を集めている。
【０００３】
一般に、このプラズマディスプレイ装置では、ガス放電により紫外線を発生させ、この紫外線で蛍光体を励起して発光させカラー表示を行っている。そして、基板上に隔壁によって区画された表示セルが設けられており、これに蛍光体層が形成されている構成を有する。
【０００４】
このプラズマディスプレイ装置には、大別して、駆動的にはＡＣ型とＤＣ型があり、放電形式では画放電型と対向放電型の２種類があるが、高精細化、大画面化および製造の簡便性から、現状では、プラズマディスプレイ装置の主流は、３電極構造の画放電型のもので、その構造は、一方の基板上に平行に隣接した表示電極対を有し、もう一方の基板上に表示電極と交差する方向に配列されたデータ電極と、隔壁、蛍光体層を有するもので、比較的蛍光体層を厚くすることができ、蛍光体によるカラー表示に適している。
【０００５】
従来のＡＣ型プラズマディスプレイパネル（以下、パネルという）の一部斜視図を図８に示す。図８に示すように、第一のガラス基板１上には誘電体層２および保護膜３で覆われたスキャン電極４とサステイン電極５とが対を成して互いに平行に付設されている。第二のガラス基板６上には絶縁体層７で覆われたデータ電極８が付設され、データ電極８の間の絶縁体層７上にデータ電極８と平行して隔壁９が設けられている。また、絶縁体層７の表面からと隔壁９の側面にかけて蛍光体１０が設けられ、スキャン電極４およびサステイン電極５とデータ電極８とが直交するように第一のガラス基板１と第二のガラス基板６とが放電空間１１を挟んで対向して配置されている。放電空間１１には、放電ガスとして、ヘリウム、ネオン、アルゴン、キセノンの内少なくとも１種類の希ガスが封入されており、隣接する二つの隔壁９に挟まれ、データ電極８と対向する対をなすスキャン電極４とサステイン電極５との交差部の放電空間には放電セル１２が構成されている。
【０００６】
次に、このパネルの電極配列図を図９に示す。図９に示すように、このパネルの電極配列はｍ×ｎのマトリックス構成であり、列方向にはｍ列のデータ電極Ｄ１〜Ｄｍが配列されており、行方向にはｎ行のスキャン電極ＳＣＮ１〜ＳＣＮｎおよびサステイン電極ＳＵＳ１〜ＳＵＳｎが配列されている。また、図８に示した放電セル１２は図９に示すように構成されている。
【０００７】
このパネルを駆動するための従来の駆動方法の動作駆動タイミング図を図１０に示す。この駆動方法は２５６階調の階調表示を行うためのものであり、１フィールド期間を８個のサブフィールドで構成している。以下、従来のパネルの駆動方法について図８〜図１０を用いて説明する。
【０００８】
図１０に示すように、第１ないし第８のサブフィールドはそれぞれ初期化期間、書き込み期間、維持期間および消去期間から構成されている。まず、第１のサブフィールドにおける動作について説明する。
【０００９】
図１０に示すように、初期化期間の前半の初期化動作において、全てのデータ電極Ｄ１〜Ｄｍおよび全てのサステイン電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に保持し、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎには、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎに対して放電開始電圧以下となる電圧Ｖｐ（Ｖ）から、放電開始電圧を超える電圧Ｖｒ（Ｖ）に向かって緩やかに上昇するランプ電圧を印加する。このランプ電圧が上昇する間に、全ての放電セル１２において、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎから全てのデータ電極Ｄ１〜Ｄｍおよび全てのサステイン電極ＳＵＳ１〜ＳＵＳｎにそれぞれ一回目の微弱な初期化放電が起こり、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３の表面に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３の表面には正の壁電圧が蓄積される。
【００１０】
さらに、初期化期間の後半の初期化動作において、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎを正電圧Ｖｈ（Ｖ）に保ち、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎには、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎに対して放電開始電圧以下となる電圧Ｖｑ（Ｖ）から放電開始電圧を超える−Ｖａ（Ｖ）に向かって緩やかに下降するランプ電圧を印加する。このランプ電圧が下降する間に、再び全ての放電セル１２において、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎから全てのスキャン電極ＳＣＮ１〜ＳＣＮｎにそれぞれ二回目の微弱な初期化放電が起こり、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負の壁電圧およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正の壁電圧が弱められる。一方、データ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面の正の壁電圧はそのまま保たれる。以上により初期化期間の初期化動作が終了する。
【００１１】
次の書き込み期間の書き込み動作において、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎをＶｓ（Ｖ）に保持し、データ電極Ｄ１〜Ｄｍのうち、第一行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書き込みパルス電圧Ｖｗ（Ｖ）を、第一行目のスキャン電極ＳＣＮ１にスキャンパルス電圧−Ｖａ（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極とスキャン電極ＳＣＮ１との交差部における絶縁体層７の表面とスキャン電極ＳＣＮ１上の保護膜３の表面との間の電圧は、書き込みパルス電圧Ｖｗ（Ｖ）にデータ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面の正の壁電圧が加算されたものとなるため、この交差部において、所定のデータ電極とスキャン電極ＳＣＮ１との間およびサステイン電極ＳＵＳ１とスキャン電極ＳＣＮ１との間に書き込み放電が起こり、この交差部のスキャン電極ＳＣＮ１上の保護膜３表面に正電圧が蓄積され、サステイン電極ＳＵＳ１上の保護膜３表面に負電圧が蓄積され、書き込み放電が起こったデータ電極上の絶縁体層７の表面に負電圧が蓄積される。
【００１２】
次に、データ電極Ｄ１〜Ｄｍのうち、第二行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書き込みパルス電圧Ｖｗ（Ｖ）を、第二行目のスキャン電極ＳＣＮ２にスキャンパルス電圧−Ｖａ（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極とスキャン電極ＳＣＮ２との交差部における絶縁体層７の表面とスキャン電極ＳＣＮ２上の保護膜３の表面との間の電圧は、書き込みパルス電圧Ｖｗ（Ｖ）に所定のデータ電極上の絶縁体層７の表面の正の壁電圧が加算されたものとなるため、この交差部において、所定のデータ電極とスキャン電極ＳＣＮ２との間およびサステイン電極ＳＵＳ２とスキャン電極ＳＣＮ２との間に書き込み放電が起こり、この交差部のスキャン電極ＳＣＮ２上の保護膜３表面に正電圧が蓄積され、サステイン電極ＳＵＳ２上の保護膜３表面に負電圧が蓄積される。
【００１３】
同様な動作が引き続いて行われ、最後に、データ電極Ｄ１〜Ｄｍのうち、第ｎ行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書き込みパルス電圧Ｖｗ（Ｖ）を、第ｎ行目のスキャン電極ＳＣＮｎにスキャンパルス電圧−Ｖａ（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極とスキャン電極ＳＣＮｎとの交差部において、所定のデータ電極とスキャン電極ＳＣＮｎとの間およびサステイン電極ＳＵＳｎとスキャン電極ＳＣＮｎとの間に書き込み放電が起こり、この交差部のスキャン電極ＳＣＮｎ上の保護膜３表面に正電圧が蓄積され、サステイン電極ＳＵＳｎ上の保護膜３表面に負電圧が蓄積され、書き込み放電が起こったデータ電極上の絶縁体層７の表面に負電圧が蓄積される。以上により書き込み期間における書き込み動作が終了する。
【００１４】
続く維持期間において、先ず、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎおよびサステイン電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に一旦戻した後、全てのスキャン電極群ＳＣＮ１〜ＳＣＮｎに正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、書き込み放電を起こした放電セル１２におけるスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、書き込み期間において蓄積されたスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の正電圧およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の負電圧が加算されたものとなる。このため、書き込み放電を起こした放電セルにおいて、スキャン電極ＳＣＮ１〜ＳＣＮｎとサステイン電極ＳＵＳ１〜ＳＵＳｎとの間に維持放電が起こり、この維持放電を起こした放電セルにおけるスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に負電圧が蓄積され、サステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に正電圧が蓄積される。その後、維持パルス電圧は０（Ｖ）に戻る。
【００１５】
続いて、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎに正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２におけるサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３とスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、直前の維持放電によって蓄積されたスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧が加算されたものとなる。このため、この維持放電を起こした放電セルにおいて、サステイン電極ＳＵＳ１〜ＳＵＳｎとスキャン電極ＳＣＮ１〜ＳＣＮｎとの間に維持放電が起こることにより、その放電セルにおけるサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に負電圧が蓄積され、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に正電圧が蓄積される。その後、前記維持パルス電圧は０（Ｖ）に戻る。
【００１６】
以降同様に、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎと全てのサステイン電極ＳＵＳ１〜ＳＵＳｎとに正の維持パルス電圧Ｖｍ（Ｖ）を交互に印加することにより、維持放電が継続して行われ、維持期間の最終において、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎに正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２におけるスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、直前の維持放電によって蓄積されたスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の正電圧とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の負電圧が加算されたものとなる。このため、この維持放電を起こした放電セルにおいて、スキャン電極ＳＣＮ１〜ＳＣＮｎとサステイン電極ＳＵＳ１〜ＳＵＳｎとの間に維持放電が起こることにより、その放電セルにおけるスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に負電圧が蓄積され、サステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に正電圧が蓄積される。その後、維持パルス電圧は０（Ｖ）に戻る。以上により維持期間の維持動作が終了する。この維持放電により発生する紫外線で励起された蛍光体１０からの可視発光を表示に用いている。
【００１７】
続く消去期間において、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎに０（Ｖ）からＶｅ（Ｖ）に向かって緩やかに上昇するランプ電圧を印加すると、維持放電を起こした放電セル１２において、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持期間の最終時点における、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧がこのランプ電圧に加算されたものとなる。このため、維持放電を起こした放電セルにおいて、サステイン電極ＳＵＳ１〜ＳＵＳｎとスキャン電極ＳＣＮ１〜ＳＣＮｎとの間に微弱な消去放電が起こり、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧が弱められて維持放電は停止する。以上により消去期間における消去動作が終了する。
【００１８】
ただし、以上の動作において、表示が行われない放電セルに関しては、初期化期間に初期化放電は起こるが、書き込み放電、維持放電および消去放電は行われず、表示が行われない放電セルのスキャン電極ＳＣＮ１〜ＳＣＮｎとサステイン電極ＳＵＳ１〜ＳＵＳｎの保護膜３の表面の壁電圧、およびデータ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面の壁電圧は、初期化期間の終了時の状態のまま保たれる。
【００１９】
このようなプラズマディスプレイ装置において、スキャン電極を駆動する電圧波形は、初期化期間、書き込み期間、維持期間とも電圧値が異なるため、スキャンドライバ回路はそれぞれの電圧を印加するための多くのスイッチ素子を有している。維持期間中、維持パルス発生回路で発生したパルス電圧波形は複数のスイッチ素子を経由してスキャンドライバＩＣに入力され、スキャンドライバＩＣを通してスキャン電極に印加される。そのためにスキャン電極を駆動するパルス電圧波形は複数のトランジスタなどのスイッチ素子やそれらを接続するための銅箔パターンのインピーダンスおよびインダクタンスの影響を受けて電圧波形歪みが発生してしまう。
【００２０】
図１１に維持期間中のスキャン電極に印加する維持パルス波形とＰＤＰ面内の放電セルの発光波形を示している。維持パルスに波形歪みが生じると、波形が歪んでも放電開始電圧が低いことにより放電できるセル、放電開始電圧が高いことにより放電できない放電セル、そして波形歪みが回復してから放電を開始する放電セルが発生し、視覚的に輝度が高い低いの差となってとらえられるようになる。これがパネル発光時に面内での「輝度ムラ」という課題である。今後、プラズマディスプレイ装置は発光効率向上のために封入ガスのキセノン分圧を高くする傾向にあり、その結果、維持期間中の放電電流が大きくなってパルス電圧波形の歪みが増大し「輝度ムラ」が発生しやすくなる。
【００２１】
スキャン電極の駆動波形による電圧波形歪み改善の技術としては、特許文献１に示すように、パネル面内にある放電セルの放電するタイミングを複数に分散することで、スキャン電極に流れる電流を制限する方法がある。この方法は書き込み期間で効果を発揮するもので、維持期間中に放電セルの発光タイミングを分散させることは回路の複雑化、大幅なコストアップにつながり困難である。
【００２２】
【特許文献１】
特開平８−３０５３１９号公報
【００２３】
【発明が解決しようとする課題】
本発明はこのような課題に鑑みなされたもので、電圧波形歪みを軽減することを目的とする。
【００２４】
【課題を解決するための手段】
上記目的を達成するために本発明のプラズマディスプレイ装置は、放電空間を形成して対向する一対の基板のうち一方の基板上に複数のスキャン電極とサステイン電極を設けるとともに他方の基板上に前記スキャン電極とサステイン電極に交差するように対向配置される複数のデータ電極とを設けて複数の放電セルを構成したプラズマディスプレイパネルと、このプラズマディスプレイパネルの各電極に対して電圧駆動するためのデータドライバ、スキャンドライバおよびサステインドライバとを有し、前記スキャンドライバは維持放電に必要な維持パルス電圧を発生する維持パルス発生回路と、この維持パルス発生回路とプラズマディスプレイパネルとの間に接続したスキャンドライバＩＣとを有し、かつスキャンドライバＩＣの接地端子にプラズマディスプレイパネルに維持放電を発生させる電圧を供給するための経路またはプラズマディスプレイパネルからの電流が流れ込む経路と並行する経路を接続したものである。
【００２５】
また請求項２のプラズマディスプレイ装置は、スキャンドライバＩＣの接地端子にスイッチ素子を介して維持パルス発生回路の電源電圧を接続するようにしたものである。
【００２６】
また、請求項３に記載するプラズマディスプレイ装置は、スキャンドライバＩＣの接地端子にスイッチ素子を介して接地電圧を接続したものである。
【００２７】
【発明の実施の形態】
以下、本発明の一実施の形態によるプラズマディスプレイ装置について図面を参照しながら説明する。
【００２８】
図１は、本発明の一実施の形態によるプラズマディスプレイ装置の構成を示すブロック図である。
【００２９】
図１のプラズマディスプレイ装置は、ＰＤＰ（プラズマディスプレイパネル）１００、データドライバ２００、スキャンドライバ３００、およびサステインドライバ４００を備えている。
【００３０】
ＰＤＰｌ００は、複数のデータ電極８、複数のスキャン電極４、および複数のサステイン電極５を有し、複数のデータ電極８、スキャン電極４およびサステイン電極５の各交点には、放電セル１２が形成され、各放電セル１２が画面上の画素を構成している。なお、ＰＤＰ１００の詳細な構成は従来のディスプレイパネルと同様である。
【００３１】
データドライバ２００は、ＰＤＰ１００の複数のデータ電極８に接続され、スキャンドライバ３００は、ＰＤＰ１００の複数のスキャン電極４に接続され、サステインドライバ４００は、ＰＤＰ１００の複数のサステイン電極５に接続されている。
【００３２】
データドライバ２００は、書き込み期間において、画像データに応じてＰＤＰ１００の該当するデータ電極８に書き込みパルスを印加する。スキャンドライバ３００は、複数の駆動回路から構成され、書き込み期間において、ＰＤＰ１００の複数のスキャン電極４に書き込みパルスを順に印加する。これにより該当する放電セル１２において書き込み放電が行われる。
【００３３】
また、複数のスキャンドライバ３００は、維持期間において、周期的な的な維持パルスをＰＤＰ１００の複数のスキャン電極４に印加する。一方サステインドライバ４００は維持期間において、ＰＤＰ１００の複数のサステイン電極５にスキャン電極４の維持パルスに対して１８０度位相のずれた維持パルスを印加する。これにより、該当する放電セル１２において維持放電が行われる。
【００３４】
図２は、図１に示すスキャンドライバ３００に用いられる回路の構成を示す回路図である。なお、図１に示すスキャンドライバ３００は、図２に示すスキャンドライバ回路がスキャン電極４ごとに設けられたものである。
【００３５】
図２に示すスキャンドライバ回路は、トランジスタＱ１１〜Ｑ２４、コンデンサＣ１１〜Ｃ１５、回収コイルＬ１１、ダイオードＤ１１〜Ｄ１４、電源Ｖ１３，Ｖ１４およびスキャンドライバＩＣＤＩを有し、スキャンドライバＩＣＤＩは内部にトランジスタＱ２５、Ｑ２６を有している。コンデンサＣ１１はパネルの容量Ｃｐｓに対して、十分大きな容量値に設定されている。
【００３６】
コンデンサＣ１１はノード１１と接地端子との間に接続され、トランジスタＱ１１およびダイオードＤ１１は、ノードＮ１１とノードＮ１２との間に直列に接続され、ダイオードＤ１２およびトランジスタＱ１２は、ノードＮ１２とノードＮ１１との間に直列に接続されている。トランジスタＱ１１のゲートには制御信号Ｓ１１が入力され、トランジスタＱ１２のゲートには制御信号Ｓ１２が入力される。回収コイルＬ１１は、ノードＮ１２とノードＮ１３との間に接続されている。
【００３７】
トランジスタＱ１２は、電源端子Ｖ１１とノードＮ１３との間に接続され、そのゲートＳには制御信号Ｓ１３が入力される。電源端子Ｖ１１には電源Ｖｍ（Ｖ）が供給されている。トランジスタＱ１４は、ノードＮ１３と接地端子の間に接続され、そのゲートには制御信号Ｓ１４が入力される。電源Ｖ１３およびダイオードＤ１３は、接地端子とノードＮ１４との間に直列に接続されている。電源Ｖ１３は電圧Ｖｒ（Ｖ）を出力する。
【００３８】
またコンデンサＣ１２は、ノードＮ１４とノードＮ１３との間に接続され、トランジスタＱ１６は、ノードＮ１４とノードＮ１５との間に接続され、そのゲートには制御信号Ｓ１６が入力される。コンデンサＣ１３は、トランジスタＱ１６のゲート−ドレイン間に接続され、トランジスタＱ１７は、ノードＮ１５とノードＮ１３との間に接続され、そのゲートには制御信号Ｓ１７が入力される。
【００３９】
トランジスタＱ１８は、ノードＮ１５とノードＮ１６との間に接続され、そのゲートには制御信号Ｓ１８が入力される。トランジスタＱ１９は、ノードＮ１６と電源端子Ｖ１６との間に接続され、そのゲートには制御信号Ｓ１９が入力される。コンデンサＣ１４は、トランジスタＱ１９のゲート−ドレイン間に接続され、電源端子Ｖ１６には電圧−Ｖａ（Ｖ）が供給されている。
【００４０】
電源Ｖ１４およびダイオードＤ１４は、電源端子Ｖ１５とノードＮ１７との間に直列に接続される。電源Ｖ１４は電圧Ｖｓ（Ｖ）を出力し、電源端子Ｖ１５には電圧−Ｖａ（Ｖ）が供給されている。コンデンサＣ１５は、ノードＮ１７とノードＮ１６との間に接続されている。トランジスタＱ２０は、ノードＮ１７とノードＮ１８との間に接続され、そのゲートには制御信号Ｓ２０が入力される。トランジスタＱ２１は、ノードＮ１８とノードＮ１６との間に接続され、そのゲートには制御信号Ｓ２１が接続されている。
【００４１】
スキャンドライバＩＣＤＩの入力側は、ノードＮ１８およびノードＮ１６に接続され、出力側はＰＤＰ１００、すなわちスキャン電極４と接地端子との容量に相当するパネル容量Ｃｐｓに接続されている。なお、制御信号Ｓ１１〜Ｓ２１は、垂直同期信号および水平同期信号を基にスキャンドライバ３００内で発生する信号であり、制御信号Ｓ１１〜Ｓ２１によりトランジスタＱ１１〜Ｑ２１のオン／オフ状態が制御される。
【００４２】
図３は、図１に示すサステインドライバ４００の構成を示す回路図である。図３に示すサステインドライバ４００は、トランジスタＱ３１〜Ｑ３５、ダイオードＤ３１〜Ｄ３４、コンデンサＣ３１、Ｃ３２および回収コイルＬ３１を有しており、コンデンサＣ３１はパネルの容量Ｃｐｕに対して、十分大きな容量値に設定されている。
【００４３】
コンデンサＣ３１は、ノードＮ３１と接地端子との間に接続され、トランジスタＱ３１およびダイオードＤ３１は、ノードＮ３１とノードＮ３２との間に直列に接続され、ダイオードＤ３２およびトランジスタＱ３２は、ノードＮ３２とノードＮ３１との間に直列に接続されている。トランジスタＱ３１のゲートには制御信号Ｓ３１が入力され、トランジスタＱ３２のゲートには制御信号Ｓ３２が入力される。また、回収コイルＬ３１は、ノードＮ３２とノードＮ３３との間に接続されている。
【００４４】
ダイオードＤ３３およびトランジスタＱ３３は、電源端子Ｖ３１とノードＮ３３との間に直列に接続され、トランジスタＱ３３のゲートには制御信号Ｓ３３が入力される。電源端子Ｖ３１には電圧Ｖｍ（Ｖ）が供給される。トランジスタＱ３４は、ノードＮ３３と接地端子との間に接続され、そのゲートには制御信号Ｓ３４が入力される。ダイオードＤ３４は、電源端子Ｖ３１と電源端子Ｖ３２との間に接続され、トランジスタＱ３５は電源端子Ｖ３２とノードＮ３３との間に接続され、そのゲートには制御信号Ｓ３５が入力される。電源端子Ｖ３２には電圧Ｖｈ（Ｖ）が供給されている。コンデンサＣ３２はトランジスタＱ３５のゲート−ドレイン間に接続され、ノードＮ３３は、ＰＤＰ１００、すなわちサステイン電極５と接地端子との間の全容量に相当するパネル容量Ｃｐｕに接続される。なお、制御信号Ｓ３１〜Ｓ３５は、垂直同期信号および水平同期信号等を基にサステインドライバ４００内で発生される信号であり、制御信号Ｓ３１〜Ｓ３５によりトランジスタＱ３１〜Ｑ３５のオン／オフ状態が制御される。
【００４５】
図４は図１のＰＤＰ１００におけるデータ電極８、スキャン電極４およびサステイン電極５の駆動電圧の一例を示すタイミング図である。
【００４６】
図４に示すように、各フィールドは、複数のサブフィールド、たとえば８つのサブフィールドに分割される。各サブフィールドは、初期化期間、書き込み期間、維持期間、および消去期間により構成される。各サブフィールドは、維持期間の長さが異なり、各サブフィールドの点灯状態を変えることにより、たとえば２５６階調で表示を行うことができる。
【００４７】
まず、第１のサブフィールドにおける初期化期間の前半の初期化動作において、データドライバ２００により、すべてのデータ電極を０（Ｖ）に保持し、サステインドライバ４００のトランジスタＱ３４がオンし、すべてのサステイン電極５を０（Ｖ）に保持する。このとき、スキャンドライバ３００のトランジスタＱ１１、Ｑ１７、Ｑ１８がオンし、さらにトランジスタＱ１３がオンし、各スキャン電極４の電圧が、スキャンドライバＩＣＤＩを介して回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振によりすべてのサステイン電極に対して放電開始電圧以下となるＶｍ（Ｖ）まで上昇する。
【００４８】
その後、スキャンドライバ３００のトランジスタＱ１３、Ｑ１６，Ｑ１８がオンし、ミラー積分回路を構成するトランジスタＱ１６により電圧Ｖｍ（Ｖ）から放電開始電圧を超える電圧Ｖｒ（Ｖ）に向かって緩やかに上昇するランプ電圧がスキャンドライバＩＣＤＩを介して各スキャン電極４に印加される。このランプ電圧が上昇する間に、すべての放電セル１２において、すべてのスキャン電極４からすべてのデータ電極８およびすべての維持電極５にそれぞれ１回目の微弱な初期化放電が起こり、スキャン電極４の壁電圧が蓄積されると共に、データ電極８および維持電極５に正の壁電荷が蓄積される。
【００４９】
次に、初期化期間の後半の初期化動作において、サステインドライバ４００のトランジスタＱ３１、Ｑ３３、Ｑ３５が順にオンし、すべてのサステイン電極５が正電圧Ｖｈ（Ｖ）に保持される。このとき、スキャンドライバ３００のトランジスタＱ１１、Ｑ１７、Ｑ１８、Ｑ２１がオンし、さらにトランジスタＱ１３がオンし、すべてのスキャン電極４の電圧が、スキャンドライバＩＣＤＩを介して回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振によりすべてのサステイン電極５に対して放電開始電圧以下となる電圧Ｖｍ（Ｖ）まで降下する。
【００５０】
その後、スキャンドライバ３００のトランジスタＱ１９がオンし、ミラー積分回路を構成するトランジスタＱ１９により電圧Ｖｍ（Ｖ）から放電開始電圧を超える−Ｖａ（Ｖ）に向かって緩やかに降下するランプ電圧がスキャンドライバＩＣＤＩを介して各スキャン電極４に印加される。このランプ電圧が降下する間に、再びすべての放電セル１２において、すべてのサステイン電極５からすべてのスキャン電極４にそれぞれ２回目の微弱な初期化放電が起こり、スキャン電極４の負の壁電圧、およびサステイン電極５の正の壁電圧が弱められる。このとき、スキャン電極４とデータ電極８との間にも同じに放電が起こり、スキャン電極４の負の壁電圧およびデータ電極８の正の壁電荷がわずかに弱められる。以上により、初期化期間の初期化動作が終了する。
【００５１】
次に、書き込み期間の書き込み動作において、スキャンドライバ３００のトランジスタＱ１９、Ｑ２０がオンし、スキャンドライバＩＣＤＩにベース電圧として電圧−Ｖａ（Ｖ）が供給され、電源電圧として電圧Ｖｓ（Ｖ）が供給される。また、スキャンドライバＩＣＤＩの内部回路のトランジスタが所定のタイミングでオン／オフされ、書き込み期間の初期には、すべてのスキャン電極４を電圧Ｖｓ（Ｖ）に保持する。その後、映像信号に応じてオンまたはオフする書き込みパルス電圧Ｖｗ（Ｖ）がデータドライバ２００により各データ電極８に印加され、この書き込みパルスに同期してスキャンドライバ３００のスキャンドライバＩＣＤＩの内部のトランジスタが所定のタイミングでオン／オフされ、複数のスキャン電極４にスキャンパルス電圧−Ｖａ（Ｖ）が順に印加される。
【００５２】
このとき、表示すべき放電セル１２に対応するデータ電極８とスキャン電極４との間の電圧は、書き込みパルス電圧Ｖｗ（Ｖ）と電圧−Ｖａ（Ｖ）との差電圧に、初期化期間にスキャン電極４とデータ電極８のそれぞれに蓄積された壁電圧がさらに加算されたものとなる。したがって、データ電極８とスキャン電極４との間およびサステイン電極５とスキャン電極４との間に書き込み放電が起こり、スキャン電極４に正の壁電圧が蓄積され、サステイン電極５に負の壁電圧が蓄積され、データ電極８の負の壁電圧が蓄積される。
【００５３】
次に、維持期間において、スキャンドライバ３００のトランジスタＱ１１、Ｑ１７、Ｑ１８およびスキャンドライバＩＣＤＩ内部のトランジスタＱ２５がオンして、すべてのスキャン電極４には、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振によりスキャンドライバＩＣＤＩ内部のトランジスタＱ２５を介して−Ｖａ（Ｖ）（接地電位）から維持パルス電圧Ｖｍ（Ｖ）まで上昇する維持パルスが印加される。一方、サステインドライバ４００のトランジスタＱ３２がオンし、続いてトランジスタＱ３４がオンし、すべてのサステイン電極５には回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振により０（Ｖ）に一旦戻される。
【００５４】
このとき書き込み放電を起こした放電セル１２におけるスキャン電極４とサステイン電極５との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に書き込み期間において蓄積されたスキャン電極４の正の壁電圧およびサステイン電極５の負の壁電圧が加算されたものとなる。このため、書き込み放電を起こした放電セル１２において、スキャン電極４とサステイン電極５との間に維持放電が起こり、この維持放電を起こした放電セル１２におけるスキャン電極４に負の壁電圧が蓄積され、サステイン電極５に正の壁電圧が蓄積される。
【００５５】
続いて、スキャンドライバ４００のトランジスタＱ３１がオンし、さらにトランジスタＱ３３がオンし、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振によりスキャンドライバＩＣＤＩを介してすべてのサステイン電極５に正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２におけるサステイン電極５とスキャン電極４との間の電位は、維持パルス電圧Ｖｍ（Ｖ）に直線の維持放電により蓄積されたスキャン電極４の負の壁電圧およびサステイン電極５の正の壁電圧が加算されたものとなる。このため、この維持放電を起こした放電セル１２において、サステイン電極５とスキャン電極との間に維持放電が起こる。以降、同様にスキャンドライバ３００およびサステインドライバ４００により維持パルス電圧Ｖｍ（Ｖ）をスキャン電極４とサステイン電極５とに交互に印加し、維持放電が継続して行われる。
【００５６】
ここで、維持期間中の維持パルス発生回路の動作について図面を用いて説明する。図４は、本発明のプラズマディスプレイ装置のスキャンドライバの回路構成図である。維持期間中は、トランジスタＱ１７、Ｑ１８およびスキャンドライバＩＣＤＩはオン状態を保持し、維持パルス発生回路で発生した維持パルスがスキャン電極４に供給される。
【００５７】
まず、信号Ｓ１１がハイレベル（Ｈｉ）信号となり、トランジスタＱ１１がオンし、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振を起こして、スキャン電極４には電源電圧Ｖｍ（Ｖ）に近い電圧が印加される。続いて信号Ｓ１３がＨｉとなり、スキャン電極４には電源電圧Ｖｍ（Ｖ）が印加される。すると書き込み期間中に書き込み放電が行われた放電セル１２では、放電遅れ時間を経て維持放電が行われる。４２インチＶＧＡモデルでは、全画面が放電を行ったとすると、トランジスタＱ１３、Ｑ１７、Ｑ１８およびスキャンドライバＩＣＤＩには、１５０Ａ程度の電流が流れる。
【００５８】
図５に、維持期間中にスキャン電極４に印加する維持パルス、複数の放電セル１２の発光波形、維持パルス発生回路および本発明の回路の制御タイミング図を示す。
【００５９】
回路に１５０Ａという大きな電流が流れると、それぞれの素子およびそれらを接続する銅箔パターンのインピーダンス、インダクタンスの影響により、スキャン電極４に印加される電圧は降下してしまう。そうすると、ＰＤＰ１００の放電セル１２の中で放電開始電圧の高いセルは放電できない。次に、多くの放電セル１２が放電を終了した後に、スキャン電極４に印加される電圧Ｖｍ（Ｖ）に回復しようとするが、インダクタンス成分によってわずかながらリンギングが発生してしまい、所定の電圧を超える。このとき先ほど維持放電できなかった放電セル１２が放電する。すると各放電セル１２が放電するタイミングでスキャン電極に印加されている電圧が異なってしまい、これが輝度ムラとなって現われる。
【００６０】
そこで、スキャンドライバＩＣＤＩの接地端子にスイッチ素子としてのトランジスタＱ２５、Ｑ２６を介して維持パルス発生回路３０１の電源電圧Ｖｍ（Ｖ）を供給するように構成する。すなわち、スキャンドライバＩＣＤＩの接地端子のノード１９にトランジスタＱ２５のドレインを接続し、トランジスタＱ２５のソースにはトランジスタＱ２６のソースを接続し、トランジスタＱ２６のドレインは電源電圧Ｖｍ（Ｖ）を供給するように構成する。また、トランジスタＱ２５、Ｑ２６のゲートは信号Ｓ２５を入力する構成とする。
【００６１】
トランジスタＱ１３がオンした後、放電セル１２が放電が発生する前に、信号Ｓ１５をＨｉとして双方向スイッチを構成するトランジスタＱ２５、Ｑ２６をオンさせ、スキャン電極４に対してトランジスタＱ１３、Ｑ１７、Ｑ１８、スキャンドライバＩＣＤＩ内のトランジスタＱ２４を通して維持パルスを供給する経路と、トランジスタＱ２５、Ｑ２６、スキャンドライバＩＣＤＩ内のトランジスタＱ２４を通して供給する経路の２つを存在させるように構成することで、各素子および銅箔パターンのインピーダンス、インダクタンス成分の影響による電圧波形歪みを抑制でき、ＰＤＰ１００の放電セル１２は、一斉に放電することができる。また、維持放電によりスキャン電極４に印加される維持パルス電圧がわずかに下降し、それが復帰する際に電源電圧Ｖｍ（Ｖ）を超えるリンギング電圧が発生するという課題に対しても、トランジスタＱ２５、Ｑ２６がオンすることで電源電圧Ｖｍ（Ｖ）を超えることはなくなる。
【００６２】
次に、本発明の他の実施の形態によるプラズマディスプレイ装置について図６および図７を参照しながら説明する。なお、パネルの構造、プラズマディスプレイ装置の構成、サステインドライバの構成、初期化期間、書き込み期間の各ドライバの動作については、上記実施の形態と同じであるため省略する。
【００６３】
図６にスキャンドライバの回路構成を示し、図７にその回路の駆動波形、発光波形、制御信号を示している。維持期間中の維持パルス発生回路の動作について説明すると、維持期間中は、トランジスタＱ１７、Ｑ１８およびスキャンドライバＩＣＤＩはオン状態を保持し維持パルス発生回路３０１で発生した維持パルスがスキャン電極４に供給される。
【００６４】
まず、図７に示すように、信号Ｓ１１がＨｉ信号となり、トランジスタＱ１１がオンし、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振によりスキャン電極４には電源電圧Ｖｍ（Ｖ）に近い電圧が印加される。続いて信号Ｓ１３がＨｉとなり、スキャン電極４には電源電圧Ｖｍ（Ｖ）が印加される。すると書き込み期間中に書き込み放電が行われた放電セル１２では、放電遅れ時間を経て意地放電が行われる。
【００６５】
次に、信号Ｓ１１、Ｓ１３がロウレベル（Ｌｏｗ）となり、トランジスタＱ１１、Ｑ１３がオフする。続いて、信号Ｓ１２がＨｉとなり、トランジスタＱ１２がオンして回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振を起こして、スキャン電極４に印加される維持パルス電圧は０（Ｖ）に近い電圧まで下降する。次に信号Ｓ１４がＨｉとなり、０（Ｖ）に固定される。
【００６６】
スキャンドライバのトランジスタＱ１１がオンしてから、トランジスタＱ１２、Ｑ１４がオンまでの間、図３に示すサステインドライバ回路中のトランジスタＱ３４はオン状態を保持し、サステイン電極５は０（Ｖ）に固定されている。
【００６７】
続いて、図３に示すサステインドライバ回路中のＳ３１がＨｉ信号となり、トランジスタＱ３１がオンし、回収コイルＬ３１とパネル容量ＣｐｕとのＬＣ共振によりサステイン電極５には電源電圧Ｖｍ（Ｖ）に近い電圧が印加される。続いて信号Ｓ３３がＨｉとなり、サステイン電極５には電源電圧Ｖｍ（Ｖ）が印加される。すると書き込み期間中に書き込み放電が行われた放電セル１２では、放電遅れ時間を経て維持放電が行われる。このトランジスタＱ３３を通してサステイン電極に流れ込む大電流は、放電セル１２内で放電電流となり、図６のスキャンドライバ中のスキャンドライバＩＣＤＩ内のトランジスタＱ２４を通して、トランジスタＱ１８、Ｑ１７およびトランジスタＱ１４を通して接地電圧０（Ｖ）に流れる。このときの電流経路が長いために各素子やそれらを接続する銅箔パターンのインピーダンス、インダクタンスの影響により、スキャン電極５に印加される電圧が本来の０（Ｖ）から上昇してしまう。するとＰＤＰ１００の放電セル１２に印加される実電圧が減少してしまい、放電開始電圧の低い放電セル１２は発光し、放電開始電圧は放電できない。多くの放電セルが放電を終了した後に、スキャン電極４から流れ込む電流が減少し、スキャン電極４に加わる電圧は０（Ｖ）に近づき、放電開始電圧の高い放電セル１２が放電を行うようになる。すると各放電セル１２が放電するタイミングで放電セル１２に印加されている電圧が異なってしまうことになり、これが輝度ムラとなって現れる。
【００６８】
そこで、スキャンドライバＩＣＤＩの接地端子にスイッチ素子としてのトランジスタＱ２７を介して接地電圧０（Ｖ）を接続した構成とする。すなわち、スキャンドライバＩＣＤＩの接地端子のノード１９にダイオードＤ１５のアノードを接続し、ダイオードＤ１５のカソードはトランジスタＱ２７のドレインに接続し、トランジスタＱ２７のソースに接地電圧０（Ｖ）と接続する構成とする。トランジスタＱ２７のゲートに信号Ｓ２７を入力する構成とする。これにより、トランジスタＱ１４がオンした後、放電セル１２が放電を発生する前に、信号Ｓ２７をＨｉとしてトランジスタＱ２７をオンさせることにより、スキャン電極４からスキャンドライバＩＣＤＩ内のトランジスタＱ２４を通してトランジスタＱ１８、Ｑ１７、Ｑ１４を通して放電電流を吸い込む経路と、スキャンドライバＩＣＤＩ内のトランジスタＱ２４を通してダイオードＤ１５、トランジスタＱ２７を通して放電電流を吸い込む経路の２つが存在することになり、放電電流が分散して接地電位０（Ｖ）に流れるため、各素子および銅箔パターンのインピーダンス、インダクタンス成分の影響による電圧波形歪みを抑制でき、ＰＤＰ１００の放電セル１２は、一斉に放電することができる。なお、ダイオードＤ１５とトランジスタＱ２７は、スキャンドライバＩＣＤＩの近くに設けるのが好ましく、より好ましくは同一基板上にあることが望ましい。また、放電電流はトランジスタＱ１４とＱ２７に分散して流れるため、トランジスタＱ２７は高価格の「大電流、低抵抗」のトランジスタを使用する必要はなく、比較的安価に実現することができる。
【００６９】
【発明の効果】
以上の説明から明らかなように、本発明によるプラズマディスプレイ装置によれば、維持期間中にスキャンドライバＩＣを通してスキャン電極に電流が流れ込む、あるいは吸い込む経路が短くなり、回路内のインピーダンスやインダクタンスによる電圧波形歪みが少なくなり、パネル面内が均一に発光するようになるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるプラズマディスプレイ装置の概略構成を示すブロック図
【図２】同プラズマディスプレイ装置のスキャンドライバの構成を示す回路図
【図３】同プラズマディスプレイ装置のサステインドライバの構成を示す回路図
【図４】同プラズマディスプレイ装置の駆動方法の一例を示す駆動波形タイミング図
【図５】同プラズマディスプレイ装置の維持期間中の駆動波形、発光波形と制御信号を示す波形図
【図６】本発明の他の実施の形態によるプラズマディスプレイ装置のスキャンドライバの構成を示す回路図
【図７】同プラズマディスプレイ装置の維持期間中の駆動波形、発光波形と制御信号を示す波形図
【図８】ＡＣ型プラズマディスプレイパネルを示す斜視図
【図９】ＡＣ型プラズマディスプレイパネルの電極配置図
【図１０】従来のプラズマディスプレイ装置の駆動方法の駆動波形タイミング図
【図１１】従来のプラズマディスプレイ装置の維持期間中の駆動波形、発光波形を示す波形図
【符号の説明】
１００ プラズマディスプレイパネル
２００ データドライバ
３００ スキャンドライバ
３０１，４０１ 維持パルス発生回路
４００ サステインドライバ
ＤＩ スキャンドライバＩＣ
Ｑ２５、Ｑ２６、Ｑ２７ トランジスタ
【発明の属する技術分野】
本発明は、大画面で、薄型、軽量のディスプレイ装置として知られているプラズマディスプレイ装置に関するものである。
【０００２】
【従来の技術】
プラズマディスプレイ装置は、液晶パネルに比べて高速の表示が可能であり視野角が広いこと、大型化が容易であること、自発光型であるため表示品質が高いことなどの理由から、フラットパネルディスプレイ技術の中で最近特に注目を集めている。
【０００３】
一般に、このプラズマディスプレイ装置では、ガス放電により紫外線を発生させ、この紫外線で蛍光体を励起して発光させカラー表示を行っている。そして、基板上に隔壁によって区画された表示セルが設けられており、これに蛍光体層が形成されている構成を有する。
【０００４】
このプラズマディスプレイ装置には、大別して、駆動的にはＡＣ型とＤＣ型があり、放電形式では画放電型と対向放電型の２種類があるが、高精細化、大画面化および製造の簡便性から、現状では、プラズマディスプレイ装置の主流は、３電極構造の画放電型のもので、その構造は、一方の基板上に平行に隣接した表示電極対を有し、もう一方の基板上に表示電極と交差する方向に配列されたデータ電極と、隔壁、蛍光体層を有するもので、比較的蛍光体層を厚くすることができ、蛍光体によるカラー表示に適している。
【０００５】
従来のＡＣ型プラズマディスプレイパネル（以下、パネルという）の一部斜視図を図８に示す。図８に示すように、第一のガラス基板１上には誘電体層２および保護膜３で覆われたスキャン電極４とサステイン電極５とが対を成して互いに平行に付設されている。第二のガラス基板６上には絶縁体層７で覆われたデータ電極８が付設され、データ電極８の間の絶縁体層７上にデータ電極８と平行して隔壁９が設けられている。また、絶縁体層７の表面からと隔壁９の側面にかけて蛍光体１０が設けられ、スキャン電極４およびサステイン電極５とデータ電極８とが直交するように第一のガラス基板１と第二のガラス基板６とが放電空間１１を挟んで対向して配置されている。放電空間１１には、放電ガスとして、ヘリウム、ネオン、アルゴン、キセノンの内少なくとも１種類の希ガスが封入されており、隣接する二つの隔壁９に挟まれ、データ電極８と対向する対をなすスキャン電極４とサステイン電極５との交差部の放電空間には放電セル１２が構成されている。
【０００６】
次に、このパネルの電極配列図を図９に示す。図９に示すように、このパネルの電極配列はｍ×ｎのマトリックス構成であり、列方向にはｍ列のデータ電極Ｄ１〜Ｄｍが配列されており、行方向にはｎ行のスキャン電極ＳＣＮ１〜ＳＣＮｎおよびサステイン電極ＳＵＳ１〜ＳＵＳｎが配列されている。また、図８に示した放電セル１２は図９に示すように構成されている。
【０００７】
このパネルを駆動するための従来の駆動方法の動作駆動タイミング図を図１０に示す。この駆動方法は２５６階調の階調表示を行うためのものであり、１フィールド期間を８個のサブフィールドで構成している。以下、従来のパネルの駆動方法について図８〜図１０を用いて説明する。
【０００８】
図１０に示すように、第１ないし第８のサブフィールドはそれぞれ初期化期間、書き込み期間、維持期間および消去期間から構成されている。まず、第１のサブフィールドにおける動作について説明する。
【０００９】
図１０に示すように、初期化期間の前半の初期化動作において、全てのデータ電極Ｄ１〜Ｄｍおよび全てのサステイン電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に保持し、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎには、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎに対して放電開始電圧以下となる電圧Ｖｐ（Ｖ）から、放電開始電圧を超える電圧Ｖｒ（Ｖ）に向かって緩やかに上昇するランプ電圧を印加する。このランプ電圧が上昇する間に、全ての放電セル１２において、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎから全てのデータ電極Ｄ１〜Ｄｍおよび全てのサステイン電極ＳＵＳ１〜ＳＵＳｎにそれぞれ一回目の微弱な初期化放電が起こり、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３の表面に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３の表面には正の壁電圧が蓄積される。
【００１０】
さらに、初期化期間の後半の初期化動作において、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎを正電圧Ｖｈ（Ｖ）に保ち、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎには、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎに対して放電開始電圧以下となる電圧Ｖｑ（Ｖ）から放電開始電圧を超える−Ｖａ（Ｖ）に向かって緩やかに下降するランプ電圧を印加する。このランプ電圧が下降する間に、再び全ての放電セル１２において、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎから全てのスキャン電極ＳＣＮ１〜ＳＣＮｎにそれぞれ二回目の微弱な初期化放電が起こり、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負の壁電圧およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正の壁電圧が弱められる。一方、データ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面の正の壁電圧はそのまま保たれる。以上により初期化期間の初期化動作が終了する。
【００１１】
次の書き込み期間の書き込み動作において、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎをＶｓ（Ｖ）に保持し、データ電極Ｄ１〜Ｄｍのうち、第一行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書き込みパルス電圧Ｖｗ（Ｖ）を、第一行目のスキャン電極ＳＣＮ１にスキャンパルス電圧−Ｖａ（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極とスキャン電極ＳＣＮ１との交差部における絶縁体層７の表面とスキャン電極ＳＣＮ１上の保護膜３の表面との間の電圧は、書き込みパルス電圧Ｖｗ（Ｖ）にデータ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面の正の壁電圧が加算されたものとなるため、この交差部において、所定のデータ電極とスキャン電極ＳＣＮ１との間およびサステイン電極ＳＵＳ１とスキャン電極ＳＣＮ１との間に書き込み放電が起こり、この交差部のスキャン電極ＳＣＮ１上の保護膜３表面に正電圧が蓄積され、サステイン電極ＳＵＳ１上の保護膜３表面に負電圧が蓄積され、書き込み放電が起こったデータ電極上の絶縁体層７の表面に負電圧が蓄積される。
【００１２】
次に、データ電極Ｄ１〜Ｄｍのうち、第二行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書き込みパルス電圧Ｖｗ（Ｖ）を、第二行目のスキャン電極ＳＣＮ２にスキャンパルス電圧−Ｖａ（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極とスキャン電極ＳＣＮ２との交差部における絶縁体層７の表面とスキャン電極ＳＣＮ２上の保護膜３の表面との間の電圧は、書き込みパルス電圧Ｖｗ（Ｖ）に所定のデータ電極上の絶縁体層７の表面の正の壁電圧が加算されたものとなるため、この交差部において、所定のデータ電極とスキャン電極ＳＣＮ２との間およびサステイン電極ＳＵＳ２とスキャン電極ＳＣＮ２との間に書き込み放電が起こり、この交差部のスキャン電極ＳＣＮ２上の保護膜３表面に正電圧が蓄積され、サステイン電極ＳＵＳ２上の保護膜３表面に負電圧が蓄積される。
【００１３】
同様な動作が引き続いて行われ、最後に、データ電極Ｄ１〜Ｄｍのうち、第ｎ行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書き込みパルス電圧Ｖｗ（Ｖ）を、第ｎ行目のスキャン電極ＳＣＮｎにスキャンパルス電圧−Ｖａ（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極とスキャン電極ＳＣＮｎとの交差部において、所定のデータ電極とスキャン電極ＳＣＮｎとの間およびサステイン電極ＳＵＳｎとスキャン電極ＳＣＮｎとの間に書き込み放電が起こり、この交差部のスキャン電極ＳＣＮｎ上の保護膜３表面に正電圧が蓄積され、サステイン電極ＳＵＳｎ上の保護膜３表面に負電圧が蓄積され、書き込み放電が起こったデータ電極上の絶縁体層７の表面に負電圧が蓄積される。以上により書き込み期間における書き込み動作が終了する。
【００１４】
続く維持期間において、先ず、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎおよびサステイン電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に一旦戻した後、全てのスキャン電極群ＳＣＮ１〜ＳＣＮｎに正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、書き込み放電を起こした放電セル１２におけるスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、書き込み期間において蓄積されたスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の正電圧およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の負電圧が加算されたものとなる。このため、書き込み放電を起こした放電セルにおいて、スキャン電極ＳＣＮ１〜ＳＣＮｎとサステイン電極ＳＵＳ１〜ＳＵＳｎとの間に維持放電が起こり、この維持放電を起こした放電セルにおけるスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に負電圧が蓄積され、サステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に正電圧が蓄積される。その後、維持パルス電圧は０（Ｖ）に戻る。
【００１５】
続いて、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎに正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２におけるサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３とスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、直前の維持放電によって蓄積されたスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧が加算されたものとなる。このため、この維持放電を起こした放電セルにおいて、サステイン電極ＳＵＳ１〜ＳＵＳｎとスキャン電極ＳＣＮ１〜ＳＣＮｎとの間に維持放電が起こることにより、その放電セルにおけるサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に負電圧が蓄積され、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に正電圧が蓄積される。その後、前記維持パルス電圧は０（Ｖ）に戻る。
【００１６】
以降同様に、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎと全てのサステイン電極ＳＵＳ１〜ＳＵＳｎとに正の維持パルス電圧Ｖｍ（Ｖ）を交互に印加することにより、維持放電が継続して行われ、維持期間の最終において、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎに正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２におけるスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、直前の維持放電によって蓄積されたスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の正電圧とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の負電圧が加算されたものとなる。このため、この維持放電を起こした放電セルにおいて、スキャン電極ＳＣＮ１〜ＳＣＮｎとサステイン電極ＳＵＳ１〜ＳＵＳｎとの間に維持放電が起こることにより、その放電セルにおけるスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に負電圧が蓄積され、サステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に正電圧が蓄積される。その後、維持パルス電圧は０（Ｖ）に戻る。以上により維持期間の維持動作が終了する。この維持放電により発生する紫外線で励起された蛍光体１０からの可視発光を表示に用いている。
【００１７】
続く消去期間において、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎに０（Ｖ）からＶｅ（Ｖ）に向かって緩やかに上昇するランプ電圧を印加すると、維持放電を起こした放電セル１２において、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持期間の最終時点における、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧がこのランプ電圧に加算されたものとなる。このため、維持放電を起こした放電セルにおいて、サステイン電極ＳＵＳ１〜ＳＵＳｎとスキャン電極ＳＣＮ１〜ＳＣＮｎとの間に微弱な消去放電が起こり、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧が弱められて維持放電は停止する。以上により消去期間における消去動作が終了する。
【００１８】
ただし、以上の動作において、表示が行われない放電セルに関しては、初期化期間に初期化放電は起こるが、書き込み放電、維持放電および消去放電は行われず、表示が行われない放電セルのスキャン電極ＳＣＮ１〜ＳＣＮｎとサステイン電極ＳＵＳ１〜ＳＵＳｎの保護膜３の表面の壁電圧、およびデータ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面の壁電圧は、初期化期間の終了時の状態のまま保たれる。
【００１９】
このようなプラズマディスプレイ装置において、スキャン電極を駆動する電圧波形は、初期化期間、書き込み期間、維持期間とも電圧値が異なるため、スキャンドライバ回路はそれぞれの電圧を印加するための多くのスイッチ素子を有している。維持期間中、維持パルス発生回路で発生したパルス電圧波形は複数のスイッチ素子を経由してスキャンドライバＩＣに入力され、スキャンドライバＩＣを通してスキャン電極に印加される。そのためにスキャン電極を駆動するパルス電圧波形は複数のトランジスタなどのスイッチ素子やそれらを接続するための銅箔パターンのインピーダンスおよびインダクタンスの影響を受けて電圧波形歪みが発生してしまう。
【００２０】
図１１に維持期間中のスキャン電極に印加する維持パルス波形とＰＤＰ面内の放電セルの発光波形を示している。維持パルスに波形歪みが生じると、波形が歪んでも放電開始電圧が低いことにより放電できるセル、放電開始電圧が高いことにより放電できない放電セル、そして波形歪みが回復してから放電を開始する放電セルが発生し、視覚的に輝度が高い低いの差となってとらえられるようになる。これがパネル発光時に面内での「輝度ムラ」という課題である。今後、プラズマディスプレイ装置は発光効率向上のために封入ガスのキセノン分圧を高くする傾向にあり、その結果、維持期間中の放電電流が大きくなってパルス電圧波形の歪みが増大し「輝度ムラ」が発生しやすくなる。
【００２１】
スキャン電極の駆動波形による電圧波形歪み改善の技術としては、特許文献１に示すように、パネル面内にある放電セルの放電するタイミングを複数に分散することで、スキャン電極に流れる電流を制限する方法がある。この方法は書き込み期間で効果を発揮するもので、維持期間中に放電セルの発光タイミングを分散させることは回路の複雑化、大幅なコストアップにつながり困難である。
【００２２】
【特許文献１】
特開平８−３０５３１９号公報
【００２３】
【発明が解決しようとする課題】
本発明はこのような課題に鑑みなされたもので、電圧波形歪みを軽減することを目的とする。
【００２４】
【課題を解決するための手段】
上記目的を達成するために本発明のプラズマディスプレイ装置は、放電空間を形成して対向する一対の基板のうち一方の基板上に複数のスキャン電極とサステイン電極を設けるとともに他方の基板上に前記スキャン電極とサステイン電極に交差するように対向配置される複数のデータ電極とを設けて複数の放電セルを構成したプラズマディスプレイパネルと、このプラズマディスプレイパネルの各電極に対して電圧駆動するためのデータドライバ、スキャンドライバおよびサステインドライバとを有し、前記スキャンドライバは維持放電に必要な維持パルス電圧を発生する維持パルス発生回路と、この維持パルス発生回路とプラズマディスプレイパネルとの間に接続したスキャンドライバＩＣとを有し、かつスキャンドライバＩＣの接地端子にプラズマディスプレイパネルに維持放電を発生させる電圧を供給するための経路またはプラズマディスプレイパネルからの電流が流れ込む経路と並行する経路を接続したものである。
【００２５】
また請求項２のプラズマディスプレイ装置は、スキャンドライバＩＣの接地端子にスイッチ素子を介して維持パルス発生回路の電源電圧を接続するようにしたものである。
【００２６】
また、請求項３に記載するプラズマディスプレイ装置は、スキャンドライバＩＣの接地端子にスイッチ素子を介して接地電圧を接続したものである。
【００２７】
【発明の実施の形態】
以下、本発明の一実施の形態によるプラズマディスプレイ装置について図面を参照しながら説明する。
【００２８】
図１は、本発明の一実施の形態によるプラズマディスプレイ装置の構成を示すブロック図である。
【００２９】
図１のプラズマディスプレイ装置は、ＰＤＰ（プラズマディスプレイパネル）１００、データドライバ２００、スキャンドライバ３００、およびサステインドライバ４００を備えている。
【００３０】
ＰＤＰｌ００は、複数のデータ電極８、複数のスキャン電極４、および複数のサステイン電極５を有し、複数のデータ電極８、スキャン電極４およびサステイン電極５の各交点には、放電セル１２が形成され、各放電セル１２が画面上の画素を構成している。なお、ＰＤＰ１００の詳細な構成は従来のディスプレイパネルと同様である。
【００３１】
データドライバ２００は、ＰＤＰ１００の複数のデータ電極８に接続され、スキャンドライバ３００は、ＰＤＰ１００の複数のスキャン電極４に接続され、サステインドライバ４００は、ＰＤＰ１００の複数のサステイン電極５に接続されている。
【００３２】
データドライバ２００は、書き込み期間において、画像データに応じてＰＤＰ１００の該当するデータ電極８に書き込みパルスを印加する。スキャンドライバ３００は、複数の駆動回路から構成され、書き込み期間において、ＰＤＰ１００の複数のスキャン電極４に書き込みパルスを順に印加する。これにより該当する放電セル１２において書き込み放電が行われる。
【００３３】
また、複数のスキャンドライバ３００は、維持期間において、周期的な的な維持パルスをＰＤＰ１００の複数のスキャン電極４に印加する。一方サステインドライバ４００は維持期間において、ＰＤＰ１００の複数のサステイン電極５にスキャン電極４の維持パルスに対して１８０度位相のずれた維持パルスを印加する。これにより、該当する放電セル１２において維持放電が行われる。
【００３４】
図２は、図１に示すスキャンドライバ３００に用いられる回路の構成を示す回路図である。なお、図１に示すスキャンドライバ３００は、図２に示すスキャンドライバ回路がスキャン電極４ごとに設けられたものである。
【００３５】
図２に示すスキャンドライバ回路は、トランジスタＱ１１〜Ｑ２４、コンデンサＣ１１〜Ｃ１５、回収コイルＬ１１、ダイオードＤ１１〜Ｄ１４、電源Ｖ１３，Ｖ１４およびスキャンドライバＩＣＤＩを有し、スキャンドライバＩＣＤＩは内部にトランジスタＱ２５、Ｑ２６を有している。コンデンサＣ１１はパネルの容量Ｃｐｓに対して、十分大きな容量値に設定されている。
【００３６】
コンデンサＣ１１はノード１１と接地端子との間に接続され、トランジスタＱ１１およびダイオードＤ１１は、ノードＮ１１とノードＮ１２との間に直列に接続され、ダイオードＤ１２およびトランジスタＱ１２は、ノードＮ１２とノードＮ１１との間に直列に接続されている。トランジスタＱ１１のゲートには制御信号Ｓ１１が入力され、トランジスタＱ１２のゲートには制御信号Ｓ１２が入力される。回収コイルＬ１１は、ノードＮ１２とノードＮ１３との間に接続されている。
【００３７】
トランジスタＱ１２は、電源端子Ｖ１１とノードＮ１３との間に接続され、そのゲートＳには制御信号Ｓ１３が入力される。電源端子Ｖ１１には電源Ｖｍ（Ｖ）が供給されている。トランジスタＱ１４は、ノードＮ１３と接地端子の間に接続され、そのゲートには制御信号Ｓ１４が入力される。電源Ｖ１３およびダイオードＤ１３は、接地端子とノードＮ１４との間に直列に接続されている。電源Ｖ１３は電圧Ｖｒ（Ｖ）を出力する。
【００３８】
またコンデンサＣ１２は、ノードＮ１４とノードＮ１３との間に接続され、トランジスタＱ１６は、ノードＮ１４とノードＮ１５との間に接続され、そのゲートには制御信号Ｓ１６が入力される。コンデンサＣ１３は、トランジスタＱ１６のゲート−ドレイン間に接続され、トランジスタＱ１７は、ノードＮ１５とノードＮ１３との間に接続され、そのゲートには制御信号Ｓ１７が入力される。
【００３９】
トランジスタＱ１８は、ノードＮ１５とノードＮ１６との間に接続され、そのゲートには制御信号Ｓ１８が入力される。トランジスタＱ１９は、ノードＮ１６と電源端子Ｖ１６との間に接続され、そのゲートには制御信号Ｓ１９が入力される。コンデンサＣ１４は、トランジスタＱ１９のゲート−ドレイン間に接続され、電源端子Ｖ１６には電圧−Ｖａ（Ｖ）が供給されている。
【００４０】
電源Ｖ１４およびダイオードＤ１４は、電源端子Ｖ１５とノードＮ１７との間に直列に接続される。電源Ｖ１４は電圧Ｖｓ（Ｖ）を出力し、電源端子Ｖ１５には電圧−Ｖａ（Ｖ）が供給されている。コンデンサＣ１５は、ノードＮ１７とノードＮ１６との間に接続されている。トランジスタＱ２０は、ノードＮ１７とノードＮ１８との間に接続され、そのゲートには制御信号Ｓ２０が入力される。トランジスタＱ２１は、ノードＮ１８とノードＮ１６との間に接続され、そのゲートには制御信号Ｓ２１が接続されている。
【００４１】
スキャンドライバＩＣＤＩの入力側は、ノードＮ１８およびノードＮ１６に接続され、出力側はＰＤＰ１００、すなわちスキャン電極４と接地端子との容量に相当するパネル容量Ｃｐｓに接続されている。なお、制御信号Ｓ１１〜Ｓ２１は、垂直同期信号および水平同期信号を基にスキャンドライバ３００内で発生する信号であり、制御信号Ｓ１１〜Ｓ２１によりトランジスタＱ１１〜Ｑ２１のオン／オフ状態が制御される。
【００４２】
図３は、図１に示すサステインドライバ４００の構成を示す回路図である。図３に示すサステインドライバ４００は、トランジスタＱ３１〜Ｑ３５、ダイオードＤ３１〜Ｄ３４、コンデンサＣ３１、Ｃ３２および回収コイルＬ３１を有しており、コンデンサＣ３１はパネルの容量Ｃｐｕに対して、十分大きな容量値に設定されている。
【００４３】
コンデンサＣ３１は、ノードＮ３１と接地端子との間に接続され、トランジスタＱ３１およびダイオードＤ３１は、ノードＮ３１とノードＮ３２との間に直列に接続され、ダイオードＤ３２およびトランジスタＱ３２は、ノードＮ３２とノードＮ３１との間に直列に接続されている。トランジスタＱ３１のゲートには制御信号Ｓ３１が入力され、トランジスタＱ３２のゲートには制御信号Ｓ３２が入力される。また、回収コイルＬ３１は、ノードＮ３２とノードＮ３３との間に接続されている。
【００４４】
ダイオードＤ３３およびトランジスタＱ３３は、電源端子Ｖ３１とノードＮ３３との間に直列に接続され、トランジスタＱ３３のゲートには制御信号Ｓ３３が入力される。電源端子Ｖ３１には電圧Ｖｍ（Ｖ）が供給される。トランジスタＱ３４は、ノードＮ３３と接地端子との間に接続され、そのゲートには制御信号Ｓ３４が入力される。ダイオードＤ３４は、電源端子Ｖ３１と電源端子Ｖ３２との間に接続され、トランジスタＱ３５は電源端子Ｖ３２とノードＮ３３との間に接続され、そのゲートには制御信号Ｓ３５が入力される。電源端子Ｖ３２には電圧Ｖｈ（Ｖ）が供給されている。コンデンサＣ３２はトランジスタＱ３５のゲート−ドレイン間に接続され、ノードＮ３３は、ＰＤＰ１００、すなわちサステイン電極５と接地端子との間の全容量に相当するパネル容量Ｃｐｕに接続される。なお、制御信号Ｓ３１〜Ｓ３５は、垂直同期信号および水平同期信号等を基にサステインドライバ４００内で発生される信号であり、制御信号Ｓ３１〜Ｓ３５によりトランジスタＱ３１〜Ｑ３５のオン／オフ状態が制御される。
【００４５】
図４は図１のＰＤＰ１００におけるデータ電極８、スキャン電極４およびサステイン電極５の駆動電圧の一例を示すタイミング図である。
【００４６】
図４に示すように、各フィールドは、複数のサブフィールド、たとえば８つのサブフィールドに分割される。各サブフィールドは、初期化期間、書き込み期間、維持期間、および消去期間により構成される。各サブフィールドは、維持期間の長さが異なり、各サブフィールドの点灯状態を変えることにより、たとえば２５６階調で表示を行うことができる。
【００４７】
まず、第１のサブフィールドにおける初期化期間の前半の初期化動作において、データドライバ２００により、すべてのデータ電極を０（Ｖ）に保持し、サステインドライバ４００のトランジスタＱ３４がオンし、すべてのサステイン電極５を０（Ｖ）に保持する。このとき、スキャンドライバ３００のトランジスタＱ１１、Ｑ１７、Ｑ１８がオンし、さらにトランジスタＱ１３がオンし、各スキャン電極４の電圧が、スキャンドライバＩＣＤＩを介して回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振によりすべてのサステイン電極に対して放電開始電圧以下となるＶｍ（Ｖ）まで上昇する。
【００４８】
その後、スキャンドライバ３００のトランジスタＱ１３、Ｑ１６，Ｑ１８がオンし、ミラー積分回路を構成するトランジスタＱ１６により電圧Ｖｍ（Ｖ）から放電開始電圧を超える電圧Ｖｒ（Ｖ）に向かって緩やかに上昇するランプ電圧がスキャンドライバＩＣＤＩを介して各スキャン電極４に印加される。このランプ電圧が上昇する間に、すべての放電セル１２において、すべてのスキャン電極４からすべてのデータ電極８およびすべての維持電極５にそれぞれ１回目の微弱な初期化放電が起こり、スキャン電極４の壁電圧が蓄積されると共に、データ電極８および維持電極５に正の壁電荷が蓄積される。
【００４９】
次に、初期化期間の後半の初期化動作において、サステインドライバ４００のトランジスタＱ３１、Ｑ３３、Ｑ３５が順にオンし、すべてのサステイン電極５が正電圧Ｖｈ（Ｖ）に保持される。このとき、スキャンドライバ３００のトランジスタＱ１１、Ｑ１７、Ｑ１８、Ｑ２１がオンし、さらにトランジスタＱ１３がオンし、すべてのスキャン電極４の電圧が、スキャンドライバＩＣＤＩを介して回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振によりすべてのサステイン電極５に対して放電開始電圧以下となる電圧Ｖｍ（Ｖ）まで降下する。
【００５０】
その後、スキャンドライバ３００のトランジスタＱ１９がオンし、ミラー積分回路を構成するトランジスタＱ１９により電圧Ｖｍ（Ｖ）から放電開始電圧を超える−Ｖａ（Ｖ）に向かって緩やかに降下するランプ電圧がスキャンドライバＩＣＤＩを介して各スキャン電極４に印加される。このランプ電圧が降下する間に、再びすべての放電セル１２において、すべてのサステイン電極５からすべてのスキャン電極４にそれぞれ２回目の微弱な初期化放電が起こり、スキャン電極４の負の壁電圧、およびサステイン電極５の正の壁電圧が弱められる。このとき、スキャン電極４とデータ電極８との間にも同じに放電が起こり、スキャン電極４の負の壁電圧およびデータ電極８の正の壁電荷がわずかに弱められる。以上により、初期化期間の初期化動作が終了する。
【００５１】
次に、書き込み期間の書き込み動作において、スキャンドライバ３００のトランジスタＱ１９、Ｑ２０がオンし、スキャンドライバＩＣＤＩにベース電圧として電圧−Ｖａ（Ｖ）が供給され、電源電圧として電圧Ｖｓ（Ｖ）が供給される。また、スキャンドライバＩＣＤＩの内部回路のトランジスタが所定のタイミングでオン／オフされ、書き込み期間の初期には、すべてのスキャン電極４を電圧Ｖｓ（Ｖ）に保持する。その後、映像信号に応じてオンまたはオフする書き込みパルス電圧Ｖｗ（Ｖ）がデータドライバ２００により各データ電極８に印加され、この書き込みパルスに同期してスキャンドライバ３００のスキャンドライバＩＣＤＩの内部のトランジスタが所定のタイミングでオン／オフされ、複数のスキャン電極４にスキャンパルス電圧−Ｖａ（Ｖ）が順に印加される。
【００５２】
このとき、表示すべき放電セル１２に対応するデータ電極８とスキャン電極４との間の電圧は、書き込みパルス電圧Ｖｗ（Ｖ）と電圧−Ｖａ（Ｖ）との差電圧に、初期化期間にスキャン電極４とデータ電極８のそれぞれに蓄積された壁電圧がさらに加算されたものとなる。したがって、データ電極８とスキャン電極４との間およびサステイン電極５とスキャン電極４との間に書き込み放電が起こり、スキャン電極４に正の壁電圧が蓄積され、サステイン電極５に負の壁電圧が蓄積され、データ電極８の負の壁電圧が蓄積される。
【００５３】
次に、維持期間において、スキャンドライバ３００のトランジスタＱ１１、Ｑ１７、Ｑ１８およびスキャンドライバＩＣＤＩ内部のトランジスタＱ２５がオンして、すべてのスキャン電極４には、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振によりスキャンドライバＩＣＤＩ内部のトランジスタＱ２５を介して−Ｖａ（Ｖ）（接地電位）から維持パルス電圧Ｖｍ（Ｖ）まで上昇する維持パルスが印加される。一方、サステインドライバ４００のトランジスタＱ３２がオンし、続いてトランジスタＱ３４がオンし、すべてのサステイン電極５には回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振により０（Ｖ）に一旦戻される。
【００５４】
このとき書き込み放電を起こした放電セル１２におけるスキャン電極４とサステイン電極５との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に書き込み期間において蓄積されたスキャン電極４の正の壁電圧およびサステイン電極５の負の壁電圧が加算されたものとなる。このため、書き込み放電を起こした放電セル１２において、スキャン電極４とサステイン電極５との間に維持放電が起こり、この維持放電を起こした放電セル１２におけるスキャン電極４に負の壁電圧が蓄積され、サステイン電極５に正の壁電圧が蓄積される。
【００５５】
続いて、スキャンドライバ４００のトランジスタＱ３１がオンし、さらにトランジスタＱ３３がオンし、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振によりスキャンドライバＩＣＤＩを介してすべてのサステイン電極５に正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２におけるサステイン電極５とスキャン電極４との間の電位は、維持パルス電圧Ｖｍ（Ｖ）に直線の維持放電により蓄積されたスキャン電極４の負の壁電圧およびサステイン電極５の正の壁電圧が加算されたものとなる。このため、この維持放電を起こした放電セル１２において、サステイン電極５とスキャン電極との間に維持放電が起こる。以降、同様にスキャンドライバ３００およびサステインドライバ４００により維持パルス電圧Ｖｍ（Ｖ）をスキャン電極４とサステイン電極５とに交互に印加し、維持放電が継続して行われる。
【００５６】
ここで、維持期間中の維持パルス発生回路の動作について図面を用いて説明する。図４は、本発明のプラズマディスプレイ装置のスキャンドライバの回路構成図である。維持期間中は、トランジスタＱ１７、Ｑ１８およびスキャンドライバＩＣＤＩはオン状態を保持し、維持パルス発生回路で発生した維持パルスがスキャン電極４に供給される。
【００５７】
まず、信号Ｓ１１がハイレベル（Ｈｉ）信号となり、トランジスタＱ１１がオンし、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振を起こして、スキャン電極４には電源電圧Ｖｍ（Ｖ）に近い電圧が印加される。続いて信号Ｓ１３がＨｉとなり、スキャン電極４には電源電圧Ｖｍ（Ｖ）が印加される。すると書き込み期間中に書き込み放電が行われた放電セル１２では、放電遅れ時間を経て維持放電が行われる。４２インチＶＧＡモデルでは、全画面が放電を行ったとすると、トランジスタＱ１３、Ｑ１７、Ｑ１８およびスキャンドライバＩＣＤＩには、１５０Ａ程度の電流が流れる。
【００５８】
図５に、維持期間中にスキャン電極４に印加する維持パルス、複数の放電セル１２の発光波形、維持パルス発生回路および本発明の回路の制御タイミング図を示す。
【００５９】
回路に１５０Ａという大きな電流が流れると、それぞれの素子およびそれらを接続する銅箔パターンのインピーダンス、インダクタンスの影響により、スキャン電極４に印加される電圧は降下してしまう。そうすると、ＰＤＰ１００の放電セル１２の中で放電開始電圧の高いセルは放電できない。次に、多くの放電セル１２が放電を終了した後に、スキャン電極４に印加される電圧Ｖｍ（Ｖ）に回復しようとするが、インダクタンス成分によってわずかながらリンギングが発生してしまい、所定の電圧を超える。このとき先ほど維持放電できなかった放電セル１２が放電する。すると各放電セル１２が放電するタイミングでスキャン電極に印加されている電圧が異なってしまい、これが輝度ムラとなって現われる。
【００６０】
そこで、スキャンドライバＩＣＤＩの接地端子にスイッチ素子としてのトランジスタＱ２５、Ｑ２６を介して維持パルス発生回路３０１の電源電圧Ｖｍ（Ｖ）を供給するように構成する。すなわち、スキャンドライバＩＣＤＩの接地端子のノード１９にトランジスタＱ２５のドレインを接続し、トランジスタＱ２５のソースにはトランジスタＱ２６のソースを接続し、トランジスタＱ２６のドレインは電源電圧Ｖｍ（Ｖ）を供給するように構成する。また、トランジスタＱ２５、Ｑ２６のゲートは信号Ｓ２５を入力する構成とする。
【００６１】
トランジスタＱ１３がオンした後、放電セル１２が放電が発生する前に、信号Ｓ１５をＨｉとして双方向スイッチを構成するトランジスタＱ２５、Ｑ２６をオンさせ、スキャン電極４に対してトランジスタＱ１３、Ｑ１７、Ｑ１８、スキャンドライバＩＣＤＩ内のトランジスタＱ２４を通して維持パルスを供給する経路と、トランジスタＱ２５、Ｑ２６、スキャンドライバＩＣＤＩ内のトランジスタＱ２４を通して供給する経路の２つを存在させるように構成することで、各素子および銅箔パターンのインピーダンス、インダクタンス成分の影響による電圧波形歪みを抑制でき、ＰＤＰ１００の放電セル１２は、一斉に放電することができる。また、維持放電によりスキャン電極４に印加される維持パルス電圧がわずかに下降し、それが復帰する際に電源電圧Ｖｍ（Ｖ）を超えるリンギング電圧が発生するという課題に対しても、トランジスタＱ２５、Ｑ２６がオンすることで電源電圧Ｖｍ（Ｖ）を超えることはなくなる。
【００６２】
次に、本発明の他の実施の形態によるプラズマディスプレイ装置について図６および図７を参照しながら説明する。なお、パネルの構造、プラズマディスプレイ装置の構成、サステインドライバの構成、初期化期間、書き込み期間の各ドライバの動作については、上記実施の形態と同じであるため省略する。
【００６３】
図６にスキャンドライバの回路構成を示し、図７にその回路の駆動波形、発光波形、制御信号を示している。維持期間中の維持パルス発生回路の動作について説明すると、維持期間中は、トランジスタＱ１７、Ｑ１８およびスキャンドライバＩＣＤＩはオン状態を保持し維持パルス発生回路３０１で発生した維持パルスがスキャン電極４に供給される。
【００６４】
まず、図７に示すように、信号Ｓ１１がＨｉ信号となり、トランジスタＱ１１がオンし、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振によりスキャン電極４には電源電圧Ｖｍ（Ｖ）に近い電圧が印加される。続いて信号Ｓ１３がＨｉとなり、スキャン電極４には電源電圧Ｖｍ（Ｖ）が印加される。すると書き込み期間中に書き込み放電が行われた放電セル１２では、放電遅れ時間を経て意地放電が行われる。
【００６５】
次に、信号Ｓ１１、Ｓ１３がロウレベル（Ｌｏｗ）となり、トランジスタＱ１１、Ｑ１３がオフする。続いて、信号Ｓ１２がＨｉとなり、トランジスタＱ１２がオンして回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振を起こして、スキャン電極４に印加される維持パルス電圧は０（Ｖ）に近い電圧まで下降する。次に信号Ｓ１４がＨｉとなり、０（Ｖ）に固定される。
【００６６】
スキャンドライバのトランジスタＱ１１がオンしてから、トランジスタＱ１２、Ｑ１４がオンまでの間、図３に示すサステインドライバ回路中のトランジスタＱ３４はオン状態を保持し、サステイン電極５は０（Ｖ）に固定されている。
【００６７】
続いて、図３に示すサステインドライバ回路中のＳ３１がＨｉ信号となり、トランジスタＱ３１がオンし、回収コイルＬ３１とパネル容量ＣｐｕとのＬＣ共振によりサステイン電極５には電源電圧Ｖｍ（Ｖ）に近い電圧が印加される。続いて信号Ｓ３３がＨｉとなり、サステイン電極５には電源電圧Ｖｍ（Ｖ）が印加される。すると書き込み期間中に書き込み放電が行われた放電セル１２では、放電遅れ時間を経て維持放電が行われる。このトランジスタＱ３３を通してサステイン電極に流れ込む大電流は、放電セル１２内で放電電流となり、図６のスキャンドライバ中のスキャンドライバＩＣＤＩ内のトランジスタＱ２４を通して、トランジスタＱ１８、Ｑ１７およびトランジスタＱ１４を通して接地電圧０（Ｖ）に流れる。このときの電流経路が長いために各素子やそれらを接続する銅箔パターンのインピーダンス、インダクタンスの影響により、スキャン電極５に印加される電圧が本来の０（Ｖ）から上昇してしまう。するとＰＤＰ１００の放電セル１２に印加される実電圧が減少してしまい、放電開始電圧の低い放電セル１２は発光し、放電開始電圧は放電できない。多くの放電セルが放電を終了した後に、スキャン電極４から流れ込む電流が減少し、スキャン電極４に加わる電圧は０（Ｖ）に近づき、放電開始電圧の高い放電セル１２が放電を行うようになる。すると各放電セル１２が放電するタイミングで放電セル１２に印加されている電圧が異なってしまうことになり、これが輝度ムラとなって現れる。
【００６８】
そこで、スキャンドライバＩＣＤＩの接地端子にスイッチ素子としてのトランジスタＱ２７を介して接地電圧０（Ｖ）を接続した構成とする。すなわち、スキャンドライバＩＣＤＩの接地端子のノード１９にダイオードＤ１５のアノードを接続し、ダイオードＤ１５のカソードはトランジスタＱ２７のドレインに接続し、トランジスタＱ２７のソースに接地電圧０（Ｖ）と接続する構成とする。トランジスタＱ２７のゲートに信号Ｓ２７を入力する構成とする。これにより、トランジスタＱ１４がオンした後、放電セル１２が放電を発生する前に、信号Ｓ２７をＨｉとしてトランジスタＱ２７をオンさせることにより、スキャン電極４からスキャンドライバＩＣＤＩ内のトランジスタＱ２４を通してトランジスタＱ１８、Ｑ１７、Ｑ１４を通して放電電流を吸い込む経路と、スキャンドライバＩＣＤＩ内のトランジスタＱ２４を通してダイオードＤ１５、トランジスタＱ２７を通して放電電流を吸い込む経路の２つが存在することになり、放電電流が分散して接地電位０（Ｖ）に流れるため、各素子および銅箔パターンのインピーダンス、インダクタンス成分の影響による電圧波形歪みを抑制でき、ＰＤＰ１００の放電セル１２は、一斉に放電することができる。なお、ダイオードＤ１５とトランジスタＱ２７は、スキャンドライバＩＣＤＩの近くに設けるのが好ましく、より好ましくは同一基板上にあることが望ましい。また、放電電流はトランジスタＱ１４とＱ２７に分散して流れるため、トランジスタＱ２７は高価格の「大電流、低抵抗」のトランジスタを使用する必要はなく、比較的安価に実現することができる。
【００６９】
【発明の効果】
以上の説明から明らかなように、本発明によるプラズマディスプレイ装置によれば、維持期間中にスキャンドライバＩＣを通してスキャン電極に電流が流れ込む、あるいは吸い込む経路が短くなり、回路内のインピーダンスやインダクタンスによる電圧波形歪みが少なくなり、パネル面内が均一に発光するようになるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるプラズマディスプレイ装置の概略構成を示すブロック図
【図２】同プラズマディスプレイ装置のスキャンドライバの構成を示す回路図
【図３】同プラズマディスプレイ装置のサステインドライバの構成を示す回路図
【図４】同プラズマディスプレイ装置の駆動方法の一例を示す駆動波形タイミング図
【図５】同プラズマディスプレイ装置の維持期間中の駆動波形、発光波形と制御信号を示す波形図
【図６】本発明の他の実施の形態によるプラズマディスプレイ装置のスキャンドライバの構成を示す回路図
【図７】同プラズマディスプレイ装置の維持期間中の駆動波形、発光波形と制御信号を示す波形図
【図８】ＡＣ型プラズマディスプレイパネルを示す斜視図
【図９】ＡＣ型プラズマディスプレイパネルの電極配置図
【図１０】従来のプラズマディスプレイ装置の駆動方法の駆動波形タイミング図
【図１１】従来のプラズマディスプレイ装置の維持期間中の駆動波形、発光波形を示す波形図
【符号の説明】
１００ プラズマディスプレイパネル
２００ データドライバ
３００ スキャンドライバ
３０１，４０１ 維持パルス発生回路
４００ サステインドライバ
ＤＩ スキャンドライバＩＣ
Ｑ２５、Ｑ２６、Ｑ２７ トランジスタ
Claims (3)
- 放電空間を形成して対向する一対の基板のうち一方の基板上に複数のスキャン電極とサステイン電極を設けるとともに他方の基板上に前記スキャン電極とサステイン電極に交差するように対向配置される複数のデータ電極を設けて複数の放電セルを構成したプラズマディスプレイパネルと、このプラズマディスプレイパネルの各電極に対して電圧駆動するためのデータドライバ、スキャンドライバおよびサステインドライバとを有し、前記スキャンドライバは維持放電に必要な維持パルス電圧を発生する維持パルス発生回路と、この維持パルス発生回路とプラズマディスプレイパネルとの間に接続したスキャンドライバＩＣとを有し、かつスキャンドライバＩＣの接地端子に、プラズマディスプレイパネルに維持放電を発生させる電圧を供給するための経路またはプラズマディスプレイパネルからの電流が流れ込む経路と並行する経路を接続したことを特徴とするプラズマディスプレイ装置。
- スキャンドライバＩＣの接地端子にスイッチ素子を介して、維持パルス発生回路の電源電圧を接続したことを特徴とする請求項１に記載のプラズマディスプレイ装置。
- スキャンドライバＩＣの接地端子にスイッチ素子を介して接地電圧を接続したことを特徴とする請求項１に記載のプラズマディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003199259A JP2005037604A (ja) | 2003-07-18 | 2003-07-18 | プラズマディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003199259A JP2005037604A (ja) | 2003-07-18 | 2003-07-18 | プラズマディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005037604A true JP2005037604A (ja) | 2005-02-10 |
Family
ID=34208770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003199259A Pending JP2005037604A (ja) | 2003-07-18 | 2003-07-18 | プラズマディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005037604A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623452B1 (ko) | 2005-02-23 | 2006-09-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 |
| JP2007047628A (ja) * | 2005-08-12 | 2007-02-22 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動回路 |
| WO2007060845A1 (ja) * | 2005-11-22 | 2007-05-31 | Matsushita Electric Industrial Co., Ltd. | Ｐｄｐ駆動装置及びプラズマディスプレイ |
| JP2008116908A (ja) * | 2006-11-07 | 2008-05-22 | Samsung Sdi Co Ltd | プラズマ表示装置及びその駆動方法 |
| WO2008132804A1 (ja) * | 2007-04-25 | 2008-11-06 | Panasonic Corporation | プラズマディスプレイ装置の駆動方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07160218A (ja) * | 1993-12-10 | 1995-06-23 | Fujitsu Ltd | 面放電型プラズマディスプレイパネルの駆動方法及び駆動回路 |
| JPH08160909A (ja) * | 1994-12-06 | 1996-06-21 | Fujitsu Ltd | プラズマ表示装置及びその制御方法 |
| JPH10149131A (ja) * | 1996-11-19 | 1998-06-02 | Nec Corp | プラズマディスプレイパネルの駆動回路 |
| JPH10319902A (ja) * | 1997-05-23 | 1998-12-04 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ駆動回路およびプラズマディスプレイ装置 |
| JP2000194316A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | プラズマディスプレイパネル装置 |
| JP2002351388A (ja) * | 2001-05-22 | 2002-12-06 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
| JP2003015600A (ja) * | 2001-06-22 | 2003-01-17 | Samsung Electronics Co Ltd | 電力回収率を改善したプラズマディスプレイパネル駆動装置及び方法 |
| JP2003076323A (ja) * | 2001-08-06 | 2003-03-14 | Samsung Sdi Co Ltd | 交流プラズマディスプレイパネルのスキャン電極駆動装置及びその駆動方法 |
| JP2003177702A (ja) * | 2002-10-02 | 2003-06-27 | Fujitsu Ltd | 平面表示装置 |
| JP2003228318A (ja) * | 2002-01-31 | 2003-08-15 | Fujitsu Hitachi Plasma Display Ltd | ディスプレイパネル駆動回路及びプラズマディスプレイ |
-
2003
- 2003-07-18 JP JP2003199259A patent/JP2005037604A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07160218A (ja) * | 1993-12-10 | 1995-06-23 | Fujitsu Ltd | 面放電型プラズマディスプレイパネルの駆動方法及び駆動回路 |
| JPH08160909A (ja) * | 1994-12-06 | 1996-06-21 | Fujitsu Ltd | プラズマ表示装置及びその制御方法 |
| JPH10149131A (ja) * | 1996-11-19 | 1998-06-02 | Nec Corp | プラズマディスプレイパネルの駆動回路 |
| JPH10319902A (ja) * | 1997-05-23 | 1998-12-04 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ駆動回路およびプラズマディスプレイ装置 |
| JP2000194316A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | プラズマディスプレイパネル装置 |
| JP2002351388A (ja) * | 2001-05-22 | 2002-12-06 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
| JP2003015600A (ja) * | 2001-06-22 | 2003-01-17 | Samsung Electronics Co Ltd | 電力回収率を改善したプラズマディスプレイパネル駆動装置及び方法 |
| JP2003076323A (ja) * | 2001-08-06 | 2003-03-14 | Samsung Sdi Co Ltd | 交流プラズマディスプレイパネルのスキャン電極駆動装置及びその駆動方法 |
| JP2003228318A (ja) * | 2002-01-31 | 2003-08-15 | Fujitsu Hitachi Plasma Display Ltd | ディスプレイパネル駆動回路及びプラズマディスプレイ |
| JP2003177702A (ja) * | 2002-10-02 | 2003-06-27 | Fujitsu Ltd | 平面表示装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623452B1 (ko) | 2005-02-23 | 2006-09-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 |
| JP2007047628A (ja) * | 2005-08-12 | 2007-02-22 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動回路 |
| WO2007060845A1 (ja) * | 2005-11-22 | 2007-05-31 | Matsushita Electric Industrial Co., Ltd. | Ｐｄｐ駆動装置及びプラズマディスプレイ |
| JP2008116908A (ja) * | 2006-11-07 | 2008-05-22 | Samsung Sdi Co Ltd | プラズマ表示装置及びその駆動方法 |
| US7978155B2 (en) | 2006-11-07 | 2011-07-12 | Samsung Sdi Co., Ltd. | Plasma display device and driving method thereof |
| WO2008132804A1 (ja) * | 2007-04-25 | 2008-11-06 | Panasonic Corporation | プラズマディスプレイ装置の駆動方法 |
| JP2008268794A (ja) * | 2007-04-25 | 2008-11-06 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
| KR101007500B1 (ko) | 2007-04-25 | 2011-01-12 | 파나소닉 주식회사 | 플라즈마 디스플레이 장치의 구동 방법 |
| US7969387B2 (en) | 2007-04-25 | 2011-06-28 | Panasonic Corporation | Method for driving plasma display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6529177B2 (en) | Plasma display with reduced power consumption | |
| JP3039500B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3692827B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| JP2001228821A (ja) | プラズマディスプレイ装置およびその駆動方法 | |
| JPH11202830A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JP2000194316A (ja) | プラズマディスプレイパネル装置 | |
| US7701413B2 (en) | Plasma display apparatus and driving method thereof | |
| US20010030632A1 (en) | Panel display apparatus and method for driving a gas discharge panel | |
| JP5230634B2 (ja) | 駆動装置、駆動方法およびプラズマディスプレイ装置 | |
| US20080316147A1 (en) | Methods for resetting and driving plasma display panels in which address electrode lines are electrically floated | |
| JP2005037604A (ja) | プラズマディスプレイ装置 | |
| JP2002082648A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| JP2005234373A (ja) | 駆動回路及び駆動方法 | |
| KR100363679B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JP2004509363A (ja) | 維持電極を有するディスプレイパネル | |
| JP4802650B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP5109216B2 (ja) | プラズマディスプレイ装置 | |
| JP5011615B2 (ja) | プラズマディスプレイ装置 | |
| JP2000338930A (ja) | プラズマディスプレイパネルの駆動装置および駆動方法 | |
| JP2005037607A (ja) | プラズマディスプレイ装置 | |
| JP4977960B2 (ja) | プラズマディスプレイ装置 | |
| JP4696650B2 (ja) | プラズマディスプレイ装置 | |
| JP3402272B2 (ja) | プラズマディスプレイパネル駆動方法 | |
| JP2006058426A (ja) | プラズマディスプレイ装置 | |
| JP4273706B2 (ja) | プラズマディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060602 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090225 |
|
| RD01 | Notification of change of attorney |
Effective date: 20091119 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A02 | Decision of refusal |
Effective date: 20100316 Free format text: JAPANESE INTERMEDIATE CODE: A02 |