JP2653018B2 - トランスインピーダンス形増幅回路 - Google Patents
トランスインピーダンス形増幅回路Info
- Publication number
- JP2653018B2 JP2653018B2 JP5293249A JP29324993A JP2653018B2 JP 2653018 B2 JP2653018 B2 JP 2653018B2 JP 5293249 A JP5293249 A JP 5293249A JP 29324993 A JP29324993 A JP 29324993A JP 2653018 B2 JP2653018 B2 JP 2653018B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- diode
- collector
- input current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 18
- 230000007423 decrease Effects 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光加入者ＰＯＮシステム
における光伝送系等の、広ダイナミックレンジを必要と
するバースト信号対応の光受信器のフロントエンドに用
いるトランスインピーダンス形増幅回路に関するもので
ある。
における光伝送系等の、広ダイナミックレンジを必要と
するバースト信号対応の光受信器のフロントエンドに用
いるトランスインピーダンス形増幅回路に関するもので
ある。
【０００２】
【従来の技術】光受信器においてダイナミックレンジを
拡大するためには、受信回路のフロントエンドとして用
いるトランスインピーダンス形増幅回路の帰還抵抗を入
力の大小に応じて変化させることが知られており、特開
昭５９−５０６３２号公報で述べられている。
拡大するためには、受信回路のフロントエンドとして用
いるトランスインピーダンス形増幅回路の帰還抵抗を入
力の大小に応じて変化させることが知られており、特開
昭５９−５０６３２号公報で述べられている。
【０００３】従来の帰還抵抗可変形トランスインピーダ
ンス増幅回路の構成の一例について述べる。図１５は１
９９２年電子情報通信学会春期全国大会講演論文集第４
分冊第１７７頁記載の帰還抵抗可変形トランスインピー
ダンス増幅回路である。１段増幅器を用いたトランスイ
ンピーダンス形増幅器の帰還抵抗Rfに並列にダイオード
Ｄ１を挿入することで、光入力信号強度の増加に比例し
て受光素子ＰＤを流れる電流が増加し、トランスインピ
ーダンス形増幅回路に入力される電流が増加してダイオ
ードＤ１がＯＮになると、トランスインピーダンスが減
少し、大入力に対する出力波形の劣化を防止することが
行われている。この方法では、ダイオードＤ１がＯＮに
なると帰還回路の位相余裕が減少するので、十分な位相
余裕を確保するために増幅段トランジスタのコレクタ電
流を増加させなけばならず、その結果、ベース電流によ
るショット雑音が増加し受信感度の劣化を招くという問
題が生じていた。
ンス増幅回路の構成の一例について述べる。図１５は１
９９２年電子情報通信学会春期全国大会講演論文集第４
分冊第１７７頁記載の帰還抵抗可変形トランスインピー
ダンス増幅回路である。１段増幅器を用いたトランスイ
ンピーダンス形増幅器の帰還抵抗Rfに並列にダイオード
Ｄ１を挿入することで、光入力信号強度の増加に比例し
て受光素子ＰＤを流れる電流が増加し、トランスインピ
ーダンス形増幅回路に入力される電流が増加してダイオ
ードＤ１がＯＮになると、トランスインピーダンスが減
少し、大入力に対する出力波形の劣化を防止することが
行われている。この方法では、ダイオードＤ１がＯＮに
なると帰還回路の位相余裕が減少するので、十分な位相
余裕を確保するために増幅段トランジスタのコレクタ電
流を増加させなけばならず、その結果、ベース電流によ
るショット雑音が増加し受信感度の劣化を招くという問
題が生じていた。
【０００４】この問題を解決するためには、ダイオード
Ｄ１がＯＮになっても十分な位相余裕が確保できるよ
う、ダイオードがＯＮとなった状態で増幅段の利得を低
減させる機能を付加する必要がある。従来、この機能を
付加し、ＧａＡｓ−ＦＥＴプロセスを用いたトランスイ
ンピーダンス形増幅器が実現されている（電子情報通信
学会技術研究報告ＣＳ９２−１０，ｐ．６１−６８）。
図１６はこの回路の構成図である。入力信号の増幅部
８、ＦＥＴを帰還抵抗Ｒｆに並列に挿入して同ＦＥＴの
ゲート電圧を増幅器出力電圧で制御する回路（帰還抵抗
可変回路）３、さらに増幅段の利得を出力電圧の増加と
ともに低減させる回路（負荷抵抗可変回路）４から構成
されている。この構成の回路では、出力電圧の増加とと
もにトランスインピーダンスおよび増幅段の利得を低減
することができるので、大入力に対する出力波形の劣化
を防止でき、同時に十分な位相余裕が確保できる。
Ｄ１がＯＮになっても十分な位相余裕が確保できるよ
う、ダイオードがＯＮとなった状態で増幅段の利得を低
減させる機能を付加する必要がある。従来、この機能を
付加し、ＧａＡｓ−ＦＥＴプロセスを用いたトランスイ
ンピーダンス形増幅器が実現されている（電子情報通信
学会技術研究報告ＣＳ９２−１０，ｐ．６１−６８）。
図１６はこの回路の構成図である。入力信号の増幅部
８、ＦＥＴを帰還抵抗Ｒｆに並列に挿入して同ＦＥＴの
ゲート電圧を増幅器出力電圧で制御する回路（帰還抵抗
可変回路）３、さらに増幅段の利得を出力電圧の増加と
ともに低減させる回路（負荷抵抗可変回路）４から構成
されている。この構成の回路では、出力電圧の増加とと
もにトランスインピーダンスおよび増幅段の利得を低減
することができるので、大入力に対する出力波形の劣化
を防止でき、同時に十分な位相余裕が確保できる。
【０００５】
【発明が解決しようとする課題】しかし、同回路をｌＣ
として実現するためには、量産性の低いＧａＡｓ−ＦＥ
Ｔもしくは閾値電圧の変動がきわめて大きいＳｉ−ＭＯ
ＳＦＥＴを用いなければならないので、歩留まりが期待
できず、コスト面で問題がある。
として実現するためには、量産性の低いＧａＡｓ−ＦＥ
Ｔもしくは閾値電圧の変動がきわめて大きいＳｉ−ＭＯ
ＳＦＥＴを用いなければならないので、歩留まりが期待
できず、コスト面で問題がある。
【０００６】本発明は、ダイナミックレンジ、雑音、量
産性、耐電源電圧・温度変動に優れたバースト対応トラ
ンスインピーダンス形増幅回路を、素子変動の影響を受
けにくいシリコンバイポーラ（Ｓｉ−Ｂｉｐｏｌａｒ）
プロセスを用いて実現することを目的としている。
産性、耐電源電圧・温度変動に優れたバースト対応トラ
ンスインピーダンス形増幅回路を、素子変動の影響を受
けにくいシリコンバイポーラ（Ｓｉ−Ｂｉｐｏｌａｒ）
プロセスを用いて実現することを目的としている。
【０００７】
【課題を解決するための手段】本発明のトランスインピ
ーダンス形増幅回路は、入力電流を電圧に変換して出力
するトランスインピーダンス形増幅回路において、帰還
抵抗に並列に挿入される帰還抵抗可変回路と、増幅段エ
ミッタ接地回路のコレクタに接続される負荷抵抗可変回
路とを備え、前記帰還抵抗可変回路は、ダイオードと抵
抗（順不同）を直列接続した回路であり、前記ダイオー
ドは、トランスインピーダンス形増幅器の入力端での入
力電流の極性により決定される前記帰還抵抗の端子間の
電位差に対して、順方向バイアスされるように接続され
ていることを特徴とする。
ーダンス形増幅回路は、入力電流を電圧に変換して出力
するトランスインピーダンス形増幅回路において、帰還
抵抗に並列に挿入される帰還抵抗可変回路と、増幅段エ
ミッタ接地回路のコレクタに接続される負荷抵抗可変回
路とを備え、前記帰還抵抗可変回路は、ダイオードと抵
抗（順不同）を直列接続した回路であり、前記ダイオー
ドは、トランスインピーダンス形増幅器の入力端での入
力電流の極性により決定される前記帰還抵抗の端子間の
電位差に対して、順方向バイアスされるように接続され
ていることを特徴とする。
【０００８】または、前記負荷抵抗可変回路は前記エミ
ッタ接地回路の入力端での入力電流が０のとき、もしく
は微少なときの前記エミッタ接地回路のコレクタ電位と
ほぼ等しい電位をもつ基準電圧源と、前記基準電圧源と
前記エミッタ接地回路のコレクタ間に直列に挿入される
ダイオードと抵抗（順不同）を備え、前記ダイオード
は、入力電流の増加により生じる、前記エミッタ接地回
路のコレクタと前記基準電圧源の間の電位差に対して、
順方向バイアスされるように接続する。
ッタ接地回路の入力端での入力電流が０のとき、もしく
は微少なときの前記エミッタ接地回路のコレクタ電位と
ほぼ等しい電位をもつ基準電圧源と、前記基準電圧源と
前記エミッタ接地回路のコレクタ間に直列に挿入される
ダイオードと抵抗（順不同）を備え、前記ダイオード
は、入力電流の増加により生じる、前記エミッタ接地回
路のコレクタと前記基準電圧源の間の電位差に対して、
順方向バイアスされるように接続する。
【０００９】または、前記増幅段エミッタ接地回路のエ
ミッタと最低電位との間に一定の電位差を与えるレベル
シフト回路を挿入する。
ミッタと最低電位との間に一定の電位差を与えるレベル
シフト回路を挿入する。
【００１０】または、前記トランスインピーダンス形増
幅回路を、電圧・電流変換回路を介して多段接続する。
幅回路を、電圧・電流変換回路を介して多段接続する。
【００１１】
【作用】光入力信号強度の増加に比例してトランスイン
ピーダンス増幅回路に入力される電流が増加し、帰還抵
抗に並列に挿入されたダイオードがＯＮになると、電流
はダイオードを流れはじめるので、ダイオードに直列に
接続された抵抗（この抵抗値は帰還抵抗値より小）と帰
還抵抗の並列抵抗値が実質上帰還抵抗値となり、トラン
スインピーダンスが減少する。同時に増幅段トランジス
タのコレクタと基準電圧源（入力電流が０のときの増幅
段トランジスタのコレクタ電位にほぼ等しい値）の間に
挿入されたダイオードもＯＮになるので、増幅段トラン
ジスタのコレクタバイアス電流を一定に保ちつつ負荷抵
抗値が減少し、増幅段の利得も減少するので、帰還回路
の位相余裕が減少を防止できる。したがって、増幅段ト
ランジスタのコレクタ電流を十分小さくすることがで
き、帰還抵抗に並列にダイオードを挿入しない場合と同
等の低雑音性が確保できる。このトランスインピーダン
ス形増幅回路は入力を対数的に増幅するので、ビット
バイ ビット（Ｂｉｔｂｙ Ｂｉｔ）での動作が可能と
なる。また、帰還抵抗可変回路、負荷抵抗可変回路の動
作はＰＮ接合ダイオードのダイオード電圧を基準として
いるので、素子変動の影響を受けにくく、しかも、本回
路の素子はＳｉ−Ｂｉｐｏｌａｒプロセスで作製できる
ので量産性に優れている。また、入力電流が０のときの
エミッタ接地回路のコレクタ電位と基準電圧源電位の、
温度係数および電源電圧変動への追従性を等しくするこ
とは容易であるので、良好な耐電源電圧・温度変動特性
が得られる。
ピーダンス増幅回路に入力される電流が増加し、帰還抵
抗に並列に挿入されたダイオードがＯＮになると、電流
はダイオードを流れはじめるので、ダイオードに直列に
接続された抵抗（この抵抗値は帰還抵抗値より小）と帰
還抵抗の並列抵抗値が実質上帰還抵抗値となり、トラン
スインピーダンスが減少する。同時に増幅段トランジス
タのコレクタと基準電圧源（入力電流が０のときの増幅
段トランジスタのコレクタ電位にほぼ等しい値）の間に
挿入されたダイオードもＯＮになるので、増幅段トラン
ジスタのコレクタバイアス電流を一定に保ちつつ負荷抵
抗値が減少し、増幅段の利得も減少するので、帰還回路
の位相余裕が減少を防止できる。したがって、増幅段ト
ランジスタのコレクタ電流を十分小さくすることがで
き、帰還抵抗に並列にダイオードを挿入しない場合と同
等の低雑音性が確保できる。このトランスインピーダン
ス形増幅回路は入力を対数的に増幅するので、ビット
バイ ビット（Ｂｉｔｂｙ Ｂｉｔ）での動作が可能と
なる。また、帰還抵抗可変回路、負荷抵抗可変回路の動
作はＰＮ接合ダイオードのダイオード電圧を基準として
いるので、素子変動の影響を受けにくく、しかも、本回
路の素子はＳｉ−Ｂｉｐｏｌａｒプロセスで作製できる
ので量産性に優れている。また、入力電流が０のときの
エミッタ接地回路のコレクタ電位と基準電圧源電位の、
温度係数および電源電圧変動への追従性を等しくするこ
とは容易であるので、良好な耐電源電圧・温度変動特性
が得られる。
【００１２】
【実施例】以下、本発明をディジタル光受信用回路のフ
ロントエンドとして用い、ディジタル信号がマークのと
き回路に電流が流入し、スペースのとき０となる場合の
実施例について説明する。
ロントエンドとして用い、ディジタル信号がマークのと
き回路に電流が流入し、スペースのとき０となる場合の
実施例について説明する。
【００１３】本発明の第１の実施例について説明する。
図１は、本発明の一実施例の回路構成を示している。ト
ランスインピーダンス形増幅回路は、３個のトランジス
タＱ１〜Ｑ３、抵抗Ｒ１〜Ｒ４、コンデンサＣ１からな
る回路と、入力端子１と出力端子２の間に接続された帰
還抵抗Ｒｆ、帰還抵抗可変回路３、さらに初段トランジ
スタＱ１のコレクタに接続された負荷抵抗可変回路４に
より構成されている。帰還抵抗可変回路３はダイオード
Ｄ１と抵抗Ｒ５が直列接続（順不同）された構成をして
おり、図１の実施例では、入力端子１における入力電流
ｌi n の極性が増幅回路へ流れ込む向きにあるので、ダ
イオードＤ１のアノードが入力端子１側に、カソードが
出力端子２側にそれぞれ接続されている。また、負荷抵
抗可変回路４は基準電圧源５と、この基準電圧源とトラ
ンジスタＱ１のコレクタ間に直列に挿入されるダイオー
ドＤ２と抵抗Ｒ６（順不同）から構成されており、図１
の実施例では、入力電流ｌi n の増加にともない、基準
電圧源５の電位に対してトランジスタＱ１の電位が低く
なるので、ダイオードＤ２のアノードが基準電圧源５側
に、カソードがトランジスタＱ１のコレクタ側にそれぞ
れ接続されている。基準電圧源５は電源端子６と接地端
子７の間に抵抗Ｒ７，Ｒ８とダイオードＤ３，Ｄ４，Ｄ
５を直列に接続し、抵抗Ｒ７とＲ８の接続節点をその出
力端子としたもので、その電位は入力電流ｌi n が０の
ときのトランジスタＱ１のコレクタ電位にほぼ等しい値
に設定されている。
図１は、本発明の一実施例の回路構成を示している。ト
ランスインピーダンス形増幅回路は、３個のトランジス
タＱ１〜Ｑ３、抵抗Ｒ１〜Ｒ４、コンデンサＣ１からな
る回路と、入力端子１と出力端子２の間に接続された帰
還抵抗Ｒｆ、帰還抵抗可変回路３、さらに初段トランジ
スタＱ１のコレクタに接続された負荷抵抗可変回路４に
より構成されている。帰還抵抗可変回路３はダイオード
Ｄ１と抵抗Ｒ５が直列接続（順不同）された構成をして
おり、図１の実施例では、入力端子１における入力電流
ｌi n の極性が増幅回路へ流れ込む向きにあるので、ダ
イオードＤ１のアノードが入力端子１側に、カソードが
出力端子２側にそれぞれ接続されている。また、負荷抵
抗可変回路４は基準電圧源５と、この基準電圧源とトラ
ンジスタＱ１のコレクタ間に直列に挿入されるダイオー
ドＤ２と抵抗Ｒ６（順不同）から構成されており、図１
の実施例では、入力電流ｌi n の増加にともない、基準
電圧源５の電位に対してトランジスタＱ１の電位が低く
なるので、ダイオードＤ２のアノードが基準電圧源５側
に、カソードがトランジスタＱ１のコレクタ側にそれぞ
れ接続されている。基準電圧源５は電源端子６と接地端
子７の間に抵抗Ｒ７，Ｒ８とダイオードＤ３，Ｄ４，Ｄ
５を直列に接続し、抵抗Ｒ７とＲ８の接続節点をその出
力端子としたもので、その電位は入力電流ｌi n が０の
ときのトランジスタＱ１のコレクタ電位にほぼ等しい値
に設定されている。
【００１４】光入力信号強度の小さいときは、回路に入
力される電流ｌi n も小さいのでダイオードＤ１, Ｄ２
ともＯＦＦ状態となっており、トランスインピーダンス
形増幅回路は通常の動作を行う。光入力信号強度の増加
に比例して回路に入力される電流ｌi n が増加すると、
ダイオードＤ１がＯＮになり、ダイオードＤ１に電流が
流れはじめるので、ダイオードＤ１に直列に接続された
抵抗Ｒ５と帰還抵抗Ｒｆの並列抵抗値が実質上帰還抵抗
値となり、トランスインピーダンスが減少する。同時に
ダイオードＤ２もＯＮになるので、増幅段トランジスタ
Ｑ１のコレクタバイアス電流を一定に保ちつつ負荷抵抗
値が減少し、増幅段の利得も減少するので、帰還回路の
位相余裕が減少を防止できる。したがって、増幅段トラ
ンジスタＱ１のコレクタ電流を十分小さくすることがで
き、帰還抵抗に並列にダイオードを挿入しない場合と同
等の低雑音性が確保できる。また、このトランスインピ
ーダンス形増幅回路は、入力に対する出力の利得の制御
をフィードバックループにより行うのではなく、入力を
対数的に増幅して出力するので、Ｂｉｔ ｂｙ Ｂｉｔ
での動作が可能となる。以下では、回路（１）：図１の
回路で帰還抵抗可変回路、負荷抵抗可変回路を取り除い
た場合、回路（２）：図１の回路で負荷抵抗可変回路の
みを取り除いた場合、回路（３）：帰還抵抗可変回路、
負荷抵抗可変回路とも付加してある場合（図１の回路）
の３種類の場合について、それぞれ、入力端子１に寄生
容量１ｐＦをもつ電流源を接続し、回路中のトランジス
タＱ１〜Ｑ３のデバイスパラメータをＳｉ−Ｂｉｐｏｌ
ａｒトランジスタの典型値に設定して回路シミュレーシ
ョンを行ったときの結果について説明する。
力される電流ｌi n も小さいのでダイオードＤ１, Ｄ２
ともＯＦＦ状態となっており、トランスインピーダンス
形増幅回路は通常の動作を行う。光入力信号強度の増加
に比例して回路に入力される電流ｌi n が増加すると、
ダイオードＤ１がＯＮになり、ダイオードＤ１に電流が
流れはじめるので、ダイオードＤ１に直列に接続された
抵抗Ｒ５と帰還抵抗Ｒｆの並列抵抗値が実質上帰還抵抗
値となり、トランスインピーダンスが減少する。同時に
ダイオードＤ２もＯＮになるので、増幅段トランジスタ
Ｑ１のコレクタバイアス電流を一定に保ちつつ負荷抵抗
値が減少し、増幅段の利得も減少するので、帰還回路の
位相余裕が減少を防止できる。したがって、増幅段トラ
ンジスタＱ１のコレクタ電流を十分小さくすることがで
き、帰還抵抗に並列にダイオードを挿入しない場合と同
等の低雑音性が確保できる。また、このトランスインピ
ーダンス形増幅回路は、入力に対する出力の利得の制御
をフィードバックループにより行うのではなく、入力を
対数的に増幅して出力するので、Ｂｉｔ ｂｙ Ｂｉｔ
での動作が可能となる。以下では、回路（１）：図１の
回路で帰還抵抗可変回路、負荷抵抗可変回路を取り除い
た場合、回路（２）：図１の回路で負荷抵抗可変回路の
みを取り除いた場合、回路（３）：帰還抵抗可変回路、
負荷抵抗可変回路とも付加してある場合（図１の回路）
の３種類の場合について、それぞれ、入力端子１に寄生
容量１ｐＦをもつ電流源を接続し、回路中のトランジス
タＱ１〜Ｑ３のデバイスパラメータをＳｉ−Ｂｉｐｏｌ
ａｒトランジスタの典型値に設定して回路シミュレーシ
ョンを行ったときの結果について説明する。
【００１５】図４に、入力電流ｌi n に対する出力電圧
Ｖo u t の変化を計算した結果を示す。このグラフの傾
きはトランスインピーダンスに対応しており、帰還抵抗
可変回路を取り除いた回路（１）では、ある入力電流以
上ではトランスインピーダンスゲインが飽和し、最大許
容入力電流値はその時点で制限されることになる。図６
は、図１の回路で帰還抵抗可変回路、負荷抵抗可変回路
を取り除いた回路（１）に、図５に示すような信号速度
２００Ｍｂ／ｓの信号波形（入力パターン“０１０１０
１０”）を加えたときの出力Ｖo u t の電圧波形を示し
ている。最大許容入力電流（１００μＡ）以上の入力に
対しては出力波形が劣化している。しかし、図２におい
て、帰還抵抗可変回路のある回路（２）、回路（３）で
は、ダイオードＯＮ以後グラフの傾きが緩やかになって
おり、トランスインピーダンスが減少し、帰還抵抗可変
回路が動作していることが示された。これらの回路に、
図５に示す形状の信号波形を加えたときの出力Ｖo u t
の電圧波形をそれぞれ図７、図８に示す。以上の結果が
示すように、帰還抵抗可変回路を付加することで、最大
許容入力電流値が増加し、入力ダイナミックレンジが拡
大され、同時に出力ダイナミックレンジが圧縮された。
次に、負荷抵抗可変回路をもたない回路（回路（２））
およびもつ回路（回路（３））において、入力電流に対
する位相余裕の変化を計算した結果を図９に示す。ま
た、図１０には、前記回路（３）において入力電流を変
化させたときの無帰還利得周波数特性の計算結果を示
す。ダイオードＤ２のＯＮ以後、入力電流の増加ととも
に負荷抵抗が減少するので無帰還利得も減少しており、
また、位相余裕は６０°以上の値を保っており、負荷抵
抗可変回路が動作していることが示された。表１に、回
路（１）〜（３）における入力換算雑音電流密度（例と
して周波数１ＭＨｚおよび１５６ＭＨｚでの値）、ＲＭ
Ｓ雑音電流（入力換算雑音電流密度の周波数０〜１５６
ＭＨｚまでの２乗平均値）、入出力ダイナミックレンジ
の計算結果を示す。入力ダイナミックレンジ計算時の最
小入力電流振幅は、ＲＭＳ雑音電流の１２倍で規定して
いる。表１において、回路（２）、回路（３）を比較す
ると、ＲＭＳ雑音電流は両者とも２９．２ｎＡであるに
もかかわらず、図９の結果にあるように回路（３）の位
相余裕はダイオードＯＮ以後も減少しておらず、負荷抵
抗可変回路によって低雑音性を保ちながら十分な位相余
裕を確保できた。また、回路（１）、回路（３）を比較
すると、入力ダイナミックレンジは４９．３ｄＢから６
０．０ｄＢへ、また、出力ダイナミックレンジは４９．
３ｄＢから４８．１ｄＢへと改善されており、入力ダイ
ナミックレンジの拡大と出力ダイナミックレンジの圧縮
が実現された。
Ｖo u t の変化を計算した結果を示す。このグラフの傾
きはトランスインピーダンスに対応しており、帰還抵抗
可変回路を取り除いた回路（１）では、ある入力電流以
上ではトランスインピーダンスゲインが飽和し、最大許
容入力電流値はその時点で制限されることになる。図６
は、図１の回路で帰還抵抗可変回路、負荷抵抗可変回路
を取り除いた回路（１）に、図５に示すような信号速度
２００Ｍｂ／ｓの信号波形（入力パターン“０１０１０
１０”）を加えたときの出力Ｖo u t の電圧波形を示し
ている。最大許容入力電流（１００μＡ）以上の入力に
対しては出力波形が劣化している。しかし、図２におい
て、帰還抵抗可変回路のある回路（２）、回路（３）で
は、ダイオードＯＮ以後グラフの傾きが緩やかになって
おり、トランスインピーダンスが減少し、帰還抵抗可変
回路が動作していることが示された。これらの回路に、
図５に示す形状の信号波形を加えたときの出力Ｖo u t
の電圧波形をそれぞれ図７、図８に示す。以上の結果が
示すように、帰還抵抗可変回路を付加することで、最大
許容入力電流値が増加し、入力ダイナミックレンジが拡
大され、同時に出力ダイナミックレンジが圧縮された。
次に、負荷抵抗可変回路をもたない回路（回路（２））
およびもつ回路（回路（３））において、入力電流に対
する位相余裕の変化を計算した結果を図９に示す。ま
た、図１０には、前記回路（３）において入力電流を変
化させたときの無帰還利得周波数特性の計算結果を示
す。ダイオードＤ２のＯＮ以後、入力電流の増加ととも
に負荷抵抗が減少するので無帰還利得も減少しており、
また、位相余裕は６０°以上の値を保っており、負荷抵
抗可変回路が動作していることが示された。表１に、回
路（１）〜（３）における入力換算雑音電流密度（例と
して周波数１ＭＨｚおよび１５６ＭＨｚでの値）、ＲＭ
Ｓ雑音電流（入力換算雑音電流密度の周波数０〜１５６
ＭＨｚまでの２乗平均値）、入出力ダイナミックレンジ
の計算結果を示す。入力ダイナミックレンジ計算時の最
小入力電流振幅は、ＲＭＳ雑音電流の１２倍で規定して
いる。表１において、回路（２）、回路（３）を比較す
ると、ＲＭＳ雑音電流は両者とも２９．２ｎＡであるに
もかかわらず、図９の結果にあるように回路（３）の位
相余裕はダイオードＯＮ以後も減少しておらず、負荷抵
抗可変回路によって低雑音性を保ちながら十分な位相余
裕を確保できた。また、回路（１）、回路（３）を比較
すると、入力ダイナミックレンジは４９．３ｄＢから６
０．０ｄＢへ、また、出力ダイナミックレンジは４９．
３ｄＢから４８．１ｄＢへと改善されており、入力ダイ
ナミックレンジの拡大と出力ダイナミックレンジの圧縮
が実現された。
【００１６】
【表１】
【００１７】本発明の第２の実施例について説明する。
図２はその構成図を示す。第２の実施例では、トランジ
スタＱ１のエミッタと接地端子７の間にダイオードを、
そのアノードがトランジスタＱ１のエミッタに、カソー
ドが接地端子７に接続している。この回路に対する入力
換算雑音電流密度、ＲＭＳ雑音電流、入出力ダイナミッ
クレンジの計算結果を表２に示す。また、図１１に入力
電流ｌi n の変化に対する出力電圧Ｖo u t の変化の計
算結果を、図１２に図５に示す形状の信号波形を加えた
ときの出力Ｖo u t の電圧波形を示す。入出力ダイナミ
ックレンジはそれぞれ６７．８ｄＢ，５１．２ｄＢであ
り、図１のそれに比べると出力ダイナミックレンジの圧
縮率は劣ってはいるが、入力ダイナミックレンジは１
９．７ｄＢ拡大された。
図２はその構成図を示す。第２の実施例では、トランジ
スタＱ１のエミッタと接地端子７の間にダイオードを、
そのアノードがトランジスタＱ１のエミッタに、カソー
ドが接地端子７に接続している。この回路に対する入力
換算雑音電流密度、ＲＭＳ雑音電流、入出力ダイナミッ
クレンジの計算結果を表２に示す。また、図１１に入力
電流ｌi n の変化に対する出力電圧Ｖo u t の変化の計
算結果を、図１２に図５に示す形状の信号波形を加えた
ときの出力Ｖo u t の電圧波形を示す。入出力ダイナミ
ックレンジはそれぞれ６７．８ｄＢ，５１．２ｄＢであ
り、図１のそれに比べると出力ダイナミックレンジの圧
縮率は劣ってはいるが、入力ダイナミックレンジは１
９．７ｄＢ拡大された。
【００１８】
【表２】
【００１９】本発明の第３の実施例について説明する。
図３はその構成を示すブロック図である。第３の実施例
では、第２の実施例に示したトランスインピーダンス形
増幅回路を、抵抗Ｒ９を介して２段接続している。２段
目の回路の入力電流の極性は１段目のそれと逆であるか
ら、２段目の帰還抵抗可変回路のダイオードの極性も１
段目と逆になる。この回路構成ではトランスインピーダ
ンス増幅回路を２段接続するので、図１または図２の回
路と比較して入力ダイナミックレンジは拡大され、出力
ダイナミックレンジは圧縮される。この回路に対する入
力換算雑音電流密度、ＲＭＳ雑音電流、入出力ダイナミ
ックレンジの計算結果を表３に示す。また、図１３に入
力電流ｌi n の変化に対する出力電圧Ｖo u t の変化の
計算結果を、図１４に図５に示す形状の信号波形を加え
たときの出力Ｖo u t の電圧波形を示す。図１、図２の
回路と比較すると、入力換算雑音電流密度は多少大きく
なっているが、入力ダイナミックレンジは２９．５ｄＢ
に拡大され、出力ダイナミックレンジは１９．７ｄＢに
圧縮された。
図３はその構成を示すブロック図である。第３の実施例
では、第２の実施例に示したトランスインピーダンス形
増幅回路を、抵抗Ｒ９を介して２段接続している。２段
目の回路の入力電流の極性は１段目のそれと逆であるか
ら、２段目の帰還抵抗可変回路のダイオードの極性も１
段目と逆になる。この回路構成ではトランスインピーダ
ンス増幅回路を２段接続するので、図１または図２の回
路と比較して入力ダイナミックレンジは拡大され、出力
ダイナミックレンジは圧縮される。この回路に対する入
力換算雑音電流密度、ＲＭＳ雑音電流、入出力ダイナミ
ックレンジの計算結果を表３に示す。また、図１３に入
力電流ｌi n の変化に対する出力電圧Ｖo u t の変化の
計算結果を、図１４に図５に示す形状の信号波形を加え
たときの出力Ｖo u t の電圧波形を示す。図１、図２の
回路と比較すると、入力換算雑音電流密度は多少大きく
なっているが、入力ダイナミックレンジは２９．５ｄＢ
に拡大され、出力ダイナミックレンジは１９．７ｄＢに
圧縮された。
【００２０】
【表３】
【００２１】本実施例では、入力端子における入力電流
の向きについて、増幅回路中へ流入する極性の場合のみ
を示したが、その逆の極性の場合についても、ダイオー
ドＤ１, Ｄ２の極性を逆にすることで対応することがで
きる。また、本実施例では、出力レベルシフト段の構成
としてトランジスタのダーリントン接続を用いて構成し
た増幅回路を示したが、トランジスタとそのトランジス
タのエミッタにダイオードを挿入した形のレベルシフト
回路を用いて構成することもできる。
の向きについて、増幅回路中へ流入する極性の場合のみ
を示したが、その逆の極性の場合についても、ダイオー
ドＤ１, Ｄ２の極性を逆にすることで対応することがで
きる。また、本実施例では、出力レベルシフト段の構成
としてトランジスタのダーリントン接続を用いて構成し
た増幅回路を示したが、トランジスタとそのトランジス
タのエミッタにダイオードを挿入した形のレベルシフト
回路を用いて構成することもできる。
【００２２】
【発明の効果】以上、説明したように、本発明はＳｉ−
Ｂｉｐｏｌａｒプロセスにより構成され、Ｂｉｔ ｂｙ
Ｂｉｔで動作する帰還抵抗可変/ 負荷抵抗可変トラン
スインピーダンス形増幅回路であり、入力ダイナミック
レンジを広くとることができ、低雑音性を保ちながら十
分な位相余裕を確保できる。また、素子変動の影響を受
けにくく、量産性、電源電圧・温度変動に優れている。
Ｂｉｐｏｌａｒプロセスにより構成され、Ｂｉｔ ｂｙ
Ｂｉｔで動作する帰還抵抗可変/ 負荷抵抗可変トラン
スインピーダンス形増幅回路であり、入力ダイナミック
レンジを広くとることができ、低雑音性を保ちながら十
分な位相余裕を確保できる。また、素子変動の影響を受
けにくく、量産性、電源電圧・温度変動に優れている。
【図１】本発明の一実施例を示す回路の構成図である。
【図２】本発明の一実施例を示す回路の構成図である。
【図３】本発明の一実施例を示す回路のブロック図であ
る。
る。
【図４】本発明の一実施例を示す回路（３）と、この回
路において帰還抵抗可変回路と負荷抵抗可変回路を取り
除いた回路（１）と、この回路において負荷抵抗可変回
路を取り除いた回路（２）とにおける入力電流と出力電
圧の関係を示す図である。
路において帰還抵抗可変回路と負荷抵抗可変回路を取り
除いた回路（１）と、この回路において負荷抵抗可変回
路を取り除いた回路（２）とにおける入力電流と出力電
圧の関係を示す図である。
【図５】入力電流信号の波形図である。
【図６】本発明の一実施例を示す回路において帰還抵抗
可変回路および負荷抵抗可変回路を取り除いた回路にお
ける出力波形を示す図である。
可変回路および負荷抵抗可変回路を取り除いた回路にお
ける出力波形を示す図である。
【図７】本発明の一実施例を示す回路において負荷抵抗
可変回路を取り除いた回路における出力波形を示す図で
ある。
可変回路を取り除いた回路における出力波形を示す図で
ある。
【図８】本発明の一実施例を示す回路における出力波形
を示す図である。
を示す図である。
【図９】本発明の一実施例を示す回路およびこの回路に
おいて負荷抵抗可変回路を取り除いた回路における入力
電流と位相余裕の関係を示す図である。
おいて負荷抵抗可変回路を取り除いた回路における入力
電流と位相余裕の関係を示す図である。
【図１０】本発明の一実施例を示す回路における入力電
流と無帰還利得の周波数特性の関係を示す図である。
流と無帰還利得の周波数特性の関係を示す図である。
【図１１】図２の回路における入力電流と出力電圧の関
係を示す図である。
係を示す図である。
【図１２】図２の回路における出力波形を示す図であ
る。
る。
【図１３】図３の回路における入力電流と出力電圧の関
係を示す図である。
係を示す図である。
【図１４】図３の回路における出力波形を示す図であ
る。
る。
【図１５】従来例を示す回路の構成図である。
【図１６】従来例を示す回路の構成図である。
１ 入力端子 ２ 出力端子 ３ 帰還抵抗可変回路 ４ 負荷抵抗可変回路 ５ 基準電圧源 ６ 電源端子 ７ 接地端子 ８ 入力信号の増幅部 ＰＤ 受光素子 Ｑ１〜Ｑ３ バイポーラトランジスタ Ｒ１〜Ｒ９，Ｒ５１，Ｒ５２ 抵抗 Ｄ１〜Ｄ７，Ｄ１１，Ｄ１２ ダイオード Ｃ１ コンデンサ Ｒｆ，Ｒｆ１，Ｒｆ２ 帰還抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/26 10/28
Claims (2)
- 【請求項１】入力電流を電圧に変換して出力するトラン
スインピーダンス形増幅回路において、帰還抵抗に並列
に挿入される帰還抵抗可変回路と、増幅段エミッタ接地
回路のコレクタに接続される負荷抵抗可変回路とを備
え、 前記帰還抵抗可変回路は、ダイオードと抵抗（順不同）
を直列接続した回路であり、前記ダイオードは、トラン
スインピーダンス形増幅器の入力端での入力電流の極性
により決定される前記帰還抵抗の端子間の電位差に対し
て、順方向バイアスされるように接続されていることを
特徴とするトランスインピーダンス形増幅回路。 - 【請求項２】入力電流を電圧に変換して出力するトラン
スインピーダンス形増幅回路において、帰還抵抗に並列
に挿入される帰還抵抗可変回路と、増幅段エミッタ接地
回路のコレクタに接続される負荷抵抗可変回路とを備
え、 前記負荷抵抗可変回路は、前記エミッタ接地回路の入力
端での入力電流が０のとき、もしくは微少なときの前記
エミッタ接地回路のコレクタ電位とほぼ等しい電位をも
つ基準電圧源と、前記基準電圧源と前記エミッタ接地回
路のコレクタ間に直列に挿入されるダイオードと抵抗
（順不同）を備え、前記ダイオードは、入力電流の増加
により生じる、前記エミッタ接地回路のコレクタと前記
基準電圧源の間の電位差に対して、順方向バイアスされ
るように接続されていることを特徴とするトランスイン
ピーダンス形増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5293249A JP2653018B2 (ja) | 1993-11-24 | 1993-11-24 | トランスインピーダンス形増幅回路 |
| US08/343,346 US5525929A (en) | 1993-11-24 | 1994-11-22 | Transimpedance amplifier circuit with feedback and load resistor variable circuits |
| DE69424985T DE69424985T2 (de) | 1993-11-24 | 1994-11-24 | Transimpedanzverstärkerschaltung mit variablen Rückkopplungs- und Lastwiderstandsschaltungen |
| AU79027/94A AU679791B2 (en) | 1993-11-24 | 1994-11-24 | Transimpedance amplifier circuit with feedback and load resistor variable circuits |
| EP94118503A EP0654896B1 (en) | 1993-11-24 | 1994-11-24 | Transimpedance amplifier circuit with feedback and load resistor variable circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5293249A JP2653018B2 (ja) | 1993-11-24 | 1993-11-24 | トランスインピーダンス形増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147520A JPH07147520A (ja) | 1995-06-06 |
| JP2653018B2 true JP2653018B2 (ja) | 1997-09-10 |
Family
ID=17792381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5293249A Expired - Fee Related JP2653018B2 (ja) | 1993-11-24 | 1993-11-24 | トランスインピーダンス形増幅回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5525929A (ja) |
| EP (1) | EP0654896B1 (ja) |
| JP (1) | JP2653018B2 (ja) |
| AU (1) | AU679791B2 (ja) |
| DE (1) | DE69424985T2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635726A (en) * | 1995-10-19 | 1997-06-03 | Lucid Technologies Inc. | Electro-optical sensor for marks on a sheet |
| US5760939A (en) * | 1995-10-23 | 1998-06-02 | Sdl, Inc. | Optical transmission link capable of high temperature operation without cooling with an optical receiver module having temperature independent sensitivity performance and optical transmitter module with laser diode source |
| US5708392A (en) * | 1996-02-16 | 1998-01-13 | Maxim Integrated Products, Inc. | Method and apparatus for providing limiting transimpedance amplification |
| JP3059104B2 (ja) * | 1996-06-25 | 2000-07-04 | 三菱電機株式会社 | 負帰還型前置増幅器 |
| JP3576715B2 (ja) * | 1996-09-10 | 2004-10-13 | 本田技研工業株式会社 | 光センサ回路 |
| JPH10242773A (ja) * | 1997-02-27 | 1998-09-11 | Oki Electric Ind Co Ltd | 帰還増幅回路 |
| JPH11127038A (ja) * | 1997-10-20 | 1999-05-11 | Nec Corp | 前置増幅回路 |
| KR19990042066A (ko) * | 1997-11-25 | 1999-06-15 | 정선종 | 가변이득 증폭기 |
| FI106679B (fi) * | 1997-12-16 | 2001-03-15 | Nokia Networks Oy | Optinen vastaanotin |
| JP3149842B2 (ja) * | 1998-03-04 | 2001-03-26 | 日本電気株式会社 | 前置増幅回路 |
| US6163235A (en) * | 1998-09-01 | 2000-12-19 | Ericsson Inc. | Active load circuit with low impedance output |
| US6104246A (en) * | 1999-05-25 | 2000-08-15 | International Business Machines Corporation | Variable gain RF amplifier with switchable bias injection and feedback |
| US6452452B1 (en) * | 2000-07-10 | 2002-09-17 | Intersil Americas Inc. | Negative feedback gain control for common electrode transistor |
| US6803825B2 (en) * | 2002-04-09 | 2004-10-12 | Microsemi Corporation | Pseudo-differential transimpedance amplifier |
| US6784750B2 (en) * | 2002-04-09 | 2004-08-31 | Microsemi Corporation | Transimpedance amplifier with selective DC compensation |
| TW201123713A (en) * | 2009-09-11 | 2011-07-01 | Microsemi Corp | Circuit and method for temperature and process independent transimpedance amplifier arrangement |
| JP4729123B1 (ja) * | 2010-04-08 | 2011-07-20 | Ｔｄｋ株式会社 | 並列−直列形電流帰還増幅器、光学機器、及び光学ドライブ装置 |
| GB2523854B (en) | 2014-05-23 | 2016-06-08 | Hilight Semiconductor Ltd | Circuitry |
| KR102286595B1 (ko) * | 2014-11-14 | 2021-08-05 | 한국전자통신연구원 | 선형 입력범위를 개선한 레귤레이티드 캐스코드 구조의 버스트 모드 광 전치증폭기 |
| KR102285439B1 (ko) * | 2019-07-26 | 2021-08-02 | 이화여자대학교 산학협력단 | 전달 임피던스 증폭기 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3101886A1 (de) * | 1981-01-22 | 1982-08-26 | Metallgesellschaft Ag, 6000 Frankfurt | Verfahren zur herstellung eines brikettierten einsatzmaterials fuer zink-schachtoefen |
| JPS5950632A (ja) * | 1982-09-14 | 1984-03-23 | Nippon Telegr & Teleph Corp <Ntt> | 光電変換回路 |
| JPS59186410A (ja) * | 1983-04-08 | 1984-10-23 | Fujitsu Ltd | 帰還型増幅器 |
| JPS60163508A (ja) * | 1984-02-03 | 1985-08-26 | Hitachi Cable Ltd | 光受信回路 |
| JPS6143004A (ja) * | 1984-08-03 | 1986-03-01 | Fujitsu Ltd | 光受信回路 |
| GB8623838D0 (en) * | 1986-10-03 | 1986-11-05 | British Telecomm | Amplifier |
| US5030925A (en) * | 1990-03-15 | 1991-07-09 | Triquint Semiconductor, Inc. | Transimpedance amplifier |
| JPH04274607A (ja) * | 1991-03-01 | 1992-09-30 | Fujitsu Ltd | 前置増幅器 |
| JPH04306904A (ja) * | 1991-04-03 | 1992-10-29 | Sumitomo Electric Ind Ltd | 増幅装置 |
| JPH05304422A (ja) * | 1992-04-24 | 1993-11-16 | Sumitomo Electric Ind Ltd | 光通信用前置増幅器 |
| JPH06143004A (ja) * | 1992-11-10 | 1994-05-24 | Seiko Seiki Co Ltd | 磁気軸受式スピンドル装置 |
-
1993
- 1993-11-24 JP JP5293249A patent/JP2653018B2/ja not_active Expired - Fee Related
-
1994
- 1994-11-22 US US08/343,346 patent/US5525929A/en not_active Expired - Fee Related
- 1994-11-24 AU AU79027/94A patent/AU679791B2/en not_active Ceased
- 1994-11-24 DE DE69424985T patent/DE69424985T2/de not_active Expired - Fee Related
- 1994-11-24 EP EP94118503A patent/EP0654896B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5525929A (en) | 1996-06-11 |
| JPH07147520A (ja) | 1995-06-06 |
| AU679791B2 (en) | 1997-07-10 |
| AU7902794A (en) | 1995-06-01 |
| DE69424985T2 (de) | 2000-10-19 |
| EP0654896A1 (en) | 1995-05-24 |
| DE69424985D1 (de) | 2000-07-27 |
| EP0654896B1 (en) | 2000-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2653018B2 (ja) | トランスインピーダンス形増幅回路 | |
| US5532471A (en) | Optical transimpedance amplifier with high dynamic range | |
| US6771130B2 (en) | Power amplifier and radio communication apparatus using the same | |
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| US7057462B2 (en) | Temperature compensated on-chip bias circuit for linear RF HBT power amplifiers | |
| US6177837B1 (en) | Active low-pass filter | |
| US4473780A (en) | Amplifier circuit and focus voltage supply circuit incorporating such an amplifier circuit | |
| JP2534407B2 (ja) | 増幅器 | |
| US6876260B2 (en) | Elevated front-end transimpedance amplifier | |
| US4247825A (en) | Transistor amplifier | |
| JP3058922B2 (ja) | 広ダイナミックレンジ光受信器 | |
| US11038467B2 (en) | Power detector with all transistors being bipolar junction transistors | |
| CN113452331A (zh) | 可控动态偏置功率放大器 | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| JPH10335957A (ja) | 光受信用増幅器 | |
| JP2001168374A (ja) | 光電気変換回路 | |
| JPH11330878A (ja) | 光受信装置 | |
| EP1049249A1 (en) | Variable gain amplifiers | |
| JPS6318362B2 (ja) | ||
| JP2531922B2 (ja) | 単極性符号・双極性符号変換回路 | |
| JP3239563B2 (ja) | Ａｖ光空間伝送の受光回路 | |
| JPH09246878A (ja) | 電流電圧変換増幅回路 | |
| JPH1075217A (ja) | 電流入力形受信機 | |
| JPS62100010A (ja) | 対数増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961022 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970415 |
|
| LAPS | Cancellation because of no payment of annual fees |