JP4639269B2 - 画像表示装置及び集積回路 - Google Patents

Description

本発明は、画像表示装置、斯かる装置の表示スクリーン装置を駆動するための高電圧ドライバ回路、及びより一般的には高電圧ドライバ回路に関する。

ＣＲＴのような画像表示スクリーン装置を駆動するため、高周波数の高電圧スイングが必要である。出力スイングは１００ボルト以上の場合もある。このことによって、表示スクリーン装置のドライバ回路の損失電力を導く電流量を最小にすることが、最も重要になる。ドライバ回路において損失される電力を最小にする周知技術は、Ａ／Ｂ級プッシュプル出力段の使用である。Ａ／Ｂ級プッシュプル出力段は、特定の静止電流を引き込むが、静止電流以上の出力電流を供給することができる出力段である。

Ａ／Ｂ級出力段は、出力部と第１の電源との間に接続されたプッシュトランジスタ、及び出力部と第２の電源との間に接続されたプルトランジスタを含む。Ａ／Ｂ級動作は、プッシュトランジスタ及びプルトランジスタのうちの一方を流れる電流が、他方のトランジスタを流れる電流がゼロに近づくときにこの他方のトランジスタを流れる電流の減少以上に増加できるように、プッシュトランジスタ及びプルトランジスタを駆動することによって実現される。従って、最大出力電流は静止電流よりも大きい。その結果、低静止電流を使うことができ、これによって、出力段に小さい電力消費がもたらされる。

ＷＯ９６／３９７４３号には、ｎ型プルトランジスタ及びｐ型プッシュトランジスタを有するプッシュプル出力段を有する増幅器が開示されており、従って、このプッシュプルのトランジスタは互いに相補型である。ｐ型トランジスタは、ｐ型カレントミラーの出力段として備えられる。ｎ型プルトランジスタを流れる電流とｐ型カレントミラーの入力電流との両方が、入力電圧によって制御される。制御回路は、入力電圧が上昇すると一方の電流が上昇し他方の電圧が降下するように相補的な方法で電流を制御する。

制御回路がｐ型カレントミラーに供給する入力電流も、特にｐ型カレントミラーのゲインが低いときは電力消費にかなり寄与する。低消費電力を確保するため、制御回路は、静止入力電流がほとんど必要とされないようにこの入力電流をｐ型カレントミラーに供給する。

ＷＯ９６／３９７４３号は、これをロングテールペア型差動増幅器の１つの出力部を用いて実現し、電流をｐ型カレントミラーに供給する。このロングテールペアのテール電流は、増加する電流がｐ型カレントミラーに供給されるとき、テール電流が増加するように帰還ループにより制御される。

このペアの第１のトランジスタのベースは入力電圧を受け取り、ペアの第２のトランジスタのコレクターがｐ型カレントミラーに入力電流を供給する。一定電圧Ｖが第２のトランジスタのベースに印加される。帰還ループは、第２のトランジスタを流れる電流に比例して、ロングテールペアの電流源からの電流Ｉｓｕｐを調整する。従って、一方では静止電流が小さく他方では非常により大きな電流をｐ型カレントミラーの入力部に供給できることが保証される。

残念ながら、ロングテールペアの電流源からの電流を調整するために必要な加えられた帰還ループによって、回路が遅くなる。この帰還ループは、ｎ型トランジスタ以上に回路速度を制限する追加のｐ型トランジスタも有する。このことは、斯かる装置は高周波数動作が本質であるので、表示スクリーン装置の駆動に対してＷＯ９６／３９７４３号の回路の有用性を下げる。

ＵＳ５，０３８，１１４号は、プッシュプル段のプルトランジスタ及びｐ型カレントミラーへの入力としての役割も果たす電流増幅器を示す。この増幅器はバイポーラ制御トランジスタを含み、その主電流チャネルは、Ａ／Ｂ級段のプッシュトランジスタを含むｐ型カレントミラーの入力部に供給することができる。制御トランジスタのベース−エミッタ接合は、Ａ／Ｂ級段のプルトランジスタの役割をするバイポーラｎ型出力トランジスタのベースエミッタ接合に直列に接続される。一定電圧が、両方の接合の直列接続に印加される。ｎ型出力トランジスタはｎ型カレントミラーの出力部であり、制御トランジスタの主電流チャネルに結合される。

入力電流は、ｎ型カレントミラーの入力部と制御トランジスタの主電流チャネルとの間のノードに供給される。このように、入力電流は、制御トランジスタを流れる電流とｎ型カレントミラーを流れる電流（ｎ型プルトランジスタを流れる電流に等しい）との間の差を決定する。同時に、ベース−エミッタ接合の直列接続に渡っての一定電圧は、ｎ型出力トランジスタ及び制御トランジスタの電流の積が一定であることを保証する。

この増幅器は、一方の出力部における電流が非常に大きくなるとき他方の出力部において電流をゼロとする及びその逆を行うので、Ａ／Ｂ級動作をサポートしている。

しかし、正の極性と負の極性との両方の大きい入力電流が供給されなければ、この増幅器は、その増幅のために、カレントミラーの増幅に頼らなければならない。したがって、増幅するｐ型カレントミラーがプッシュプル段で使用されなければならず、これによって、プッシュプル段の速度が制限される。このことは、高周波数動作が斯かる装置にとって不可欠であるので、表示スクリーン装置の駆動に対してこの回路の有用性を低くする。

とりわけ、本発明の目的は、表示スクリーン装置を高速且つ低消費電力で駆動することができる画像表示装置を提供することにある。

本発明の別の目的は、高周波数における高電圧スイングを低消費電力で提供することができるドライバ回路を提供することにある。

本発明は独立項によって規定される。従属項は有利な実施例を規定する。

本発明は、制御トランジスタ及びプルトランジスタが、それらの制御電圧の和が電圧源によって制御されるときに、ＡＢ級プッシュプル段に適した相補型電流を供給するという原理に基づいている。制御トランジスタとプルトランジスタとの間の電流分布の変化は、外部入力信号によって、制御トランジスタとｎ型入力トランジスタとの間のノードから、制御トランジスタの主電流チャネルからの電流の変化分を引き込むことによって、制御される。実質的に、この電流の入力に依存する変化部分の全て（例えば漏れ電流のような相対的に小さい電流は除く）、及び更に好ましくはこの電流の全てが、入力トランジスタの主電流チャネル、従ってハイインピーダンス電流源により効果的に、ノードから引き込まれる。

入力トランジスタを流れる電流は、入力トランジスタの固有の帰還特性（例えばearly
effect）による方法とは異なり、増幅器の入力部から直に（即ち、入力トランジスタを流れる電流が入力電圧に依存するやり方に影響を与える、制御トランジスタを通じた帰還ループを経由せずに）制御される。この方法により、増幅器の速度は損なわれない。入力トランジスタを流れる電流は、入力電圧による制御に加えて、プッシュプル段の出力部から増幅器の入力部までの帰還ループによっても、もちろん制御することができることに注意すべきだろう。従って、入力トランジスタを流れる電流は制御トランジスタを流れる電流に依存するであろうが、このことは、外部入力信号を提供する入力部が制御トランジスタを通じた帰還ループを含まない入力トランジスタへの結合を有するという事実を損なわせることはなく、このため、制御トランジスタは、入力トランジスタを流れる電流と入力電圧との間の直接的な関係（即ち前者の後者への依存性）に影響しない。

従って、制御トランジスタを流れる電流を大きくするように入力トランジスタを流れる電流を上げることによって、又は入力トランジスタを流れる電流を小さくする（これによって、逆にｎ型出力トランジスタを流れる電流を上げる）ことによって、制御トランジスタ及びｎ型出力トランジスタのうちの一方のトランジスタを流れる電流を非常に大きくし、一方、同時に他方のトランジスタを流れる電流を非常に小さくすることができる。電流上昇は、この上昇した電流（制御トランジスタ又はｎ型出力トランジスタ）を引き込むトランジスタの静止電流によって制限されず、及び帰還ループによって遅れない。

ここで使用されている「トランジスタ」という言葉は、単一のつながった（コヒーレント）領域や、並列に主電流チャネルを提供し且つ各々がトランジスタ機能を有する個別の領域の組合せ等の、トランジスタ機能を伴なう半導体基板上の領域を意味していると理解される。

本発明によれば、或る実施例では、ドライバ回路は、相互接続された入力トランジスタ、制御トランジスタ及びプルトランジスタを有する機能的に同一の２つのブランチを有し、２つのブランチの入力トランジスタの主電流チャネルは、ハイインピーダンス回路（例えば、好ましくは電流源）を通じて共通の供給接続部に結合される。静止電流が実現されるそれぞれのブランチの入力トランジスタの入力電圧は、入力電圧の差にのみ依存し、回路の固有特性には依存しない。

更に、２つのブランチにおいて、プルトランジスタ及び制御トランジスタの主電流チャネルは、少なくともそれらがカレントミラーの入力部に接続される限りは、好ましくはクロス接続される。従って、プッシュ電流の大きな変化が可能となる。好ましくは、２つのブランチのプルトランジスタ及び制御トランジスタはクロス接続される。従って、損失するのは最小限の電流である。

図１は駆動回路１０及び表示スクリーン装置１２（ＣＲＴ）を有する画像表示装置を示す。駆動回路１０は、ドライバ段１４、プリアンプ１６及び帰還回路１８を含む。駆動回路１０の入力部１９ａはプリアンプ１６の入力部に結合され、それはドライバ段１４の入力部に結合される出力部を有する。ドライバ段１４の出力部は画像表示装置１２の制御電極に結合され、及び帰還回路１８を通じてプリアンプ１６の他の入力部１９ｂに結合されている。ドライバ段１４は、ｎｐｎ入力トランジスタＴ１、ｎｐｎ制御トランジスタＴ２、ｎｐｎプルトランジスタＴ３、並びにｐｎｐミラー入力トランジスタＴ４及びｐｎｐミラー出力トランジスタＴ５を有するカレントミラーＴ４、Ｔ５を含む。ドライバ段１４の入力部１４０は、入力トランジスタＴ１の制御電極に結合されている。入力トランジスタＴ１の主電流チャネルは、第１の電源Ｖｅｅとノード１４２との間に接続されている。制御トランジスタＴ２の主電流チャネルは、ノード１４２とカレントミラーＴ４、Ｔ５の入力部１４４との間に結合されている。制御トランジスタＴ２の制御電極は、電圧源１４８に結合されている。プルトランジスタＴ３の制御電極はノード１４２に結合され、その主電流チャネルは第１の電源Ｖｅｅとドライブ段の出力部１４６との間に結合されている。カレントミラーの入力トランジスタＴ４は、カレントミラーの入力部１４４と第２の電源接続部Ｖｃｃとの間に、（制御電極から主電流チャネルへの）ダイオードとして結合されている。カレントミラーの出力トランジスタＴ５は、カレントミラーの入力部１４４に結合される制御電極を有し、その主電流チャネルは、第２の電源接続部Ｖｃｃとドライブ段１４の出力部との間に結合される。

動作中、駆動回路１０は入力部１９ａにおいて入力信号（例えば映像信号）を受けとり、画像表示装置の制御電極（例えばカソード）を駆動する。駆動回路は、図示されているように、本発明から逸脱すること無く直接にカソードを駆動することができるけれども、相補型エミッタホロワ段（又はソースホロワ段）のような１つ以上のバッファ段をドライバと画像表示装置１２の制御電極との間に加えることができる。帰還回路１８は、適切に規定されたゲイン及び実質的に線形の挙動を保証する。

駆動段１４は信号を増幅し、画像表示装置１２を制御するために必要とされる電圧スイングを生成する。典型的な画像表示装置では、これを実現するために必要とされる電源電圧差Ｖｃｃ−Ｖｅｅは、１００ボルト以上であり、１０ＭＨｚ−２０Ｍｈｚまでの周波数成分が増幅される。画像表示装置１２によって形成された負荷は、一般的に１０ｐＦのオーダーの容量成分を有し、これは１０−１００ｍＡの出力電流が必要であることを意味し、大きな電圧スイングを考えると、かなりの消費電力量を伴なう。

ブロードバンドゲインを保証するために、このゲインは、カレントミラーＴ４、Ｔ５ではなく、好ましくは駆動段のｎ型トランジスタＴ１、Ｔ２、Ｔ３によって提供される。これは、ｐｎｐ型トランジスタがｎｐｎ型トランジスタより低いカットオフ周波数を生じさせるからである。カレントミラーＴ４、Ｔ５は、好ましくはおよそ１のゲインを有する。

ｎｐｎトランジスタＴ１、Ｔ２、Ｔ３は以下のようなゲインを提供する。電圧源は、トランジスタを十分に導通させるために必要なベースエミッタ接合電圧の２倍にほぼ等しい電圧をシリコントランジスタに供給する（例えば１．２−１．４ボルト）。制御トランジスタＴ２及びプルトランジスタＴ３のベースエミッタ電圧の合計は、電圧源１４８によって供給される電圧Ｖに等しい。
Ｖ＝Ｖｂｅ２＋Ｖｂｅ３
これらのトランジスタを流れる電流Ｉ２、Ｉ３は、以下のように、ベースエミッタ電圧にほぼ指数関数的に依存する。
Ｉ２＝Ｉ０ｅｘｐ（Ｖｂｅ２／Ｖｏ）、及びＩ３＝Ｉ０ｅｘｐ（Ｖｂｅ３／Ｖ０）
ここで、「ｅｘｐ」は、指数関数（ｅの累乗）、Ｖ０＝ｋＴ／ｑ、ｋはボルツマン定数、Ｔは絶対温度、及びｑは電荷である。Ｉ０は、半導体特性に依存する電流係数であり、だいたいエミッタサイズに比例する。その結果以下の式が得られる。
Ｉ２＊Ｉ３＝Ｖによって決定される定数
入力トランジスタＴ１は、その制御電極における制御電圧Ｖｉｎに依存してノード１４２から電流Ｉ１を引き込み、プリアンプ１６によって直に駆動される。電流Ｉ１は、実質的に制御トランジスタＴ２の主電流チャネルを流れる（ベース電流等を無視する）。その結果以下のようになる。
Ｉ２＝Ｉ１及びＩ３＝Ｃ／Ｉ１
電流Ｉ２はカレントミラーＴ４、Ｔ５の入力部を流れ、これによって、プッシュトランジスタＴ５を通じて出力部１４６へ流れる電流が決定する。電流Ｉ３はプルトランジスタＴ３を通じて出力部に流れる電流である。回路の静止電流Ｉｑは、プッシュトランジスタＴ５及びプルトランジスタＴ３が同じ電流を引き込むときの電流である（この結果、出力部１４６に正味の電流が流れない）。静止電流はＣの平方根である。静止電流は、特定電圧Ｖｑが入力トランジスタＴ１の制御電極に印加されるときに生じる。Ｔ１、Ｔ２及びＴ３が全て同じサイズのとき、Ｖｑは電圧Ｖの半分である。プル電流Ｉ３及びプッシュ電流Ｉ２は、Ｖｉｎに指数関数的に依存する。
Ｉ２＝Ｉｑｅｘｐ（（Ｖｉｎ−Ｖｑ）／Ｖ０）
Ｉ３＝Ｉｑｅｘｐ（−（Ｖｉｎ−Ｖｑ）／Ｖ０）
ＶｉｎをＶｑより上に上げることによって、プッシュトランジスタＴ５を通じた出力部への電流は、（原理的には）無制限の増加が実現される。同時に、プルトランジスタＴ３を流れる電流Ｉ３は、ますますゼロに近くなる。逆に、Ｖｉｎを下げることによって、プルトランジスタを流れる電流Ｉ３＝Ｃ／Ｉ１は、原理的には無制限に増大し、一方、同時に、プルトランジスタＴ５を流れる電流はますますゼロに近くなる。電圧源１４８の電圧に依存するＶｑの値は重大でないことが理解されるだろう。即ち、それは単に静止レベルを規定する役割を果たしているだけである。もちろん、この動作はＶｉｎに線形的に依存しないが、線形動作が要求される場合、線形動作を保証するために帰還回路１８を使用することができ、又は出力段の正味の出力電流が入力信号に線形的に依存するようにＶｉｎを入力信号に依存させるために、対数のＩ／Ｏ依存性を伴なう前処理回路を使用することができる。線形動作が必要でない場合、斯かる回路はもちろん必要でない。

このように、図１のドライブ段１４は、ＡＢ級動作、即ち静止電流が最大可能出力電流より低い動作を実現する。式から分かるように、Ｖｉｎ＝Ｖｑのとき、即ち、ｎｐｎトランジスタＴ１、Ｔ２、Ｔ３が同じで且つｐｎｐカレントミラーＴ４、Ｔ５がユニティゲインを有する場合Ｖｉｎ＝Ｖ／２のとき、静止状態（正味の電流が出力部１４６を流れないとき）が生じる。幾つかのアプリケーションでは、静止状態が生じるＶｉｎの電圧レベルが回路の固有特性であることは、望ましくない。

図２は、本発明によるＡ／Ｂ級出力段が差分入力によって実現されているドライバ段を示す。既に説明されたトランジスタＴ１、Ｔ２、Ｔ３の回路２０を除くと、入力トランジスタＴ１Ａ、制御トランジスタＴ２Ａ及びプルトランジスタＴ３Ａを有する対称型対応部２２を含んでいる。回路２０及びその対応部２２は、次のように結合された２つのブランチ２０、２２を形成する。入力トランジスタＴ１及びその対応部Ｔ１Ａのエミッタは共通電流源２４を通じて他の電源端子（図示せず）に結合され、これによって、これらのトランジスタＴ１、Ｔ１Ａの主電流チャネルを流れる電流の和が実質的に一定に保たれる。Ｔ３及びＴ３Ａのエミッタはともに結合されるが、それらのエミッタ電流の和は一定に保たれない。回路２０及びその対応部２２のトランジスタＴ３及びＴ３Ａのコレクタは、それぞれ対称型対応部２２及び回路２０のトランジスタＴ２及びＴ２Ａのコレクタにクロス結合される。

動作中、差分入力電圧が、電流源から入力トランジスタＴ１及びＴ１Ａへの電流の分配を制御する。
ＩＴ１＝Ｉｓ／（１＋ｅｘｐ（−（Ｖ１−Ｖ２）／Ｖｏ））
ＩＴ１Ａ＝Ｉｓ−Ｉ１
（Ｉｓは電流源２４からの電流、及びＶ１、Ｖ２は入力部における電圧である）。入力トランジスタＴ１、Ｔ１Ａのうちの１つが電流不足の場合、それが接続されているプルトランジスタＴ３、Ｔ３Ａの主電流チャネルを大きな電流が流れる。
ＩＴ３＝Ｃ／ＩＴ１
＝（１＋ｅｘｐ（−（Ｖ１−Ｖ２）／Ｖｏ））＊Ｃ／Ｉｓ
プルトランジスタを流れる大きい電流は、Ｖ１とＶ２との間の差が正及び負になったとき、それぞれブランチ２０、２２に対称的に生じる。制御トランジスタＴ２、Ｔ２Ａ及びプルトランジスタＴ３、Ｔ３Ａのコレクタのクロス結合のため、これによって、以下の出力電流に至る。
Ｉoutput２＝Ｉｓ／（１＋ｅｘｐ（＋（Ｖ１−Ｖ２）／Ｖｏ））＋（１＋ｅｘｐ（−（Ｖ１−Ｖ２）／Ｖｏ））＊Ｃ／Ｉｓ
他の出力電流は、Ｖ１及びＶ２を交換することを除けば、同じようにＶ１−Ｖ２に依存する。出力電流がＡ／Ｂ級の出力段に望ましい特性を有し、原則として、出力電流の無制限の（指数関数的な）増加を、Ｖ２−Ｖ１を上げることによって実現することができ、この出力電流は、静止電流（両方のブランチ２０、２２が同じ電流を引き込むときの両方のブランチを流れる電流）によって限られるものではないということが分かるだろう。出力回路の静止状態は、Ｖ１＝Ｖ２のときに達成される。必要とされる入力電圧は、回路のトランジスタの固有特性に依存しない。

この効果を実現し、入力トランジスタＴ１、Ｔ１Ａの間の電流分配がＶ１及びＶ２の共通モード電圧にそれほど依存しないことを保証するために電流源２４が使用されることがわかるだろう。すなわち、電流源２４のハイインピーダンスが回路にとって重要であり、電流源２４からの電流の正確な値や、それが一定であることは重要ではない。同様に、クロス結合された制御トランジスタＴ２Ａ、Ｔ２及びプルトランジスタＴ３、Ｔ３Ａが示されているが、斯かるクロス結合は本質ではないことが分かるだろう。例えば、制御トランジスタＴ２、Ｔ２Ａは電源Ｖｃｃに結合されてもよい。この解決策は、示されている回路より電力効率が小さいが、やはりＡ／Ｂ級段を提供する機能を果たす。

本発明による回路は、バイポーラトランジスタに関して記載されているけれども、Ａ／Ｂ級動作は、ＭＯＳ（ＩＧＦＥＴ）、ＦＥＴ全般、又はバイポーラトランジスタとＦＥＴとの組合せによっても同様に実現できることが分かるだろう。もちろん、このことは、上で検討した式がもはや適用できないことを意味するが、静止電流によって制限されること無くどちらの方向にも正味の出力電流が増加する原理がやはり当てはまる。この場合、それに応じて、電圧源１４８によって供給される電圧を変えてもよい。しかし、最も強い出力電流が可能であるということから、バイポーラトランジスタを有するドライブ段が好ましい。

同様に、同じ効果は、回路の全てのトランジスタが同じサイズとは限らないとき、又は並列の幾つかのトランジスタが単一のトランジスタの機能を実現するために使用されるときに、実現できることがわかるだろう。本発明から逸脱することなく、トランジスタを、例えばそれらの主電流チャネルが種々のトランジスタのコレクタに直列となるように、回路に加えてもよい。これは、主トランジスタ電流のコレクタ電圧依存性の影響を緩和するために行うことができる。斯かるトランジスタは、入力トランジスタＴ１又はトランジスタＴ１、Ｔ１Ａが、制御トランジスタＴ２、Ｔ２Ａ及びプルトランジスタＴ３、Ｔ３Ａの主電流チャネルを流れる電流の比を乱す制御トランジスタＴ２、Ｔ２Ａの主電流チャネルからの電流を引き込むことによって、その又はそれらの入力部における制御電圧が静止電流によっては制限されないプッシュ出力電流とプル出力電流との両方の増加を生じさせることができるように配される限り、本発明に影響を及ぼさない。

その結果、広いバンド幅の表示スクリーン装置１２（例えばＣＲＴ）を制御するために必要な高い供給電圧で動作可能で、同時に消費電力を最小にする駆動段が実現され、これは、集積回路に回路を組み込むために必要である。

上記の実施例は本発明を限定するものとして示されているのではなく、当業者は添付請求項の範囲から逸脱することなく多くの代替実施例を設計することができることに注意すべきである。例えば、請求項は、全てのｎ型トランジスタがｐ型トランジスタに置き換えられ、全てのｐ型トランジスタ及びカレントミラーがそれぞれｎ型トランジスタ及びカレントミラーに置き替えられる状況も明示的に含んでいる。「有する」という言葉は、請求項に挙げられている以外の要素又はステップの存在を排除するものではない。要素が単数であることは、斯かる要素の複数の存在を排除しない。特定の対策が相互に異なる従属項に挙げられているという単なる事実は、これらの対策の組合せが有利に使用できないことを示すものではない。

本発明による画像表示装置を示す。 本発明による他の画像表示装置を示す。

Claims (7)

1. 駆動入力部を有する表示スクリーン装置と、前記駆動入力部に結合される出力部を有す
   るプッシュプル段を有するドライバ回路とを有する画像表示装置であって、
   前記ドライバ回路が、
   前記駆動入力部に結合される主電流チャネルを有するｎ型のプルトランジスタ、
   ノードを通じて前記プルトランジスタの制御電極に結合される主電流チャネル端を有するｎ型の制御トランジスタ、
   前記制御トランジスタ及び前記プルトランジスタの制御電極−主電流チャネルの直列接続部に渡って電圧を印加して、前記制御トランジスタ及び前記プルトランジスタの制御電圧の和を制御するための電圧源、
   前記プッシュプル段のプッシュトランジスタとしての役割をする出力トランジスタと前記制御トランジスタの主電流チャネルによって供給を受ける入力部とを有するｐ型のカレントミラー、
   前記ノードに結合される主電流チャネルを有し、前記ドライバ回路の入力部に結合される制御電極を有する入力トランジスタであって、前記制御トランジスタからの電流の変化部分の全てを引き込む入力トランジスタ、
   を有し、
   前記画像表示装置の外部入力部が、前記制御トランジスタを通じた主電流チャネルを含まない前記入力トランジスタの前記制御電極への結合を有する画像表示装置。
2. 前記ドライバ回路が第１及び第２のブランチを有し、前記第１のブランチは前記プルト
   ランジスタ、前記制御トランジスタ、及び前記入力トランジスタを有し、
   前記第２のブランチは、前記第１のブランチの前記プルトランジスタ、前記制御トランジスタ及び前記入力トランジスタのように相互接続された他のプルトランジスタ、他の制御トランジスタ、及び他の入力トランジスタを有し、
   前記ドライバ回路は、前記入力トランジスタ、及び前記他の入力トランジスタの主電流チャネルを供給電圧に共通に接続する電流源を有する
   請求項１記載の画像表示装置。
3. 前記第２のブランチの前記他のプルトランジスタの前記主電流チャネルが、前記カレン
   トミラーの入力部に結合され、前記第１のブランチの前記制御トランジスタの前記主電流チャネルに並列接続される
   請求項２記載の画像表示装置。
4. 前記第２のブランチの前記他の制御トランジスタの前記主電流チャネルが、前記駆動入
   力部に結合され、前記第１のブランチの前記プルトランジスタの前記主電流チャネルに並列接続される
   請求項２記載の画像表示装置。
5. 出力部と前記出力部に結合される他の出力部を有するプッシュプル段とを有する集積回
   路であって、
   前記集積回路が、
   前記他の出力部に結合される主電流チャネルを有するｎ型のプルトランジスタ、
   ノードを通じて前記プルトランジスタの制御電極に結合される主電流チャネル端を有するｎ型の制御トランジスタ、
   前記制御トランジスタ及び前記プルトランジスタの制御電極−主電流チャネルの直列接続部に渡って電圧を印加して、前記制御トランジスタ及び前記プルトランジスタの制御電圧の和を制御するための電圧源、
   前記制御トランジスタの主電流チャネルによって供給を受ける入力部と前記プッシュプル段のプッシュトランジスタとしての役割をする出力トランジスタとを有するｐ型のカレントミラー、
   前記ノードに結合される主電流出力部を有し、前記集積回路の入力部に結合される制御電極を有する入力トランジスタであって、前記制御トランジスタを通じた電流の変化部分の全てを実質的に制御する入力トランジスタ、
   を有し、
   前記集積回路の外部入力部が、前記制御トランジスタを通じた主電流チャネルを含まない前記入力トランジスタの前記制御電極への結合部を有する集積回路。
6. 前記集積回路が第１及び第２のブランチを有し、
   前記第１のブランチは前記プルトランジスタ、前記制御トランジスタ及び前記入力トランジスタを有し、
   前記第２のブランチは、前記第１のブランチの前記プルトランジスタ、前記制御トランジスタ及び前記入力トランジスタのように相互接続された他のプルトランジスタ、他の制御トランジスタ、及び他の入力トランジスタを有し、
   前記集積回路は、前記入力トランジスタ及び前記他の入力トランジスタの主電流チャネルを供給電圧に共通に接続する電流源を有する
   請求項５記載の集積回路。
7. 前記第２のブランチの前記他のプルトランジスタの前記主電流チャネルが、前記カレン
   トミラーの入力部に結合され、前記第１のブランチの前記制御トランジスタの前記主電流チャネルに並列接続される
   請求項６記載の集積回路。

Images