JP2004500727A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004500727A5 JP2004500727A5 JP2000550212A JP2000550212A JP2004500727A5 JP 2004500727 A5 JP2004500727 A5 JP 2004500727A5 JP 2000550212 A JP2000550212 A JP 2000550212A JP 2000550212 A JP2000550212 A JP 2000550212A JP 2004500727 A5 JP2004500727 A5 JP 2004500727A5
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- digital
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229920002574 CR-39 Polymers 0.000 claims 10
- 229920005994 diacetyl cellulose Polymers 0.000 claims 5
- 230000005540 biological transmission Effects 0.000 claims 4
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000001914 filtration Methods 0.000 claims 1
- 238000005070 sampling Methods 0.000 claims 1
Claims (14)
- アナログシステム入力信号(Vin)をディジタルシステム出力信号(OUT)に変換するためのアナログ−ディジタル変換器であって、
高速の内部アナログ−ディジタル変換器(ADC‐104)と、
利得Aを有する増幅器(102)と、
逆向きの帰還経路に結合され、その入力信号としてディジタル化された誤差信号を有するディジタル信号予測回路(108)と、
前記帰還経路に含まれるディジタル−アナログ変換器(DAC‐114)と、
入力差分回路(100)と、を備え、
前記DAC(114)の出力および前記アナログシステム入力信号(Vin)が、前記差分回路(100)への入力として接続され、
前記差分回路(100)の出力が、前記増幅器(102)への入力として接続されるアナログ誤差信号であり、
前記増幅器(102)の出力が、前記高速ADC(104)への入力として接続され、
前記高速ADC(104)のスケーリングされた出力が、前記ディジタル信号予測回路(108)の入力信号として直接接続される前記ディジタル化された誤差信号であり、
前記ディジタル信号予測回路(108)の出力が、前記DAC(114)の入力として接続され、
前記ディジタルシステム出力信号(OUT)が、前記信号予測回路(108)の出力および前記高速ADC(104)のスケーリングされた出力のフィルタリングされた和として形成され、それによって、
前記信号予測回路(108)の出力が、前記アナログ入力信号(Vin)のフルスケール領域に1/Aの因子を乗じた中に連続的に存在することを特徴とするアナログ−ディジタル変換器。 - 前記ADC(104)の直後に接続され、前記増幅器の利得Aの因子によって前記高速ADC(104)の出力を低減するスケーリング回路(110)をさらに備える請求項1に記載のアナログ−ディジタル変換器。
- 前記増幅器(102)が、連続時間アナログ増幅器である請求項1に記載のアナログ−ディジタル変換器。
- 前記増幅器(102)が、高域伝送特性を有する請求項1に記載のアナログ−ディジタル変換器。
- 前記信号予測回路(108)が、低域伝送特性を有する請求項1に記載のアナログ−ディジタル変換器。
- 前記アナログシステム入力信号(Vin)が、標本化および保持されていない入力信号として、前記差分回路(100)に接続される請求項1に記載のアナログ−ディジタル変換器。
- 前記信号予測回路(108)と前記DAC(114)との間の前記帰還経路に接続されるディジタルラッチ回路(112)をさらに備える請求項1に記載のアナログ−ディジタル変換器。
- 前記信号予測回路(108)の出力および前記高速ADC(104)のスケーリングされた出力の和をその入力信号として有し、前記ディジタルシステム出力信号(OUT)をその出力信号として有する、ディジタル低域フィルタ(116)をさらに備える請求項1に記載のアナログ−ディジタル変換器。
- 前記ADC(104)の直後に接続され、前記高速ADC(104)の出力を、前記増幅器(102)の利得Aに等しい因子によって低減するスケーリング回路(110)と、
前記信号予測回路(108)と前記DAC(114)との間の前記帰還経路に接続されるディジタルラッチ回路(112)と、
前記信号予測回路(108)の出力および前記高速ADC(104)のスケーリングされた出力の和をその入力信号として有し、前記ディジタルシステム出力信号(OUT)をその出力信号として有する、ディジタル低域フィルタ(116)と、をさらに備え、
前記増幅器(102)が、高域伝送特性を有する利得Aの連続時間増幅器であり、
前記アナログシステム入力信号(Vin)が、保持されていない入力信号として差分回路(100)に接続され、
前記信号予測回路(108)の出力が、前記ディジタルラッチ回路(112)を経て前記DACに接続され、
前記信号予測回路(108)が、低域伝送特性を有する、請求項1に記載のアナログ−ディジタル変換器。 - アナログシステム入力信号(Vin)をディジタルシステム出力信号(OUT)に変換するためのアナログ−ディジタル変換のための方法であって、以下のステップ、すなわち
前記アナログシステム入力信号と帰還信号の差分によって、誤差信号を生成するステップと、
因子Aによって前記誤差信号を増幅するステップと、
高速アナログ−ディジタル変換器ADC(104)において、ディジタル化された誤差信号を形成することによって、前記増幅された誤差信号をディジタル形式に変換するステップと、
逆向きの信号経路において、前記変換および増幅された誤差信号の所定の関数として、次の入力信号値を予測し、前記予測された次の入力信号値が再び前記帰還信号を生成するステップと、
前記帰還信号と、前記変換および増幅された誤差信号と、の和として、因子Aによって縮小された前記ディジタルシステム出力信号を生成するステップと、によって特徴づけられるアナログ−ディジタル変換のための方法。 - 前記誤差信号を増幅する前記ステップが、時間連続な前記誤差信号を増幅するステップを備える請求項10に記載の方法。
- 前記誤差信号を増幅する前記ステップが、高域通過特性を備えた前記誤差信号を増幅するステップをさらに備える請求項10に記載の方法。
- 前記次の入力信号値を予測する前記ステップが、同時に前記増幅および変換された誤差信号を低域フィルタリングするステップを備える請求項10に記載の方法。
- 誤差信号を生成する前記ステップが、標本および保持の行われない形式の前記アナログシステム入力信号を差分するステップをさらに備える請求項10に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/079,965 | 1998-05-15 | ||
US09/079,965 US6100834A (en) | 1998-05-15 | 1998-05-15 | Recursive multi-bit ADC with predictor |
PCT/US1999/010651 WO1999060705A1 (en) | 1998-05-15 | 1999-05-14 | Recursive multi-bit adc with predictor |
Publications (3)
Publication Number | Publication Date |
---|---|
JP3420750B1 JP3420750B1 (ja) | 2003-06-30 |
JP2004500727A JP2004500727A (ja) | 2004-01-08 |
JP2004500727A5 true JP2004500727A5 (ja) | 2004-12-24 |
Family
ID=22153945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000550212A Expired - Fee Related JP3420750B1 (ja) | 1998-05-15 | 1999-05-14 | 予測器を備えた再帰マルチビットアナログ−ディジタル変換器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6100834A (ja) |
EP (1) | EP1078470A4 (ja) |
JP (1) | JP3420750B1 (ja) |
AU (1) | AU4187699A (ja) |
WO (1) | WO1999060705A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI120124B (fi) * | 1998-05-29 | 2009-06-30 | Nokia Corp | Menetelmä ja piiri signaalin näytteistämiseksi suurella näytteistystaajuudella |
US6229469B1 (en) * | 1999-04-13 | 2001-05-08 | Agere Systems Guardian Corp. | Adaptive differential ADC architecture |
US6542101B1 (en) * | 2000-07-14 | 2003-04-01 | Lucent Technologies Inc. | Method and apparatus for performing analog-to-digital conversion using previous signal sample(s) |
US6459400B1 (en) * | 2000-12-01 | 2002-10-01 | Stmicroelectronics, Inc. | Apparatus for high speed analog-to-digital conversion by localizing an input voltage to a voltage range |
US6611222B1 (en) | 2002-06-03 | 2003-08-26 | Charles Douglas Murphy | Low-complexity high-speed analog-to-digital converters |
US7627029B2 (en) | 2003-05-20 | 2009-12-01 | Rambus Inc. | Margin test methods and circuits |
US7590175B2 (en) * | 2003-05-20 | 2009-09-15 | Rambus Inc. | DFE margin test methods and circuits that decouple sample and feedback timing |
FR2911737B1 (fr) * | 2007-01-23 | 2009-03-27 | Ulis Soc Par Actions Simplifie | Procede pour numeriser une grandeur analogique, dispositif de numerisation mettant en oeuvre ce procede et detecteur de rayonnements electromagnetiques integrant un tel dispositif |
US7623053B2 (en) * | 2007-09-26 | 2009-11-24 | Medtronic, Inc. | Implantable medical device with low power delta-sigma analog-to-digital converter |
US7474247B1 (en) | 2007-09-26 | 2009-01-06 | Medtronic, Inc. | Detecting overloading of an analog-to-digital converter of an implantable medical device |
US7714757B2 (en) * | 2007-09-26 | 2010-05-11 | Medtronic, Inc. | Chopper-stabilized analog-to-digital converter |
US7479910B1 (en) | 2007-09-26 | 2009-01-20 | Medtronic, Inc. | Capacitive digital-to-analog converter reset in an implantable medical device analog-to-digital converter |
JP5507988B2 (ja) * | 2009-12-11 | 2014-05-28 | 日本セラミック株式会社 | 抵抗型赤外線センサ出力の増幅装置 |
US8009072B2 (en) * | 2009-12-19 | 2011-08-30 | General Electric Company | Predictive analog-to-digital converter and methods thereof |
US8947282B1 (en) * | 2010-01-20 | 2015-02-03 | Ikanos Communications, Inc. | Method and apparatus for a current control |
US8810443B2 (en) | 2012-04-20 | 2014-08-19 | Linear Technology Corporation | Analog-to-digital converter system and method |
ITMI20121116A1 (it) * | 2012-06-26 | 2013-12-27 | St Microelectronics Srl | Anello di conversione analogico-digitale particolarmente per sistemi psi5 e wss |
WO2015108463A1 (en) * | 2014-01-15 | 2015-07-23 | Anacatum Design Ab | Cognitive signal converter |
CA2953983C (en) * | 2014-09-15 | 2018-04-03 | Synaptive Medical (Barbados) Inc. | System and method for magnetic resonance image acquisition |
CN107359878B (zh) * | 2017-08-17 | 2020-04-14 | 电子科技大学 | 一种基于最小量化误差的流水线adc的前端校准方法 |
TWI748915B (zh) * | 2021-04-15 | 2021-12-01 | 瑞昱半導體股份有限公司 | 具有快速轉換機制的類比至數位轉換裝置及方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5550738A (en) * | 1978-10-05 | 1980-04-12 | Nec Corp | Decoding method of adaptability forecasting type differential pulse code and its unit |
US4665380A (en) * | 1985-07-15 | 1987-05-12 | Brooktree Corporation | Apparatus for converting between digital and analog values |
US4899153A (en) * | 1986-04-03 | 1990-02-06 | Brooktree Corporation | Fast high-resolution analog-to-digital converter |
US4875046A (en) * | 1986-07-11 | 1989-10-17 | Brooktree Corporation | Centroiding algorithm for networks used in A/D and D/A converters |
US4792787A (en) * | 1987-02-04 | 1988-12-20 | The United States Of America As Represented By The Secretary Of The Navy | Wide dynamic range analog-to-digital converter using linear prediction |
US4926176A (en) * | 1988-08-25 | 1990-05-15 | Brooktree Corporation | Self-timing analog-to-digital converting system |
US4983973A (en) * | 1989-05-22 | 1991-01-08 | Brooktree Corporation | Non-linear analog-to-digital converter |
US5099205A (en) * | 1990-11-29 | 1992-03-24 | Brooktree Corporation | Balanced cascode current mirror |
US5163019A (en) * | 1990-11-29 | 1992-11-10 | Brooktree Corporation | Binary carry circuitry |
US5130570A (en) * | 1990-12-03 | 1992-07-14 | Brooktree Corporation | Constant-current integrated power supply |
US5206647A (en) * | 1991-06-27 | 1993-04-27 | Hughes Aircraft Company | Low cost AGC function for multiple approximation A/D converters |
US5266952A (en) * | 1992-03-30 | 1993-11-30 | Hughes Aircraft Company | Feed forward predictive analog-to-digital converter |
US5640162A (en) * | 1994-10-04 | 1997-06-17 | Brooktree Corporation | Digital-to-analog converter with binary coded inputs to produce a plurality of outputs in the form of thermometer code |
US5781132A (en) * | 1996-01-17 | 1998-07-14 | Brooktree Corporation | Error correcting decoder |
-
1998
- 1998-05-15 US US09/079,965 patent/US6100834A/en not_active Expired - Lifetime
-
1999
- 1999-05-14 EP EP99925627A patent/EP1078470A4/en not_active Withdrawn
- 1999-05-14 AU AU41876/99A patent/AU4187699A/en not_active Abandoned
- 1999-05-14 JP JP2000550212A patent/JP3420750B1/ja not_active Expired - Fee Related
- 1999-05-14 WO PCT/US1999/010651 patent/WO1999060705A1/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004500727A5 (ja) | ||
JP4272744B2 (ja) | シグマ−デルタ変調器および信号をデジタル化する方法 | |
CN101322315B (zh) | 具有最优内置滤波功能的前馈∑-△模/数转换器 | |
US20060072657A1 (en) | Pulse width-modulated noise shaper | |
US9007247B2 (en) | Multi-bit sigma-delta modulator with reduced number of bits in feedback path | |
JP2000244257A (ja) | デジタル入力を有するpwmパワーアンプ | |
JP2006229787A (ja) | デルタシグマ変調器およびそれを用いたスイッチング増幅回路 | |
WO2007056949A1 (fr) | Amplificateur de puissance numerique applique a une communication sur porteuse basse tension | |
EP1193880A3 (en) | A subranging sigma delta modulator | |
CN101599767B (zh) | 一种四阶单环局部负反馈Sigma-Delta调制器 | |
CN111900992A (zh) | 一种基于增量调制的模数转换器 | |
JP2004509548A (ja) | スイッチングパワー増幅器 | |
Bos et al. | A multirate 3.4-to-6.8 mW 85-to-66dB DR GSM/bluetooth/UMTS cascade DT ΔΣM in 90nm digital CMOS | |
US8314657B2 (en) | D-class amplifier | |
WO2003077424A1 (en) | Delta-sigma modulator with feed-forward path | |
Tiew et al. | MASH delta-sigma modulators for wideband and multi-standard applications | |
JP2008530890A (ja) | Ad変換装置 | |
Kuo et al. | A Delta-Sigma Modulator with UPWM Quantizer for Digital Audio Class-D Amplifier | |
Zhou et al. | A Sigma-Delta modulator circuit using correlated double sampling | |
Lam et al. | A Class D amplifier output stage with low THD and high PSRR | |
JPH04101517A (ja) | Σ△変調形ad変換器 | |
JP3005231B2 (ja) | オーバーサンプリングa―d変換器 | |
Wu et al. | Multi-bit sigma delta ADC with reduced feedback levels, extended dynamic range and increased tolerance for analog Imperfections | |
CN118100945A (zh) | 一种带斩波的Sigma-Delta调制器电路 | |
JP2005184337A (ja) | スイッチング増幅器 |