ITMI20121116A1 - Anello di conversione analogico-digitale particolarmente per sistemi psi5 e wss - Google Patents
Anello di conversione analogico-digitale particolarmente per sistemi psi5 e wss Download PDFInfo
- Publication number
- ITMI20121116A1 ITMI20121116A1 IT001116A ITMI20121116A ITMI20121116A1 IT MI20121116 A1 ITMI20121116 A1 IT MI20121116A1 IT 001116 A IT001116 A IT 001116A IT MI20121116 A ITMI20121116 A IT MI20121116A IT MI20121116 A1 ITMI20121116 A1 IT MI20121116A1
- Authority
- IT
- Italy
- Prior art keywords
- analog
- digital
- signal
- conversion
- receive
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 63
- 238000013139 quantization Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000001052 transient effect Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000004891 communication Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1235—Non-linear conversion not otherwise provided for in subgroups of H03M1/12
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/04—Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/48—Servo-type converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
ANELLO DI CONVERSIONE ANALOGICO-DIGITALE PARTICOLARMENTE PER SISTEMI PSI5 E WSS
CAMPO DELL'INVENZIONE
La presente invenzione concerne i convertitori analogico-digitale e più in particolare un convertitore analogico-digitale integrato avente una migliorata precisione e una ridotta occupazione di area di silicio, particolarmente adatto per sistemi PSI5 e WSS (Wheel Speed Sensor), e una relativa interfaccia per sistemi PSI5 e WSS.
BACKGROUND
I convertitori analogico-digitali sono dispositivi elettronici sempre più utilizzati nel settore "automotive" per realizzare interfacce di sensori analogici installati su un automezzo verso un'unità centrale di controllo. In particolare, sono sempre più diffuse le cosiddette interfacce PSI5 (Peripheral Sensor Interface), utilizzate ad esempio in combinazione con sensori di un airbag, che sono caratterizzate da costi contenuti, elevata velocità ed affidabilità del trasferimento dati e basso overhead.
Un tipico esempio di un sistema di controllo costituito da sensori connessi ad un'unità di controllo elettronico (ECU - Electronic Control Unit) avente un'interfaccia PSI5 à ̈ mostrato in figura 1. Il canale di comunicazione tra i sensori e l'unità di controllo elettronico di un sistema PSI5 può essere schematizzato come mostrato in figura 2. Un tipico schema elettrico di un sensore PSI5 o WSS (Wheel Speed Sensor) e del bus di collegamento al demodulatore e decoder à ̈ mostrato in figura 3.
Oggigiorno, la soluzione più efficace per l'elaborazione di un segnale analogico ricevuto consiste sostanzialmente nel convertire il segnale analogico in un segnale digitale e nell'effettuare una demodulazione dei dati digitali in modo da ottenere una sequenza di bit adatta ad essere elaborata direttamente da un controllore o microprocessore per implementare una desiderata azione di controllo.
A valle del convertitore analogico-digitale à ̈ tipicamente previsto almeno un filtro anti-aliasing che ha lo scopo di eliminare il rumore dovuto alla conversione, in modo che esso non vada a corrompere il segnale demodulato. Nei sistemi PSI5 o WSS (Wheel Speed Sensor), à ̈ opportuno che la conversione da analogico a digitale e il successivo filtraggio passa-basso vengano effettuati rapidamente e che tali operazioni siano relativamente immuni al rumore.
Un anello di conversione analogico-digitale ha una linea di retroazione con un convertitore digitale-analogico che fornisce una replica analogica del segnale digitale generato. Per i vincoli di progetto ai quali sono soggetti i sistemi sopra indicati, diventa particolarmente importante realizzare tale anello di reazione in modo da ottenere un'uscita che si porti rapidamente al livello desiderato corrispondente al segnale analogico d'ingresso, variabile nel tempo.
Il brevetto statunitense US 6,229,469 illustra un anello di conversione analogicodigitale, mostrato in figura 4, in cui il segnale analogico d'ingresso da convertire viene confrontato con una replica amplificata analogica del segnale digitale di uscita. La differenza tra i due segnali analogici, che quindi costituisce un segnale di correzione (aumento o diminuzione) dell'uscita, viene amplificata e convertita da un convertitore analogico-digitale Flash lineare, che genera valori digitali di incremento o decremento di un contatore in salita o discesa, che a sua volta genera l'uscita digitale corrispondente al segnale analogico d'ingresso. Il contatore in salita-discesa effettua in pratica un filtraggio passa-basso in quanto nel dominio digitale la sua funzione à ̈ sostanzialmente quella di un integratore digitale, che attenua il rumore sull'uscita digitale.
Uno svantaggio di tale anello di conversione analogico-digitale à ̈ che esso necessita della presenza di un circuito di "track and hold" per poter funzionare correttamente in presenza di ampie variazioni del segnale di ingresso. Inoltre il convertitore analogico-digitale Flash utilizzato à ̈ lineare. Esso quindi ha una struttura del tipo mostrato in figura 5, che richiede un'area di silicio che aumenta con legge esponenziale con il numero di bit N, e quindi della risoluzione, della parola digitale di uscita DOUT.
Il circuito di "track and hold" à ̈ necessario in questa struttura perché esso mantiene il segnale analogico di errore per il tempo necessario a consentirne la propagazione attraverso i comparatori, l'encoder e il registro di uscita. Se si rimuovesse il circuito di "track and hold", in presenza di un segnale di ingresso variabile, il registro di uscita caricherebbe un dato digitale mentre l'ingresso sta cambiando, provocando così errori che possono essere rilevanti.
Un'altra soluzione nota à ̈ mostrata in figura 6 ed à ̈ divulgata sul sito www.echoescan.com/Predictor.htm. Essa à ̈ caratterizzata dalla presenza nel dominio digitale sulla linea di retrazione di un filtro di predizione di errore. L'uscita di tale anello di conversione analogico-digitale à ̈ di tipo passa-alto e richiede un amplificatore GAIN e un convertitore analogico-digitale ADC sul percorso diretto con stringenti requisiti di accuratezza, in quanto essi influenzano direttamente le caratteristiche del segnale di uscita.
Il brevetto statunitense US 6,100,834 divulga un anello di conversione analogicodigitale, mostrato in figura 7, in cui un nodo sommatore 100 genera un segnale di correzione dato dalla differenza tra un segnale analogico di ingresso da convertire Vin e un segnale analogico di retroazione corrispondente all'uscita digitale OUT. Un filtro passa-alto genera una replica filtrata S1 del segnale di correzione, che viene convertita nel dominio digitale attraverso un convertitore analogico-digitale lineare di tipo Flash.
Uno svantaggio di tale anello di conversione analogico-digitale risiede nella presenza del filtro passa-alto, che à ̈ relativamente complesso da implementare. Inoltre il convertitore analogico-digitale Flash deve essere particolarmente veloce per generare una replica digitale accurata del segnale passa-alto S1, altrimenti l'anello di conversione illustrato non funzionerebbe correttamente in quanto privo del circuito di "track and hold", indispensabile per mantenere costante l'ingresso al convertitore per il tempo necessario ad effettuare la conversione.
Le figure 8a e 8b presentano architetture note per il sensing di corrente di sensori rispettivamente PSI5 e WSS, basate su un meccanismo di discriminazione a soglia. Esse sostanzialmente confrontano un segnale di corrente ISat/100, rappresentativo di una grandezza analogica da convertire, con una corrente di soglia determinata da un circuito logico in modo da definire il range di appartenenza della corrente stessa.
Lo schema di figura 8a ha un loop di reazione digitale-analogico che consente di rimanere in track con la corrente media di un bus PSI5; una logica di controllo à ̈ in grado di rilevare se la corrente istantanea del bus eccede o meno una soglia fissa sommata alla corrente media di cui sopra. Questo consente l'individuazione dei fronti di modulazione. Lo schema di figura 8b implementa un loop di reazione digitale-analogico che à ̈ in grado di discriminare, attraverso l'uso di 3 soglie fisse additive, a quale dei range di interesse la corrente istantanea del bus appartiene, permettendo dunque la decodifica della modulazione.
Anche se i circuiti mostrati hanno una risposta in transitorio relativamente rapida, essi occupano una notevole area di silicio e inoltre non presentano una soddisfacente reiezione al rumore.
Sarebbe desiderabile disporre di un anello di conversione analogico-digitale sufficientemente veloce per essere incorporato in sistemi PSI5 o WSS, che occupi un'area di silicio ridotta e che abbia una buona reiezione al rumore.
SOMMARIO
Studi eseguiti dal richiedente tesi a trovare una soluzione che soddisfacesse tutti questi requisiti apparentemente contrastanti, hanno portato a realizzare un nuovo anello di conversione analogico-digitale in cui il convertitore analogico-digitale ha una caratteristica nonlineare di conversione ingresso-uscita definente un passo di quantizzazione tanto maggiore quanto più l'ingresso da convertire si discosta da un valore nullo, in modo da avere una conversione analogico-digitale accurata a regime quasi-stazionario, quando il segnale analogico di errore à ̈ praticamente nullo, e relativamente grossolana in transitorio.
La richiedente ha trovato che una tale realizzazione di un anello di conversione analogico-digitale à ̈ particolarmente adatta per le interfacce di sistemi PSI5 o WSS poiché esse sono caratterizzate da segnali di ingresso da convertire sostanzialmente ad onda quadra. In tali interfacce quindi à ̈ necessario che l'uscita digitale tenda rapidamente al segnale analogico di ingresso da convertire in presenza di commutazioni di quest'ultimo, ma la precisione della conversione in condizioni transitorie, cioà ̈ quando si ha la commutazione da un livello all'altro, non à ̈ un requisito indispensabile.
Gli obiettivi sopra menzionati sono stati raggiunti con un anello di conversione analogico-digitale comprendente:
un sommatore analogico configurato per ricevere il segnale analogico di ingresso e un segnale analogico di retroazione, adatto a generare un segnale analogico di errore corrispondente alla differenza tra il segnale analogico di ingresso e il segnale analogico di retroazione;
un convertitore analogico-digitale avente una caratteristica nonlineare di conversione ingresso-uscita definente un passo di quantizzazione tanto maggiore quanto più l'ingresso da convertire si discosta da un valore nullo, configurato per ricevere il segnale analogico di errore e adatto a generare un corrispondente segnale digitale di errore;
un integratore digitale configurato per ricevere il segnale digitale di errore, adatto a generare il segnale digitale di uscita corrispondente all'integrale rispetto al tempo del segnale digitale di errore;
un convertitore digitale-analogico, configurato per ricevere il segnale digitale di uscita e adatto a generare il segnale analogico di retroazione come replica analogica del segnale digitale di uscita.
Secondo la forma di realizzazione preferita, il convertitore analogico-digitale ha una caratteristica logaritmica e l'integratore digitale à ̈ un contatore.
L'anello di conversione qui proposto può essere incorporato in interfacce PSI5 o in interfacce adatte ad essere collegate a sensori WSS.
Le rivendicazioni come depositate sono parte integrante di questa descrizione e sono qui incorporate per espresso riferimento.
BREVE DESCRIZIONE DEI DISEGNI
La figura 1 Ã ̈ un diagramma a blocchi basilare di un sistema PSI5.
La figura 2 mostra un canale di comunicazione che schematizza un sistema PSI5. La figura 3 mostra un circuito elettrico equivalente di un sensore connesso ad un decoder in un sistema PSI5.
La figura 4 mostra un anello di conversione analogico-digitale divulgato nel brevetto US 6,229,469.
La figura 5 mostra un convertitore analogico-digitale lineare Flash e la relativa caratteristica ingresso-uscita.
La figura 6 mostra un altro anello noto di conversione analogico-digitale.
La figura 7 mostra un anello di conversione analogico-digitale divulgato nel brevetto US 6,100,834.
Le figure 8a e 8b mostrano schemi esemplificativi di anelli di conversione analogico-digitale rispettivamente per sistemi PSI5 e WSS.
La figura 9 mostra uno schema di principio dell'anello di conversione analogicodigitale secondo la presente divulgazione.
La figura 10 mostra una forma di realizzazione di un anello di conversione analogico-digitale secondo la presente divulgazione..
Le figure 11a e 11b mostrano architetture di convertitori analogico-digitali in tensione e in corrente idonei ad essere utilizzati nell'anello di conversione analogicodigitale della presente divulgazione.
Le figure 12a e 12b mostrano schemi Simulinkâ„¢ dell'anello di conversione analogico-digitale della presente divulgazione mostrato in figura 10.
La figura 13 mostra un grafico temporale di un segnale analogico X(t) corrotto da rumore da convertire e della replica analogica Y(t) del corrispondente segnale digitale generato dall'anello di conversione della presente divulgazione.
Le figure 14a e 14b mostrano grafici temporali che illustrano il comportamento in transitorio dell'anello di conversione della presente divulgazione.
La figura 15 Ã ̈ analoga alla figura 13 e illustra il funzionamento dell'anello di conversione della presente divulgazione in una condizione di funzionamento che non permette una discriminazione a soglia.
DESCRIZIONE DI FORME DI REALIZZAZIONE ESEMPLIFICATIVA
Uno schema di principio dell'anello di conversione analogico-digitale qui proposto à ̈ mostrato in figura 9. Esso à ̈ progettato in maniera da eseguire la conversione analogico-digitale ad una frequenza relativamente elevata e ad eseguire un filtraggio passa-basso nel dominio digitale nel percorso diretto per rimuovere rumore ad alta frequenza.
Una differenza tra il nuovo anello di conversione analogico-digitale e quello anteriore mostrato in figura 4 consiste nel fatto che il convertitore analogico-digitale à ̈ realizzato in maniera tale da avere una caratteristica nonlineare di conversione ingressouscita definente un passo di quantizzazione tanto maggiore quanto più l'ingresso da convertire si discosta da un valore nullo. Come si farà vedere in seguito, il nuovo anello di conversione non richiede la presenza di un circuito di "track and hold", occupa un'area di silicio relativamente ridotta, presenta risposte in transitorio rapide e fornisce un'elevata accuratezza in corrispondenza del valore di regime quasi stazionario.
Poiché l'ingresso del convertitore analogico-digitale à ̈ sostanzialmente un segnale di errore, che a regime à ̈ nullo data la presenza dell'integratore nell'anello di reazione, à ̈ sufficiente effettuare una conversione accurata solo in corrispondenza del valore nullo del segnale di errore per avere un anello di conversione analogico-digitale adatto ad essere utilizzato in tutte quelle applicazioni, come i sistemi PSI5 e WSS, in cui l'accuratezza in transitorio della conversione non à ̈ un requisito indispensabile.
A parità di numero di comparatori del convertitore analogico-digitale, si ottiene una migliore accuratezza in regime quasi stazionario con un convertitore con una caratteristica di conversione nonlineare che non con un convertitore con una caratteristica di conversione di tipo lineare. Inoltre usando un convertitore nonlineare, non à ̈ più indispensabile utilizzare un circuito di "track and hold", se l'anello di conversione deve essere incorporato in un sistema PSI5 o WSS. Infatti, à ̈ vero che senza tale circuito di "track and hold" si hanno errori rilevanti in transitorio, ma nei sistemi PSI5 o WSS tale errore in transitorio non ha alcuna influenza sul funzionamento del sistema in cui à ̈ incorporato l'anello, dal momento che comunque a regime quasi stazionario l'uscita sarà un'accurata replica digitale dell'ingresso analogico.
Test eseguiti dalla richiedente hanno mostrato che i convertitori analogico-digitali a caratteristica di tipo logaritmico sono particolarmente adatti allo scopo. Per tale ragione, nel seguito della descrizione si farà riferimento a questa particolare forma di realizzazione, ma ciò che verrà detto resta valido mutatis mutandis anche per convertitori non lineari di tipo diverso.
Secondo una forma di realizzazione, particolarmente semplice da implementare, l'integratore à ̈ sostanzialmente un contatore, o un circuito digitale che effettui sostanzialmente la medesima funzione.
Un diagramma a blocchi esemplificativo del nuovo anello conversione analogicodigitale à ̈ mostrato in figura 10. Esso mostra una implementazione Simulinkâ„¢ del loop di conversione proposto, indicando con le lettere A e D le parti dell'algoritmo implementate rispettivamente in analogico (10 bit DAC and Logaritmic error ADC) e in digitale (accumulator). Con la lettera C sono invece indicati i blocchi utilizzati come stimoli di controllo, modificabili dall'utente.
Schemi di dettaglio di convertitori analogico-digitale in tensione e in corrente con caratteristica logaritmica sono mostrati nelle figure 11a e 11b. Il risparmio di area di silicio rispetto al convertitore analogico-digitale di figura 5 à ̈ evidente, in quanto per ottenere una dinamica pari a 2<N>nel primo caso bastano N comparatori, mentre nel secondo caso sono necessari 2<N>-1 comparatori. Inoltre non à ̈ necessaria la presenza di un encoder per generare la parola digitale di uscita DOUT, poiché le uscite dei comparatori rappresentano proprio i bit - dal meno significativo al più significativo -dell'uscita DOUT.
Circuiti Simulink™ usati per simulare il funzionamento del nuovo anello di conversione analogico-digitale di figura 10 sono mostrati nelle figure 12a e 12b. Il sommatore Σ della figura 12a genera un segnale analogico differenza tra il segnale di ingresso da convertire Iin e una replica analogica Din del segnale digitale di uscita OUT dell'anello di conversione. Il valore assoluto (Abs) di tale differenza viene confrontato con N soglie (nel caso esemplificativo di figura N=10) fissate secondo una legge esponenziale e sommati, come mostrato in figura, per generare una parola digitale ERR corrispondente a tale differenza. I bit di questa parola digitale ERR vengono quindi pesati con legge esponenziale, come mostrato in figura 12b, per generare un valore digitale DIFF di correzione del conteggio corrente. Tale valore digitale DIFF viene sommato con il segnale digitale di uscita OUT generato al ciclo di clock precedente e memorizzato in un registro accumulatore. All'arrivo di un nuovo fronte attivo di un segnale di clock, tale somma viene caricata nel registro accumulatore stesso e costituisce il valore corrente del segnale digitale di uscita corrispondente al segnale analogico di ingresso.
Nella forma di realizzazione mostrata nelle figure appena descritte, l'aggiornamento del valore digitale di uscita à ̈ effettuato mediante un registro accumulatore e un anello di reazione, ma un risultato analogo può essere ottenuto mediante un contatore in salita-discesa il cui conteggio à ̈ aggiornato in funzione del valore DIFF.
La figura 13 Ã ̈ un diagramma di simulazione del circuito mostrato nelle figure 12a e 12b, che mostra un segnale X(t) ad onda quadra da convertire e corrotto da un rumore, schematizzato come una sinusoide ad alta frequenza, e una replica analogica Y(t) del corrispondente segnale digitale prodotto. I valori esemplificativi mostrati sono tipici dei sistemi PSI5, in cui i livelli alto e basso sono codificati da una corrente a circa 40mA e 10mA.
Le figure 14a e 14b sono grafici del segnale X(t) ad onda quadra da convertire non corrotto da rumore, della replica analogica Y(t) del segnale digitale di uscita generato e un grafico temporale dell'errore E(t) in transitorio. L'anello di conversione qui proposto genera un segnale digitale di uscita affetto da un errore relativamente elevato in corrispondenza delle commutazioni del segnale di ingresso, ma tale errore tende velocemente al valore nullo.
La figura 15 mostra un grafico analogo a quello delle figure 14a e 14b in un caso ancora più critico, in cui l'ampiezza picco-picco del rumore eccede la differenza tra il livello logico basso e il livello logico alto del segnale di ingresso da convertire. Tale caso à ̈ particolarmente critico perché rende impossibile una discriminazione tra i livelli del segnale di ingresso mediante un confronto con una soglia.
Il nuovo anello di conversione analogico-digitale à ̈ quindi in grado di fornire un segnale digitale di uscita corrispondente ad una replica passa-basso del segnale analogico di ingresso, presenta bassi tempi di assestamento in transitorio, nonché un'elevata accuratezza in regime quasi stazionario. Inoltre, a parità di dinamica di ingresso, l'anello di conversione qui proposto può essere implementato su silicio con un'occupazione di area notevolmente minore rispetto a quella degli anelli di conversione noti.
L'anello di conversione analogico-digitale qui proposto può essere convenientemente implementato in interfacce PSI5 di unità di controllo elettroniche per applicazioni automotive e più in generale in qualsiasi canale di comunicazione in cui sono richieste caratteristiche sostanzialmente analoghe a quelle dei sistemi PSI5 o WSS.
Claims (8)
- RIVENDICAZIONI 1. Anello di conversione analogico-digitale adatto a generare un segnale digitale di uscita corrispondente ad una replica filtrata passa-basso di un segnale analogico di ingresso, comprendente: un sommatore analogico configurato per ricevere detto segnale analogico di ingresso e un segnale analogico di retroazione, adatto a generare un segnale analogico di errore corrispondente alla differenza tra il segnale analogico di ingresso e il segnale analogico di retroazione; un convertitore analogico-digitale avente una caratteristica nonlineare di conversione ingresso-uscita definente un passo di quantizzazione tanto maggiore quanto più l'ingresso da convertire si discosta da un valore nullo, configurato per ricevere detto segnale analogico di errore e a generare un corrispondente segnale digitale di errore (ERR); un integratore digitale configurato per ricevere il segnale digitale di errore (ERR), configurato per generare detto segnale digitale di uscita corrispondente all'integrale rispetto al tempo di detto segnale digitale di errore; un convertitore digitale-analogico, configurato per ricevere detto segnale digitale di uscita e generare detto segnale analogico di retroazione come replica analogica del segnale digitale di uscita.
- 2. Anello di conversione secondo la rivendicazione 1, in cui detto convertitore analogico-digitale ha una caratteristica di conversione logaritmica.
- 3. Anello di conversione secondo la rivendicazione 1 o 2, in cui detto integratore digitale à ̈ un contatore in salita e in discesa configurato per ricevere il segnale digitale di errore, adatto a generare valori del segnale digitale di uscita incrementando o decrementando un valore di conteggio a seconda del valore del segnale digitale di errore.
- 4. Anello di conversione secondo la rivendicazione 1 o 2, in cui detto integratore digitale à ̈ composto da: - un sommatore digitale configurato per ricevere il segnale digitale di uscita e il segnale digitale di errore, adatto a generare valori del segnale digitale di uscita ad ogni fronte attivo di un segnale di clock come somma di un valore corrente del segnale digitale di errore e di un valore del segnale digitale di uscita generato al fronte attivo precedente del segnale di clock.
- 5. Anello di conversione secondo una delle rivendicazioni da 1 a 4, in cui detto convertitore analogico-digitale à ̈ direttamente connesso a detto sommatore analogico per ricevere detto segnale analogico di errore.
- 6. Anello di conversione secondo una delle rivendicazioni da 1 a 5, in cui detto convertitore analogico-digitale à ̈ di tipo Flash.
- 7. Interfaccia per sistemi PSI5, comprendente un anello di conversione analogico-digitale secondo una delle rivendicazioni da 1 a 6.
- 8. Interfaccia adatta ad essere accoppiata a sensori WSS, comprendente un anello di conversione analogico-digitale secondo una delle rivendicazioni da 1 a 6.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT001116A ITMI20121116A1 (it) | 2012-06-26 | 2012-06-26 | Anello di conversione analogico-digitale particolarmente per sistemi psi5 e wss |
| US13/926,455 US8872682B2 (en) | 2012-06-26 | 2013-06-25 | Analog-to-digital conversion loop for PS15 and WSS systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT001116A ITMI20121116A1 (it) | 2012-06-26 | 2012-06-26 | Anello di conversione analogico-digitale particolarmente per sistemi psi5 e wss |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ITMI20121116A1 true ITMI20121116A1 (it) | 2013-12-27 |
Family
ID=46727368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT001116A ITMI20121116A1 (it) | 2012-06-26 | 2012-06-26 | Anello di conversione analogico-digitale particolarmente per sistemi psi5 e wss |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8872682B2 (it) |
| IT (1) | ITMI20121116A1 (it) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016201411A1 (de) * | 2016-01-29 | 2017-08-03 | Robert Bosch Gmbh | Verfahren zur Übertragung eines Messwerts eines Sensors, Verfahren zum Empfang des Messwerts, Sensor, Steuergerät |
| DE102016201419A1 (de) * | 2016-01-29 | 2017-08-03 | Robert Bosch Gmbh | Verfahren zur Übertragung eines Messwerts eines Sensors, Verfahren zum Empfang des Messwerts, Sensor, Steuergerät |
| DE102016202531A1 (de) * | 2016-02-18 | 2017-08-24 | Robert Bosch Gmbh | Verfahren zur Übertragung und zum Empfangen eines Messwerts eines Sensors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2101435A (en) * | 1981-07-03 | 1983-01-12 | Dindima Group Pty Ltd | Analogue/digital converter |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6016112A (en) * | 1996-12-23 | 2000-01-18 | National Instruments Corporation | System and method for reducing errors in an analog to digital converter |
| US6100834A (en) * | 1998-05-15 | 2000-08-08 | Pairgain Technologies, Inc. | Recursive multi-bit ADC with predictor |
| US6229469B1 (en) * | 1999-04-13 | 2001-05-08 | Agere Systems Guardian Corp. | Adaptive differential ADC architecture |
| DE19937155A1 (de) * | 1999-08-06 | 2001-03-15 | Bosch Gmbh Robert | System zur Erzeugung eines Signals zur Überlagerung von Informationen |
| US6781533B2 (en) * | 2001-11-15 | 2004-08-24 | Hrl Laboratories, Llc. | Optically sampled delta-sigma modulator |
| US7068193B2 (en) * | 2002-09-26 | 2006-06-27 | Analog Devices, Inc. | Integrated digital calibration circuit and digital to analog converter (DAC) |
| US7176819B1 (en) * | 2005-09-08 | 2007-02-13 | Agilent Technologies, Inc. | Precision low noise-delta-sigma ADC with AC feed forward and merged coarse and fine results |
| JP2009524966A (ja) * | 2006-01-25 | 2009-07-02 | エヌエックスピー ビー ヴィ | Ｒｃ拡散補償用のコンデンサ及び／または抵抗器のディジタル自己較正手段を有する連続時間シグマ−デルタ・アナログ−ディジタル変換器 |
| DE102007042315B3 (de) * | 2007-09-06 | 2009-04-09 | Texas Instruments Deutschland Gmbh | Messkreis mit geschalteten Kondensator zur Messung der Kapazität eines Eingangskondensators |
| DE102007056732B4 (de) * | 2007-11-26 | 2012-10-25 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und Verfahren zur effizienten Analog-zu-Digital-Wandlung |
| US8203471B2 (en) * | 2010-03-04 | 2012-06-19 | Infineon Technologies Ag | System including feedback circuit with digital chopping circuit |
| DE102010029349A1 (de) * | 2010-05-27 | 2011-12-01 | Robert Bosch Gmbh | Steuereinheit zum Austausch von Daten mit einer Peripherieeinheit, Peripherieeinheit, und Verfahren zum Datenaustausch |
-
2012
- 2012-06-26 IT IT001116A patent/ITMI20121116A1/it unknown
-
2013
- 2013-06-25 US US13/926,455 patent/US8872682B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2101435A (en) * | 1981-07-03 | 1983-01-12 | Dindima Group Pty Ltd | Analogue/digital converter |
Non-Patent Citations (1)
| Title |
|---|
| GUILHERME J ET AL: "A true logarithmic analog-to-digital pipeline converter with 1.5 bit/stage and digital correction", ELECTRONICS, CIRCUITS AND SYSTEMS, 2001. ICECS 2001. THE 8TH IEEE INTE RNATIONAL CONFERENCE ON 2-5 SEPTEMBER 2001, PISCATAWAY, NJ, USA,IEEE, PISCATAWAY, NJ, USA, vol. 1, 2 September 2001 (2001-09-02), pages 393 - 396, XP010563017, ISBN: 978-0-7803-7057-9 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US8872682B2 (en) | 2014-10-28 |
| US20130342376A1 (en) | 2013-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101919256B1 (ko) | 전류 측정 동안 참조 전류에 의한 전류 센서들의 캘리브레이션 | |
| EP1894302B1 (en) | Rapid response current measurement system and method | |
| US20190362619A1 (en) | Systems and methods for comparing signal channels having different common mode transient immunity | |
| CN104579347B (zh) | 模数转换器 | |
| US9897635B2 (en) | Sensor circuit | |
| TWI640794B (zh) | 感測器裝置 | |
| US20090160688A1 (en) | AD Converter | |
| EP2752673A1 (en) | Method and device for measuring current | |
| ITMI20121116A1 (it) | Anello di conversione analogico-digitale particolarmente per sistemi psi5 e wss | |
| JP5965290B2 (ja) | アナログ／デジタル変換器及びアナログ／デジタル変換器の自己診断方法 | |
| CN206248100U (zh) | 惠斯通电桥传感*** | |
| US9148169B2 (en) | Multiple bit sigma-delta modulator with a common mode compensated quantizer | |
| CN114465625A (zh) | 宽带宽adc电路 | |
| CN108152558A (zh) | 一种电流采样***和电动汽车 | |
| CN113169746B (zh) | △σ调制器环路内异步sar的亚稳定性补偿 | |
| US10735022B2 (en) | Method for processing a measured-value signal determined in an analog manner, a resolver system for implementing the method and a method for determining an output current of a converter | |
| US8390273B2 (en) | Slew rate compensated wheel speed sensor signal processing method and system | |
| KR20130003545A (ko) | 접힌 기준전압 플래시 아날로그 디지털 변환기 및 그 방법 | |
| US10180444B2 (en) | Slow speed signal detection for ABS sensors with adaptive time watchdog concept for 0Hz capability | |
| US9915684B2 (en) | Signal processing circuit and sensor system | |
| CN113508534A (zh) | A/d转换器、传感器处理电路及传感器*** | |
| JP2007306289A (ja) | 多重通信バスの断線検出装置および断線検出方法 | |
| JP2007506338A (ja) | 電子的センシング回路 | |
| Miyazaki et al. | High-Resolution Auto-Balancing Wheatstone-Bridge with Successive Approximation of $\Delta\Sigma $-Modulated Digitally Controlled Variable Resistor | |
| EP2602192B1 (en) | System and method for landing identification |