JP4615182B2 - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP4615182B2
JP4615182B2 JP2002242289A JP2002242289A JP4615182B2 JP 4615182 B2 JP4615182 B2 JP 4615182B2 JP 2002242289 A JP2002242289 A JP 2002242289A JP 2002242289 A JP2002242289 A JP 2002242289A JP 4615182 B2 JP4615182 B2 JP 4615182B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
polishing
warpage
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002242289A
Other languages
English (en)
Other versions
JP2004087523A (ja
Inventor
正 伝田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2002242289A priority Critical patent/JP4615182B2/ja
Publication of JP2004087523A publication Critical patent/JP2004087523A/ja
Application granted granted Critical
Publication of JP4615182B2 publication Critical patent/JP4615182B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は半導体ウェーハの製造方法、詳しくは半導体ウェーハの反りを抑制した半導体ウェーハの製造方法に関する。
【0002】
【従来の技術】
従来のシリコンウェーハの製造方法の一例を、図4、図5を参照して説明する。
図4のフローシートに示すように、スライス工程(S401)では、CZ法により引き上げられたシリコン単結晶インゴットからシリコンウェーハをスライスする。次の面取り工程(S402)では、このウェーハの外周部を所定形状に面取りする。続く、ラッピング工程(S403)では、上下配置された一対のラップ定盤によりシリコンウェーハの表裏両面をラッピングし、ウェーハ平行度を高める。次のエッチング工程(S404)では、ラップドウェーハを所定のエッチング液に浸漬し、ラップ加工時の歪みなどを除去する。その後、このウェーハ表面を仕上げ研磨(S405)し、最終の仕上げ洗浄(S406)に供される。
【0003】
【発明が解決しようとする課題】
ところで、デバイスプロセス中のプラズマエッチング工程では、シリコンウェーハWの保持に静電チャック板が採用されている。この静電チャック板には、プラズマエッチングに伴うシリコンウェーハWの発熱を低減し、ウェーハの熱ダメージを抑えるため、冷媒流路が内部形成されている。そして、プラズマエッチング時には、この冷媒流路にヘリウムガスを流し、静電チャック板を介してシリコンウェーハWを冷却することになる。
しかしながら、冷媒流路の加工では、静電チャック板の外周縁の近傍まで冷媒流路を形成するのは難しい。
また、静電チャック板は、シリコンウェーハWより小径である。そのため、シリコンウェーハWの外周部を、静電チャック板の外周部に対してできるだけ密着させなければ、ウェーハ外周部のエッチング時の温度の上昇を十分に抑えることができない。すなわち、この問題はシリコンウェーハの反り、特に静電チャック板からはみ出すウェーハ外周部の反りが大きく関与する。
【0004】
そこで、発明者は、鋭意研究の結果、スライスドウェーハの全体の反りを非接触式のウェーハ形状測定器により測定し、次いで、この測定結果に基づき、凸側と判断された面をデバイス形成面としてウェーハ平坦加工すれば、例えば凹側と判断された面をデバイス形成面とした場合に比べて、半導体ウェーハの反り、特にその外周部の反りが抑えられることを知見し、この発明を完成させた。このことは、反りを有するウェーハの場合、通常、図5に示すようにスライスドウェーハの凸面の反り量d1よりも凹面の反り量d2の方が小さくなる現象と、ウェーハの自重で反り量d2が小さくなる現象とを利用したものである。その結果、プラズマエッチング時に、静電チャック板にウェーハ外周部が密着しやすく、ウェーハ外周部の熱ダメージを低減することができる。
【0005】
【発明の目的】
そこで、この発明は、ウェーハ外周部の反りの低減が図れ、しかもウェーハ外周部の平坦度も高めることができる半導体ウェーハの製造方法を提供することを、その目的としている。
また、この発明は、プラズマエッチング時のウェーハ外周部の熱ダメージを低減させることができる半導体ウェーハの製造方法を提供することを、その目的としている。
【0006】
【課題を解決するための手段】
請求項1に記載の発明は、スライスされた半導体ウェーハの全体の反りを、非接触式のウェーハ形状測定器により測定する工程と、この測定結果に基づき、凸側と判断された半導体ウェーハの面をデバイス形成面として半導体ウェーハを平坦加工する工程とを備え、上記半導体ウェーハを平坦加工する工程は、上記半導体ウェーハを上下一対のラップ定盤間に挟んでラップする工程と、このラップの後、この半導体ウェーハをエッチング液に浸漬してエッチングする工程と、このエッチング後、この半導体ウェーハを研磨する工程とを含み、このラップ工程では、上記半導体ウェーハの凸側と判断された面を、下側のラップ定盤に向けてラップし、このエッチング工程では、複数の半導体ウェーハをその凸側と判断された面を同一方向に向けた状態でエッチング液中で動かし、この研磨工程では、上記半導体ウェーハの凸側と判断された面を研磨する半導体ウェーハの製造方法であって、上記研磨工程は、複数の半導体ウェーハを上下一対の研磨定盤間に挟んでその両面を同時に研磨する工程を含み、この両面同時研磨工程では、半導体ウェーハの凸側と判断された面を上側の研磨定盤に向けて研磨する半導体ウェーハの製造方法である。
半導体ウェーハとしては、例えばシリコンウェーハ、ガリウム砒素ウェーハを用いる。
非接触式のウェーハ形状測定器としては、例えば、静電容量を利用した平坦度測定装置を採用する。測定ステージに半導体ウェーハを保持する場合、例えば半導体ウェーハの一部に治具を接触して保持する。
また、ウェーハ外周部の反りの評価には、例えばレーザ反射式形状測定器を採用する。
【0007】
また、半導体ウェーハを平坦加工する工程としては、半導体ウェーハを上下一対のラップ定盤間に挟んでラップする工程を含み、このラップ工程では、上記半導体ウェーハの凸側と判断された面を、下側のラップ定盤に向けてラップすることも考えられる。
【0008】
さらに、半導体ウェーハを平坦加工する工程としては、半導体ウェーハをエッチング液に浸漬してエッチングする工程を含み、このエッチング工程では、複数の半導体ウェーハをその凸側と判断された面を同一方向に向けた状態でエッチング液中で動かすことも考えられる。
複数の半導体ウェーハをエッチング液中に並べて収容し、中心軸回りに回転させる際、凸側面を例えば一方向に向けて揃える。エッチング液は混酸、アルカリなどを使用する。
【0010】
半導体ウェーハを平坦加工する工程としては、半導体ウェーハを研磨する工程を含み、この研磨工程では、半導体ウェーハの凸側と判断された面を研磨する。
例えば研磨装置の研磨ヘッドに半導体ウェーハを装着し、研磨布上に遊離砥粒を含む研磨剤(スラリー)を供給しながら、ウェーハ表面を研磨定盤上に展張された研磨布に押し付けて研磨する。研磨装置は、枚葉式でも、複数枚のウェーハを同時に研磨するバッチ式でもよい。
【0011】
半導体ウェーハを平坦加工する工程としては、複数の半導体ウェーハを上下一対の研磨定盤間に挟んでその両面を同時に研磨する工程を含み、この両面同時研磨工程では、半導体ウェーハの凸側と判断された面を上側の研磨定盤に向けて研磨することが考えられる。
一般的な両面研磨装置では、デバイス形成面を上向きに配置して半導体ウェーハが研磨される。よって、凸側の面を上向きに配置して研磨する。なお、スラリーは上方から供給される。
【0012】
【作用】
この発明によれば、スライスドウェーハの全体の反りを、非接触式のウェーハ形状測定器により測定し、その測定結果に基づき、凸側と判断された面を半導体ウェーハのデバイス形成面とする。それから、このデバイス形成面に対して所定の平坦加工を施し、例えばこれを鏡面に仕上げる。
これにより、ウェーハ加工時におけるウェーハ外周部の反りが抑えられる。その結果、例えばスライスドウェーハの凹側の面をデバイス形成面とした場合に比べて、作製された半導体ウェーハの外周部の反りを低減することができる。しかもこのウェーハ外周部の平坦度も高めることができる。
【0013】
デバイス形成面(凸面)をプラズマエッチングするにあたって、半導体ウェーハを小径な静電チャック板に吸着する。その際、ウェーハ外周部の裏面の反り量が小さいので、ウェーハ外周部が静電チャック板の外周部に密着されやすい。これにより、静電チャック板に内設された冷却手段を利用し、プラズマエッチング時に発生した熱によるウェーハ外周部の温度上昇を抑えることができる。その結果、ウェーハ外周部の熱ダメージを低減することができる。
【0014】
【発明の実施の形態】
以下、この発明の実施例に係る半導体ウェーハの製造方法を説明する。
図1は、この発明の一実施例に係る半導体ウェーハの製造方法を示すフローシートである。図2は、この発明の一実施例に係る半導体ウェーハの製造方法に用いられる非接触式のウェーハ形状測定器の要部拡大図である。図3(a)は、凹面をデバイス形成面として半導体ウェーハをプラズマエッチング装置の静電チャック板に保持した状態を示す要部拡大断面図である。図3(b)は、凸面をデバイス形成面として半導体ウェーハをプラズマエッチング装置の静電チャック板に保持した状態を示す要部拡大断面図である。
【0015】
図1に示すように、この一実施例にあっては、スライス、反り測定、面取り、ラップ、エッチング、研磨、ウェーハ外周部の反り評価、洗浄の各工程を経て、表面が鏡面仕上げされたシリコンウェーハWが作製される。
以下、各工程を詳細に説明する。
CZ法により引き上げられたシリコンインゴットは、スライス工程(S101)で、厚さ860μm前後の8インチウェーハにスライスされる。
【0016】
得られたスライスドウェーハは、続く反りの測定工程(S102)で、ウェーハの全体の反りが測定される。ここでは、図2に示すような静電容量式の非接触型ウェーハ形状測定器20が採用されている。
このウェーハ形状測定器20によるウェーハ反りの測定にあっては、まず対向配置された1対の静電容量センサ21,21の間にスライスドウェーハWを配置し、その後、これらの静電容量センサ21,21をウェーハ表面に沿って、同じ方向および同じ速度でスキャンニングする。このスキャンニング中、それぞれの静電容量センサ21,21からウェーハ表面またはウェーハ裏面までの距離を測定し、その測定結果に基づき、スライスドウェーハWの全体の反りを求める。また、測定と同時にウェーハの厚さも測定される。この反りデータに基づき、スライスドウェーハWの凸面を判定する。以降は、この凸面をウェーハ表面(デバイス形成面)として、各種のウェーハ加工を施すものとする。
【0017】
反り測定後のスライスドウェーハWは、次の面取り工程(S103)で、面取り砥石により面取りされる。面取り砥石には、#600のメタルボンド円柱砥石が採用される。これにより、シリコンウェーハWは、その外周部がMOS型などの所定の丸みを帯びた形状に加工される。
次に、ラッピング加工(S104)が施される。ここでは、シリコンウェーハWを互いに平行なラップ定盤間に配置し、そこにアルミナ砥粒と分散剤と水の混合物であるラップ液を流し込む。それから、加圧下で回転・摺り合わせることで、ウェーハの表裏両面を機械的にラップする。ラップ量は、ウェーハの表裏両面を合わせて、40〜100μm程度である。
次いで、ラップドウェーハWをエッチングする(S105)。例えば、酸を用いる場合、フッ酸と硝酸とを混合した混酸液(常温〜50℃)中に、シリコンウェーハWを所定時間だけ浸漬する。このエッチング後、シリコンウェーハWの外周部をPCR加工してもよい。この加工時には、周知のPCR加工装置が用いられる。例えば、円筒形状のウレタンバフをモータで回転させる装置などである。
【0018】
次に、片面研磨または両面研磨を行う(S106)。
具体的には、片面研磨の場合、対向配置された研磨ヘッドと下定盤とを有し、下定盤の上面だけに研磨布が展張された研磨装置を利用して、シリコンウェーハの表面を研磨する。すなわち、キャリアプレートに表面を下向きにしてシリコンウェーハを固定し、遊離砥粒を含むスラリーを供給しながら、仕上げ用の基布の上にウレタン樹脂を発泡させたスェードタイプの研磨布により、ウェーハ表面を鏡面研磨する。研磨量は2〜30μm程度である。
続いて、ウェーハ外周部の反り量を測定する(S107)。ここでは、レーザ反射式形状測定器が用いられる。すなわち、シリコンウェーハWの外周部に表裏両面側からそれぞれレーザ光を照射し、その反射光をそれぞれ受光することで測定を行う。
次に、シリコンウェーハを仕上げ洗浄する(S108)。この洗浄は、SC−1とSC−2の2種類の洗浄液をベースとしたRCA洗浄である。
【0019】
このように、あらかじめ測定されたスライスドウェーハWの反りデータに基づき、凸面をウェーハ表面(デバイス形成面)としてシリコンウェーハWを平坦加工するので、ウェーハ加工時におけるウェーハ外周部の反りが抑えられる。その結果、例えばスライスドウェーハWの凹側の面をデバイス形成面とした場合に比べて、作製されたシリコンウェーハWの外周部の裏面の反り量を低減することができる。しかも、このウェーハ外周部の平坦度も高めることができる。
このことで、図3に示すように、デバイスプロセスのプラズマエッチング時において、ウェーハの凸面を吸着した場合(図3(a))よりも、凹面を吸着した場合(図3(b))の方が、ウェーハ外周部の裏面と静電チャック板11の外周縁との間に隙間aが現出されにくい。これにより、ウェーハ外周部の静電チャック板11に対する密着性が高まり、静電チャック板11に設けられた冷媒流路11aと流通するヘリウムガスの冷却作用によって、プラズマエッチング時のウェーハ外周部の温度上昇が良好に抑えられる。その結果、プラズマエッチング時のウェーハ外周部の熱ダメージを低減させることができる。
【0020】
ここで、実際に、反りを有するスライスドウェーハの凸側の面をデバイス形成面とし、一実施例の製法で得られたシリコンウェーハについて、そのウェーハ外周部の裏面の反り量と、ウェーハ外周部の平坦度とを測定した結果を報告する。
反り量の測定には土井精密ラップ社製の「wafer com」を用いた。また、平坦度の測定は、日本ADE社製の「ADEウルトラゲージ9700E+」による。
測定の結果、反り測定時に凹側と判断された面をデバイス形成面とした場合は、仕上げ研磨後のウェーハ外周部の裏面の反り量は1.1μm、平坦度はSBIRで0.20μmであった。これに対して、この発明である反りの測定時に凸側と判断された面をデバイス形成面とした場合には、ウェーハ外周部の裏面の反り量は0.4μm、平坦度はSBIRで0.19μmと、良好な結果が得られた。
【0021】
【発明の効果】
この発明によれば、スライスドウェーハの全体の反りを非接触式のウェーハ形状測定器により測定し、この測定結果に基づき、凸側と判断された面をデバイス形成面として平坦加工する。これにより、加工時のウェーハ外周部の裏面の反り量の低減が図れ、しかもウェーハ外周部の平坦度も高めることができる。
デバイス形成面をプラズマエッチングするにあたって、半導体ウェーハを小径な静電チャック板に吸着する。その際、ウェーハ外周部の裏面の反り量が小さいので、ウェーハ外周部が静電チャック板の外周部に密着されやすい。これにより、静電チャック板に内設された冷却手段を利用し、プラズマエッチング時に発生した熱によるウェーハ外周部の温度上昇を抑えることができる。その結果、ウェーハ外周部の熱ダメージを低減することができる。
【図面の簡単な説明】
【図1】 この発明の一実施例に係る半導体ウェーハの製造方法を示すフローシートである。
【図2】 この発明の一実施例に係る半導体ウェーハの製造方法に用いられる非接触式のウェーハ形状測定器の要部拡大図である。
【図3】 (a)は、凹面をデバイス形成面として半導体ウェーハをプラズマエッチング装置の静電チャック板に保持した状態を示す要部拡大断面図である。
(b)は、凸面をデバイス形成面として半導体ウェーハをプラズマエッチング装置の静電チャック板に保持した状態を示す要部拡大断面図である。
【図4】 従来手段に係る半導体ウェーハの製造方法を示すフローシートである。
【図5】 反りを有する半導体ウェーハの外周部の拡大断面図である。
【符号の説明】
20 ウェーハ形状測定器、
W シリコンウェーハ(半導体ウェーハ)。

Claims (1)

  1. スライスされた半導体ウェーハの全体の反りを、非接触式のウェーハ形状測定器により測定する工程と、
    この測定結果に基づき、凸側と判断された半導体ウェーハの面をデバイス形成面として半導体ウェーハを平坦加工する工程とを備え、
    上記半導体ウェーハを平坦加工する工程は、上記半導体ウェーハを上下一対のラップ定盤間に挟んでラップする工程と、このラップの後、この半導体ウェーハをエッチング液に浸漬してエッチングする工程と、このエッチング後、この半導体ウェーハを研磨する工程とを含み、
    このラップ工程では、上記半導体ウェーハの凸側と判断された面を、下側のラップ定盤に向けてラップし、
    このエッチング工程では、複数の半導体ウェーハをその凸側と判断された面を同一方向に向けた状態でエッチング液中で動かし、
    この研磨工程では、上記半導体ウェーハの凸側と判断された面を研磨する半導体ウェーハの製造方法であって、
    上記研磨工程は、複数の半導体ウェーハを上下一対の研磨定盤間に挟んでその両面を同時に研磨する工程を含み、この両面同時研磨工程では、半導体ウェーハの凸側と判断された面を上側の研磨定盤に向けて研磨する半導体ウェーハの製造方法
JP2002242289A 2002-08-22 2002-08-22 半導体ウェーハの製造方法 Expired - Lifetime JP4615182B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002242289A JP4615182B2 (ja) 2002-08-22 2002-08-22 半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002242289A JP4615182B2 (ja) 2002-08-22 2002-08-22 半導体ウェーハの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008278799A Division JP2009033204A (ja) 2008-10-29 2008-10-29 半導体ウェーハのプラズマエッチング方法

Publications (2)

Publication Number Publication Date
JP2004087523A JP2004087523A (ja) 2004-03-18
JP4615182B2 true JP4615182B2 (ja) 2011-01-19

Family

ID=32051416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002242289A Expired - Lifetime JP4615182B2 (ja) 2002-08-22 2002-08-22 半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP4615182B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4992266B2 (ja) * 2006-03-28 2012-08-08 富士通セミコンダクター株式会社 半導体装置の製造方法
US8225683B2 (en) * 2007-09-28 2012-07-24 Lam Research Corporation Wafer bow metrology arrangements and methods thereof
JP5589398B2 (ja) * 2010-01-20 2014-09-17 豊田合成株式会社 半導体ウェーハの製造方法
JP6164822B2 (ja) * 2012-11-15 2017-07-19 株式会社ディスコ ウェーハ貼着方法

Also Published As

Publication number Publication date
JP2004087523A (ja) 2004-03-18

Similar Documents

Publication Publication Date Title
JP2839801B2 (ja) ウェーハの製造方法
TWI390616B (zh) Semiconductor wafer manufacturing method
JP4192482B2 (ja) シリコンウェーハの製造方法
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
KR102117362B1 (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
JP3828176B2 (ja) 半導体ウェハの製造方法
JP4615182B2 (ja) 半導体ウェーハの製造方法
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP2892215B2 (ja) ウェーハ研磨方法
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP2002329690A (ja) 半導体ウェーハの製造方法
JP3916212B2 (ja) 半導体ウエーハの製造方法
JP2009033204A (ja) 半導体ウェーハのプラズマエッチング方法
JP2002176013A (ja) 半導体基板の平坦化方法
JP2010040549A (ja) 半導体ウェーハ及びその製造方法
JP4681970B2 (ja) 研磨パッドおよび研磨機
JP4110801B2 (ja) 半導体ウェーハの研磨方法
JP2002025950A (ja) 半導体ウェーハの製造方法
JP2004087522A (ja) 半導体ウェーハの製造方法
JP2002299290A (ja) 半導体ウェーハの製造方法
JP2004319717A (ja) 半導体ウェーハの製造方法
JP2010010358A (ja) 半導体ウェーハの製造方法
JP3584824B2 (ja) 高平坦度半導体ウェーハおよびその製造方法
JP2009298680A (ja) 半導体ウェーハ
JP2005123483A (ja) 半導体ウェーハのプラズマエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081215

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101020

R150 Certificate of patent or registration of utility model

Ref document number: 4615182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term