CN108306642B - 低功率紧凑型电压感测电路 - Google Patents

低功率紧凑型电压感测电路 Download PDF

Info

Publication number
CN108306642B
CN108306642B CN201710696956.3A CN201710696956A CN108306642B CN 108306642 B CN108306642 B CN 108306642B CN 201710696956 A CN201710696956 A CN 201710696956A CN 108306642 B CN108306642 B CN 108306642B
Authority
CN
China
Prior art keywords
differential pair
current
voltage
comparator
tracking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710696956.3A
Other languages
English (en)
Other versions
CN108306642A (zh
Inventor
沙璆
A·麦琳因
施琦锋
彭明生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dialog Semiconductor Inc
Original Assignee
Dialog Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dialog Semiconductor Inc filed Critical Dialog Semiconductor Inc
Publication of CN108306642A publication Critical patent/CN108306642A/zh
Application granted granted Critical
Publication of CN108306642B publication Critical patent/CN108306642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/257—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with comparison of different reference values with the value of voltage or current, e.g. using step-by-step method
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Power Engineering (AREA)

Abstract

一种用于开关电源转换器的电压感测电路，其包括具有比较器输入级的比较器，所述比较器输入级处理来自主数模转换器的电压和来自跟踪数模转换器的电流。

Description

低功率紧凑型电压感测电路
技术领域
本发明一般涉及电压感测电路，尤其涉及一种用于开关电源转换器的低功率紧凑型电压感测电路。
背景技术
开关电源转换器包括用来控制电源开关的循环以调节向负荷输送功率的控制器。在恒定电压控制的操作模式期间，控制器响应于来自发送给负载的输出电压的反馈信号，控制电源开关循环操作。控制器内部的控制回路可以是模拟控制回路也可以是数字控制回路。在数字控制回路中，反馈信号由包含比较器的电压感测电路进行处理，该比较器响应于反馈信号是大于还是小于由数模转换器(DAC)所产生的参考电压信号，来驱动二进制的输出信号。由于反馈信号和参考信号在每个开关周期进行比较，因此，高精确的和高速的电压感测需要快速的比较器以及高分辨率的数模转换器。
图1示出了电压感测电路100的示例。为了产生参考信号，主数模转换器(诸如9位数模转换器110)将主数模转换器输入信号(D<8:0>)转换为主模拟输出信号。为了增加数模转换器分辨率，跟踪数模转换器(诸如5位数模转换器115)产生跟踪模拟输出信号，该信号与主模拟信号一起添加在加法器120中，以形成由比较器105在其正输入端接收的模拟参考信号。比较器105还在其负输入端接收电压反馈信号Vsense。因此，只要模拟参考信号大于电压反馈信号，比较器输出信号(comp_out)就会是二进制高信号，而只要电压反馈信号大于模拟参考信号，比较器输出信号(comp_out)就会是二进制零信号。
通常，采用高增益、高带宽的运算放大器(op-amp)来构成加法器120，这需要相当大的占模片区(die area)且会消耗大量电流。因此，在所属技术领域，需要改进的电压感测电路，该电路具有改善的密度和降低的功率消耗。
发明内容
为了解决所属技术领域对增加的密度和降低的功率消耗的需求，提供了一种电压感测电路，在该电路中，比较器还适用于添加来自主数模转换器和跟踪数模转换器的模拟输出信号。最终的电压感测电路是非常有利的，因为在比较器进行比较前，不再需要传统的用于添加数模转换器输出信号的高增益和高带宽运算放大器，这样，为最终的电压感测电路极大地增加了密度并降低了功率消耗。
通过研究如下详细描述，可以更好地理解这些和附加有利特征。
附图说明
图1为传统电压感测电路的电路图。
图2为根据本发明实施方式的电压感测电路的电路图，其中，电容器输入级包括差分对PMOS晶体管。
图3为根据本发明实施方式的电压感测电路的电路图，其中，电容器输入级包括差分对NMOS晶体管。
图4是根据本发明实施方式的电压感测电路的运行方法的流程图。
通过参照如下详细描述，可以更好地理解本发明实施方式及其优点。应该理解的是，相同的附图标记用来表示一个或多个附图中所示的相同部件。
具体实施方式
为了消除对于在电压感测电路中添加数模转换器输出信号的单独的运算放大器的需要，提供了一种比较器，该比较器包括包含差分对晶体管的比较器输入级。差分对晶体管的第一个的源极通过第一电阻耦合到电流源。类似地，所述差分对晶体管的第二个的源极通过第二电阻耦合到电流源，其中第一电阻和第二电阻是匹配的。
主数模转换器、跟踪电流数模转换器(iDAC)、以及反馈电压信号驱动比较器的输入级。跟踪电流数模转换器(iDAC)响应于跟踪电流数模转换器(iDAC)的跟踪输入字的模拟转换来产生模拟跟踪电流(Iidac)。根据跟踪输入字的符号(sign)，跟踪电流数模转换器(iDAC)要么从第一差分对晶体管的源极获得模拟跟踪电流Iidac，要么从第二差分对晶体管的源极获得模拟跟踪电流Iidac。电流源产生电流源电流，在由跟踪输入字符号所选择的差分对晶体管的源极处，从电流源电流中减去模拟跟踪电流Iidac。主数模转换器响应于主数模转换器输入字的模拟转换来产生主数模转换器模拟输出电压。电流源电流的剩余部分则根据主数模转换器模拟输出电压信号和电压反馈信号之间的差被控制在差分对晶体管之间。
图2示出了电压感测电路200的示例。9位的主数模转换器110的作用是将主数模转换器输入字D<8:0>转换为主数模转换器模拟输出电压(ip)。应该了解的是，本发明所公开的数模转换器的数字宽度仅仅是示例性的，该宽度可以在替代实施方式中很容易地被修改。5位的电流跟踪数模转换器(iDAC)215接收5位的跟踪字Di<4:0>。5位跟踪字Di<4:0>中的其中一位的作用是用作符号位，用来控制双掷开关S1。例如，如果位Di<4>是二进制位，开关S1选择其上掷。反之，如果位Di<4>为逻辑零，开关S1选择其下掷。Di<3:0>中的剩余位控制耦合在开关S1和接地之间的电流源120，以产生模拟电流Iidac。
在比较器205内部，在比较器输入级201内的第一PMOS差分对晶体管M1的栅极处，接收主数模转换器模拟输出ip。反馈电压Vsense驱动第二PMOS差分对晶体管M2的栅极。晶体管M1的漏极通过电流源Is3来偏置，该电流源Is3耦合在接地和晶体管M1的漏极之间。类似地，晶体管M2的漏极通过电流源Is4来偏置，电流源Is4耦合在接地和晶体管M2的漏极之间。差分对晶体管M1和M2的漏极构成比较器输入级201的一对输出节点。
差分对晶体管M1的源极通过电阻R1耦合到电流源Is2，电流源Is2由向电源电压VDD供电的电源节点来供电。类似地，差分对晶体管M2的源极通过电阻R2耦合到电流源Is2。开关S1的上掷耦合到差分对晶体管M1的源极。于是，当位iD<4>为二进制位时(表示5位的跟踪字iD<4:0>带有正符号)，电流Iidac从差分对晶体管M1的源极处获得。类似地，当位iD<4>为二进制零(表示5位跟踪字iD<4:0>带有负符号)，电流Iidac从差分对晶体管M2的源极处获得。如果位iD<4>为二进制零时，流过电阻R1(其与电阻R2相匹配，就像差分对晶体管M1与差分对晶体管M2相匹配一样)的电流I1等于流过差分对晶体管M1的电流I1'。类似地，如果位iD<4>为二进制位，则流过电阻R2的电流I2等于流过差分对晶体管M2的电流I2'。
应该注意的是，如果撤掉iDAC 215，而且模拟电压ip是因为增加了在主数模转换器输入字和跟踪iDAC输入字的模拟转换后形成的模拟电压而产生的，比较器输入级205则是一种传统的比较器输入级。由于缺少跟踪iDAC，电流I1等于I1'。同样，电流I2等于I2'。在这种传统的比较器输入级中，电压ip和in之间的差可表示为：
ip–in＝VGS1'–VGS2'–(I1'–I2')*R 方程(1)
式中，R是R1(其等于R2)的电阻值，VGS1'和VGS2'是分别用于传统输入比较器的差分对晶体管M1和M2的栅极-源极电压。再参照比较器输入级201，电流I1可表示为：
I1＝I1'+Iidac*Di<4> 方程(2)
类似地，I2可表示为：
I2＝I2'+Iidac*补码(Di<4>) 方程(3)
方程(2)和(3)之间的差为：
I1–I2＝I1'–I2'+符号*Iidac 方程(4)
式中，如果Di<4>＝1，符号＝1，且如果Di<4>为零时，符号＝-1。从比较器输入级201中，可以看出：
ip–in＝VGS1–VGS2–((I1–I2)*R) 方程(5)
式中，VGS1和VGS2分别是差分对晶体管M1和M2的栅极-源极电压。由于晶体管M1和M2为相同器件，为此，其跨导可用gm表示,上面的方程则可以是：
ip–in＝((VGS1'-VGS2')–符号*Iidac/gm)-((I1'-I2'+符号*Iidac)*R) 方程(6)
方程(6)可以重新排布如下：
(ip+符号*Iidac(1/gm+R))-in＝VGS1-VGS2-(I1-I2)*R 方程(7)
应该注意的是，方程(7)的右边与方程(1)的右边所示的传统输入比较器的响应相同。因此，方程(7)的左边所示为添加了Ip和与Iidac成比例的因数。这是非常有利的，因为比较器输入级201关于驱动差分对晶体管M1和M2漏极的响应与传统比较器输入级中在同一晶体管的漏极处的响应相同。然而，这一添加在输入比较器级201中实现，不需要另一个运算放大器来添加主数模转换器和跟踪数模转换器模拟输出信号。所属领域的一般技术人员都会清楚，电流源Is2、Is3、和Is4的值的选择使比较器输入级201的运行速度最大化。
比较器205的其它部分可以是常规的。对此，比较器通常包括比较器输入级、增益级、以及输出级。在比较器205内，有源折叠共源共栅负载225和第二增益级230形成增益级240。输出级235可以包括一系列反相器来缓冲比较器输出信号。
图3示出了另一种电压感测电路300。比较器305包括折叠共源共栅负载225、第二增益级230、以及输出级235，如上面关于电压感测电路200所述。但是，比较器输入级201由NMOS差分对比较器输入级301取代，NMOS差分对比较器输入级301包括NMOS差分对晶体管M1和NMOS差分对晶体管M2。晶体管M2的栅极由反馈电压Vsense驱动，而M1的栅极则由主数模转换器110的模拟输出驱动。跟踪电流数模转换器(iDAC)310包括电流源，该电流源响应Di<3:0>，从而驱动跟踪电流进入由双掷开关S2所选择的晶体管M1和M2的源极中的一个。正如上面结合开关S1所述，输入位Di<4>的二进制值控制选择哪个掷(进而，晶体管M1和M2的哪个源极接收电流Iidac)。晶体管M1和M2的源极通过匹配的电阻R1和R2分别耦合到电流源Is2。电流源Is2将其电流引入接地。晶体管M1和M2的漏极通过电流源Is3和Is4分别耦合到电源节点。因此，比较器输入级301是比较器输入级201的NMOS型补替。
下面参照图4的流程图讨论电压感测电路的操作方法。该方法包括将主输入字数模转换为主电压的动作400。主数模转换器110的转换就是该动作400的示例。此外，该方法包括将跟踪输入字数模转换为跟踪电流的动作405。iDAC 215或310中的转换是动作405的示例。该方法还包括使用主电压在比较器输入级驱动第一差分对晶体管的栅极的动作410。在比较器输入级201处驱动PMOS差分对晶体管M1或在比较器输入级301处驱动NMOS模拟电压是动作410的示例。此外，该方法包括使用来自开关电源转换器的负载的反馈电压驱动比较器输入级的第二差分对晶体管的栅极的动作415。使用比较器输入级201处的电压Vsense或使用比较器输入级301处其NMOS模拟电压来驱动PMOS差分对晶体管M2的栅极是动作415的示例。此外，该方法包括动作420，即基于跟踪输入字的符号，向第一差分对晶体管或第二差分对晶体管的源极加载跟踪电流。通过双掷开关S1或S2选择Iidac电流加载的源极是动作420的示例。最后，该方法包括动作425，即通过比较器增益级和比较器输出级耦合第一差分对晶体管的漏极和第二差分对晶体管的漏极从而产生比较器输出信号。通过比较器增益级240和输出级235进行放大是动作425的示例。
正如所属领域技术人员现在已经清楚并根据该申请的具体情况，可对本发明装置的材料、设备、配置和使用方法进行多种修改、替换和变型，而不脱离本发明的范围。为此，本发明的范围不应限于此处所述和所示的具体实施方式，因为这些实施方式仅仅是通过本发明的一些例子给出，而应与所附权利要求及其功能上的等同形式完全一致。

Claims (17)

1.一种用于开关电源转换器的电压感测电路，该电压感测电路包括：
配置成将主输入字转换为输出电压的主数模转换器(DAC)；
配置成将跟踪输入字转换为跟踪电流的电流DAC；
包括差分对晶体管的比较器输入级，其中，用于所述开关电源转换器的反馈电压驱动差分对中第一差分对晶体管的栅极，而输出电压驱动差分对中第二差分对晶体管的栅极，其中，电流DAC包括具有第一掷和第二掷的双掷开关，所述第一掷耦合到所述第一差分对晶体管的源极，所述第二掷耦合到所述第二差分对晶体管的源极；
比较器增益级，所述比较器增益级耦合到所述第一差分对晶体管的漏极和所述第二差分对晶体管的漏极；以及
比较器输出级，所述比较器输出级配置成接收来自比较器增益级的输出信号并提供比较器输出信号，该比较器输出信号表示所述输出电压和与跟踪电流成比例的跟踪电压的总和与用于所述开关电源转换器的所述反馈电压之间的二进制比较。
2.根据权利要求1所述的电压感测电路，其中，所述第一差分对晶体管是PMOS第一差分对晶体管，并且所述第二差分对晶体管是PMOS第二差分对晶体管。
3.根据权利要求2所述的电压感测电路，进一步包括第一电流源，所述第一电流源配置成驱动电流通过第一电阻进入所述PMOS第一差分对晶体管的所述源极，以及驱动电流通过与所述第一电阻相匹配的第二电阻进入所述PMOS第二差分晶体管的所述源极。
4.根据权利要求1所述的电压感测电路，其中，所述双掷开关配置成由所述跟踪输入字的关于所述第一掷或所述第二掷的选择的符号来控制。
5.根据权利要求1所述的电压感测电路，其中，所述比较器增益级包括折叠的共源共栅负载。
6.根据权利要求1所述的电压感测电路，其中，所述比较器输出级包括一系列反相器。
7.根据权利要求1所述的电压感测电路，其中，所述第一差分对晶体管是NMOS第一差分对晶体管，以及所述第二差分对晶体管是NMOS第二差分对晶体管。
8.根据权利要求7所述的电压感测电路，进一步包括第一电流源，所述第一电流源配置成通过第一电阻从所述NMOS第一差分对晶体管的所述源极获得电流和通过与所述第一电阻相匹配的第二电阻从所述NMOS第二差分晶体管的所述源极获得电流。
9.根据权利要求8所述的电压感测电路，进一步包括第二电流源，所述第二电流源耦合在所述NMOS第一差分对晶体管的所述漏极和电源节点之间。
10.根据权利要求9所述的电压感测电路，进一步包括第三电流源，所述第三电流源耦合在所述电源节点和所述NMOS第二差分对晶体管的所述漏极之间。
11.一种在开关电源转换器中进行电压感测的方法，所述方法包括：
将主输入字数模转换为主电压；
将跟踪输入字数模转换为跟踪电流；
使用所述主电压在比较器输入级内驱动第一差分对晶体管的栅极；
使用来自所述开关电源转换器的负载的反馈电压在比较器输入级内驱动第二差分对晶体管的栅极；
基于所述跟踪输入字的符号，向所述第一差分对晶体管的源极或所述第二差分对晶体管的源极加载所述跟踪电流；
通过比较器增益级耦合所述第一差分对晶体管的漏极和所述第二差分对晶体管的漏极，并且由比较器输出级接收来自比较器增益级的输出信号，从而产生比较器输出信号。
12.根据权利要求11所述的方法，进一步包括采用来自第一电流源的电流来偏置所述第一差分对晶体管的漏极。
13.根据权利要求12所述的方法，进一步包括采用来自第二电流源的电流来偏置所述第二差分对晶体管的漏极。
14.根据权利要求13所述的方法，进一步包括响应于所述主电压和所述反馈电压之间的差，将来自第三电流源的电流控制为流动通过所述第一差分对晶体管或所述第二差分对晶体管。
15.根据权利要求11所述的方法，其中，所述比较器输出信号响应于所述主电压和跟踪电压的总和与所述反馈电压之间的二进制比较，所述跟踪电压与所述跟踪电流成比例。
16.根据权利要求11所述的方法，其中，所述主输入字的宽度大于所述跟踪输入字的宽度。
17.根据权利要求16所述的方法，其中，所述主输入字为至少9位的宽度，以及其中，所述跟踪输入字为至少5位的宽度。
CN201710696956.3A 2017-01-13 2017-08-15 低功率紧凑型电压感测电路 Active CN108306642B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/406,651 2017-01-13
US15/406,651 US10281505B2 (en) 2017-01-13 2017-01-13 Low-power and compact voltage sensing circuit

Publications (2)

Publication Number Publication Date
CN108306642A CN108306642A (zh) 2018-07-20
CN108306642B true CN108306642B (zh) 2020-04-07

Family

ID=62840699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710696956.3A Active CN108306642B (zh) 2017-01-13 2017-08-15 低功率紧凑型电压感测电路

Country Status (2)

Country Link
US (1) US10281505B2 (zh)
CN (1) CN108306642B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2490336B1 (en) * 2011-02-21 2013-11-06 Dialog Semiconductor GmbH Tracking analog-to-digital converter (ADC) with a self-controlled variable clock
WO2014133767A1 (en) * 2013-02-27 2014-09-04 Qualcomm Incorporated Calibration systems and methods for digital-to-analog converter
CN105139803A (zh) * 2015-09-10 2015-12-09 中国科学院上海高等研究院 Amoled列驱动电路及其驱动方法
CN204906336U (zh) * 2015-08-18 2015-12-23 珠海市一微半导体有限公司 片上精准振荡器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694524A (en) * 1994-02-15 1997-12-02 R. R. Donnelley & Sons Company System and method for identifying conditions leading to a particular result in a multi-variant system
US6507832B1 (en) * 1994-02-15 2003-01-14 R.R. Donnelley & Sons Company Using ink temperature gain to identify causes of web breaks in a printing system
US20100282276A1 (en) * 2009-04-13 2010-11-11 Miasole Removing defects from photovoltaic cell metallic substrates with fixed-abrasive filament roller brushes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2490336B1 (en) * 2011-02-21 2013-11-06 Dialog Semiconductor GmbH Tracking analog-to-digital converter (ADC) with a self-controlled variable clock
WO2014133767A1 (en) * 2013-02-27 2014-09-04 Qualcomm Incorporated Calibration systems and methods for digital-to-analog converter
CN204906336U (zh) * 2015-08-18 2015-12-23 珠海市一微半导体有限公司 片上精准振荡器
CN105139803A (zh) * 2015-09-10 2015-12-09 中国科学院上海高等研究院 Amoled列驱动电路及其驱动方法

Also Published As

Publication number Publication date
US10281505B2 (en) 2019-05-07
US20180203047A1 (en) 2018-07-19
CN108306642A (zh) 2018-07-20

Similar Documents

Publication Publication Date Title
JP4921106B2 (ja) バッファ回路
US9209822B2 (en) A/D converter and semiconductor integrated circuit
JP2007174029A (ja) 利得可変回路及びそれを用いた自動利得制御増幅器
KR100312941B1 (ko) 전류비교기
JP2011142402A (ja) 出力回路
JP2004248014A (ja) 電流源および増幅器
JP2007067656A (ja) 演算増幅器
US7187236B2 (en) Rail-to-rail differential input amplification stage with main and surrogate differential pairs
JP2007129512A (ja) パワーアンプおよびそのアイドリング電流設定回路
JPWO2018055666A1 (ja) インターフェース回路
US9369098B2 (en) Inverting amplifier
US9899965B2 (en) Differential amplifiers with improved slew performance
KR101070118B1 (ko) 응답속도를 개선한 아날로그 회로
CN108306642B (zh) 低功率紧凑型电压感测电路
US10554218B1 (en) Sigma-delta modulator
JP6949463B2 (ja) シングル差動変換回路
JP2019220759A (ja) コンパレータ及び発振回路
JP4658868B2 (ja) 増幅回路
JP2012114610A (ja) 電子回路
KR101939147B1 (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
US7321245B2 (en) Pipelined AD converter capable of switching current driving capabilities
JP2006157262A (ja) Ａｂ級ｃｍｏｓ出力回路
JP4569286B2 (ja) バイアス発生回路及び同回路を有するカスコード型差動増幅器及び同差動増幅器を備えたアナログ／ディジタル変換器
JPWO2003028210A1 (ja) 低消費電力の可変利得増幅器
JP7025498B2 (ja) メモリ制御装置及びメモリ制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant