JP2002373950A - 気密封止ｉｃパッケージの製造方法 - Google Patents
気密封止ｉｃパッケージの製造方法Info
- Publication number
- JP2002373950A JP2002373950A JP2001182444A JP2001182444A JP2002373950A JP 2002373950 A JP2002373950 A JP 2002373950A JP 2001182444 A JP2001182444 A JP 2001182444A JP 2001182444 A JP2001182444 A JP 2001182444A JP 2002373950 A JP2002373950 A JP 2002373950A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- substrate
- package
- chip
- photosensitive substance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 気密封止ＩＣパッケージの生産性を上げ製造
費用を低減する製造方法を提供する。 【解決手段】 外部電極と内部電極配線を有する基板全
体に感光性物質を塗布し、写真食刻法を用いてＩＣチッ
プを搭載しワイヤを接続する領域以外の領域に感光性物
質を形成する。感光性物質のない領域の所望の位置に多
数のチップを搭載し、基板の内部電極配線とＩＣチップ
の電極とをワイヤで接続する。ＩＣチップのまわりを囲
んだ感光性物質の枠の上を板状のふたを接着する。その
後で感光性物質の中間位置で切断し１個１個のＩＣパッ
ケージとする。
費用を低減する製造方法を提供する。 【解決手段】 外部電極と内部電極配線を有する基板全
体に感光性物質を塗布し、写真食刻法を用いてＩＣチッ
プを搭載しワイヤを接続する領域以外の領域に感光性物
質を形成する。感光性物質のない領域の所望の位置に多
数のチップを搭載し、基板の内部電極配線とＩＣチップ
の電極とをワイヤで接続する。ＩＣチップのまわりを囲
んだ感光性物質の枠の上を板状のふたを接着する。その
後で感光性物質の中間位置で切断し１個１個のＩＣパッ
ケージとする。
Description
【０００１】
【発明の属する技術分野】本発明は気密封止ＩＣパッケ
ージの製造方法に関する。
ージの製造方法に関する。
【０００２】
【従来の技術】これまでの気密封止ＩＣパッケージは図
に示すように、枠４７を有する個片の基板４１にＩＣチ
ップ４５をのせワイヤ４６をはり、枠４７にあわせるよ
うに板状のふた４９をのせていた。
に示すように、枠４７を有する個片の基板４１にＩＣチ
ップ４５をのせワイヤ４６をはり、枠４７にあわせるよ
うに板状のふた４９をのせていた。
【０００３】
【発明が解決しようとする課題】従来の気密封止ＩＣパ
ッケージは、１個1個別別に製造されているため生産性
が著しく低く、それゆえ非常に高価なものとなってい
た。
ッケージは、１個1個別別に製造されているため生産性
が著しく低く、それゆえ非常に高価なものとなってい
た。
【０００４】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明は複数以上のＩＣチップを載せられる基
板を用い、感光性物質を所望の形状に形成した後、感光
性物質のない領域にＩＣチップを搭載しワイヤ配線をは
る。次に板状のふたを被せた後で、基板を切断すること
により１個1個のＩＣパッケージにする。
ために、本発明は複数以上のＩＣチップを載せられる基
板を用い、感光性物質を所望の形状に形成した後、感光
性物質のない領域にＩＣチップを搭載しワイヤ配線をは
る。次に板状のふたを被せた後で、基板を切断すること
により１個1個のＩＣパッケージにする。
【０００５】
【発明の実施の形態】本発明は、ＩＣチップの表面を空
気などの気体で取り囲んだ気体封止型のパッケージの製
造方法に関するものである。以下にこの発明の実施例を
図面に基づいて説明する。
気などの気体で取り囲んだ気体封止型のパッケージの製
造方法に関するものである。以下にこの発明の実施例を
図面に基づいて説明する。
【０００６】図１は、本発明の製造方法の工程順を示す
ＩＣパッケージの断面図を示す。図１(ａ)に示すよう
に、外部電極１２と内部電極配線１３を有する基板１１
が用意される。この基板１１内には複数以上のたくさん
のＩＣチップが搭載され、最終的に個片にされる。従っ
て基板のサイズは大型であり、最終的に１個１個のＩＣ
パッケージになるような外部電極１２も内部電極配線１
３も繰り返しのパターンとなっている。基板１１の材料
は、セラミックやガラスエポキシやポリイミドやガラス
などが挙げられる。
ＩＣパッケージの断面図を示す。図１(ａ)に示すよう
に、外部電極１２と内部電極配線１３を有する基板１１
が用意される。この基板１１内には複数以上のたくさん
のＩＣチップが搭載され、最終的に個片にされる。従っ
て基板のサイズは大型であり、最終的に１個１個のＩＣ
パッケージになるような外部電極１２も内部電極配線１
３も繰り返しのパターンとなっている。基板１１の材料
は、セラミックやガラスエポキシやポリイミドやガラス
などが挙げられる。
【０００７】次に図１(ｂ)に示すように、感光性物質１
７を塗布する。この感光性物質１７として、ネガレジス
ト、ポジレジスト、感光性ポリイミドなどがある。ま
た、塗布する感光性物質１７の厚みは、最終的に後で述
べるワイヤの最も高い所より高くなるように設計されな
ければならない。塗布後感光性を最大限に効果を出すた
めにプリベークする場合もある。次に図１(ｃ)に示すよ
うに、ＩＣチップを載せる領域とワイヤ接続する領域が
露出されるように作成されたマスク１８を用いて光をあ
てる。ネガ型の感光性物質では光があたる所が硬化す
る。ポジ型の場合は、逆に光があたらない所が硬化す
る。
７を塗布する。この感光性物質１７として、ネガレジス
ト、ポジレジスト、感光性ポリイミドなどがある。ま
た、塗布する感光性物質１７の厚みは、最終的に後で述
べるワイヤの最も高い所より高くなるように設計されな
ければならない。塗布後感光性を最大限に効果を出すた
めにプリベークする場合もある。次に図１(ｃ)に示すよ
うに、ＩＣチップを載せる領域とワイヤ接続する領域が
露出されるように作成されたマスク１８を用いて光をあ
てる。ネガ型の感光性物質では光があたる所が硬化す
る。ポジ型の場合は、逆に光があたらない所が硬化す
る。
【０００８】次に図１(ｄ)に示すように、現像すること
により、ＩＣチップを載せる領域とワイヤ接続する領域
の感光性物質１７がなくなり、ＩＣチップを載せる領域
とワイヤ接続する領域の間にある所に厚い壁状の感光性
物質１７が形成される。これを熱処理することにより、
感光性物質１７はさらに強固になる。この熱処理により
感光性物質１７は縮小する場合があるが、縮小して高さ
が低くなってもワイヤの最高点よりも感光性物質１７を
高くするようにしなければならない。この所望のパター
ンに形成された感光性物質１７はＩＣチップを搭載する
領域およびワイヤを接続する領域を取り囲んでいる。
により、ＩＣチップを載せる領域とワイヤ接続する領域
の感光性物質１７がなくなり、ＩＣチップを載せる領域
とワイヤ接続する領域の間にある所に厚い壁状の感光性
物質１７が形成される。これを熱処理することにより、
感光性物質１７はさらに強固になる。この熱処理により
感光性物質１７は縮小する場合があるが、縮小して高さ
が低くなってもワイヤの最高点よりも感光性物質１７を
高くするようにしなければならない。この所望のパター
ンに形成された感光性物質１７はＩＣチップを搭載する
領域およびワイヤを接続する領域を取り囲んでいる。
【０００９】次に図１(ｅ)に示すように、ＩＣチップ１
５を内部電極配線１３の所望の位置に接着する。つまり
感光性物質の壁１７にはさまれた感光性物質１７のない
領域の中でＩＣチップを載せるべき位置にＩＣチップ１
５を接着する。尚、ＩＣチップ１５の接着する位置に
は、内部電極配線１３はなくて良い場合もある。たとえ
ば、ＩＣチップ１５の表面をできるだけ低くする必要が
ある場合や、ＩＣチップ１５を電気的に導通する必要が
ない場合や、ＩＣチップ１５を放熱する必要があまりな
い場合などである。次にＩＣチップ１５の表面の電極と
内部電極配線１３とをワイヤ１６で接続する。このワイ
ヤの材料として、金(Ａｕ)、金合金、アルミニウム(Ａ
ｌ)、アルミニウム合金、銅(Ｃｕ)、銅合金などの金属
が使われる。ワイヤは一般にワイヤボンダで接続される
ので、キャピラリを動かせる程度には、感光性物質１７
と内部電極配線１３との距離を取る必要がある。尚、Ｉ
Ｃチップ１５の搭載は感光性物質１７を形成した後で行
うので、感光性物質１７の形成処理がＩＣチップ１５に
ダメッジを与えることはない。
５を内部電極配線１３の所望の位置に接着する。つまり
感光性物質の壁１７にはさまれた感光性物質１７のない
領域の中でＩＣチップを載せるべき位置にＩＣチップ１
５を接着する。尚、ＩＣチップ１５の接着する位置に
は、内部電極配線１３はなくて良い場合もある。たとえ
ば、ＩＣチップ１５の表面をできるだけ低くする必要が
ある場合や、ＩＣチップ１５を電気的に導通する必要が
ない場合や、ＩＣチップ１５を放熱する必要があまりな
い場合などである。次にＩＣチップ１５の表面の電極と
内部電極配線１３とをワイヤ１６で接続する。このワイ
ヤの材料として、金(Ａｕ)、金合金、アルミニウム(Ａ
ｌ)、アルミニウム合金、銅(Ｃｕ)、銅合金などの金属
が使われる。ワイヤは一般にワイヤボンダで接続される
ので、キャピラリを動かせる程度には、感光性物質１７
と内部電極配線１３との距離を取る必要がある。尚、Ｉ
Ｃチップ１５の搭載は感光性物質１７を形成した後で行
うので、感光性物質１７の形成処理がＩＣチップ１５に
ダメッジを与えることはない。
【００１０】次に図１(ｆ)に示すように、板状のふた１
９を接着する。この場合、感光性物質１７の上に接着材
料を付着してからふた１９を接着する方法、あるいはふ
た１９の方に感光性物質１７が来る位置に接着材を塗布
してからふた１９を接着する方法、あるいは感光性物質
１７とふた１９を熱処理で接着する方法などがある。こ
の板状のふた１９として、光を通すことが必要であれば
ガラスや透明プラスチックなどのその光に透明な物質か
らなる材料にする。光を通す必要がなければ、セラミッ
クやガラスエポキシやポリイミドなどの材料を用いるこ
とができる。またテープ状のシートでも用途によって使
うこともできる。
９を接着する。この場合、感光性物質１７の上に接着材
料を付着してからふた１９を接着する方法、あるいはふ
た１９の方に感光性物質１７が来る位置に接着材を塗布
してからふた１９を接着する方法、あるいは感光性物質
１７とふた１９を熱処理で接着する方法などがある。こ
の板状のふた１９として、光を通すことが必要であれば
ガラスや透明プラスチックなどのその光に透明な物質か
らなる材料にする。光を通す必要がなければ、セラミッ
クやガラスエポキシやポリイミドなどの材料を用いるこ
とができる。またテープ状のシートでも用途によって使
うこともできる。
【００１１】次に図１(ｇ)に示すように、感光性物質１
７の中間地点で基板を切断する。この切断の方法とし
て、ダイシング装置を用いて行う方法やワイヤーソーを
用いて行う方法やレーザーや高圧水を用いて切断する方
法がある。また、ダイシングで行う場合、最初比較的幅
の広いブレードを用いて浅く切断しその後幅の狭いブレ
ードで切断することで、切断面にクラックが入ることを
防止する方法を用いることもできる。このようにして、
図１(ｈ)に示すように、ＩＣチップ１５が気体で封止さ
れたＩＣパッケージを得る。
７の中間地点で基板を切断する。この切断の方法とし
て、ダイシング装置を用いて行う方法やワイヤーソーを
用いて行う方法やレーザーや高圧水を用いて切断する方
法がある。また、ダイシングで行う場合、最初比較的幅
の広いブレードを用いて浅く切断しその後幅の狭いブレ
ードで切断することで、切断面にクラックが入ることを
防止する方法を用いることもできる。このようにして、
図１(ｈ)に示すように、ＩＣチップ１５が気体で封止さ
れたＩＣパッケージを得る。
【００１２】さて、ＩＣパッケージの電気特性の測定方
法として、従来と同じく１個のパッケージになった後で
測定することはもちろん可能である。そのほかに、図１
(ｇ)で基板を切断する前に測定することもできる。すな
わち、基板の電極に合せてプローブカードを作成しウエ
ハ測定の時と同じ方法で測定できる。従って多数のＩＣ
パッケージを１回のプロービングで測定することも可能
である。
法として、従来と同じく１個のパッケージになった後で
測定することはもちろん可能である。そのほかに、図１
(ｇ)で基板を切断する前に測定することもできる。すな
わち、基板の電極に合せてプローブカードを作成しウエ
ハ測定の時と同じ方法で測定できる。従って多数のＩＣ
パッケージを１回のプロービングで測定することも可能
である。
【００１３】図２は、図１(ｅ)の平面図を示す。基板２
１内に多数のＩＣチップ２５が搭載されている。ＩＣチ
ップ２５およびワイヤ２６は露出している。ＩＣチップ
の間には感光性物質２７が壁状に形成されている。写真
食刻法を用いているので感光性物質は精度良くパターニ
ングされている。
１内に多数のＩＣチップ２５が搭載されている。ＩＣチ
ップ２５およびワイヤ２６は露出している。ＩＣチップ
の間には感光性物質２７が壁状に形成されている。写真
食刻法を用いているので感光性物質は精度良くパターニ
ングされている。
【００１４】図３は、図１(ｇ)の平面図を示す。点線で
示す位置で切断される。感光性物質３７のほぼ中間位置
で切断される。
示す位置で切断される。感光性物質３７のほぼ中間位置
で切断される。
【００１５】
【発明の効果】以上、説明したように基板内に多数のＩ
Ｃパッケージを一挙に作り込み、最後に切断して１個1
個のＩＣパッケージにするので、生産性が大幅に向上し
製造費も大幅に低減する。また、切断する前に１枚の基
板になっている時に電気特性を測定できるので、ウエハ
プローバーと同様の思想で多数のＩＣの電気特性を一挙
に測定できることになり、テストに要する費用を大幅に
削減できる。
Ｃパッケージを一挙に作り込み、最後に切断して１個1
個のＩＣパッケージにするので、生産性が大幅に向上し
製造費も大幅に低減する。また、切断する前に１枚の基
板になっている時に電気特性を測定できるので、ウエハ
プローバーと同様の思想で多数のＩＣの電気特性を一挙
に測定できることになり、テストに要する費用を大幅に
削減できる。
【図１】本発明のＩＣパッケージの製造方法を示す図で
ある。
ある。
【図２】図１(ｅ)の平面図を示す図である。
【図３】図１(ｇ)の平面図を示す図である。
【図４】従来のＩＣパッケージを示す図である。
１１、２１、３１、４１ 半導体基板 １２、４２ 外部電極 １３、２３、３３、４３ 内部電極配線 １５、２５、３５、４５ ＩＣチップ １６、２６、３６、４６ ワイヤ １７、２７、３７ 感光性物質 １８ マスク １９、４９ ふた ４７ 枠
Claims (10)
- 【請求項１】 外部電極と内部電極配線とを有する基板
に感光性物質を塗布する工程と写真食刻法を用いて感光
性物質を所望の形状に形成する工程と感光性物質の取り
除かれた領域にＩＣチップを載せてＩＣチップ内の電極
と前記内部電極配線とをワイヤで接続する工程と板状の
ふたを前記感光性物質の厚膜に接着する工程と前記感光
性物質の中間地点で切断する工程とからなることを特徴
とする気密封止ＩＣパッケージの製造方法 - 【請求項２】 外部電極と内部電極配線とを有する基板
に感光性物質を塗布する工程と写真食刻法を用いて感光
性物質を所望の形状に形成する工程と熱処理を行い前記
所望の形状に形成された感光性物質を硬化する工程と感
光性物質の取り除かれた領域にＩＣチップを載せてＩＣ
チップ内の電極と前記内部電極配線とをワイヤで接続す
る工程と板状のふたを前記感光性物質の厚膜に接着する
工程と前記感光性物質の中間地点で切断する工程とから
なることを特徴とする気密封止ＩＣパッケージの製造方
法 - 【請求項３】 外部電極と内部電極配線とを有する基板
はガラスエポキシ材料であることを特徴とする請求項１
または２記載のＩＣパッケージの製造方法 - 【請求項４】 外部電極と内部電極配線とを有する基板
はセラミック材料であることを特徴とする請求項１また
は２記載のＩＣパッケージの製造方法 - 【請求項５】 板状のふたは、ガラス板であることを特
徴とする請求項１または２記載のＩＣパッケージの製造
方法 - 【請求項６】 板状のふたは、セラミック板であること
を特徴とする請求項１または２記載のＩＣパッケージの
製造方法 - 【請求項７】 感光性物質の硬化後の厚みワイヤの最高
点より大きいことを特徴とする請求項１または２記載の
ＩＣパッケージの製造方法 - 【請求項８】 板状のふたは、テープ状のシートである
ことを特徴とする請求項１または２記載のＩＣパッケー
ジの製造方法 - 【請求項９】 基板を切断する前に、ＩＣパッケージの
電気特性を基板全体を用いて測定する工程を含むことを
特徴とする請求項１または２記載のＩＣパッケージの製
造方法 - 【請求項１０】 プローブカード状の治具を用いて電気
特性を測定することを特徴とする請求項９項記載のＩＣ
パッケージの製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001182444A JP2002373950A (ja) | 2001-06-15 | 2001-06-15 | 気密封止ｉｃパッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001182444A JP2002373950A (ja) | 2001-06-15 | 2001-06-15 | 気密封止ｉｃパッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002373950A true JP2002373950A (ja) | 2002-12-26 |
Family
ID=19022543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001182444A Pending JP2002373950A (ja) | 2001-06-15 | 2001-06-15 | 気密封止ｉｃパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002373950A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100572388B1 (ko) | 2003-09-03 | 2006-04-18 | 마쯔시다덴기산교 가부시키가이샤 | 고체 촬상 장치 및 그 제조 방법 |
| US7202469B2 (en) | 2003-10-23 | 2007-04-10 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device with molded resin ribs and method of manufacturing |
| US7247509B2 (en) | 2003-09-03 | 2007-07-24 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing solid-state imaging devices |
| US7268016B2 (en) | 2003-08-14 | 2007-09-11 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing solid-state imaging devices |
| US7273765B2 (en) | 2003-04-28 | 2007-09-25 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method for producing the same |
| KR100845864B1 (ko) * | 2006-08-21 | 2008-07-14 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| US9166123B2 (en) | 2006-08-08 | 2015-10-20 | Lg Electronics Inc. | Light emitting device package and method for manufacturing the same |
-
2001
- 2001-06-15 JP JP2001182444A patent/JP2002373950A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7273765B2 (en) | 2003-04-28 | 2007-09-25 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method for producing the same |
| US7268016B2 (en) | 2003-08-14 | 2007-09-11 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing solid-state imaging devices |
| KR100572388B1 (ko) | 2003-09-03 | 2006-04-18 | 마쯔시다덴기산교 가부시키가이샤 | 고체 촬상 장치 및 그 제조 방법 |
| US7247509B2 (en) | 2003-09-03 | 2007-07-24 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing solid-state imaging devices |
| US7202469B2 (en) | 2003-10-23 | 2007-04-10 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device with molded resin ribs and method of manufacturing |
| KR100726504B1 (ko) * | 2003-10-23 | 2007-06-11 | 마쯔시다덴기산교 가부시키가이샤 | 고체 촬상 장치 및 그 제조 방법 |
| US9166123B2 (en) | 2006-08-08 | 2015-10-20 | Lg Electronics Inc. | Light emitting device package and method for manufacturing the same |
| KR100845864B1 (ko) * | 2006-08-21 | 2008-07-14 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030092252A1 (en) | Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof | |
| KR100715749B1 (ko) | 회로 장치의 제조 방법 | |
| US11935789B2 (en) | Method of floated singulation | |
| JP2002280488A (ja) | 回路装置の製造方法 | |
| JP3600131B2 (ja) | 回路装置の製造方法 | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JP2002373950A (ja) | 気密封止ｉｃパッケージの製造方法 | |
| JP4813693B2 (ja) | 気密封止ｉｃパッケージの製造方法 | |
| JP2003046054A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
| JP4813692B2 (ja) | 気密封止ｉｃパッケージの製造方法 | |
| JP2002373953A (ja) | 気密封止ｉｃパッケージの製造方法 | |
| JP2002373906A (ja) | Ｉｃパッケージの製造方法 | |
| JP2003197659A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法 | |
| JP2002373951A (ja) | 気密封止ｉｃパッケージの製造方法 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JP2002373954A (ja) | 気密封止ｉｃパッケージの製造方法 | |
| JP3600130B2 (ja) | 回路装置の製造方法 | |
| JP2003188333A (ja) | 半導体装置およびその製造方法 | |
| JP3600133B2 (ja) | 回路装置の製造方法 | |
| JP3600132B2 (ja) | 回路装置の製造方法 | |
| JP2003007738A (ja) | Ｉｃパッケージの製造方法 | |
| JP3600136B2 (ja) | 回路装置の製造方法 | |
| JP3600134B2 (ja) | 回路装置の製造方法 | |
| JP2003037345A (ja) | 回路装置およびその製造方法 | |
| JP2989504B2 (ja) | 半導体パッケージにおける半導体チップの評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20040303 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |