JP2004303163A - メモリ回路、メモリ回路動作方法 - Google Patents
メモリ回路、メモリ回路動作方法 Download PDFInfo
- Publication number
- JP2004303163A JP2004303163A JP2003098175A JP2003098175A JP2004303163A JP 2004303163 A JP2004303163 A JP 2004303163A JP 2003098175 A JP2003098175 A JP 2003098175A JP 2003098175 A JP2003098175 A JP 2003098175A JP 2004303163 A JP2004303163 A JP 2004303163A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- memory
- clock signal
- data
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5002—Characteristic
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
Abstract
【課題】メモリをアクセスする回路において、温度変化や電源電圧変動の影響を受けないクロック信号の供給方法を提供する。
【解決手段】メモリ回路において、基準クロック信号を遅延させて遅延クロック信号を生成する遅延回路と、温度検出回路と、電圧検出回路を具備し、前記温度検出回路は、回路周辺の温度を検出し、前記電圧検出回路は、回路の電源電圧を検出し、前記遅延回路は、前記温度検出回路が検出した温度データと前記電圧検出回路が検出した電圧の少なくともどちらか一方により、前記遅延クロック信号の遅延量を決定する。
【選択図】 図１
【解決手段】メモリ回路において、基準クロック信号を遅延させて遅延クロック信号を生成する遅延回路と、温度検出回路と、電圧検出回路を具備し、前記温度検出回路は、回路周辺の温度を検出し、前記電圧検出回路は、回路の電源電圧を検出し、前記遅延回路は、前記温度検出回路が検出した温度データと前記電圧検出回路が検出した電圧の少なくともどちらか一方により、前記遅延クロック信号の遅延量を決定する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体回路に関し、特にメモリアクセス回路に関する。
【０００２】
【従来の技術】
メモリアクセス回路において、設計時に外部メモリのデータ遅延を詳細に見積もり設計することは非常に困難である。例えば、現在主流のＤＲＡＭとなっている、１６６ＭＨｚ動作のＤＤＲ ＳＤＲＡＭはデータサイクルが３ｎｓと短く、ＤＲＡＭとメモリアクセス回路のプロセスばらつき、ＤＲＡＭとメモリアクセス回路の間を接続するボードの電気定数のばらつき、動作環境温度の変化、及び、電源電圧の変化により２ｎｓ程度のタイミングが変わることはおこりえる。
【０００３】
また、メモリの遅延や基板の配線遅延がＬＳＩ設計時と変更になった際に、メモリアクセス回路を有するＬＳＩの誤動作や動作マージン不足を引き起こす可能性がある。このためにクロック信号の遅延を切り替えられる回路構成が用いられていた。
【０００４】
従来、クロック信号に遅延バッファを多段接続し、外部からの制御信号でその接続遅延バッファ数を切り替えて回路のクロック信号としている技術が知られている（例えば、特許文献１参照。）。
【０００５】
この考え方をそのままメモリを読み書きする回路へ応用すると、たとえば図１９のようになる。すなわち、メモリを駆動するクロックに対してデータを取り込むデータ取り込みフリップ・フロップ回路のクロック信号は複数の遅延バッファで遅延されており、その遅延量は外部からのスイッチ等で選択できるようになっている。
【０００６】
【特許文献１】
特開２０００−９１５０６号公報
【０００７】
【発明が解決しようとする課題】
クロック信号の遅延を外部からのスイッチ等で切り替える回路構成では、メモリアクセス回路動作中に何らかの要因で最適な遅延量が変化した場合、誤動作を起こす可能性があった。例えば、周囲の温度変化や、電源電圧の変動によって、前述の遅延バッファにおける遅延量は変化し、意図されていた遅延量からずれることがある。このために動作保証温度範囲に制限が生じたり、動作保証電圧の範囲が狭くなる等の問題があった。特に高速なメモリを使用する場合には、この遅延量変化が動作保証範囲を大きく制限する。例えば３３３ＭＨｚでメモリを駆動する場合、１サイクルで３ｎｓの期間しかなく温度変化による遅延量の変動は２ｎｓと大きく動作マージンを著しく圧迫することが分かっている。
【０００８】
特に、近年のプラズマディスプレイに代表される大型表示装置は、入力画像データを表示するために、高速で大容量のＤＲＡＭと先端プロセスを用いた信号処理ＬＳＩを必要とする。
【０００９】
プラズマディスプレイのパネル温度は−１０℃〜＋８０℃まで変化し、パネル駆動電圧も±１８０Ｖと大きい。ここで前述のＤＲＡＭとＬＳＩは２．５Ｖ程度の低電圧で動作し、パネルの温度変化、動作電圧変化の影響を大きくうける。
【００１０】
本発明が解決しようとする課題は、メモリをアクセスする回路において、温度変化や電源電圧変動の影響を受けないクロック信号の供給方法を提供し、その回路を搭載した装置の動作保証温度範囲を広くし、また、その回路を搭載した装置の動作保証電圧範囲を広くすることにある。
【００１１】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明の実施の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
メモリ回路（２）において、メモリ（７）と、基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成する遅延回路（６）と、前記メモリ（７）又はその周辺回路の温度（１４）、又は前記メモリ（７）又はその周辺回路の電源電圧（１６）を検出する検出回路（１５）（１７）と、前記検出回路（１５）（１７）が検出した温度（１４）又は電源電圧（１６）に応答して制御信号（１２）を生成する制御回路（１３）と、を具備し、前記遅延回路（６）は前記制御信号（１２）により前記遅延クロック信号（１１）（２１）の遅延量を制御する。
【００１３】
さらに、前記メモリ（７）から読み出すデータ（９）を取り込む、又は前記メモリ（７）に書き込むデータ（９）を取り込む、データ取り込み回路（８）をさらに具備し、前記メモリ（７）又は前記データ取り込み回路（８）は、前記遅延クロック信号（１１）（２１）に同期して動作する。
【００１４】
前記遅延回路（６）はＰＬＬ回路（１９）、又はＤＬＬ回路（１９）である。
【００１５】
表示装置において、前記メモリ回路（２）から出力する画像データを表示する。
【００１６】
前記表示装置において、前記メモリ回路（２）と、プラズマディスプレイパネル（１）を具備し、前記メモリ回路（２）から出力する画像データを前記プラズマディスプレイパネル（１）に表示する。
【００１７】
基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成するステップと、メモリ（７）回路の温度又は電源電圧を検出するステップと、前記検出した温度（１４）又は電源電圧（１６）により、前記遅延クロック信号（１１）（２１）の遅延量を決定するステップと、を具備する方法によりメモリ回路（２）を動作する。
【００１８】
さらに、第１のクロックに同期してメモリ（７）を駆動するステップと、第２のクロックに同期して前記メモリ（７）から読み出したデータを取り込む、又は前記メモリ（７）に書き込むデータを取り込むステップと、前記メモリ（７）又はその周辺回路の温度、又は前記メモリ（７）又はその周辺回路の電源電圧を検出するステップと、検出した前記温度又は電源電圧により前記第１のクロックと第２のクロックの相対的遅延量を制御するステップと、を具備する方法で前記メモリ回路（２）を動作する。
【００１９】
メモリ回路（２）において、基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成する遅延回路（６）と、温度検出回路（１５）と、を具備し、前記温度検出回路（１５）は、回路周辺の温度を検出し、前記遅延回路（６）は、前記温度検出回路（１５）が検出した温度データ（１４）により前記遅延クロック信号（１１）（２１）の遅延量を決定する。
【００２０】
前記メモリ回路（２）は、さらに、制御回路（１３）を具備し、前期制御回路（１３）は、前記温度検出回路（１５）が検出した温度データ（１４）に応答して制御信号を生成し、前記遅延回路（６）は、前記制御信号により前記遅延クロック信号（１１）（２１）の遅延量を決定する。
【００２１】
メモリ回路（２）において、基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成する遅延回路（６）と、電圧検出回路（１７）と、を具備し、前記電圧検出回路（１７）は、回路の電源電圧を検出し、前記遅延回路（６）は、前記電圧検出回路（１７）が検出した電圧（１６）により前記遅延クロック信号（１１）（２１）の遅延量を決定する。
【００２２】
前記メモリ回路（２）は、さらに、制御回路（１３）を具備し、前期制御回路（１３）は、前記電圧検出回路（１７）が検出した電圧（１６）に応答して制御信号を生成し、前記遅延回路（６）は、前記制御信号により前記遅延クロック信号（１１）（２１）の遅延量を決定する。
【００２３】
メモリ回路（２）において、基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成する遅延回路（６）と、温度検出回路（１５）と、電圧検出回路（１７）と、を具備し、前記温度検出回路（１５）は、回路周辺の温度を検出し、前記電圧検出回路（１７）は、回路の電源電圧を検出し、前記遅延回路（６）は、前記温度検出回路（１５）が検出した温度データ（１４）と、前記電圧検出回路（１７）が検出した電圧（１６）に基づいて、前記遅延クロック信号（１１）（２１）の遅延量を決定する。
【００２４】
前記メモリ回路（２）は、さらに、制御回路（１３）を具備し、前期制御回路（１３）は、前記温度検出回路（１５）が検出した温度データ（１４）と、前記電圧検出回路（１７）が検出した電圧（１６）に応答して制御信号を生成し、前記遅延回路（６）は、前記制御信号により前記遅延クロック信号（１１）（２１）の遅延量を決定する。
【００２５】
前記遅延回路（６）がＰＬＬ回路である。
【００２６】
前記遅延回路（６）がＤＬＬ回路である。
【００２７】
基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成するステップと、回路周辺の温度を検出するステップと、前記検出温度により前記遅延クロック信号（１１）（２１）の遅延量を決定するステップと、を具備する方法でメモリ回路（２）を動作する。
【００２８】
基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成するステップと、回路の電源電圧を検出するステップと、前記検出した電圧（１６）により前記遅延クロック信号（１１）（２１）の遅延量を決定するステップと、を具備する方法でメモリ回路（２）を動作する。
【００２９】
基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成するステップと、回路の温度を検出するステップと、前記回路の電源電圧を検出するステップと、前記温度と、前記電圧により前記遅延クロック信号（１１）（２１）の遅延量を決定するステップと、を具備する方法でメモリ回路（２）を動作する。
【００３０】
【発明の実施の形態】
図１から図６を用いて、本発明の第１の実施の形態を以下に述べる。
【００３１】
図１は、第１の実施の形態におけるメモリアクセス回路を搭載した装置の一例を示す図である。
【００３２】
第１の実施の形態では、搭載する装置にプラズマディスプレイを例にとって述べる。これは、本実施の形態のメモリアクセス回路が、大容量のフレームメモリが必要で、かつ、装置の動作環境の温度範囲が、摂氏マイナス１０度から摂氏プラス８０度まで変化し、さらに、ＬＳＩの電源電圧にも初期の設定ばらつきがあるような、プラズマディスプレイに代表されるような大型表示装置に搭載した場合にも、安定して動作するからである。
【００３３】
図１を参照すると、第１の実施の形態のメモリアクセス回路を搭載した装置は、プラズマディスプレイモジュール１と、第１の実施の形態のメモリアクセス回路を含むメモリ回路２で構成される。
【００３４】
図２から図５は、第１の実施の形態における回路構成を示した図である。
【００３５】
図２を参照すると、第１の実施の形態におけるメモリアクセス回路の回路構成は、クロック原信号線１０を生成するクロック生成回路３、信号遅延回路６、メモリ７、データ取り込みフリップ・フロップ８、温度検出回路１５、遅延選択制御回路１３から構成されている。温度検出回路１５は複数あってもよい。
【００３６】
３はクロック生成回路であり、例えば、メモリにアクセスするＬＳＩに接続される水晶発信器が出力する発振信号を整形し、必要に応じて周波数を逓倍するなどしてクロック原信号線１０を生成する。
【００３７】
４は遅延手段である。この遅延手段４は図２に示すように遅延素子を複数段接続した構成であり、遅延素子ごとに出力を取り出しており、この各々の出力が、入力されるクロック原信号線１０を異なった時間だけ遅延させた信号になっている。もちろん、ここで示した遅延手段４以外にもさまざまな遅延手段の例を考えることができ本発明ではそれらを含んでいる。
【００３８】
５は選択回路であり、遅延手段４の複数の出力信号の中から１つを選択して出力することによりリードクロック信号線１１の遅延値を変更することができる。リードクロック信号線１１は、メモリから読み出すデータを保持するタイミングを規定している。
【００３９】
６は前述の遅延手段４及び選択回路５で構成された信号遅延回路である。入力されるクロック原信号線１０を遅延させて出力し、その遅延時間を変更できる。
【００４０】
７はメモリである。例えば、クロック原信号線１０を入力し、このクロック原信号線１０に同期して出力データが変化するクロック同期式メモリである。
【００４１】
８はデータ取り込みフリップ・フロップである。メモリ７が出力したデータをリードクロック信号線１１に同期してデータ信号線９を取り込む。
【００４２】
１５は温度検出回路である。温度を検出してそれを電気的な信号に変換し温度検出信号線１４を出力する。また遅延切替え制御回路１３は前記の温度検出信号線１４を入力し、何らかの処理を行った後、信号遅延手段６の遅延切替信号１２を出力する。
【００４３】
なお、温度検出回路１５はＬＳＩのチップ上かあるいは装置上に複数設けてもよい。
【００４４】
温度検出回路は１５は、回路基板上の任意の場所の温度を検出し、さらに回路基板が筐体内部に設置されている場合には、筐体内部の任意の場所の温度を検出する。
【００４５】
以下、第１の実施の形態の動作について説明する。まず、温度による遅延段数切り替えの動作について図６を用いて説明する。リードクロック信号線１１に出力される信号の遅延時間は、温度変化に追随して温度検出回路１５、遅延切替え制御回路１３、遅延手段４、選択回路５の機能により、遅延時間が図６のように変化する。
【００４６】
このとき、温度検出回路１５で検出した温度により遅延切替え制御回路１３が遅延回路６を制御し、遅延手段の段数を切替えることにより、図６の太線のように高温から低温まで温度変化があっても、リードクロック信号線１１の遅延時間は狭い変動範囲に抑えることができる。
【００４７】
図２は、第１の実施の形態における回路構成の、メモリ７に入力されるクロック原信号線１０に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００４８】
図２を参照すると、メモリ７のリード動作は、クロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とリードクロック信号線１１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることである。
【００４９】
図３は、第１の実施の形態における回路構成の、メモリに入力されるクロック原信号線１０に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００５０】
図３を参照すると、メモリの書き込み動作は、クロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とライトクロック信号線２１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることである。
【００５１】
図４は、第１の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号線１０に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００５２】
図４を参照すると、メモリのリード動作は、リードクロック信号線１１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることである。
【００５３】
図５は、第１の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号線１０に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００５４】
図５を参照すると、メモリの書き込み動作は、ライトクロック信号線２１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることである。
【００５５】
以上の動作より、データ取り込みフリップ・フロップ８の規定タイミング内に前記のリードクロック１１の遅延時間変動範囲を抑えることで、広い温度範囲でのメモリ７アクセスが正常動作する。この結果、広い温度範囲での装置１の動作を保証することができる。
【００５６】
図７から図１０を用いて、本発明の第２の実施の形態について述べる。
【００５７】
図７から図１０は、第２の実施の形態における回路構成を示した図である。
【００５８】
メモリアクセス回路における電源電圧の変化によってもトランジスタの遅延時間は変化し、リードクロック遅延時間は変化する。
【００５９】
このため、第１の実施の形態で述べた温度検出回路に変えて、電源電圧検出回路１７を用いることで、広い電源電圧範囲の保証を行うことができる。電源電圧検出回路１７は複数あってもよい。
【００６０】
電源電圧検出回路１７は、回路基板上の任意の場所の電源電圧を検出し、さらに回路基板が装置に設置されている場合には、装置に流れるの任意の場所の電圧を検出する。
【００６１】
図７は、第２の実施の形態における回路構成の、メモリに入力されるクロック信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００６２】
図７を参照すると、メモリのリード動作は、クロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とリードクロック信号線１１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００６３】
図８は、第２の実施の形態における回路構成の、メモリに入力されるクロック信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００６４】
図８を参照すると、メモリの書き込み動作はクロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とライトクロック信号線２１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００６５】
図９は、第２の実施の形態における回路構成の、データ取り込み回路に入力されるクロック信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００６６】
図９を参照すると、メモリのリード動作は、リードクロック信号線１１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００６７】
図１０は、第２の実施の形態における回路構成の、データ取り込み回路に入力されるクロック信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００６８】
図１０を参照すると、メモリの書き込み動作は、ライトクロック信号線２１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００６９】
以上の動作より、データ取り込みフリップ・フロップ８の規定タイミング内に前記のリードクロック１１の遅延時間変動範囲を抑えることで、広い電源電圧範囲でのメモリ７アクセスが正常動作する。この結果、広い電源電圧範囲での装置１の動作を保証することができる。
【００７０】
図１１から図１４を用いて、本発明の第３の実施の形態について述べる。
【００７１】
図１１から図１４は、第３の実施の形態における回路構成を示した図である。
【００７２】
第３の実施の形態では、第１の実施の形態で述べた温度検出回路と、第２の実施の形態で述べた電源電圧検出回路１７の両方を備え、検出温度と検出電源電圧によって、リードクロック信号線の遅延量を切り替える。温度検出回路及び電源電圧検出回路１７は複数あってもよい。
【００７３】
図１１は、第３の実施の形態における回路構成の、メモリに入力されるクロック信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００７４】
図１１を参照すると、メモリのリード動作は、クロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とリードクロック信号線１１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００７５】
図１２は、第３の実施の形態における回路構成の、メモリに入力されるクロック信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００７６】
図１２を参照すると、メモリの書き込み動作はクロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とライトクロック信号線２１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００７７】
図１３は、第３の実施の形態における回路構成の、データ取り込み回路に入力されるクロック信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００７８】
図１３を参照すると、メモリのリード動作は、リードクロック信号線１１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００７９】
図１４は、第３の実施の形態における回路構成の、データ取り込み回路に入力されるクロック信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００８０】
図１４を参照すると、メモリの書き込み動作は、ライトクロック信号線２１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００８１】
以上の動作より、データ取り込みフリップ・フロップ８の規定タイミング内に前記のリードクロック１１の遅延時間変動範囲を抑えることで、広い電源電圧範囲でのメモリ７アクセスが正常動作する。この結果、広い温度範囲と、広い電源電圧範囲での装置１の動作を保証することができる。
【００８２】
図１５から図１８を用いて、本発明の第４の実施の形態について以下に述べる。
【００８３】
図１５から図１８は、第４の実施の形態における回路構成を示した図である。
【００８４】
第４の実施の形態において、遅延回路に、出力信号の位相調整可能なＰＬＬ回路、またはＤＬＬ回路を用いる。
【００８５】
図１５は、第４の実施の形態における回路構成の、メモリに入力されるクロック信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００８６】
図１５を参照すると、メモリのリード動作は、クロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とリードクロック信号線１１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００８７】
図１６は、第４の実施の形態における回路構成の、メモリに入力されるクロック信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００８８】
図１６を参照すると、メモリの書き込み動作はクロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とライトクロック信号線２１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００８９】
図１７は、第４の実施の形態における回路構成の、データ取り込み回路に入力されるクロック信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００９０】
図１７を参照すると、メモリのリード動作は、リードクロック信号線１１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００９１】
図１８は、第４の実施の形態における回路構成の、データ取り込み回路に入力されるクロック信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００９２】
図１８を参照すると、メモリの書き込み動作は、ライトクロック信号線２１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００９３】
以上の動作より、データ取り込みフリップ・フロップ８の規定タイミング内に前記のリードクロック信号線１１の遅延時間変動範囲を抑えることで、広い温度範囲でのメモリ７アクセスが正常動作する。この結果、広い温度範囲での装置１の動作を保証することができる。
【００９４】
【発明の効果】
本発明の効果は、回路動作中の温度の変化や、電源電圧の変動が発生した場合でも、動作マージンを変化させることなく、メモリにアクセス可能なメモリ回路構成を設計することができ、特に動作マージンに余裕のない高速メモリを使用する回路に効果がある。
【００９５】
本発明の他の効果は、プラズマディスプレイに代表される大型表示装置に本発明のメモリ回路を搭載した場合に、その装置の動作保証温度範囲を広くし、また、その装置の動作保証電圧範囲を広くすることができる効果がある。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態の回路を搭載した装置図である。
【図２】図２は、本発明の第１の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図３】図３は、本発明の第１の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図４】図４は、本発明の第１の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図５】図５は、本発明の第１の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図６】図６は、本発明の温度による遅延素子の段数を変化させたときの、リードクロック信号タイミング図である。
【図７】図７は、本発明の第２の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図８】図８は、本発明の第２の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図９】図９は、本発明の第２の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図１０】図１０は、本発明の第２の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図１１】図１１は、本発明の第３の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図１２】図１２は、本発明の第３の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図１３】図１３は、本発明の第３の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図１４】図１４は、本発明の第３の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図１５】図１５は、本発明の第４の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図１６】図１６は、本発明の第４の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図１７】図１７は、本発明の第４の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図１８】図１８は、本発明の第４の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図１９】図１９は、従来のメモリアクセス回路の回路構成を示した図である。
【符号の説明】
１ プラズマディスプレイモジュール
２ メモリ回路
３ クロック生成回路
４ 遅延手段
５ 選択回路
６ 信号遅延手段
７ メモリ
８ データ取り込みフリップ・フロップ
９ データ信号線
１０ クロック原信号線
１１ リードクロック信号線
１２ 遅延切替信号
１３ 遅延切替え制御回路
１４ 温度検出信号線
１５ 温度検出回路
１６ 電源電圧検出信号線
１７ 電源電圧検出回路
１８ メモリアクセス回路
１９ 出力位相制御対応ＰＬＬ、もしくはＤＬＬ回路
２０ スイッチ
２１ ライトクロック信号線
【発明の属する技術分野】
本発明は半導体回路に関し、特にメモリアクセス回路に関する。
【０００２】
【従来の技術】
メモリアクセス回路において、設計時に外部メモリのデータ遅延を詳細に見積もり設計することは非常に困難である。例えば、現在主流のＤＲＡＭとなっている、１６６ＭＨｚ動作のＤＤＲ ＳＤＲＡＭはデータサイクルが３ｎｓと短く、ＤＲＡＭとメモリアクセス回路のプロセスばらつき、ＤＲＡＭとメモリアクセス回路の間を接続するボードの電気定数のばらつき、動作環境温度の変化、及び、電源電圧の変化により２ｎｓ程度のタイミングが変わることはおこりえる。
【０００３】
また、メモリの遅延や基板の配線遅延がＬＳＩ設計時と変更になった際に、メモリアクセス回路を有するＬＳＩの誤動作や動作マージン不足を引き起こす可能性がある。このためにクロック信号の遅延を切り替えられる回路構成が用いられていた。
【０００４】
従来、クロック信号に遅延バッファを多段接続し、外部からの制御信号でその接続遅延バッファ数を切り替えて回路のクロック信号としている技術が知られている（例えば、特許文献１参照。）。
【０００５】
この考え方をそのままメモリを読み書きする回路へ応用すると、たとえば図１９のようになる。すなわち、メモリを駆動するクロックに対してデータを取り込むデータ取り込みフリップ・フロップ回路のクロック信号は複数の遅延バッファで遅延されており、その遅延量は外部からのスイッチ等で選択できるようになっている。
【０００６】
【特許文献１】
特開２０００−９１５０６号公報
【０００７】
【発明が解決しようとする課題】
クロック信号の遅延を外部からのスイッチ等で切り替える回路構成では、メモリアクセス回路動作中に何らかの要因で最適な遅延量が変化した場合、誤動作を起こす可能性があった。例えば、周囲の温度変化や、電源電圧の変動によって、前述の遅延バッファにおける遅延量は変化し、意図されていた遅延量からずれることがある。このために動作保証温度範囲に制限が生じたり、動作保証電圧の範囲が狭くなる等の問題があった。特に高速なメモリを使用する場合には、この遅延量変化が動作保証範囲を大きく制限する。例えば３３３ＭＨｚでメモリを駆動する場合、１サイクルで３ｎｓの期間しかなく温度変化による遅延量の変動は２ｎｓと大きく動作マージンを著しく圧迫することが分かっている。
【０００８】
特に、近年のプラズマディスプレイに代表される大型表示装置は、入力画像データを表示するために、高速で大容量のＤＲＡＭと先端プロセスを用いた信号処理ＬＳＩを必要とする。
【０００９】
プラズマディスプレイのパネル温度は−１０℃〜＋８０℃まで変化し、パネル駆動電圧も±１８０Ｖと大きい。ここで前述のＤＲＡＭとＬＳＩは２．５Ｖ程度の低電圧で動作し、パネルの温度変化、動作電圧変化の影響を大きくうける。
【００１０】
本発明が解決しようとする課題は、メモリをアクセスする回路において、温度変化や電源電圧変動の影響を受けないクロック信号の供給方法を提供し、その回路を搭載した装置の動作保証温度範囲を広くし、また、その回路を搭載した装置の動作保証電圧範囲を広くすることにある。
【００１１】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明の実施の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
メモリ回路（２）において、メモリ（７）と、基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成する遅延回路（６）と、前記メモリ（７）又はその周辺回路の温度（１４）、又は前記メモリ（７）又はその周辺回路の電源電圧（１６）を検出する検出回路（１５）（１７）と、前記検出回路（１５）（１７）が検出した温度（１４）又は電源電圧（１６）に応答して制御信号（１２）を生成する制御回路（１３）と、を具備し、前記遅延回路（６）は前記制御信号（１２）により前記遅延クロック信号（１１）（２１）の遅延量を制御する。
【００１３】
さらに、前記メモリ（７）から読み出すデータ（９）を取り込む、又は前記メモリ（７）に書き込むデータ（９）を取り込む、データ取り込み回路（８）をさらに具備し、前記メモリ（７）又は前記データ取り込み回路（８）は、前記遅延クロック信号（１１）（２１）に同期して動作する。
【００１４】
前記遅延回路（６）はＰＬＬ回路（１９）、又はＤＬＬ回路（１９）である。
【００１５】
表示装置において、前記メモリ回路（２）から出力する画像データを表示する。
【００１６】
前記表示装置において、前記メモリ回路（２）と、プラズマディスプレイパネル（１）を具備し、前記メモリ回路（２）から出力する画像データを前記プラズマディスプレイパネル（１）に表示する。
【００１７】
基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成するステップと、メモリ（７）回路の温度又は電源電圧を検出するステップと、前記検出した温度（１４）又は電源電圧（１６）により、前記遅延クロック信号（１１）（２１）の遅延量を決定するステップと、を具備する方法によりメモリ回路（２）を動作する。
【００１８】
さらに、第１のクロックに同期してメモリ（７）を駆動するステップと、第２のクロックに同期して前記メモリ（７）から読み出したデータを取り込む、又は前記メモリ（７）に書き込むデータを取り込むステップと、前記メモリ（７）又はその周辺回路の温度、又は前記メモリ（７）又はその周辺回路の電源電圧を検出するステップと、検出した前記温度又は電源電圧により前記第１のクロックと第２のクロックの相対的遅延量を制御するステップと、を具備する方法で前記メモリ回路（２）を動作する。
【００１９】
メモリ回路（２）において、基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成する遅延回路（６）と、温度検出回路（１５）と、を具備し、前記温度検出回路（１５）は、回路周辺の温度を検出し、前記遅延回路（６）は、前記温度検出回路（１５）が検出した温度データ（１４）により前記遅延クロック信号（１１）（２１）の遅延量を決定する。
【００２０】
前記メモリ回路（２）は、さらに、制御回路（１３）を具備し、前期制御回路（１３）は、前記温度検出回路（１５）が検出した温度データ（１４）に応答して制御信号を生成し、前記遅延回路（６）は、前記制御信号により前記遅延クロック信号（１１）（２１）の遅延量を決定する。
【００２１】
メモリ回路（２）において、基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成する遅延回路（６）と、電圧検出回路（１７）と、を具備し、前記電圧検出回路（１７）は、回路の電源電圧を検出し、前記遅延回路（６）は、前記電圧検出回路（１７）が検出した電圧（１６）により前記遅延クロック信号（１１）（２１）の遅延量を決定する。
【００２２】
前記メモリ回路（２）は、さらに、制御回路（１３）を具備し、前期制御回路（１３）は、前記電圧検出回路（１７）が検出した電圧（１６）に応答して制御信号を生成し、前記遅延回路（６）は、前記制御信号により前記遅延クロック信号（１１）（２１）の遅延量を決定する。
【００２３】
メモリ回路（２）において、基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成する遅延回路（６）と、温度検出回路（１５）と、電圧検出回路（１７）と、を具備し、前記温度検出回路（１５）は、回路周辺の温度を検出し、前記電圧検出回路（１７）は、回路の電源電圧を検出し、前記遅延回路（６）は、前記温度検出回路（１５）が検出した温度データ（１４）と、前記電圧検出回路（１７）が検出した電圧（１６）に基づいて、前記遅延クロック信号（１１）（２１）の遅延量を決定する。
【００２４】
前記メモリ回路（２）は、さらに、制御回路（１３）を具備し、前期制御回路（１３）は、前記温度検出回路（１５）が検出した温度データ（１４）と、前記電圧検出回路（１７）が検出した電圧（１６）に応答して制御信号を生成し、前記遅延回路（６）は、前記制御信号により前記遅延クロック信号（１１）（２１）の遅延量を決定する。
【００２５】
前記遅延回路（６）がＰＬＬ回路である。
【００２６】
前記遅延回路（６）がＤＬＬ回路である。
【００２７】
基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成するステップと、回路周辺の温度を検出するステップと、前記検出温度により前記遅延クロック信号（１１）（２１）の遅延量を決定するステップと、を具備する方法でメモリ回路（２）を動作する。
【００２８】
基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成するステップと、回路の電源電圧を検出するステップと、前記検出した電圧（１６）により前記遅延クロック信号（１１）（２１）の遅延量を決定するステップと、を具備する方法でメモリ回路（２）を動作する。
【００２９】
基準クロック信号（１０）を遅延させて遅延クロック信号（１１）（２１）を生成するステップと、回路の温度を検出するステップと、前記回路の電源電圧を検出するステップと、前記温度と、前記電圧により前記遅延クロック信号（１１）（２１）の遅延量を決定するステップと、を具備する方法でメモリ回路（２）を動作する。
【００３０】
【発明の実施の形態】
図１から図６を用いて、本発明の第１の実施の形態を以下に述べる。
【００３１】
図１は、第１の実施の形態におけるメモリアクセス回路を搭載した装置の一例を示す図である。
【００３２】
第１の実施の形態では、搭載する装置にプラズマディスプレイを例にとって述べる。これは、本実施の形態のメモリアクセス回路が、大容量のフレームメモリが必要で、かつ、装置の動作環境の温度範囲が、摂氏マイナス１０度から摂氏プラス８０度まで変化し、さらに、ＬＳＩの電源電圧にも初期の設定ばらつきがあるような、プラズマディスプレイに代表されるような大型表示装置に搭載した場合にも、安定して動作するからである。
【００３３】
図１を参照すると、第１の実施の形態のメモリアクセス回路を搭載した装置は、プラズマディスプレイモジュール１と、第１の実施の形態のメモリアクセス回路を含むメモリ回路２で構成される。
【００３４】
図２から図５は、第１の実施の形態における回路構成を示した図である。
【００３５】
図２を参照すると、第１の実施の形態におけるメモリアクセス回路の回路構成は、クロック原信号線１０を生成するクロック生成回路３、信号遅延回路６、メモリ７、データ取り込みフリップ・フロップ８、温度検出回路１５、遅延選択制御回路１３から構成されている。温度検出回路１５は複数あってもよい。
【００３６】
３はクロック生成回路であり、例えば、メモリにアクセスするＬＳＩに接続される水晶発信器が出力する発振信号を整形し、必要に応じて周波数を逓倍するなどしてクロック原信号線１０を生成する。
【００３７】
４は遅延手段である。この遅延手段４は図２に示すように遅延素子を複数段接続した構成であり、遅延素子ごとに出力を取り出しており、この各々の出力が、入力されるクロック原信号線１０を異なった時間だけ遅延させた信号になっている。もちろん、ここで示した遅延手段４以外にもさまざまな遅延手段の例を考えることができ本発明ではそれらを含んでいる。
【００３８】
５は選択回路であり、遅延手段４の複数の出力信号の中から１つを選択して出力することによりリードクロック信号線１１の遅延値を変更することができる。リードクロック信号線１１は、メモリから読み出すデータを保持するタイミングを規定している。
【００３９】
６は前述の遅延手段４及び選択回路５で構成された信号遅延回路である。入力されるクロック原信号線１０を遅延させて出力し、その遅延時間を変更できる。
【００４０】
７はメモリである。例えば、クロック原信号線１０を入力し、このクロック原信号線１０に同期して出力データが変化するクロック同期式メモリである。
【００４１】
８はデータ取り込みフリップ・フロップである。メモリ７が出力したデータをリードクロック信号線１１に同期してデータ信号線９を取り込む。
【００４２】
１５は温度検出回路である。温度を検出してそれを電気的な信号に変換し温度検出信号線１４を出力する。また遅延切替え制御回路１３は前記の温度検出信号線１４を入力し、何らかの処理を行った後、信号遅延手段６の遅延切替信号１２を出力する。
【００４３】
なお、温度検出回路１５はＬＳＩのチップ上かあるいは装置上に複数設けてもよい。
【００４４】
温度検出回路は１５は、回路基板上の任意の場所の温度を検出し、さらに回路基板が筐体内部に設置されている場合には、筐体内部の任意の場所の温度を検出する。
【００４５】
以下、第１の実施の形態の動作について説明する。まず、温度による遅延段数切り替えの動作について図６を用いて説明する。リードクロック信号線１１に出力される信号の遅延時間は、温度変化に追随して温度検出回路１５、遅延切替え制御回路１３、遅延手段４、選択回路５の機能により、遅延時間が図６のように変化する。
【００４６】
このとき、温度検出回路１５で検出した温度により遅延切替え制御回路１３が遅延回路６を制御し、遅延手段の段数を切替えることにより、図６の太線のように高温から低温まで温度変化があっても、リードクロック信号線１１の遅延時間は狭い変動範囲に抑えることができる。
【００４７】
図２は、第１の実施の形態における回路構成の、メモリ７に入力されるクロック原信号線１０に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００４８】
図２を参照すると、メモリ７のリード動作は、クロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とリードクロック信号線１１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることである。
【００４９】
図３は、第１の実施の形態における回路構成の、メモリに入力されるクロック原信号線１０に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００５０】
図３を参照すると、メモリの書き込み動作は、クロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とライトクロック信号線２１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることである。
【００５１】
図４は、第１の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号線１０に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００５２】
図４を参照すると、メモリのリード動作は、リードクロック信号線１１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることである。
【００５３】
図５は、第１の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号線１０に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００５４】
図５を参照すると、メモリの書き込み動作は、ライトクロック信号線２１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることである。
【００５５】
以上の動作より、データ取り込みフリップ・フロップ８の規定タイミング内に前記のリードクロック１１の遅延時間変動範囲を抑えることで、広い温度範囲でのメモリ７アクセスが正常動作する。この結果、広い温度範囲での装置１の動作を保証することができる。
【００５６】
図７から図１０を用いて、本発明の第２の実施の形態について述べる。
【００５７】
図７から図１０は、第２の実施の形態における回路構成を示した図である。
【００５８】
メモリアクセス回路における電源電圧の変化によってもトランジスタの遅延時間は変化し、リードクロック遅延時間は変化する。
【００５９】
このため、第１の実施の形態で述べた温度検出回路に変えて、電源電圧検出回路１７を用いることで、広い電源電圧範囲の保証を行うことができる。電源電圧検出回路１７は複数あってもよい。
【００６０】
電源電圧検出回路１７は、回路基板上の任意の場所の電源電圧を検出し、さらに回路基板が装置に設置されている場合には、装置に流れるの任意の場所の電圧を検出する。
【００６１】
図７は、第２の実施の形態における回路構成の、メモリに入力されるクロック信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００６２】
図７を参照すると、メモリのリード動作は、クロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とリードクロック信号線１１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００６３】
図８は、第２の実施の形態における回路構成の、メモリに入力されるクロック信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００６４】
図８を参照すると、メモリの書き込み動作はクロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とライトクロック信号線２１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００６５】
図９は、第２の実施の形態における回路構成の、データ取り込み回路に入力されるクロック信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００６６】
図９を参照すると、メモリのリード動作は、リードクロック信号線１１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００６７】
図１０は、第２の実施の形態における回路構成の、データ取り込み回路に入力されるクロック信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００６８】
図１０を参照すると、メモリの書き込み動作は、ライトクロック信号線２１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００６９】
以上の動作より、データ取り込みフリップ・フロップ８の規定タイミング内に前記のリードクロック１１の遅延時間変動範囲を抑えることで、広い電源電圧範囲でのメモリ７アクセスが正常動作する。この結果、広い電源電圧範囲での装置１の動作を保証することができる。
【００７０】
図１１から図１４を用いて、本発明の第３の実施の形態について述べる。
【００７１】
図１１から図１４は、第３の実施の形態における回路構成を示した図である。
【００７２】
第３の実施の形態では、第１の実施の形態で述べた温度検出回路と、第２の実施の形態で述べた電源電圧検出回路１７の両方を備え、検出温度と検出電源電圧によって、リードクロック信号線の遅延量を切り替える。温度検出回路及び電源電圧検出回路１７は複数あってもよい。
【００７３】
図１１は、第３の実施の形態における回路構成の、メモリに入力されるクロック信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００７４】
図１１を参照すると、メモリのリード動作は、クロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とリードクロック信号線１１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００７５】
図１２は、第３の実施の形態における回路構成の、メモリに入力されるクロック信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００７６】
図１２を参照すると、メモリの書き込み動作はクロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とライトクロック信号線２１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００７７】
図１３は、第３の実施の形態における回路構成の、データ取り込み回路に入力されるクロック信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００７８】
図１３を参照すると、メモリのリード動作は、リードクロック信号線１１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００７９】
図１４は、第３の実施の形態における回路構成の、データ取り込み回路に入力されるクロック信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００８０】
図１４を参照すると、メモリの書き込み動作は、ライトクロック信号線２１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００８１】
以上の動作より、データ取り込みフリップ・フロップ８の規定タイミング内に前記のリードクロック１１の遅延時間変動範囲を抑えることで、広い電源電圧範囲でのメモリ７アクセスが正常動作する。この結果、広い温度範囲と、広い電源電圧範囲での装置１の動作を保証することができる。
【００８２】
図１５から図１８を用いて、本発明の第４の実施の形態について以下に述べる。
【００８３】
図１５から図１８は、第４の実施の形態における回路構成を示した図である。
【００８４】
第４の実施の形態において、遅延回路に、出力信号の位相調整可能なＰＬＬ回路、またはＤＬＬ回路を用いる。
【００８５】
図１５は、第４の実施の形態における回路構成の、メモリに入力されるクロック信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００８６】
図１５を参照すると、メモリのリード動作は、クロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とリードクロック信号線１１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００８７】
図１６は、第４の実施の形態における回路構成の、メモリに入力されるクロック信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００８８】
図１６を参照すると、メモリの書き込み動作はクロック原信号線１０で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とライトクロック信号線２１の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００８９】
図１７は、第４の実施の形態における回路構成の、データ取り込み回路に入力されるクロック信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【００９０】
図１７を参照すると、メモリのリード動作は、リードクロック信号線１１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８に取り込むことである。すなわち、メモリ７からの正常なリード動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００９１】
図１８は、第４の実施の形態における回路構成の、データ取り込み回路に入力されるクロック信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【００９２】
図１８を参照すると、メモリの書き込み動作は、ライトクロック信号線２１で動作しているメモリ７のデータ信号線９をデータ取り込みフリップ・フロップ８から取り込むことである。すなわち、メモリ７への正常な書き込み動作は、データ信号線９とクロック原信号線１０の変化タイミングがデータ取り込みフリップ・フロップ８のセットアップ時間、ホールド時間で規定されたタイミング内にあることが必要である。
【００９３】
以上の動作より、データ取り込みフリップ・フロップ８の規定タイミング内に前記のリードクロック信号線１１の遅延時間変動範囲を抑えることで、広い温度範囲でのメモリ７アクセスが正常動作する。この結果、広い温度範囲での装置１の動作を保証することができる。
【００９４】
【発明の効果】
本発明の効果は、回路動作中の温度の変化や、電源電圧の変動が発生した場合でも、動作マージンを変化させることなく、メモリにアクセス可能なメモリ回路構成を設計することができ、特に動作マージンに余裕のない高速メモリを使用する回路に効果がある。
【００９５】
本発明の他の効果は、プラズマディスプレイに代表される大型表示装置に本発明のメモリ回路を搭載した場合に、その装置の動作保証温度範囲を広くし、また、その装置の動作保証電圧範囲を広くすることができる効果がある。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態の回路を搭載した装置図である。
【図２】図２は、本発明の第１の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図３】図３は、本発明の第１の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図４】図４は、本発明の第１の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図５】図５は、本発明の第１の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図６】図６は、本発明の温度による遅延素子の段数を変化させたときの、リードクロック信号タイミング図である。
【図７】図７は、本発明の第２の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図８】図８は、本発明の第２の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図９】図９は、本発明の第２の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図１０】図１０は、本発明の第２の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図１１】図１１は、本発明の第３の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図１２】図１２は、本発明の第３の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図１３】図１３は、本発明の第３の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図１４】図１４は、本発明の第３の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図１５】図１５は、本発明の第４の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図１６】図１６は、本発明の第４の実施の形態における回路構成の、メモリに入力されるクロック原信号に対してデータ取り込み回路に入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図１７】図１７は、本発明の第４の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリのリード動作を示す図である。
【図１８】図１８は、本発明の第４の実施の形態における回路構成の、データ取り込み回路に入力されるクロック原信号に対してメモリに入力されるクロック信号を遅延させる場合のメモリの書き込み動作を示す図である。
【図１９】図１９は、従来のメモリアクセス回路の回路構成を示した図である。
【符号の説明】
１ プラズマディスプレイモジュール
２ メモリ回路
３ クロック生成回路
４ 遅延手段
５ 選択回路
６ 信号遅延手段
７ メモリ
８ データ取り込みフリップ・フロップ
９ データ信号線
１０ クロック原信号線
１１ リードクロック信号線
１２ 遅延切替信号
１３ 遅延切替え制御回路
１４ 温度検出信号線
１５ 温度検出回路
１６ 電源電圧検出信号線
１７ 電源電圧検出回路
１８ メモリアクセス回路
１９ 出力位相制御対応ＰＬＬ、もしくはＤＬＬ回路
２０ スイッチ
２１ ライトクロック信号線
Claims (7)
- メモリと、
基準クロック信号を遅延させて遅延クロック信号を生成する遅延回路と、
前記メモリ又はその周辺回路の温度、又は前記メモリ又はその周辺回路の電源電圧を検出する検出回路と、
前記検出回路が検出した温度又は電源電圧に応答して制御信号を生成する制御回路と、
を具備し、
前記遅延回路は前記制御信号により前記遅延クロック信号の遅延量を制御することを特徴とするメモリ回路。 - 請求項１に記載のメモリ回路において、
前記メモリから読み出すデータを取り込む、又は前記メモリに書き込むデータを取り込むデータ取り込み回路をさらに具備し、
前記メモリ又は前記データ取り込み回路は前記遅延クロック信号に同期して動作することを特徴とするメモリ回路。 - 請求項１又は２に記載のメモリ回路において、
前記遅延回路はＰＬＬ回路又はＤＬＬ回路であることを特徴とするメモリ回路。 - 請求項１乃至３の何れか１項に記載のメモリ回路を具備し、前記メモリ回路から出力する画像データを表示することを特徴とする表示装置。
- 請求項１乃至３の何れか１項に記載のメモリ回路と、プラズマディスプレイパネルを具備し、前記メモリ回路から出力する画像データを前記プラズマディスプレイパネルに表示することを特徴とする表示装置。
- 基準クロック信号を遅延させて遅延クロック信号を生成するステップと、
メモリ回路の温度又は電源電圧を検出するステップと、
前記検出した温度又は電源電圧により、前記遅延クロック信号の遅延量を決定するステップと、
を具備するメモリ回路の動作方法。 - 第１のクロックに同期してメモリを駆動するステップと、
第２のクロックに同期して前記メモリから読み出したデータを取り込む、又は前記メモリに書き込むデータを取り込むステップと、
前記メモリ又はその周辺回路の温度、又は前記メモリ又はその周辺回路の電源電圧を検出するステップと、
検出した前記温度又は電源電圧により前記第１のクロックと第２のクロックの相対的遅延量を制御するステップと、
を具備するメモリ回路の動作方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003098175A JP2004303163A (ja) | 2003-04-01 | 2003-04-01 | メモリ回路、メモリ回路動作方法 |
| US10/814,268 US20040184303A1 (en) | 2003-01-04 | 2004-04-01 | Memory circuit and method for operating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003098175A JP2004303163A (ja) | 2003-04-01 | 2003-04-01 | メモリ回路、メモリ回路動作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004303163A true JP2004303163A (ja) | 2004-10-28 |
Family
ID=32985522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003098175A Withdrawn JP2004303163A (ja) | 2003-01-04 | 2003-04-01 | メモリ回路、メモリ回路動作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040184303A1 (ja) |
| JP (1) | JP2004303163A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010244504A (ja) * | 2008-08-15 | 2010-10-28 | Sony Computer Entertainment Inc | Ｌｓｉの電力低減のための適応的クロック位相制御方法および装置 |
| JP2014142812A (ja) * | 2013-01-24 | 2014-08-07 | Fujitsu Ltd | 半導体装置および半導体装置の制御方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006209525A (ja) * | 2005-01-28 | 2006-08-10 | Matsushita Electric Ind Co Ltd | メモリシステム |
| KR20090032705A (ko) * | 2007-09-28 | 2009-04-01 | 삼성전자주식회사 | 온도 변화에 적응적인 클럭을 이용하는 저장장치 및 이를이용한 방송수신장치 |
| CN117894352A (zh) * | 2022-10-08 | 2024-04-16 | 长鑫存储技术有限公司 | 一种延时控制电路、方法和半导体存储器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2149289A1 (en) * | 1994-07-07 | 1996-01-08 | Yoshifumi Amano | Discharge display apparatus |
| JPH08221315A (ja) * | 1995-02-15 | 1996-08-30 | Hitachi Ltd | 情報処理装置 |
| US6415057B1 (en) * | 1995-04-07 | 2002-07-02 | Sony Corporation | Method and apparatus for selective control of degree of picture compression |
| JP4507470B2 (ja) * | 2001-07-13 | 2010-07-21 | 株式会社日立製作所 | プラズマディスプレイパネル表示装置 |
| JP4146628B2 (ja) * | 2001-08-23 | 2008-09-10 | 松下電器産業株式会社 | メモリシステム及び半導体集積回路 |
| JP3928438B2 (ja) * | 2001-11-30 | 2007-06-13 | コニカミノルタホールディングス株式会社 | 液晶表示素子の駆動方法、駆動装置及び液晶表示装置 |
-
2003
- 2003-04-01 JP JP2003098175A patent/JP2004303163A/ja not_active Withdrawn
-
2004
- 2004-04-01 US US10/814,268 patent/US20040184303A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010244504A (ja) * | 2008-08-15 | 2010-10-28 | Sony Computer Entertainment Inc | Ｌｓｉの電力低減のための適応的クロック位相制御方法および装置 |
| JP2014142812A (ja) * | 2013-01-24 | 2014-08-07 | Fujitsu Ltd | 半導体装置および半導体装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040184303A1 (en) | 2004-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6865135B2 (en) | Multi-frequency synchronizing clock signal generator | |
| US6819151B2 (en) | Method and circuit for adjusting the timing of output data based on an operational mode of output drivers | |
| KR100625128B1 (ko) | 버퍼 메모리 시스템에서 신뢰성있는 전송을 제공하기 위한 시스템 및 방법 | |
| KR100543934B1 (ko) | 반도체 메모리 장치에서 어드레스 및 데이터 억세스타임을 고속으로 하는 제어 및 어드레스 장치 | |
| US20060233036A1 (en) | Power savings mode for memory systems | |
| JP2007122804A (ja) | 同期型半導体装置 | |
| JP2010086246A (ja) | メモリインターフェース及びメモリインターフェースの動作方法 | |
| US9196349B2 (en) | Semiconductor device | |
| JP2007048022A (ja) | 非同期バスインタフェース及びその処理方法 | |
| JP2004303163A (ja) | メモリ回路、メモリ回路動作方法 | |
| JP2005141725A (ja) | メモリアクセス回路、そのメモリアクセス回路の動作方法およびそのメモリアクセス回路を用いる表示装置 | |
| JP2008305349A (ja) | メモリコントローラ | |
| JP2007164697A (ja) | 半導体集積回路およびメモリシステム並びにクロック信号設定方法 | |
| US7676643B2 (en) | Data interface device for accessing memory | |
| JP4843334B2 (ja) | メモリ制御装置 | |
| US7224623B2 (en) | Memory device having off-chip driver enable circuit and method for reducing delays during read operations | |
| JP2002278825A (ja) | メモリ制御装置 | |
| KR100495908B1 (ko) | 개선된 출력제어신호를 생성할 수 있는 반도체 집적회로및 개선된 출력제어신호발생방법 | |
| JP2010146352A (ja) | メモリアクセス制御回路とメモリアクセス制御方法 | |
| JP2010182115A (ja) | メモリ制御装置及びその制御信号出力タイミングの調整方法 | |
| JP2005293013A (ja) | メモリ制御装置 | |
| JP2006228090A (ja) | デジタル回路のコントローラ基板 | |
| KR19990039628A (ko) | 딜레이드 락 루프 회로 테스트를 위한 고주파 클락발생기를 구비하는 반도체 메모리 장치 | |
| JP2007087603A (ja) | 半導体装置システム及び半導体装置 | |
| JP2001236784A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050428 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050328 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |