JP2004289528A - 通信レベル検出装置 - Google Patents
通信レベル検出装置 Download PDFInfo
- Publication number
- JP2004289528A JP2004289528A JP2003079612A JP2003079612A JP2004289528A JP 2004289528 A JP2004289528 A JP 2004289528A JP 2003079612 A JP2003079612 A JP 2003079612A JP 2003079612 A JP2003079612 A JP 2003079612A JP 2004289528 A JP2004289528 A JP 2004289528A
- Authority
- JP
- Japan
- Prior art keywords
- detection
- level
- synchronization
- communication
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【構成】受信データに含まれる所定の同期パターンを検出することによりエラー耐性の異なる複数種の通信レベル0〜nに対応した同期検出を行う同期検出手段1と、前記同期検出手段1により、エラー耐性の一番高い通信レベルnから同期検出を行うと共に、所定時間の間該通信レベルnの同期検出が得られないことにより順次低い通信レベルの同期検出を行う制御手段2とを備える。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は通信レベル検出装置に関し、更に詳しくはエラー耐性の異なる複数種の通信レベルに対して自動的に受信同期を確立可能な通信レベル検出装置に関する。
【0002】
例えば、ITU−T勧告H.223で規定されるマルチメディア多重方式では通信時のエラー耐性に柔軟に対応するために複数種の通信レベルが用意されており、伝送路特性に応じて異なるエラー耐性の通信レベルを選択可能な仕組みとなっている。受信端末では通信相手端末から送られてくるデータストリームから相手の通信レベル(エラー耐性種別)を認識し、該通信レベルに応じた受信処理を行う必要がある。
【0003】
【従来の技術】
図8はITU−T勧告H.223で規定されるMUX−PDU(multiplex layer protocol Data unit)のフレームフォーマットを示す図であり、図8(A)にレベル0で規定されるパケットのフレームフォーマットを示す。1フレームは先頭1オクテットのヘッダ情報と、0又は1オクテット以上の情報フィールド(Payload)とからなり、前記ヘッダ情報には、1ビットのPM(Packet Marker)と、4ビットのMC(Multiplex Code)と、3ビットのHEC(Header Error Control)とが含まれる。ここで、HECはMCに対する誤り検査・保護のCRC情報である。なお、このフレームフォーマットはAnnex.A(レベル1)についても同様である。
【0004】
図8(B)にAnnex.B(レベル2)で規定されるパケットのフレームフォーマットを示す。1フレームは先頭3オクテットのヘッダ情報と、0又は1オクテット以上の情報フィールドとからなり、前記ヘッダ情報には、4ビットの多重化情報MC(Multiplex Code)と、8ビットのペイロード長情報MPL(Multiplex Payload Length)と、12ビットのパリティービットP1〜P12とが含まれる。パリティービットはEGOLAY(Extended GOLAY)符号により生成され、ペイロード長情報MPLについての誤り監査及び訂正を行うことが可能となっている。
【0005】
図9はITU−T勧告H.223によるMUX−PDUの通信フォーマットを示す図であり、図9(a)にレベル0の通信フォーマットを示す。レベル0の通信では、MUX−PDUに対してHDLC(High−Level Data Link Control)化処理(即ち、ビット「1」が5回連続した場合はビット「0」を挿入)を行うと共に、MUX−PDUの前後に最小1個のFlag「7E」h(hはヘキサデシマル表示)を挿入して、データ通信を行う。
【0006】
図9(b)にレベル1の通信フォーマットを示す。レベル1の通信は、上記レベル0の通信よりもエラー耐性が高く、MUX−PDUのフォーマットはレベル0の通信と同じであるが、MUX−PDU前後に最小1個挿入されるFlagは「E14D」h と16ビットに拡張されている。但し、MUX−PDU内の情報に対してHDLC化処理は行わない。
【0007】
図9(c)にレベル2の通信フォーマットを示す。レベル2の通信は、レベル1の通信よりも更にエラー耐性が高く、その同期パターン(Stuff)は「E14D000000」h と40ビットに拡張されている。更に、MUX−PDU内のヘッダ情報にはペイロード長情報MPLが含まれており、且つ、該ヘッダ情報はEGOLAY符号によって誤り検査及び誤り訂正可能となっている。なお、MUX−PDU内の情報に対してHDLC化処理は行わない。
【0008】
係る規格の下、勧告H.223に準拠した通信装置(端末)では通信相手の端末から送られてくるデータストリーム中からレベル0/1/2等の対向装置の通信レベルを自動的に認識する必要がある。
【0009】
図10は従来技術を説明する図であり、図10(A)に従来の通信レベル検出装置のブロック図を示す。図において、51はレベル0の同期パターン「7E」hを検出するレベル0同期検出部、52はレベル1の同期パターン「E14D」hを検出するレベル1同期検出部、53はレベル2の同期パターン「E14D000000」hを検出するレベル2同期検出部、54は各レベル検出部51〜53の検出出力に基き、受信装置(端末)の通信レベルを判定する通信レベル判定部である。
【0010】
このような構成により、従来は、入力の受信データに対して各通信レベルの同期パターン検出を同時に行い、先に同期パターンを検出した通信レベルを受信データ(対向装置)の通信レベルとして認識していた。
【0011】
上記以外にも、従来は、例えばITU−T勧告H.223規格を満たす受信回路であって、受信したネゴシエーションフラグ(「7E」h/「E14B」h/「E14B000000」hの種別(レベル0/1/2)を認識し、該認識した種別に応じて自局のデータ受信方式及びデータ処理方式を切替えると共に、前記種別毎に関わらず処理の共通点回路を共通化したもの、が知られている(特許文献1)。
【0012】
また従来は、ITU−T勧告H.222.0,H.221及びH.223の3種類のマルチメディア多重方式をサポートする通信端末であって、該文献の図1に示す如く、複数系統の検索部13a,13bを設けて同期パターンの検索を同時に行い、先に検出されたものを優先的に採用するもの、又は、検索部を1つにして、複数種別の検索を一定時間毎に切替えて行うもの、が知られている(特許文献2)。
【0013】
【特許文献1】
特開2000−224224号公報(段落「0014」)。
【0014】
【特許文献2】
特開2001−345875号公報(段落「0026」,「0033」,「0036」、図1)。
【0015】
【発明が解決しようとする課題】
しかし、上記いずれの場合も、通信レベルの誤認識、又は一旦検出した通信レベルが他の通信レベルに検出し直されてしまうという検出不安定の問題については、何ら検討されていない。以下、この問題を図10(B)に従って具体的に説明する。
【0016】
図(a)は、実際はレベル2のデータストリームを受信しているが、MUX−PDU内にデータ「7E」h(又は「E14D」h)が存在するため、これを検出してレベル0の通信と誤認識してしまい、対向側とのレベル不一致により正常通信できない場合を示している。また図(b)は、実際はレベル1のデータストリームを受信しているが、MUX−PDU内にデータ「7E」が存在するため、これを検出してレベル0の通信と誤認識してしまい、正常通信できない場合を示している。また図(c)は、上記の逆であり、実際はレベル0のデータストリームを受信しているがMUX−PDU内に「E14D」hが存在するため、これを検出してレベル1の通信と誤認識してしまい、正常通信できない場合を示している。
【0017】
本発明は上記従来技術の問題点に鑑みなされたもので、その目的とする所は、正しい通信レベルを効率よく確実に検出可能な通信レベル検出装置を提供することにある。
【0018】
【課題を解決するための手段】
上記の課題は例えば図1の構成により解決される。即ち、本発明(1)の通信レベル検出装置は、受信データに含まれる所定の同期パターンを検出することによりエラー耐性の異なる複数種の通信レベル0〜nにに対応した同期検出を行う同期検出手段1と、前記同期検出手段1により、エラー耐性の一番高い通信レベルnから同期検出を行うと共に、所定時間の間該通信レベルnの同期検出が得られないことにより順次低い通信レベルの同期検出を行う制御手段2とを備えるものである。
【0019】
本発明(1)によれば、エラー耐性の一番高い通信レベル(即ち、例えば一番複雑な同期パターン)から順に比較検出処理を行うため、受信レベルの誤検出や不安定な検出を有効に防止できる。また、ある通信レベルの同期検出を行う過程では、データストリーム中に他の通信レベルの同期パターンに相当するデータが存在していても、これらを積極的に検出する機能が動作していないため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【0020】
本発明(2)では、上記本発明(1)において、同期検出手段は通信レベル毎に独立に設けられた複数の検出ブロックを備え、各時点において同期検出処理を行っている検出ブロックに対してのみ動作用のクロック信号を供給するものである。従って、特に携帯端末等では低消費電力化に寄与する。
【0021】
本発明(3)では、上記本発明(1)において、所定の同期パターンに続くマルチメディア多重フレーム内のヘッダ情報に対して誤り検査を行う拡張GOLAY演算手段を備え、制御手段は、前記同期パターン検出後の前記ヘッダ情報と想定されるデータストリームに対して前記誤り検査を行うと共に、誤りが検出されないか又は誤り訂正可能であることを更に条件として、当該通信レベルの同期検出と判定するものである。
【0022】
従って、当該通信レベルの同期パターンの比較・検出のみならず、該同期パターンと一定の関係にあるマルチメディア多重フレーム内ヘッダのフォーマット検査も併用することで、確実な通信レベルの認識を効率よく行える。
【0023】
本発明(4)では、上記本発明(3)において、制御手段は、誤りが検出されないか又は誤り訂正後のヘッダ情報内におけるペイロード長情報を参照してぺイロードの長さを認識すると共に、該ペイロード直後のデータストリームが前記同期パターンであることを更に条件として、当該通信レベルの同期検出と判定するものである。従って、更に正しいペイロード長情報を活用することで、当該通信レベルの一層信頼性高い同期検出が行える。
【0024】
本発明(5)では、上記本発明(1)において、所定の同期パターンに続くマルチメディア多重フレーム内のヘッダ情報に対して誤り検査を行うCRC演算手段を備え、制御手段は、前記同期パターン検出後の前記ヘッダ情報と想定されるデータストリームに対して前記誤り検査を行うと共に、誤りが検出されないか又は誤り訂正可能であることを更に条件として、当該通信レベルの同期検出と判定するものである。
【0025】
従って、当該通信レベルの同期パターンの比較・検出のみならず、該同期パターンと一定の関係にあるマルチメディア多重フレーム内ヘッダのフォーマット検査も併用することで、確実な通信レベルの認識を効率よく行える。
【0026】
【発明の実施の形態】
以下、添付図面に従って本発明に好適なる複数の実施の形態を詳細に説明する。なお 、全図を通して同一符号は同一又は相当部分を示すものとする。
【0027】
図2は第1の実施の形態による通信レベル検出装置を説明する図で、本発明のITU−T勧告H.223への適用例をCPUを利用したソフトウェア構成により実現する場合を示している。図において、10Aは第1の実施の形態による通信レベル検出装置、11は受信データを一時的に記憶するためのFIFO等によるバッファ(BUF)、12は本装置の主制御・処理を行う組込CPU、13はCPU12によりタイムアウト時間を設定可能なタイマ、14はCPU12が実行するプログラムやデータを記憶するためのRAM,ROM等からなる主メモリ(MM)、15は通信レベルの検出制御処理(プログラム)、16はレベル2同期検出処理、17はレベル1同期検出処理、18はレベル0同期検出処理である。
【0028】
本第1の実施の形態では、各処理部の機能をソフトウェアで実現する構成により、より厳密で複雑なレベル検出処理を容易に実現できると共に、将来的にサポートされる通信レベルの増加に対してもソフトウェアの変更/増加だけで柔軟に対処できる。以下、各処理部の動作を詳細に説明する。
【0029】
図3は実施の形態による検出制御処理15のフローチャートであり、通信レベル検出の主制御を行うブロックである。上位の通信制御装置からの通信レベル検出指令によりこの処理が起動される。ステップS11では今回の通信レベルの検出に先立って各通信レベルを表す全ての検出フラグをリセットしておく。ステップS12ではレベル2の検出時間リミットを設定したタイマ2を起動し、ステップS13では後述のレベル2同期検出処理16を実行(Call)する。ステップS14ではその処理結果であるレベル2検出フラグ=1(検出)か否かを判別し、検出の場合は、最終的に通信レベル=2と判定してこの処理を抜ける。また、検出でない場合は、更にステップS15でタイマ2のタイムアウトか否かを判別し、タイムアウトでもない場合はステップS13に戻り、引き続きレベル2同期検出処理を実行する。
【0030】
また、上記ステップS15の判別でタイマ2がタイムアウトになると、処理はステップS16に進み、今度はレベル1の検出時間リミットを設定したタイマ1を起動し、ステップS17では後述のレベル1同期検出処理17を実行する。ステップS18ではその処理結果であるレベル1検出フラグ=1(検出)か否かを判別し、検出の場合は、最終的に通信レベル=1と判定してこの処理を抜ける。また、検出でない場合は、更にステップS19でタイマ1のタイムアウトか否かを判別し、タイムアウトでもない場合はステップS17に戻り、引き続きレベル1同期検出処理を実行する。
【0031】
また、上記ステップS19の判別でタイマ1がタイムアウトになると、処理はステップS20に進み、今度はレベル0の検出時間リミットを設定したタイマ0を起動し、ステップS21では後述のレベル0同期検出処理18を実行する。ステップS22ではその処理結果であるレベル0検出フラグ=1(検出)か否かを判別し、検出の場合は、最終的に通信レベル=0と判定してこの処理を抜ける。また、検出でない場合は、更にステップS23でタイマ0のタイムアウトか否かを判別し、タイムアウトでもない場合はステップS21に戻り、引き続きレベル0同期検出処理を実行する。こうして、やがて、ステップS23の判別でもタイムアウトになると、この処理を抜ける。この場合は、上位の通信制御装置からの検出指令により再度この処理に入力する。
【0032】
図4は実施の形態によるレベル2同期検出処理16を説明する図で、図4(A)に該処理のフローチャート、図4(B)に該処理のタイミングチャートを示す。ステップS31では受信データとレベル2の同期パターン「E14D000000」hとを受信ビット(又は受信ディジット)毎に比較すると共に、該受信データ中にStuff「E14D000000」hが検出されるのを待ち、やがて検出されると、ステップS32では、今度はStuff「E14D000000」hが検出されなくなるのを待つ。
【0033】
そして、やがて、Stuff「E14D000000」hが検出されなくなると、ステップS33では最後のStuff「E14D000000」hに続く受信データストリームについて、MUX−PDUレベル2のヘッダ位置を推定すると共に、続くステップS34ではヘッダ情報についてEGOLAY復号及び必要なら誤り訂正を行う。ステップS35では訂正後のペイロード長MPL(即ち、正しいMPL)の情報に基きMUX−PDUのペイロード長を認識する。ステップS36では該ペイロード長分のデータを経過した時点の次の情報がFlag「E14D」hか又はStuff「E14D000000」hか否かを判別すると共に、YESの場合は、上記Stuff「E14D000000」hに続く一連のデータストリームがMUX−PDUレベル2のフォーマットである条件を満足するため、更にステップS37でレベル2検出フラグ=1(検出)にしてこの処理を抜ける。また、NOの場合は、何もせずにこの処理を抜ける。また、図示しないが、上記ステップS34の処理で誤り訂正不可の場合も、H.223レベル2フォーマットの確認が得られないため,何もせずにこの処理を抜ける。
【0034】
なお、上記ステップS31の処理でStuff「E14D000000」hが検出されたことにより、いきなりステップS37に進んでレベル2検出フラグ=1(検出)とするように、レベル2の判別プロトコルを簡略化しても良いが、好ましくは、上記の如くレベル2フォーマットに従うより厳密な検査を行うことで、レベル2検出の信頼性が大幅に向上する。
【0035】
また、このように、レベル2の同期検出を行う過程では、MUX−PDUのデータストリーム中にStuff「E14D」hやFlag「7E」hのパターンが存在していても、これらを積極的に検出する機能が存在しない(動作しない)ため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【0036】
図5は実施の形態によるレベル1同期検出処理17を説明する図で、図5(A)に該処理のフローチャート、図5(B)に該処理のタイミングチャートを示す。ステップS41では受信データとレベル1の同期パターン「E14D」hとを受信ビット(又はディジット)毎に比較すると共に、該受信データ中にStuff「E14D」hが検出されるのを待ち、やがて検出されると、ステップS42では、今度はStuff「E14D」hが検出されなくなるのを待つ。
【0037】
そして、やがて、Stuff「E14D」hが検出されなくなると、ステップS43では最後のStuff「E14D」hに続く受信データストリームについて、MUX−PDUレベル1のヘッダ位置を推定すると共に、続くステップS44ではヘッダ情報についてCRC演算(検査)及び必要なら誤り訂正を行う。ステップS45では上記処理がCRCエラー無しであったか又はエラー有りでも訂正可能であったか否かを判別すると共に、YESの場合は、Stuff「E14D」hに続く一連のデータストリームがMUX−PDUレベル1のフォーマットである条件を満足するため、更にステップS46ではレベル1検出フラグ=1(検出)にしてこの処理を抜ける。また、NOの場合は、何もせずにこの処理を抜ける。
【0038】
なお、上記ステップS41の処理でStuff「E14D」hが検出されたことにより、いきなりステップS46に進んでレベル1検出フラグ=1(検出)とするように、レベル1の判別プロトコルを簡略化しても良いが、好ましくは、上記の如くレベル1フォーマットに従うより厳密な検査を行うことで、レベル1検出の信頼性が大幅に向上する。
【0039】
また、このように、レベル1の同期検出を行う過程では、MUX−PDUのデータストリーム中にStuff「E14D000000」hやFlag「7E」hのパターンが存在していても、これらを積極的に検出する機能が存在しない(動作しない)ため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【0040】
図6は実施の形態によるレベル0同期検出処理18を説明する図で、図6(A)に該処理のフローチャート、図6(B)に該処理のタイミングチャートを示す。ステップS51では受信データとレベル0の同期パターン「7E」hとを受信ビット(又はディジット)毎に比較すると共に、該受信データ中にFlag「7E」hが検出されるのを待ち、やがて検出されると、ステップS52では、今度はFlag「7E」hが検出されなくなるのを待つ。
【0041】
そして、やがて、Flag「7E」hが検出されなくなると、ステップS53では最後のFlagに続く受信データストリームについて、MUX−PDUレベル0のヘッダ位置を推定すると共に、続くステップS54ではヘッダ情報についてCRC演算(検査)及び必要なら誤り訂正を行う。ステップS55では上記処理がCRCエラー無しであったか又はエラー有りでも訂正可能であったか否かを判別すると共に、YESの場合は、Flag「7E」hに続く一連のデータストリームがMUX−PDUレベル0のフォーマットである条件を満足するため、更にステップS56ではレベル0検出フラグ=1(検出)にしてこの処理を抜ける。また、NOの場合は、何もせずにこの処理を抜ける。
【0042】
なお、上記ステップS51の処理でFlag「7E」hが検出されたことにより、いきなりステップS56に進んでレベル0検出フラグ=1(検出)とするように、レベル0の判別プロトコルを簡略化しても良いが、好ましくは、上記の如くレベル0フォーマットに従うより厳密な検査を行うことで、レベル0検出の信頼性が大幅に向上する。
【0043】
このように、ベル0の同期検出を行う過程では、MUX−PDUのデータストリーム中にStuff「E14D000000」hやStuff「E14D」hのパターンが存在していても、これらを積極的に検出する機能が存在しない(動作しない)ため、受信レベルの誤検出や不安定な検出を有効に防止できる。また、本第1の実施の形態によれば、検出制御処理15は、エラー耐性の一番高い通信レベル(即ち、一番複雑な同期パターン)から順に比較検出処理を行うため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【0044】
図7は第2の実施の形態による通信レベル検出装置を説明する図で、本発明の通信レベル検出機能をハードウェア構成により実現する場合を示している。図において、10Bは第2の実施の形態による通信レベル検出装置、21はMUX−PDUレベル2通信の同期検出を行うレベル2同期検出部、22はMUX−PDUレベル1通信の同期検出を行うレベル1同期検出部、23はMUX−PDUレベル0通信の同期検出を行うレベル0同期検出部、24は各レベル検出部21〜23の検出出力L2D〜L0Dに基き本装置の通信レベル情報を判定し、対応する通信レベルのコード情報を出力する通信レベル判定部、25は通信レベルの検出制御を行う検出制御部である。
【0045】
レベル2同期検出部21は、図示しないが、基本的には、入力の受信データをシリアルパラレル変換するシフトレジスタと、レベル2の同期パターン「E14D000000」hを保持するレジスタと、両者の内容をタイミングをずらしながら比較する比較器とを備え、該比較器が受信データ中のStuff「E14D000000」hを検出したことにより、出力のレベル2検出信号L2D=1(検出)とする。更には、上記図4の場合と同様にして、レベル2についてのより厳密なフォーマットチェックを行うために、EGOLAY演算部及び誤り訂正部と、各時点の検出条件が満足されることにより処理を次の段階に進めるようなシーケンス処理部とを備えても良い。他のレベル1同期検出部22、レベル0同期検出部23についても同様である。ここでは、検出制御部25の動作を以下に詳細に説明する。
【0046】
最初はカウンタCTRの出力Q=0によりデコーダDECの出力「0」=1(HIGHレベル)であり、この状態では受信レベルの検出動作を行わない。やがて、上位の通信制御装置から検出スタートパルスSTPが入力すると、カウンタCTRの出力Q=1となり、これに伴いデコーダDECの出力「1」=1となる。これにより、その後はレベル2同期検出部21のみが付勢されて、エラー耐性の一番高いレベル2の同期検出を行う。好ましくは、ANDゲート回路A1によりレベル2同期検出部21に対してのみクロック信号ckを供給することで、消費電力の節約を図る。
【0047】
また、この状態では、ORゲート回路O3の出力=0(LOWレベル)により、タイマTMが起動され、所定時間を計数する。そして、この時間内に、もしレベル2の同期検出が得られると、レベル2検出信号L2D=1レベルとなり、これによってタイマTMのカウント動作が停止(消勢)される。即ち、別段の指令が入力されない限りは、それ以降のレベル検出処理は行われなくなり、よって、この場合の通信レベル=2となる。
【0048】
このように、レベル2の同期検出を行う過程では、MUX−PDUのデータストリーム中にStuff「E14D」hやFlag「7E」hのパターンが存在していても、これらを積極的に検出する機能が存在しないため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【0049】
また、上記時間内にレベル2の同期検出が得られない場合は、やがて、タイマTMがタイムアウトし、その出力パルスTOPによってカウンタCTRの出力Q=2となり、これに伴いデコーダDECの出力「2」=1レベルとなる。これにより、レベル1同期検出部22のみが付勢されて、今度はエラー耐性の次に高いレベル1の同期検出を行う。好ましくは、ANDゲート回路A2によりレベル1同期検出部22に対してのみクロック信号ckを供給することで、消費電力の節約を図る。
【0050】
また、この状態では、ORゲート回路O3の出力=0レベルにより、タイマTMが付勢され、新たに所定時間を計数する。そして、この時間内に、もしレベル1の同期検出が得られると、レベル1検出信号L1D=1レベルとなり、これによってタイマTMのカウント動作が停止される。即ち、別段の指令が入力されない限り、それ以降の検出処理は行われなくなり、よって、この場合の通信レベル=1となる。
【0051】
このように、レベル1の同期検出を行う過程では、MUX−PDUのデータストリーム中にStuff「E14D000000」hやFlag「7E」hのパターンが存在していても、これらを積極的に検出する機能が存在しないため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【0052】
また、上記時間内にレベル1の同期検出が得られない場合は、やがて、タイマTMがタイムアウトし、その出力パルスTOPによってカウンタCTRの出力Q=3となり、これに伴いデコーダDECの出力「3」=1レベルとなる。これにより、今度はレベル0同期検出部23のみが付勢されて、今度はエラー耐性の一番低いレベル0の同期検出を行う。好ましくは、ANDゲート回路A3によりレベル0同期検出部23に対してのみクロック信号ckを供給することで、消費電力の節約を図る。
【0053】
また、この状態では、ORゲート回路O3の出力=0レベルにより、タイマTMが付勢され、新たに所定時間を計数する。そして、この時間内に、もしレベル0の同期検出が得られると、レベル0検出信号L0D=1レベルとなり、これによってタイマTMのカウント動作が停止される。即ち、別段の指令が入力されない限り、それ以降の検出処理は行われなくなり、よって、この場合の通信レベル=0となる。
【0054】
このように、レベル0の同期検出を行う過程では、MUX−PDUのデータストリーム中にStuff「E14D000000」hやStuff「E14D」hのパターンが存在していても、これらを積極的に検出する機能が存在しないため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【0055】
また、上記時間内にレベル0の同期検出が得られない場合は、やがて、タイマTMがタイムアウトし、その出力パルスTOPによってカウンタCTRの出力Q=0となり、これに伴いデコーダDECの出力「0」=1レベルとなる。これにより、上記一連のレベル検出動作は終了し、上位システムからの新たな起動指令を待つ。
【0056】
なお、上記実施の形態では、本発明のITU−T勧告H.223レベル0〜2への適用例を述べたが、これに限らない。同様の考え方でレベル3以上の通信規格にも対処可能である。また、ITU−T勧告H.223以外の通信レベル認識についても適用可能である。
【0057】
また、上記本発明に好適なる複数の実施の形態を述べたが、本発明思想を逸脱しない範囲内で各部の構成、制御、処理及びこれらの組み合わせの様々な変更が行えることは言うまでも無い。
【0058】
(付記1) 受信データに含まれる所定の同期パターンを検出することによりエラー耐性の異なる複数種の通信レベルに対応した同期検出を行う同期検出手段と、前記同期検出手段により、エラー耐性の一番高い通信レベルから同期検出を行うと共に、所定時間の間該通信レベルの同期検出が得られないことにより順次低い通信レベルの同期検出を行う制御手段とを備えることを特徴とする通信レベル検出装置。
【0059】
(付記2) 同期検出手段は通信レベル毎に独立に設けられた複数の検出ブロックを備え、各時点において同期検出処理を行っている検出ブロックに対してのみ動作用のクロック信号を供給することを特徴とする付記1記載の通信レベル検出装置。
【0060】
(付記3) 前記所定の同期パターンに続くMUX−PDU内のヘッダ情報に対して誤り検査を行う誤り検査手段を備え、制御手段は、前記同期パターン検出後の所定のデータストリームに対して誤り検査を行うと共に、誤りが検出されないか又は誤りが訂正可能であることを更に条件にして、当該受信レベルの同期検出と判定することを特徴とする付記1記載の通信レベル検出装置。従って、同期パターンの比較・検出のみならず、該同期パターンと一定の関係にあるMUX−PDU内ヘッダのフォーマット検査も併用することで、確実な通信レベルの認識を効率よく行える。
【0061】
(付記4) 所定の同期パターンに続くマルチメディア多重フレーム内のヘッダ情報に対して誤り検査を行う拡張GOLAY演算手段を備え、制御手段は、前記同期パターン検出後の前記ヘッダ情報と想定されるデータストリームに対して前記誤り検査を行うと共に、誤りが検出されないか又は誤り訂正可能であることを更に条件として、当該通信レベルの同期検出と判定することを特徴とする付記1記載の通信レベル検出装置。
【0062】
(付記5) 制御手段は、誤りが検出されないか又は誤り訂正後のヘッダ情報内におけるペイロード長情報を参照してぺイロードの長さを認識すると共に、該ペイロード直後のデータストリームが前記同期パターンであることを更に条件として、当該通信レベルの同期検出と判定することを特徴とする付記4
記載の通信レベル検出装置。
【0063】
(付記6) 所定の同期パターンに続くマルチメディア多重フレーム内のヘッダ情報に対して誤り検査を行うCRC演算手段を備え、制御手段は、前記同期パターン検出後の前記ヘッダ情報と想定されるデータストリームに対して前記誤り検査を行うと共に、誤りが検出されないか又は誤り訂正可能であることを更に条件として、当該通信レベルの同期検出と判定することを特徴とする付記1記載の通信レベル検出装置。
【0064】
【発明の効果】
以上述べた如く本発明によれば、常に正しい通信レベルを効率よく確実に検出できるため、通信の信頼性向上に寄与するところが極めて大きい。
【図面の簡単な説明】
【図1】本発明の原理を説明する図である。
【図2】第1の実施の形態による通信レベル検出装置を説明する図である。
【図3】実施の形態による検出制御処理のフローチャートである。
【図4】実施の形態によるレベル2同期検出処理を説明する図である。
【図5】実施の形態によるレベル1同期検出処理を説明する図である。
【図6】実施の形態によるレベル0同期検出処理を説明する図である。
【図7】第2の実施の形態による通信レベル検出装置を説明する図である。
【図8】ITU−T勧告H.223によるMUX−PDUのフレームフォーマットを示す図である。
【図9】ITU−T勧告H.223によるMUX−PDUの通信フォーマットを示す図である。
【図10】従来技術を説明する図である。
【符号の説明】
10A,10B 通信レベル検出装置
11 バッファ(BUF)
12 CPU
13 タイマ
14 主メモリ(MM)
15 検出制御処理(プログラム)
16 レベル2同期検出処理
17 レベル1同期検出処理
18 レベル0同期検出処理
21 レベル2同期検出部
22 レベル1同期検出部
23 レベル0同期検出部
24 通信レベル判定部
25 検出制御部
Claims (5)
- 受信データに含まれる所定の同期パターンを検出することによりエラー耐性の異なる複数種の通信レベルに対応した同期検出を行う同期検出手段と、
前記同期検出手段により、エラー耐性の一番高い通信レベルから同期検出を行うと共に、所定時間の間該通信レベルの同期検出が得られないことにより順次低い通信レベルの同期検出を行う制御手段とを備えることを特徴とする通信レベル検出装置。 - 同期検出手段は通信レベル毎に独立に設けられた複数の検出ブロックを備え、各時点において同期検出処理を行っている検出ブロックに対してのみ動作用のクロック信号を供給することを特徴とする請求項1記載の通信レベル検出装置。
- 所定の同期パターンに続くマルチメディア多重フレーム内のヘッダ情報に対して誤り検査を行う拡張GOLAY演算手段を備え、制御手段は、前記同期パターン検出後の前記ヘッダ情報と想定されるデータストリームに対して前記誤り検査を行うと共に、誤りが検出されないか又は誤り訂正可能であることを更に条件として、当該通信レベルの同期検出と判定することを特徴とする請求項1記載の通信レベル検出装置。
- 制御手段は、誤りが検出されないか又は誤り訂正後のヘッダ情報内におけるペイロード長情報を参照してぺイロードの長さを認識すると共に、該ペイロード直後のデータストリームが前記同期パターンであることを更に条件として、当該通信レベルの同期検出と判定することを特徴とする請求項3記載の通信レベル検出装置。
- 所定の同期パターンに続くマルチメディア多重フレーム内のヘッダ情報に対して誤り検査を行うCRC演算手段を備え、制御手段は、前記同期パターン検出後の前記ヘッダ情報と想定されるデータストリームに対して前記誤り検査を行うと共に、誤りが検出されないか又は誤り訂正可能であることを更に条件として、当該通信レベルの同期検出と判定することを特徴とする請求項1記載の通信レベル検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003079612A JP4199031B2 (ja) | 2003-03-24 | 2003-03-24 | 通信レベル検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003079612A JP4199031B2 (ja) | 2003-03-24 | 2003-03-24 | 通信レベル検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004289528A true JP2004289528A (ja) | 2004-10-14 |
JP4199031B2 JP4199031B2 (ja) | 2008-12-17 |
Family
ID=33293676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003079612A Expired - Fee Related JP4199031B2 (ja) | 2003-03-24 | 2003-03-24 | 通信レベル検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4199031B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009152923A (ja) * | 2007-12-21 | 2009-07-09 | Kenwood Corp | デジタル受信機、制御方法及びプログラム |
JP2010010854A (ja) * | 2008-06-25 | 2010-01-14 | Nec Electronics Corp | 通信装置 |
JP2010041283A (ja) * | 2008-08-04 | 2010-02-18 | Nec Electronics Corp | 通信装置 |
JP2013240120A (ja) * | 2013-09-05 | 2013-11-28 | Fujitsu Semiconductor Ltd | データ受信処理方法及びデータ受信処理装置 |
-
2003
- 2003-03-24 JP JP2003079612A patent/JP4199031B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009152923A (ja) * | 2007-12-21 | 2009-07-09 | Kenwood Corp | デジタル受信機、制御方法及びプログラム |
JP2010010854A (ja) * | 2008-06-25 | 2010-01-14 | Nec Electronics Corp | 通信装置 |
JP2010041283A (ja) * | 2008-08-04 | 2010-02-18 | Nec Electronics Corp | 通信装置 |
JP2013240120A (ja) * | 2013-09-05 | 2013-11-28 | Fujitsu Semiconductor Ltd | データ受信処理方法及びデータ受信処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4199031B2 (ja) | 2008-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8255779B2 (en) | System and method for accelerated forward error correction (FEC) synchronization | |
US7822070B2 (en) | Bus station and system and method of maintaining synchronizing of a bus station | |
WO2004086682A1 (ja) | 無線通信システム | |
US8259605B2 (en) | Packet header structure | |
JP2002064473A (ja) | ワイヤレス画像データを送信するパケット・データ送信システム | |
JP2004088246A (ja) | 無線通信方法および無線通信装置 | |
JP4199031B2 (ja) | 通信レベル検出装置 | |
US8539316B2 (en) | Method and device for synchronizing reception of data packets | |
US5428611A (en) | Strong framing protocol for HDLC and other run-length codes | |
US5799050A (en) | Sync detection circuit and method using variable reference for comparison with mismatch count | |
JP4419867B2 (ja) | データ処理装置 | |
US6486967B1 (en) | Recovery of bit-rotated frames during facsimile transmissions in a global system for mobile communications (GSM) network | |
JP2935230B2 (ja) | 呼出し検出装置及び呼出し検出方法 | |
US6687318B1 (en) | Method and communication system for synchronizing two devices with a predeterminable data transmission method | |
JP4338850B2 (ja) | フレーム同期方法並びにこのフレーム同期方法を用いた移動局装置及び中継局装置 | |
JP4157064B2 (ja) | 同期開始信号検出装置、その検出方法、及びそのプログラム | |
JP2000174744A (ja) | フレーム同期回路 | |
US7877529B1 (en) | Low overhead, data transparent synchronization of streaming serial data | |
US7099423B2 (en) | Method and circuit arrangement for detecting synchronization patterns in a receiver | |
JPH09331358A (ja) | データ通信システム | |
AU3171397A (en) | A circuit and method for receiving data | |
JPH11298335A (ja) | 誤り訂正回路 | |
JP2896387B2 (ja) | 無線呼出方式 | |
JPH1051437A (ja) | パケット位置検出方法及び装置 | |
JPH11298467A (ja) | フレーム同期方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |