JP2010010854A - 通信装置 - Google Patents
通信装置 Download PDFInfo
- Publication number
- JP2010010854A JP2010010854A JP2008165282A JP2008165282A JP2010010854A JP 2010010854 A JP2010010854 A JP 2010010854A JP 2008165282 A JP2008165282 A JP 2008165282A JP 2008165282 A JP2008165282 A JP 2008165282A JP 2010010854 A JP2010010854 A JP 2010010854A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- synchronization
- clocks
- transmission signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】本発明に係る通信装置は、伝送信号を位相が互いに異なる複数のクロックで受信して当該伝送信号に含まれる同期ワードをサンプリングし、サンプリングの結果と予め定めた同期パターンとを比較して、同期パターンと一致する同期ワードをサンプリングすることができたクロックを複数のクロックのうちから識別する同期検出部30と、同期パターンと一致する同期ワードをサンプリングすることができたクロックのうち、伝送信号のサンプリングに使用する一のクロックを選択して、他のクロックを停止するための指示を出力するクロック位相選択部40と、クロック位相選択部40からの指示を受けて、複数のクロックのうち、選択された一のクロックを同期検出部30に供給すると共に、他のクロックの供給を停止するクロックゲート部50と、を有する。
【選択図】図1
Description
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。まず、図1を参照して、本実施の形態にかかる通信装置(具体的には受信装置)の構成について説明する。図1に示すように、受信装置は、アンテナ1と、高周波(RF)部2と、デジタルベースバンド(DBB)部3とを有する。
次に、図8を参照して、本実施の形態2にかかる通信装置(具体的には受信装置)の構成について説明する。尚、上述した実施の形態1で図1に示したブロックと同一の構成部分には、同一の符号を付して示す。受信装置は、アンテナ1と、高周波(RF)部2と、デジタルベースバンド(DBB)部3とを有する。尚、アンテナ1と、RF部2の構成および機能は上述した実施の形態1と同様であり、詳細な説明を省略する。
2 RF部、
21 復調器、
23 第1のPLL、
24 ドライバ、
25 レシーバ、
3 DBB部、
30 同期検出部、
31 同期パターン検出ユニット、
31a〜h 同期パターン検出器、
32 ヘッダー解釈ユニット、
34 レシーバ、
35 ドライバ、
40 クロック位相選択部、
41 クロック制御部、
50 第2のPLL回路、
60 クロックゲート部、
70 クロック乗せ換え処理部、
71 エラスティックストアユニット、
71a〜h エラスティックストア回路、
72、74 フリップフロップ、
73 エラスティックストアメモリ、
80 FIFO部、
81 セレクタ、
82 S/P変換器、
90 信号処理回路
Claims (7)
- 伝送信号を位相が互いに異なる複数のクロックで受信して当該伝送信号に含まれる同期ワードをサンプリングし、前記サンプリングの結果と予め定めた同期パターンとを比較して、前記同期パターンと一致する前記同期ワードをサンプリングすることができたクロックを前記複数のクロックのうちから識別する同期検出部と、
前記同期パターンと一致する前記同期ワードをサンプリングすることができた前記クロックのうち、前記伝送信号のサンプリングに使用する一のクロックを選択して、他のクロックを停止するための指示を出力するクロック位相選択部と、
前記クロック位相選択部からの指示を受けて、前記複数のクロックのうち、前記伝送信号のサンプリングに使用するクロックとして選択された前記一のクロックを前記同期検出部に供給すると共に、他のクロックの前記同期検出部への供給を停止するクロックゲート部と、
を有する通信装置。 - 前記同期検出部が出力するデータ信号を前記位相が互いに異なる複数のクロックで受信して、前記受信したデータ信号を基準クロックに乗せ換えるクロック乗せ換え処理部を更に有し、
前記クロックゲート部は、前記クロック位相選択結果を受けて、前記複数のクロックのうち、前記伝送信号のサンプリングに使用するクロックとして選択された前記一のクロックを前記クロック乗せ換え処理部に供給すると共に、他のクロックの前記クロック乗せ換え処理部への供給を停止する
ことを特徴とする請求項1記載の通信装置。 - 前記同期検出部は、前記伝送信号を位相が互いに異なる複数のクロックで受信して当該伝送信号に含まれる同期ワードをサンプリングし、前記サンプリングの結果と予め定めた同期パターンとを比較して、前記同期パターンと一致する前記同期ワードをサンプリングすることができたクロックを前記複数のクロックのうちから識別する複数の同期パターン検出器を有し、
前記クロック乗せ換え処理部は、前記同期パターン検出器が出力するデータ信号を前記位相が互いに異なる複数のクロックで受信して、前記受信したデータ信号を基準クロックに乗せ換える複数のエラスティック回路を有し、
前記同期パターン検出器及び前記エラスティック回路の個数は、前記位相が互いに異なる複数のクロックの個数と等しい
ことを特徴とする請求項2記載の通信装置。 - 前記同期検出部は、
前記伝送信号を位相が互いに異なる複数のクロックで受信して当該伝送信号に含まれる同期ワードをサンプリングし、前記サンプリングの結果と予め定めた同期パターンとを比較して、前記同期パターンと一致する前記同期ワードをサンプリングすることができたクロックを前記複数のクロックのうちから識別する同期パターン検出ユニットと、
前記伝送信号に含まれるヘッダーを解釈して、前記伝送信号に含まれるペイロードの長さ情報を取得するヘッダー解釈ユニットと、を有し、
前記クロック位相選択部は、
前記取得したペイロード長情報に応じたクロック停止期間を計算すると共に、前記同期パターンと一致する前記同期ワードをサンプリングすることができた前記クロックのうち、前記伝送信号のサンプリングに使用する一のクロックを選択して、他のクロックを停止するための指示を前記クロック停止期間中に出力する
ことを特徴とする請求項1乃至3いずれか1項記載の通信装置。 - 前記クロック乗せ換え処理部が出力するデータ信号のうち、前記クロック位相選択部で選択した一のクロックを示す信号に対応するデータ信号を選択するセレクタを更に有する
ことを特徴とする請求項3記載の通信装置。 - 前記セレクタが出力するシリアルデータ信号を、パラレルデータ信号に変換するシリアルパラレル変換器を更に有する
ことを特徴とする請求項5記載の通信装置。 - 前記伝送信号を低電圧差動のシリアル信号に変換して前記同期検出部へと送信する
ことを特徴とする請求項1乃至6いずれか1項記載の通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008165282A JP5188287B2 (ja) | 2008-06-25 | 2008-06-25 | 通信装置 |
US12/457,292 US8259886B2 (en) | 2008-06-25 | 2009-06-05 | Communication apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008165282A JP5188287B2 (ja) | 2008-06-25 | 2008-06-25 | 通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010010854A true JP2010010854A (ja) | 2010-01-14 |
JP5188287B2 JP5188287B2 (ja) | 2013-04-24 |
Family
ID=41447418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008165282A Expired - Fee Related JP5188287B2 (ja) | 2008-06-25 | 2008-06-25 | 通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8259886B2 (ja) |
JP (1) | JP5188287B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056977A (ja) * | 2008-08-29 | 2010-03-11 | Renesas Technology Corp | 半導体集積回路およびその動作方法 |
JP2012023657A (ja) * | 2010-07-16 | 2012-02-02 | Mitsubishi Electric Corp | データ再生回路、局側光送受信装置及びデータ再生方法 |
JP2016010147A (ja) * | 2014-06-26 | 2016-01-18 | ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングDr. Johannes Heidenhain Gesellschaft Mitbeschrankter Haftung | 位置測定器でトリガ信号を生成する装置及び方法とその位置測定器 |
US9668219B2 (en) | 2012-11-22 | 2017-05-30 | Samsung Electronics Co., Ltd. | Power reduction method for multi-path receiver including multi-receivers and the multi-path receiver |
JP2018148251A (ja) * | 2017-03-01 | 2018-09-20 | ファナック株式会社 | シリアル通信ユニットおよびシリアル通信ユニットの通信方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7044585B2 (en) * | 2000-05-23 | 2006-05-16 | Silverbrook Research Pty Ltd | Method of generating halftone print data for overlapping end portions of printhead chips |
JP5448795B2 (ja) * | 2009-12-25 | 2014-03-19 | キヤノン株式会社 | 情報処理装置又は情報処理方法 |
JP5531655B2 (ja) * | 2010-02-08 | 2014-06-25 | 富士通株式会社 | シリアルデータ受信回路装置及びシリアルデータ受信方法 |
KR101090330B1 (ko) * | 2010-02-25 | 2011-12-07 | 주식회사 하이닉스반도체 | 반도체 메모리장치 및 이를 포함하는 메모리 시스템, 내부 클럭과 커맨드 간의 타이밍 조절 방법 |
US10250375B2 (en) | 2016-09-22 | 2019-04-02 | Qualcomm Incorporated | Clock synchronization |
CN108809586B (zh) * | 2017-05-05 | 2021-01-08 | 维沃移动通信有限公司 | 信息的发送方法、接收方法、网络侧设备及终端设备 |
US10256909B2 (en) * | 2017-08-30 | 2019-04-09 | Ciena Corporation | Systems and methods for relative phase measurement and alignment of 66B encoded signals |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000295298A (ja) * | 1999-04-07 | 2000-10-20 | Advantest Corp | アイ開口率自動測定方法及びその装置 |
JP2002190724A (ja) * | 2000-12-21 | 2002-07-05 | Nec Corp | クロックアンドデータリカバリ回路とそのクロック制御方法 |
JP2003258780A (ja) * | 2002-03-05 | 2003-09-12 | Mitsubishi Electric Corp | データ受信装置、データ通信システム、データ受信方法及びデータ通信方法 |
JP2004180188A (ja) * | 2002-11-29 | 2004-06-24 | Hitachi Ltd | データ再生方法およびデジタル制御型クロックデータリカバリ回路 |
JP2004289528A (ja) * | 2003-03-24 | 2004-10-14 | Fujitsu Ltd | 通信レベル検出装置 |
JP2005192192A (ja) * | 2003-12-05 | 2005-07-14 | Ricoh Co Ltd | データリカバリ方法およびデータリカバリ回路 |
JP2007043460A (ja) * | 2005-08-03 | 2007-02-15 | Hitachi Communication Technologies Ltd | ビット同期回路 |
JP2007060509A (ja) * | 2005-08-26 | 2007-03-08 | Matsushita Electric Works Ltd | 無線受信装置及び無線受信方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3792904B2 (ja) | 1998-07-28 | 2006-07-05 | 松下電器産業株式会社 | 受信装置、及び通信装置 |
JP3490078B2 (ja) | 2002-05-10 | 2004-01-26 | 沖電気工業株式会社 | ベースバンド信号受信回路及びワード検出回路 |
-
2008
- 2008-06-25 JP JP2008165282A patent/JP5188287B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-05 US US12/457,292 patent/US8259886B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000295298A (ja) * | 1999-04-07 | 2000-10-20 | Advantest Corp | アイ開口率自動測定方法及びその装置 |
JP2002190724A (ja) * | 2000-12-21 | 2002-07-05 | Nec Corp | クロックアンドデータリカバリ回路とそのクロック制御方法 |
JP2003258780A (ja) * | 2002-03-05 | 2003-09-12 | Mitsubishi Electric Corp | データ受信装置、データ通信システム、データ受信方法及びデータ通信方法 |
JP2004180188A (ja) * | 2002-11-29 | 2004-06-24 | Hitachi Ltd | データ再生方法およびデジタル制御型クロックデータリカバリ回路 |
JP2004289528A (ja) * | 2003-03-24 | 2004-10-14 | Fujitsu Ltd | 通信レベル検出装置 |
JP2005192192A (ja) * | 2003-12-05 | 2005-07-14 | Ricoh Co Ltd | データリカバリ方法およびデータリカバリ回路 |
JP2007043460A (ja) * | 2005-08-03 | 2007-02-15 | Hitachi Communication Technologies Ltd | ビット同期回路 |
JP2007060509A (ja) * | 2005-08-26 | 2007-03-08 | Matsushita Electric Works Ltd | 無線受信装置及び無線受信方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056977A (ja) * | 2008-08-29 | 2010-03-11 | Renesas Technology Corp | 半導体集積回路およびその動作方法 |
JP2012023657A (ja) * | 2010-07-16 | 2012-02-02 | Mitsubishi Electric Corp | データ再生回路、局側光送受信装置及びデータ再生方法 |
US9668219B2 (en) | 2012-11-22 | 2017-05-30 | Samsung Electronics Co., Ltd. | Power reduction method for multi-path receiver including multi-receivers and the multi-path receiver |
JP2016010147A (ja) * | 2014-06-26 | 2016-01-18 | ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングDr. Johannes Heidenhain Gesellschaft Mitbeschrankter Haftung | 位置測定器でトリガ信号を生成する装置及び方法とその位置測定器 |
JP2018148251A (ja) * | 2017-03-01 | 2018-09-20 | ファナック株式会社 | シリアル通信ユニットおよびシリアル通信ユニットの通信方法 |
US10291443B2 (en) | 2017-03-01 | 2019-05-14 | Fanuc Corporation | Serial communications unit and communication method for serial communications unit |
Also Published As
Publication number | Publication date |
---|---|
US20090323878A1 (en) | 2009-12-31 |
JP5188287B2 (ja) | 2013-04-24 |
US8259886B2 (en) | 2012-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5188287B2 (ja) | 通信装置 | |
JP5243877B2 (ja) | 通信装置 | |
US7936793B2 (en) | Methods and apparatus for synchronizing data transferred across a multi-pin asynchronous serial interface | |
US8660220B2 (en) | Reduced frequency data processing using a matched filter set front end | |
US8705673B2 (en) | Timing phase detection using a matched filter set | |
US7349509B2 (en) | Multi rate clock data recovery based on multi sampling technique | |
JP2009232462A (ja) | クロック情報とデータを伝送する装置及び方法 | |
US7307559B2 (en) | Serial-to-parallel converter circuit and parallel-to-serial converter circuit | |
US6472913B2 (en) | Method and apparatus for data sampling | |
US7194057B2 (en) | System and method of oversampling high speed clock/data recovery | |
JP2002169771A (ja) | 低レーテンシ高速伝送システム | |
JP2010145172A (ja) | 半導体集積回路、及びそのテスト方法 | |
US20070230646A1 (en) | Phase recovery from forward clock | |
JP4531827B2 (ja) | 通信装置 | |
WO2013065208A1 (ja) | タイミングリカバリ回路およびそれを備えたレシーバ回路 | |
KR101517719B1 (ko) | 신호 처리 장치 및 방법 | |
JP4623216B2 (ja) | 信号処理装置、及び信号処理方法 | |
US20060222131A1 (en) | Method for sampling reverse data and a reverse data sampling circuit for performing the same | |
JP2000059350A (ja) | チップ・ストリ―ムの復号化 | |
US8406362B2 (en) | Communication device | |
JP2008245273A (ja) | シンボル同期回路 | |
JP5258039B2 (ja) | インタフェース回路およびクロック/データ供給方法 | |
JP2002368628A (ja) | ビタビ復号器 | |
KR20080018688A (ko) | 저압차동신호방식 전송장치 및 그 출력 제어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |