JP2004282691A

JP2004282691A - マイクロストリップ線路

Info

Publication number: JP2004282691A
Application number: JP2003316984A
Authority: JP
Inventors: Katsuhisa Nakayama; 勝寿中山; Kazuo Watanabe; 和男渡邉; Kazunari Watanabe; 一成渡辺; Misao Haishi; 操羽石
Original assignee: Asahi Glass Co Ltd
Current assignee: AGC Inc
Priority date: 2003-02-28
Filing date: 2003-09-09
Publication date: 2004-10-07

Abstract

【課題】広い周波数範囲の信号を減衰させることができるマイクロストリップ線路を提供する。
【解決手段】伝送導体１と接地導体４との間の誘電体基板５の内部に、複数のパッチ導体２ａ、２ｂ、２ｃ、２ｄ、２ｅが整列して設けられており、該整列する方向が伝送導体１と平行であり、パッチ導体２ａ、２ｂ、２ｃ、２ｄ、２ｅのそれぞれが接地導体４と接続されており、誘電体基板５の比誘電率が４．５〜２０．０である。
【選択図】図１

Description

本発明は、マイクロ波の信号又はミリ波の、一定の周波数範囲の信号を減衰させることができるマイクロストリップ線路に関する。ここで、マイクロ波とは、１ＧＨｚ〜３ＴＨｚの周波数の電波をいい、ミリ波とは、３０〜３００ＧＨｚの周波数の電波をいう。ミリ波は、マイクロ波帯の一部を構成する。

従来、樹脂基板のおもて面に設けられる伝送導体と、樹脂基板の裏面に設けられる接地導体との間の樹脂基板の内部に、該接地導体と接続された複数のパッチ導体が整列して設けられているマイクロストリップ線路が報告されている（例えば、非特許文献１参照）。この従来例では、減衰できる周波数範囲が狭い問題があった。
ＮＯＶＥＬＰＬＡＮＡＲＰＨＯＴＯＮＩＣＢＡＮＤＧＡＰＳＴＲＵＣＴＵＲＥＳ（Asis-Pacific MicroWave Conference(APMC2002)での発表）

本発明は、従来技術の有する前述の欠点を解消するマイクロストリップ線路の提供を目的とする。

本発明は、誘電体基板のおもて面に設けられる伝送導体と、該誘電体基板の裏面に設けられる接地導体とを備えるマイクロストリップ線路において、
該伝送導体と該接地導体との間の該誘電体基板の内部に、複数のパッチ導体が整列して設けられており、かつ、該整列する方向が該伝送導体と平行又は略平行であり、
該複数のパッチ導体のそれぞれが該接地導体と接続されており、
該誘電体基板の材質がセラミックスであることを特徴とするマイクロストリップ線路を提供する。

本発明では、マイクロ波の信号又はミリ波の、広い周波数範囲の信号を減衰させることができる。

以下、本発明を図面に従って詳細に説明する。図１は本発明のマイクロストリップ線路の一実施例の平面図であり、図２は図１又は後述する図４に示すマイクロストリップ線路のＡ−Ａ’断面図である。図１、２において、方向は図面上での方向をいうものとし、以下の説明において、特記しない場合には寸法の単位はｍｍする。

図１、２において、１は伝送導体、２ａは第１のパッチ導体、２ｂは第２のパッチ導体、２ｃは第３のパッチ導体、２ｄは第４のパッチ導体、２ｅは第５のパッチ導体、３ａは第１のビアホール、３ｂは第２のビアホール、３ｃは第３のビアホール、３ｄは第４のビアホール、３ｅは第５のビアホール、４は接地導体、５は誘電体基板である。

また、図１、２において、Ｌ_５は誘電体基板５の縦寸法、Ｌ_ａ１はパッチ導体２ａ、２ｃ、２ｅの縦寸法、Ｌ_ａ２はパッチ導体２ｂ、２ｄの縦寸法、Ｌ_ｃは第３のパッチ導体２ｃの縦寸法、Ｗ_１は伝送導体１の導体幅、Ｗ_５は誘電体基板５の横寸法、Ｗ_ａ１はパッチ導体２ａ、２ｃ、２ｅの横寸法、Ｗ_ａ２はパッチ導体２ｂ、２ｄの横寸法、Ｗ_ｃは誘電体基板５の左端部と伝送導体１の左右中心との距離である。

また、図１、２において、Ｐ_１は伝送導体１の上に設けられている第１の測定点、Ｐ_２は伝送導体１の上に設けられている第２の測定点、Ｓ_１はビアホール３ａの中心とビアホール３ｂの中心との距離、Ｓ_２はビアホール３ｂの中心とビアホール３ｃの中心との距離、Ｓ_３はビアホール３ｃの中心とビアホール３ｄの中心との距離、Ｓ_４はビアホール３ｄの中心とビアホール３ｅの中心との距離、ｄ_１は伝送導体１とパッチ導体２ａ、２ｂ、２ｃ、２ｄ、２ｅとの間隔、ｄ_２はパッチ導体２ａ、２ｂ、２ｃ、２ｄ、２ｅと接地導体４との間隔である。

本発明では、図１、２に示すとおり、誘電体基板５のおもて面に設けられる伝送導体１と、誘電体基板５の裏面に設けられる接地導体１とを備える。伝送導体１と接地導体４との間の誘電体基板５の内部に、複数のパッチ導体２ａ、２ｂ、２ｃ、２ｄ、２ｅが整列して設けられている。この整列する方向は伝送導体１と平行である。複数のパッチ導体２ａ、２ｂ、２ｃ、２ｄ、２ｅのそれぞれが接地導体４と、ビアホール３ａ、３ｂ、３ｃ、３ｄ、３ｅのそれぞれにより接続されている。

誘電体基板５に対して垂直方向から誘電体基板５を見る場合、前記伝送導体４の幅方向の中心が複数のパッチ導体２ａ、２ｂ、２ｃ、２ｄ、２ｅの各中心と一致又は略一致するように、伝送導体１が伸長されるように配設されている。

誘電体基板５の比誘電率は４．５〜２０．０である。誘電体基板５の比誘電率が４．５未満である場合には、減衰させることができる周波数範囲が狭くなる。誘電体基板５の比誘電率が２０．０超であると、伝送する信号の波長短縮が著しくなるため、伝送導体とパッチ導体との寸法精度が厳しくなり、加工が困難になる。この場合、加工精度が悪ければ、製品ごとに電気的特性のバラツキが大きくなり、生産性が悪くなる。

誘電体基板５の比誘電率の好ましい範囲は、４．７〜１５．０であり、より好ましい範囲は、５．０〜１０．０であり、特に好ましい範囲は、５．５〜８．５である。

図１に示す実施例では、正方形の複数のパッチ導体２ａ、２ｂ、２ｃ、２ｄ、２ｅの面積が、小、大、小、大、小の順に整列しており、パッチ導体２ａ、２ｃ、２ｅの面積は同じ又はほぼ同じであり、パッチ導体２ｂ、２ｄの面積は同じ又はほぼ同じである。

本発明では、複数の、面積の異なるパッチ導体が交互に伝送導体１に平行又は略平行に整列して設けられている。図１に示す実施例では、２種の面積の異なるパッチ導体が交互に伝送導体１に平行又は略平行に整列して設けられているが、複数種の面積の異なるパッチ導体が交互に伝送導体１に平行又は略平行に整列して設けられていてもよい。換言すれば、隣接するパッチ導体の面積の異なれば使用できる。

本発明では、３つのパッチ導体が面積について小、大、小の順に整列していることが好ましく、５つのパッチ導体が面積について小、大、小、大、小の順に整列していることがより好ましい。

図４は図１に示す実施例とは別の実施例の平面図である。図４において、３ｆ、３ｇ、３ｈ、３ｉ、３ｊはビアホールである。図１に示す例では、ビアホール３ａ、３ｂ、３ｃ、３ｄ、３ｅのそれぞれの中心は、それぞれ対応するパッチ導体２ａ、２ｂ、２ｃ、２ｄ、２ｅのそれぞれの中心又は略中心と一致している。

これに対して、図４に示す例では、複数のパッチ導体のそれぞれと接地導体４とが、それぞれ２つビアホールにより接続されている。例えば、パッチ導体２ａを例として説明すると、パッチ導体２ａはビアホール３ａ、３ｂと接続されている。ビアホール３ａ、３ｂが前記整列する方向に配設され、かつ、ビアホール３ａ、３ｂの中心が伝送導体１の幅方向の中心と一致又は略一致するようにビアホール３ａ、３ｂが配設されている。

誘電体基板５に対して垂直方向からビアホール３ａ、３ｂを見る場合、ビアホール３ａ、３ｂのうちの一方のビアホール３ａの直径方向の周縁が該整列する方向に垂直な、該当するパッチ導体２ａの周縁の１辺と一致又は略一致するようにビアホール３ａが配設されている。

誘電体基板５に対して垂直方向から誘電体基板５を見る場合、これらの２つビアホールのうちの他方のビアホール３ｂの直径方向の周縁が、該１辺に対向する他辺と一致又は略一致するように、ビアホール３ｂが配設されている。

隣接する２つのパッチ導体の小さい方のパッチ導体の面積が、残る大きい方のパッチ導体の面積の８０％以下、特には６０％以下が好ましい。

本発明において、誘電体基板５の材質にガラスセラミックスを用いる場合について詳細に説明する。ガラスセラミックスは、ガラス転移点Ｔ_Ｇが４５０〜８００℃のガラス粉末とアルミナ粉末の混合物からなるガラスセラミックス組成物（以下、単にガラスセラミックス組成物という）をグリーンシート化し、その表面に導電性ペーストをスクリーン印刷等によって塗布して配線を形成した後、導電性ペーストとともに焼成して製造されることが好ましい。

上記ガラス粉末はガラスセラミックス組成物の主成分であり、焼成体の緻密性を向上させる等の効果を有する。上記ガラス粉末が質量百分率表示で４０％（以下、組成についての％は質量百分率表示とし、単に％と表示する）未満では緻密性が不足する。好ましくは５０％以上、より好ましくは５５％以上である。９０％超では強度が不足するおそれがある。好ましくは７０％以下である。

ガラスセラミックスの焼成体中のアルミナはα−アルミナ（融点＝２０５０℃）を用いることが好ましい。アルミナの粒度Ｄ_５０は１〜２０μｍであることが好ましい。この粒度Ｄ_５０が１μｍ未満であると流動性が不足し、焼成体の緻密性が不足し又は焼成体の強度が低くなるおそれがある。好ましくは２μｍ以上、より好ましくは５μｍ以上。特に好ましくは７μｍ以上である。この粒度Ｄ_５０が２０μｍ超では混合度が低下するか、又はガラスセラミックスの焼成体の強度が低くなるおそれがある。好ましくは１５μｍ以下、より好ましくは１２μｍ以下である。

ガラスセラミックス組成物は、例えば、ポリビニルブチラールやアクリル樹脂等の樹脂と、トルエン、キシレン、ブタノール等の溶剤と、さらに必要に応じてフタル酸ジブチル、フタル酸ジオクチル、フタル酸ブチルベンジル等の可塑剤と分散剤等を添加して混合し、スラリーとされ、次に、ポリエチレンテレフタレート（ＰＥＴ）等のフィルム上にドクターブレード法等によって、前記スラリーをシート状に成形し、乾燥することによって溶剤を除去し、グリーンシートとされる。前記焼成は、典型的には８００〜９５０℃に５〜１８０分間、より典型的には８５０〜９００℃に５〜１８０分間保持して行われる。

前記、他の成分として、例えば耐熱着色顔料や酸化セリウム粉末、酸化ホウ素粉末、酸化銅粉末、酸化銀粉末、酸化チタン粉末、酸化亜鉛粉末が例示される。

伝送導体、パッチ導体、ビアホール及び接地導体（以下、導電体というときもある）となる導電性ペーストは、導電性物質粉末、ガラス粉末、有機質ワニスを含有する。

導電性物質は、導電体に所望の導電性を付与するものである。導電性物質としては、銀、金、白金、銀−白金合金、銀−パラジウム合金、銀−ロジウム合金、酸化ロジウム、等を用いることができるが、導電性が高い、入手しやすい、価格が安価等の理由から、銀を用いることが好ましい。以下では、導電性物質として銀を用いる場合について述べる。

銀粉末の平均粒径は、導電性ペーストの印刷性を考慮すると２０μｍ以下であることが好ましい、さらに好ましくは０．１〜１０μｍ、特に好ましくは０．１〜６μｍである。印刷性や焼結性を良好にコントロールするために、銀粉末として、平均粒径の異なる銀粉末や箔状の銀粉末を２種以上混合して用いてもよい。さらに、導電体の電気抵抗やハンダ食われ現象のコントロールのため、他の導電性物質、たとえば、金、白金、銀−白金合金、銀−パラジウム合金、銀−ロジウム合金、酸化ロジウム、等を添加してもよい。

ガラス粉末は、一般的にガラスセラミックスとの密着強度を向上させる目的で、ガラスセラミックス組成物中のガラス粉末を用いることが多い。導電性ペーストの印刷性を考慮するとガラス粉末の平均粒径は１０μｍ以下であることが好ましい、さらに好ましくは０．１〜７μｍ、特に好ましくは０．１〜５μｍである。

有機質ワニスは、バインダー機能を有する有機質樹脂を溶媒に溶解したものであり、導電性ペーストに印刷性を付与できるものであれば特に限定されない。しかし、原料が市販されており入手しやすいことから、エチルセルロース樹脂、アクリル樹脂、スチレン樹脂およびフェノール樹脂からなる群より選ばれた１以上の有機質樹脂を、α−テレピネオール、ブチルカルビトールアセテートおよびフタル酸エステルからなる群より選ばれた１以上の溶媒に溶解したものを用いることが好ましい。なお、導電性ペーストには必要に応じて、フィラー、顔料、等を添加してもよい。

「例１（実施例）」
以下に実施例を用いて本発明を説明するが、本発明はこれらの実施例には限定されず、本発明の要旨を損なわない限り、各種の改良や変更も本発明に含まれる。

ガラス原料として、質量百分率表示でＳｉＯ_２が６０．７％、Ｂ_２Ｏ_３が２７．０％、Ａｌ_２Ｏ_３が７．９％、ＣａＯが４．４％となるように原料を調合、混合し、該混合された原料を白金ルツボに入れて１６５０℃で１２０分間溶融後、溶融ガラスを流し出し冷却した。得られたガラスをアルミナ製ボールミルで１０時間粉砕してガラス粉末とした。

得られたガラスについて、ＴＧ（単位：℃）、比誘電率ε_０、誘電損失ｔａｎδ、平均粒径Ｄ_５０を測定又は評価したところ、ＴＧ＝６００℃、比誘電率ε＝４．４、誘電損失ｔａｎδ＝０．０００８、平均粒径Ｄ_５０＝３．０μｍであった。

ＴＧ：ガラス粉末を試料として示差熱分析により昇温速度１０℃／分で室温から１０００℃までの範囲で測定した。なお、アルミナ粉末を標準物質とした。

比誘電率ε、誘電損失ｔａｎδ：ガラス粉末４０ｇを６０ｍｍ×６０ｍｍの金型に入れて加圧成形したものを９００℃で３０分間焼成した。得られた焼成体を５０ｍｍ×５０ｍｍ×３ｍｍに加工し、ＬＣＲメーターを使用して、２０℃、１ＭＨｚにおける誘電率および誘電損失を測定した。

平均粒径Ｄ_５０：水を溶媒として島津製作所製レーザー回折式粒度分布計ＳＡＬＤ２１００で測定した。

前記ガラス粉末６０％、アルミナ粉末（住友化学工業製スミコランダムＡＡ２）４０％の割合で混合し、混合粉末とした。混合粉末の誘電率ε、誘電損失ｔａｎδを測定したところ、比誘電率ε＝５．８、誘電損失ｔａｎδ＝０．００１４であった。またトルエン、キシレン、イソプロピルアルコール、ｎ−ブチルアルコールからなる有機溶剤７０質量部、フタル酸ジブチル５質量部、分散剤０．５質量部および前記混合粉末１００質量部を加えて混合し、なめらかなスラリーを得た。

ＰＥＴフィルム上に前記スラリーをドクターブレード法によって塗布し、乾燥してグリーンシートを得た。グリーンシートの厚さは約２００μｍであった。

次に、導電性ペーストを２種類作製した。平面パターン用の導電性ペーストは質量百分率表示で銀粉末が８４％、ガラス粉末が１％、有機質ワニスが１５％を調合後、磁器乳鉢中で１時間混練を行い、さらに三本ロールにて３回分散を行い作製した。銀粉末としては、平均粒径１μｍの球状銀粉末を用いた。ガラス粉末は前述の方法で作製した粉末を使用した。

ビアホール埋め用の導体ペーストは質量百分率表示で銀粉末が８８％、有機質ワニスが１２％を調合後、磁器乳鉢中で１時間混練を行い、さらに三本ロールにて３回分散を行い作製した。銀粉末としては、平均粒径５μｍの球状銀粉末を用いた。

それぞれ有機質ワニスとしては、重合度７のエチルセルロース樹脂をα−テレピネオールに濃度が２０重量％となるように溶解したものを用いた。

この導電性ペーストをスクリーン印刷機にてグリーンシート上に印刷、乾燥し、図１、２に示すマイクロストリップ線路を作製する。グリーンシートは４層構造とし、それぞれのシートは１１０℃で加熱しながらプレスして積層体を得る。得られた積層体を電気炉中で６８０℃、５分間焼成し、導体付きのガラスセラミックス焼結体を作製した。

上記製法で図１、２に示すようなマイクロストリップ線路を製作した。各部の寸法、定数は以下のとおりである。なお、伝送導体、各パッチ導体及び接地導体の厚さは１０μｍである。

周波数−電気的特性を図３に示す。図３において３１は反射損失、３２は挿入損失であり、挿入損失は第１の測定点Ｐ_１と第２の測定点Ｐ_２との間で測定した。また、反射損失は第１の測定点Ｐ_１で測定した。この測定には、アジレントテクノロジー（株）のネットワークアナライザ８７２２Ｓとアンリツ（株）のユニバーサルテストフィクスチャ３６８０Ｋを用いた。

Ｌ_５６０．８、
Ｌ_ａ１１．５、
Ｌ_ａ２２．０、
Ｌ_ｃ３０．４、
Ｗ_１０．９２、
Ｗ_５６０．０、
Ｗ_ａ１１．５、
Ｗ_ａ２２．０、
Ｗ_ｃ３０．０、
Ｓ_１、Ｓ_２、Ｓ_３、Ｓ_４６．０、
ｄ_１０．１５、
ｄ_２０．４５。

「例２（実施例）」
ビアホールの個数及び配設箇所を図４に示す例のとおりに変更した以外は、例１と同様の仕様としたマイクロストリップ線路を製作した。ビアホールの寸法等は以下のとおりである。周波数−電気的特性を図５に示す。図５において４１は反射損失、４２は挿入損失である。

ビアホール３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆ、３ｇ、３ｈ、３ｉ、３ｊの孔の直径
０．１５、
ビアホール３ａ、３ｂの中心間の間隔、ビアホール３ｅ、３ｆの中心間の間隔、ビアホール３ｉ、３ｊの中心間の間隔１．３５、
ビアホール３ｃ、３ｄの中心間の間隔、ビアホール３ｇ、３ｈの中心間の間隔
１．８５。

本発明は高周波アンテナの接続回路等に利用される。

本発明のマイクロストリップ線路の一実施例の構成図。図２は図１に示すマイクロストリップ線路のＡ−Ａ’断面図。周波数−電気的特性図。図１に示す実施例とは別の実施例の平面図。例２の周波数−電気的特性図。

符号の説明

１：伝送導体
２ａ：第１のパッチ導体
２ｂ：第２のパッチ導体
２ｃ：第３のパッチ導体
２ｄ：第４のパッチ導体
２ｅ：第５のパッチ導体
３ａ：第１のビアホール
４：接地導体

Claims

誘電体基板のおもて面に設けられる伝送導体と、該誘電体基板の裏面に設けられる接地導体とを備えるマイクロストリップ線路において、
該伝送導体と該接地導体との間の該誘電体基板の内部に、複数のパッチ導体が整列して設けられており、かつ、該整列する方向が該伝送導体と平行又は略平行であり、
該複数のパッチ導体のそれぞれが該接地導体と接続されており、
前記誘電体基板の比誘電率が４．５〜２０．０であることを特徴とするマイクロストリップ線路。
前記パッチ導体のそれぞれの面が前記伝送導体の面と平行又は略平行に設けられている請求項１記載のマイクロストリップ線路。
前記パッチ導体のそれぞれの面が前記接地導体の面と平行又は略平行に設けられている請求項１又は２記載のマイクロストリップ線路。
前記複数のパッチ導体が所定間隔を隔てて設けられている請求項１、２又は３記載のマイクロストリップ線路。
前記誘電体基板の材質がセラミックスである請求項１、２、３又は４記載のマイクロストリップ線路。
前記誘電体基板の材質がガラスセラミックスである請求項１、２、３、４又は５記載のマイクロストリップ線路。
前記誘電体基板が多層基板であり、該多層基板の一の層と、前記多層基板の他の層との間に前記パッチ導体が設けられている請求項１、２、３、４、５又は６記載のマイクロストリップ線路。
前記一の層と前記他の層との間に接着層が設けられている請求項７記載のマイクロストリップ線路。
前記複数のパッチ導体の形状が四角形である請求項１〜８のいずれかに記載のマイクロストリップ線路。
前記複数のパッチ導体の形状が多角形、略多角形、三角形、略三角形、円、略円、楕円及び略楕円から選ばれる１つである請求項１〜９のいずれかに記載のマイクロストリップ線路。
前記複数のパッチ導体の少なくとも１つの面積が他のパッチ導体の面積と異なる請求項１〜１０のいずれかに記載のマイクロストリップ線路。
前記複数のパッチ導体の１つの面積と、隣接する他のパッチ導体の面積とが異なる請求項１〜１１のいずれかに記載のマイクロストリップ線路。
前記複数のパッチ導体の面積が、大、小、大の順になるように複数のパッチ導体が設けられている請求項１〜１２のいずれかに記載のマイクロストリップ線路。
前記複数のパッチ導体の面積が、小、大、小の順になるように複数のパッチ導体が設けられている請求項１〜１３のいずれかに記載のマイクロストリップ線路。
前記複数のパッチ導体のそれぞれと前記接地導体とが、ビアホールにより接続されている請求項１〜１４のいずれかに記載のマイクロストリップ線路。
前記ビアホールが前記パッチ導体の中心又は略中心に設けられている請求項１〜１５のいずれかに記載のマイクロストリップ線路。
前記複数のパッチ導体のうち、隣接する２つのパッチ導体の小さい方のパッチ導体の面積が、残る大きい方のパッチ導体の面積の８０％以下である請求項１〜１６のいずれかに記載のマイクロストリップ線路。
前記複数のパッチ導体のそれぞれと前記接地導体とが、それぞれ２つビアホールにより接続されており、
これらの２つビアホールが前記整列する方向に配設され、かつ、これらの２つビアホールの中心が前記伝送導体の幅方向の中心と一致又は略一致するようにこれらの２つビアホールが配設されており、
前記誘電体基板に対して垂直方向から該ビアホールを見る場合、これらの２つビアホールのうちの一方のビアホールの直径方向の周縁が該整列する方向に垂直な、該当するパッチ導体の周縁の１辺と一致又は略一致するように該ビアホールが配設されており、
前記誘電体基板に対して垂直方向から該誘電体基板を見る場合、これらの２つビアホールのうちの他方のビアホールの直径方向の周縁が、該１辺に対向する他辺と一致又は略一致するように、他方のビアホールが配設されている請求項１５に記載のマイクロストリップ線路。
前記誘電体基板に対して垂直方向から該誘電体基板を見る場合、前記伝送導体の幅方向の中心が前記複数のパッチ導体の中心と一致又は略一致するように、前記整列する方向に該伝送導体が伸長されるように配設されている請求項１〜１８のいずれかに記載のマイクロストリップ線路。