JP2004282691A - マイクロストリップ線路 - Google Patents
マイクロストリップ線路 Download PDFInfo
- Publication number
- JP2004282691A JP2004282691A JP2003316984A JP2003316984A JP2004282691A JP 2004282691 A JP2004282691 A JP 2004282691A JP 2003316984 A JP2003316984 A JP 2003316984A JP 2003316984 A JP2003316984 A JP 2003316984A JP 2004282691 A JP2004282691 A JP 2004282691A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- patch
- microstrip line
- line according
- dielectric substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Waveguides (AREA)
Abstract
【課題】広い周波数範囲の信号を減衰させることができるマイクロストリップ線路を提供する。
【解決手段】伝送導体1と接地導体4との間の誘電体基板5の内部に、複数のパッチ導体2a、2b、2c、2d、2eが整列して設けられており、該整列する方向が伝送導体1と平行であり、パッチ導体2a、2b、2c、2d、2eのそれぞれが接地導体4と接続されており、誘電体基板5の比誘電率が4.5〜20.0である。
【選択図】図1
【解決手段】伝送導体1と接地導体4との間の誘電体基板5の内部に、複数のパッチ導体2a、2b、2c、2d、2eが整列して設けられており、該整列する方向が伝送導体1と平行であり、パッチ導体2a、2b、2c、2d、2eのそれぞれが接地導体4と接続されており、誘電体基板5の比誘電率が4.5〜20.0である。
【選択図】図1
Description
本発明は、マイクロ波の信号又はミリ波の、一定の周波数範囲の信号を減衰させることができるマイクロストリップ線路に関する。ここで、マイクロ波とは、1GHz〜3THzの周波数の電波をいい、ミリ波とは、30〜300GHzの周波数の電波をいう。ミリ波は、マイクロ波帯の一部を構成する。
従来、樹脂基板のおもて面に設けられる伝送導体と、樹脂基板の裏面に設けられる接地導体との間の樹脂基板の内部に、該接地導体と接続された複数のパッチ導体が整列して設けられているマイクロストリップ線路が報告されている(例えば、非特許文献1参照)。この従来例では、減衰できる周波数範囲が狭い問題があった。
NOVEL PLANAR PHOTONIC BANDGAP STRUCTURES(Asis-Pacific MicroWave Conference(APMC2002)での発表)
NOVEL PLANAR PHOTONIC BANDGAP STRUCTURES(Asis-Pacific MicroWave Conference(APMC2002)での発表)
本発明は、従来技術の有する前述の欠点を解消するマイクロストリップ線路の提供を目的とする。
本発明は、誘電体基板のおもて面に設けられる伝送導体と、該誘電体基板の裏面に設けられる接地導体とを備えるマイクロストリップ線路において、
該伝送導体と該接地導体との間の該誘電体基板の内部に、複数のパッチ導体が整列して設けられており、かつ、該整列する方向が該伝送導体と平行又は略平行であり、
該複数のパッチ導体のそれぞれが該接地導体と接続されており、
該誘電体基板の材質がセラミックスであることを特徴とするマイクロストリップ線路を提供する。
該伝送導体と該接地導体との間の該誘電体基板の内部に、複数のパッチ導体が整列して設けられており、かつ、該整列する方向が該伝送導体と平行又は略平行であり、
該複数のパッチ導体のそれぞれが該接地導体と接続されており、
該誘電体基板の材質がセラミックスであることを特徴とするマイクロストリップ線路を提供する。
本発明では、マイクロ波の信号又はミリ波の、広い周波数範囲の信号を減衰させることができる。
以下、本発明を図面に従って詳細に説明する。図1は本発明のマイクロストリップ線路の一実施例の平面図であり、図2は図1又は後述する図4に示すマイクロストリップ線路のA−A’断面図である。図1、2において、方向は図面上での方向をいうものとし、以下の説明において、特記しない場合には寸法の単位はmmする。
図1、2において、1は伝送導体、2aは第1のパッチ導体、2bは第2のパッチ導体、2cは第3のパッチ導体、2dは第4のパッチ導体、2eは第5のパッチ導体、3aは第1のビアホール、3bは第2のビアホール、3cは第3のビアホール、3dは第4のビアホール、3eは第5のビアホール、4は接地導体、5は誘電体基板である。
また、図1、2において、L5は誘電体基板5の縦寸法、La1はパッチ導体2a、2c、2eの縦寸法、La2はパッチ導体2b、2dの縦寸法、Lcは第3のパッチ導体2cの縦寸法、W1は伝送導体1の導体幅、W5は誘電体基板5の横寸法、Wa1はパッチ導体2a、2c、2eの横寸法、Wa2はパッチ導体2b、2dの横寸法、Wcは誘電体基板5の左端部と伝送導体1の左右中心との距離である。
また、図1、2において、P1は伝送導体1の上に設けられている第1の測定点、P2は伝送導体1の上に設けられている第2の測定点、S1はビアホール3aの中心とビアホール3bの中心との距離、S2はビアホール3bの中心とビアホール3cの中心との距離、S3はビアホール3cの中心とビアホール3dの中心との距離、S4はビアホール3dの中心とビアホール3eの中心との距離、d1は伝送導体1とパッチ導体2a、2b、2c、2d、2eとの間隔、d2はパッチ導体2a、2b、2c、2d、2eと接地導体4との間隔である。
本発明では、図1、2に示すとおり、誘電体基板5のおもて面に設けられる伝送導体1と、誘電体基板5の裏面に設けられる接地導体1とを備える。伝送導体1と接地導体4との間の誘電体基板5の内部に、複数のパッチ導体2a、2b、2c、2d、2eが整列して設けられている。この整列する方向は伝送導体1と平行である。複数のパッチ導体2a、2b、2c、2d、2eのそれぞれが接地導体4と、ビアホール3a、3b、3c、3d、3eのそれぞれにより接続されている。
誘電体基板5に対して垂直方向から誘電体基板5を見る場合、前記伝送導体4の幅方向の中心が複数のパッチ導体2a、2b、2c、2d、2eの各中心と一致又は略一致するように、伝送導体1が伸長されるように配設されている。
誘電体基板5の比誘電率は4.5〜20.0である。誘電体基板5の比誘電率が4.5未満である場合には、減衰させることができる周波数範囲が狭くなる。誘電体基板5の比誘電率が20.0超であると、伝送する信号の波長短縮が著しくなるため、伝送導体とパッチ導体との寸法精度が厳しくなり、加工が困難になる。この場合、加工精度が悪ければ、製品ごとに電気的特性のバラツキが大きくなり、生産性が悪くなる。
誘電体基板5の比誘電率の好ましい範囲は、4.7〜15.0であり、より好ましい範囲は、5.0〜10.0であり、特に好ましい範囲は、5.5〜8.5である。
図1に示す実施例では、正方形の複数のパッチ導体2a、2b、2c、2d、2eの面積が、小、大、小、大、小の順に整列しており、パッチ導体2a、2c、2eの面積は同じ又はほぼ同じであり、パッチ導体2b、2dの面積は同じ又はほぼ同じである。
本発明では、複数の、面積の異なるパッチ導体が交互に伝送導体1に平行又は略平行に整列して設けられている。図1に示す実施例では、2種の面積の異なるパッチ導体が交互に伝送導体1に平行又は略平行に整列して設けられているが、複数種の面積の異なるパッチ導体が交互に伝送導体1に平行又は略平行に整列して設けられていてもよい。換言すれば、隣接するパッチ導体の面積の異なれば使用できる。
本発明では、3つのパッチ導体が面積について小、大、小の順に整列していることが好ましく、5つのパッチ導体が面積について小、大、小、大、小の順に整列していることがより好ましい。
図4は図1に示す実施例とは別の実施例の平面図である。図4において、3f、3g、3h、3i、3jはビアホールである。図1に示す例では、ビアホール3a、3b、3c、3d、3eのそれぞれの中心は、それぞれ対応するパッチ導体2a、2b、2c、2d、2eのそれぞれの中心又は略中心と一致している。
これに対して、図4に示す例では、複数のパッチ導体のそれぞれと接地導体4とが、それぞれ2つビアホールにより接続されている。例えば、パッチ導体2aを例として説明すると、パッチ導体2aはビアホール3a、3bと接続されている。ビアホール3a、3bが前記整列する方向に配設され、かつ、ビアホール3a、3bの中心が伝送導体1の幅方向の中心と一致又は略一致するようにビアホール3a、3bが配設されている。
誘電体基板5に対して垂直方向からビアホール3a、3bを見る場合、ビアホール3a、3bのうちの一方のビアホール3aの直径方向の周縁が該整列する方向に垂直な、該当するパッチ導体2aの周縁の1辺と一致又は略一致するようにビアホール3aが配設されている。
誘電体基板5に対して垂直方向から誘電体基板5を見る場合、これらの2つビアホールのうちの他方のビアホール3bの直径方向の周縁が、該1辺に対向する他辺と一致又は略一致するように、ビアホール3bが配設されている。
隣接する2つのパッチ導体の小さい方のパッチ導体の面積が、残る大きい方のパッチ導体の面積の80%以下、特には60%以下が好ましい。
本発明において、誘電体基板5の材質にガラスセラミックスを用いる場合について詳細に説明する。ガラスセラミックスは、ガラス転移点TGが450〜800℃のガラス粉末とアルミナ粉末の混合物からなるガラスセラミックス組成物(以下、単にガラスセラミックス組成物という)をグリーンシート化し、その表面に導電性ペーストをスクリーン印刷等によって塗布して配線を形成した後、導電性ペーストとともに焼成して製造されることが好ましい。
上記ガラス粉末はガラスセラミックス組成物の主成分であり、焼成体の緻密性を向上させる等の効果を有する。上記ガラス粉末が質量百分率表示で40%(以下、組成についての%は質量百分率表示とし、単に%と表示する)未満では緻密性が不足する。好ましくは50%以上、より好ましくは55%以上である。90%超では強度が不足するおそれがある。好ましくは70%以下である。
ガラスセラミックスの焼成体中のアルミナはα−アルミナ(融点=2050℃)を用いることが好ましい。アルミナの粒度D50は1〜20μmであることが好ましい。この粒度D50が1μm未満であると流動性が不足し、焼成体の緻密性が不足し又は焼成体の強度が低くなるおそれがある。好ましくは2μm以上、より好ましくは5μm以上。特に好ましくは7μm以上である。この粒度D50が20μm超では混合度が低下するか、又はガラスセラミックスの焼成体の強度が低くなるおそれがある。好ましくは15μm以下、より好ましくは12μm以下である。
ガラスセラミックス組成物は、例えば、ポリビニルブチラールやアクリル樹脂等の樹脂と、トルエン、キシレン、ブタノール等の溶剤と、さらに必要に応じてフタル酸ジブチル、フタル酸ジオクチル、フタル酸ブチルベンジル等の可塑剤と分散剤等を添加して混合し、スラリーとされ、次に、ポリエチレンテレフタレート(PET)等のフィルム上にドクターブレード法等によって、前記スラリーをシート状に成形し、乾燥することによって溶剤を除去し、グリーンシートとされる。前記焼成は、典型的には800〜950℃に5〜180分間、より典型的には850〜900℃に5〜180分間保持して行われる。
前記、他の成分として、例えば耐熱着色顔料や酸化セリウム粉末、酸化ホウ素粉末、酸化銅粉末、酸化銀粉末、酸化チタン粉末、酸化亜鉛粉末が例示される。
伝送導体、パッチ導体、ビアホール及び接地導体(以下、導電体というときもある)となる導電性ペーストは、導電性物質粉末、ガラス粉末、有機質ワニスを含有する。
導電性物質は、導電体に所望の導電性を付与するものである。導電性物質としては、銀、金、白金、銀−白金合金、銀−パラジウム合金、銀−ロジウム合金、酸化ロジウム、等を用いることができるが、導電性が高い、入手しやすい、価格が安価等の理由から、銀を用いることが好ましい。以下では、導電性物質として銀を用いる場合について述べる。
銀粉末の平均粒径は、導電性ペーストの印刷性を考慮すると20μm以下であることが好ましい、さらに好ましくは0.1〜10μm、特に好ましくは0.1〜6μmである。印刷性や焼結性を良好にコントロールするために、銀粉末として、平均粒径の異なる銀粉末や箔状の銀粉末を2種以上混合して用いてもよい。さらに、導電体の電気抵抗やハンダ食われ現象のコントロールのため、他の導電性物質、たとえば、金、白金、銀−白金合金、銀−パラジウム合金、銀−ロジウム合金、酸化ロジウム、等を添加してもよい。
ガラス粉末は、一般的にガラスセラミックスとの密着強度を向上させる目的で、ガラスセラミックス組成物中のガラス粉末を用いることが多い。導電性ペーストの印刷性を考慮するとガラス粉末の平均粒径は10μm以下であることが好ましい、さらに好ましくは0.1〜7μm、特に好ましくは0.1〜5μmである。
有機質ワニスは、バインダー機能を有する有機質樹脂を溶媒に溶解したものであり、導電性ペーストに印刷性を付与できるものであれば特に限定されない。しかし、原料が市販されており入手しやすいことから、エチルセルロース樹脂、アクリル樹脂、スチレン樹脂およびフェノール樹脂からなる群より選ばれた1以上の有機質樹脂を、α−テレピネオール、ブチルカルビトールアセテートおよびフタル酸エステルからなる群より選ばれた1以上の溶媒に溶解したものを用いることが好ましい。なお、導電性ペーストには必要に応じて、フィラー、顔料、等を添加してもよい。
「例1(実施例)」
以下に実施例を用いて本発明を説明するが、本発明はこれらの実施例には限定されず、本発明の要旨を損なわない限り、各種の改良や変更も本発明に含まれる。
以下に実施例を用いて本発明を説明するが、本発明はこれらの実施例には限定されず、本発明の要旨を損なわない限り、各種の改良や変更も本発明に含まれる。
ガラス原料として、質量百分率表示でSiO2が60.7%、B2O3が27.0%、Al2O3が7.9%、CaOが4.4%となるように原料を調合、混合し、該混合された原料を白金ルツボに入れて1650℃で120分間溶融後、溶融ガラスを流し出し冷却した。得られたガラスをアルミナ製ボールミルで10時間粉砕してガラス粉末とした。
得られたガラスについて、TG(単位:℃)、比誘電率ε0、誘電損失tanδ、平均粒径D50を測定又は評価したところ、TG=600℃、比誘電率ε=4.4、誘電損失tanδ=0.0008、平均粒径D50=3.0μmであった。
TG:ガラス粉末を試料として示差熱分析により昇温速度10℃/分で室温から1000℃までの範囲で測定した。なお、アルミナ粉末を標準物質とした。
比誘電率ε、誘電損失tanδ:ガラス粉末40gを60mm×60mmの金型に入れて加圧成形したものを900℃で30分間焼成した。得られた焼成体を50mm×50mm×3mmに加工し、LCRメーターを使用して、20℃、1MHzにおける誘電率および誘電損失を測定した。
平均粒径D50:水を溶媒として島津製作所製レーザー回折式粒度分布計SALD2100で測定した。
前記ガラス粉末60%、アルミナ粉末(住友化学工業製スミコランダムAA2)40%の割合で混合し、混合粉末とした。混合粉末の誘電率ε、誘電損失tanδを測定したところ、比誘電率ε=5.8、誘電損失tanδ=0.0014であった。またトルエン、キシレン、イソプロピルアルコール、n−ブチルアルコールからなる有機溶剤70質量部、フタル酸ジブチル5質量部、分散剤0.5質量部および前記混合粉末100質量部を加えて混合し、なめらかなスラリーを得た。
PETフィルム上に前記スラリーをドクターブレード法によって塗布し、乾燥してグリーンシートを得た。グリーンシートの厚さは約200μmであった。
次に、導電性ペーストを2種類作製した。平面パターン用の導電性ペーストは質量百分率表示で銀粉末が84%、ガラス粉末が1%、有機質ワニスが15%を調合後、磁器乳鉢中で1時間混練を行い、さらに三本ロールにて3回分散を行い作製した。銀粉末としては、平均粒径1μmの球状銀粉末を用いた。ガラス粉末は前述の方法で作製した粉末を使用した。
ビアホール埋め用の導体ペーストは質量百分率表示で銀粉末が88%、有機質ワニスが12%を調合後、磁器乳鉢中で1時間混練を行い、さらに三本ロールにて3回分散を行い作製した。銀粉末としては、平均粒径5μmの球状銀粉末を用いた。
それぞれ有機質ワニスとしては、重合度7のエチルセルロース樹脂をα−テレピネオールに濃度が20重量%となるように溶解したものを用いた。
この導電性ペーストをスクリーン印刷機にてグリーンシート上に印刷、乾燥し、図1、2に示すマイクロストリップ線路を作製する。グリーンシートは4層構造とし、それぞれのシートは110℃で加熱しながらプレスして積層体を得る。得られた積層体を電気炉中で680℃、5分間焼成し、導体付きのガラスセラミックス焼結体を作製した。
上記製法で図1、2に示すようなマイクロストリップ線路を製作した。各部の寸法、定数は以下のとおりである。なお、伝送導体、各パッチ導体及び接地導体の厚さは10μmである。
周波数−電気的特性を図3に示す。図3において31は反射損失、32は挿入損失であり、挿入損失は第1の測定点P1と第2の測定点P2との間で測定した。また、反射損失は第1の測定点P1で測定した。この測定には、アジレントテクノロジー(株)のネットワークアナライザ8722Sとアンリツ(株)のユニバーサルテストフィクスチャ3680Kを用いた。
L5 60.8、
La1 1.5、
La2 2.0、
Lc 30.4、
W1 0.92、
W5 60.0、
Wa1 1.5、
Wa2 2.0、
Wc 30.0、
S1、S2、S3、S4 6.0、
d1 0.15、
d2 0.45。
La1 1.5、
La2 2.0、
Lc 30.4、
W1 0.92、
W5 60.0、
Wa1 1.5、
Wa2 2.0、
Wc 30.0、
S1、S2、S3、S4 6.0、
d1 0.15、
d2 0.45。
「例2(実施例)」
ビアホールの個数及び配設箇所を図4に示す例のとおりに変更した以外は、例1と同様の仕様としたマイクロストリップ線路を製作した。ビアホールの寸法等は以下のとおりである。周波数−電気的特性を図5に示す。図5において41は反射損失、42は挿入損失である。
ビアホールの個数及び配設箇所を図4に示す例のとおりに変更した以外は、例1と同様の仕様としたマイクロストリップ線路を製作した。ビアホールの寸法等は以下のとおりである。周波数−電気的特性を図5に示す。図5において41は反射損失、42は挿入損失である。
ビアホール3a、3b、3c、3d、3e、3f、3g、3h、3i、3jの孔の直径
0.15、
ビアホール3a、3bの中心間の間隔、ビアホール3e、3fの中心間の間隔、ビアホール3i、3jの中心間の間隔 1.35、
ビアホール3c、3dの中心間の間隔、ビアホール3g、3hの中心間の間隔
1.85。
0.15、
ビアホール3a、3bの中心間の間隔、ビアホール3e、3fの中心間の間隔、ビアホール3i、3jの中心間の間隔 1.35、
ビアホール3c、3dの中心間の間隔、ビアホール3g、3hの中心間の間隔
1.85。
本発明は高周波アンテナの接続回路等に利用される。
1:伝送導体
2a:第1のパッチ導体
2b:第2のパッチ導体
2c:第3のパッチ導体
2d:第4のパッチ導体
2e:第5のパッチ導体
3a:第1のビアホール
4:接地導体
2a:第1のパッチ導体
2b:第2のパッチ導体
2c:第3のパッチ導体
2d:第4のパッチ導体
2e:第5のパッチ導体
3a:第1のビアホール
4:接地導体
Claims (19)
- 誘電体基板のおもて面に設けられる伝送導体と、該誘電体基板の裏面に設けられる接地導体とを備えるマイクロストリップ線路において、
該伝送導体と該接地導体との間の該誘電体基板の内部に、複数のパッチ導体が整列して設けられており、かつ、該整列する方向が該伝送導体と平行又は略平行であり、
該複数のパッチ導体のそれぞれが該接地導体と接続されており、
前記誘電体基板の比誘電率が4.5〜20.0であることを特徴とするマイクロストリップ線路。 - 前記パッチ導体のそれぞれの面が前記伝送導体の面と平行又は略平行に設けられている請求項1記載のマイクロストリップ線路。
- 前記パッチ導体のそれぞれの面が前記接地導体の面と平行又は略平行に設けられている請求項1又は2記載のマイクロストリップ線路。
- 前記複数のパッチ導体が所定間隔を隔てて設けられている請求項1、2又は3記載のマイクロストリップ線路。
- 前記誘電体基板の材質がセラミックスである請求項1、2、3又は4記載のマイクロストリップ線路。
- 前記誘電体基板の材質がガラスセラミックスである請求項1、2、3、4又は5記載のマイクロストリップ線路。
- 前記誘電体基板が多層基板であり、該多層基板の一の層と、前記多層基板の他の層との間に前記パッチ導体が設けられている請求項1、2、3、4、5又は6記載のマイクロストリップ線路。
- 前記一の層と前記他の層との間に接着層が設けられている請求項7記載のマイクロストリップ線路。
- 前記複数のパッチ導体の形状が四角形である請求項1〜8のいずれかに記載のマイクロストリップ線路。
- 前記複数のパッチ導体の形状が多角形、略多角形、三角形、略三角形、円、略円、楕円及び略楕円から選ばれる1つである請求項1〜9のいずれかに記載のマイクロストリップ線路。
- 前記複数のパッチ導体の少なくとも1つの面積が他のパッチ導体の面積と異なる請求項1〜10のいずれかに記載のマイクロストリップ線路。
- 前記複数のパッチ導体の1つの面積と、隣接する他のパッチ導体の面積とが異なる請求項1〜11のいずれかに記載のマイクロストリップ線路。
- 前記複数のパッチ導体の面積が、大、小、大の順になるように複数のパッチ導体が設けられている請求項1〜12のいずれかに記載のマイクロストリップ線路。
- 前記複数のパッチ導体の面積が、小、大、小の順になるように複数のパッチ導体が設けられている請求項1〜13のいずれかに記載のマイクロストリップ線路。
- 前記複数のパッチ導体のそれぞれと前記接地導体とが、ビアホールにより接続されている請求項1〜14のいずれかに記載のマイクロストリップ線路。
- 前記ビアホールが前記パッチ導体の中心又は略中心に設けられている請求項1〜15のいずれかに記載のマイクロストリップ線路。
- 前記複数のパッチ導体のうち、隣接する2つのパッチ導体の小さい方のパッチ導体の面積が、残る大きい方のパッチ導体の面積の80%以下である請求項1〜16のいずれかに記載のマイクロストリップ線路。
- 前記複数のパッチ導体のそれぞれと前記接地導体とが、それぞれ2つビアホールにより接続されており、
これらの2つビアホールが前記整列する方向に配設され、かつ、これらの2つビアホールの中心が前記伝送導体の幅方向の中心と一致又は略一致するようにこれらの2つビアホールが配設されており、
前記誘電体基板に対して垂直方向から該ビアホールを見る場合、これらの2つビアホールのうちの一方のビアホールの直径方向の周縁が該整列する方向に垂直な、該当するパッチ導体の周縁の1辺と一致又は略一致するように該ビアホールが配設されており、
前記誘電体基板に対して垂直方向から該誘電体基板を見る場合、これらの2つビアホールのうちの他方のビアホールの直径方向の周縁が、該1辺に対向する他辺と一致又は略一致するように、他方のビアホールが配設されている請求項15に記載のマイクロストリップ線路。 - 前記誘電体基板に対して垂直方向から該誘電体基板を見る場合、前記伝送導体の幅方向の中心が前記複数のパッチ導体の中心と一致又は略一致するように、前記整列する方向に該伝送導体が伸長されるように配設されている請求項1〜18のいずれかに記載のマイクロストリップ線路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003316984A JP2004282691A (ja) | 2003-02-28 | 2003-09-09 | マイクロストリップ線路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003053472 | 2003-02-28 | ||
JP2003316984A JP2004282691A (ja) | 2003-02-28 | 2003-09-09 | マイクロストリップ線路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004282691A true JP2004282691A (ja) | 2004-10-07 |
Family
ID=33301894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003316984A Withdrawn JP2004282691A (ja) | 2003-02-28 | 2003-09-09 | マイクロストリップ線路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004282691A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014053501A (ja) * | 2012-09-07 | 2014-03-20 | Fujitsu Ltd | 電源回路及び電源モジュール |
-
2003
- 2003-09-09 JP JP2003316984A patent/JP2004282691A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014053501A (ja) * | 2012-09-07 | 2014-03-20 | Fujitsu Ltd | 電源回路及び電源モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6939819B2 (en) | Glass ceramic composition | |
JP5429038B2 (ja) | 発光素子搭載用基板および発光装置 | |
JP5668730B2 (ja) | 発光素子搭載基板および発光装置 | |
US4812422A (en) | Dielectric paste and method of manufacturing the paste | |
JP3387531B2 (ja) | ガラスベースおよびガラス−セラミックベースの複合材料 | |
JP2006344938A (ja) | 厚膜導体組成物ならびにltcc回路およびデバイスにおけるその使用 | |
KR20110083624A (ko) | 세라믹 적층 부품과 그 제조 방법 | |
JP5949770B2 (ja) | ガラスセラミックス体、発光素子搭載用基板、および発光装置 | |
KR20130007538A (ko) | 발광 소자 탑재용 기판 및 발광 장치 | |
JP2016222479A (ja) | ガラスセラミックス焼結体及び配線基板 | |
CN101983543A (zh) | 低温烧成陶瓷电路基板 | |
CN104098271B (zh) | 黑色标记组合物和使用其的电子部件 | |
US6841493B2 (en) | High K glass and tape composition for use at high frequency | |
JP2004282691A (ja) | マイクロストリップ線路 | |
JP2005236873A (ja) | アンテナおよびその製造方法 | |
WO2011138949A1 (ja) | 素子搭載用基板およびその製造方法 | |
JP3678260B2 (ja) | ガラスセラミックス組成物 | |
CN111747650B (zh) | 黑色标记组合物和使用其的电子部件 | |
JP4407199B2 (ja) | 結晶化無鉛ガラス、ガラスセラミックス組成物、グリーンシートおよび電子回路基板 | |
JP4665130B2 (ja) | 導電性ペーストおよび導電層付き基板製造方法 | |
JP2013155104A (ja) | ガラスセラミックス焼結体及び配線基板 | |
JP2004182510A (ja) | ガラスフリット混合物、電子回路基板製造方法および電子回路基板 | |
TWI830048B (zh) | 玻璃陶瓷介電體材料、燒結體及高頻用電路構件 | |
TW460430B (en) | Low-fire, low-dielectric-constant and low-loss ceramic compositions | |
JP2001345561A (ja) | 積層回路基板及びその内部配線導***置ずれ検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080512 |