JP2004282544A - Dクラス電力増幅回路 - Google Patents
Dクラス電力増幅回路 Download PDFInfo
- Publication number
- JP2004282544A JP2004282544A JP2003073152A JP2003073152A JP2004282544A JP 2004282544 A JP2004282544 A JP 2004282544A JP 2003073152 A JP2003073152 A JP 2003073152A JP 2003073152 A JP2003073152 A JP 2003073152A JP 2004282544 A JP2004282544 A JP 2004282544A
- Authority
- JP
- Japan
- Prior art keywords
- output
- negative feedback
- amplifier
- class power
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【構成】Dクラス電力増幅回路10は、入力信号S1が+入力端子に入力されるとともに抵抗器R1、R2、R4、R5とコンデンサC3、C4、C5からなる3段の多段縦列接続されたハイパスフィルタHPF1を通して出力端子から入力側に負帰還するループNFB1′を備えたアクティブフィルタを構成する演算増幅器A1と、演算増幅器A1の出力をスイッチングで増幅するパルス出力のパワースイッチング増幅器A2と、パワースイッチング増幅器A2のパルス出力に接続された2次のローパスフィルタLPFと、出力負荷RL1にかかるアナログ信号出力S0から並列接続された抵抗器R3とコンデンサC2を介して前記演算増幅器A1の入力側に負帰還する第2の負帰還ループNFB2と、を有する構成である。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、オーディオ機器の分野におけるDクラス電力増幅回路に関し、特に、負帰還ループゲインの周波数特性の制御に関する。
【0002】
【従来の技術】
スーパーウーファ等で使用されているDクラス電力増幅回路は、電源電力と出力との結合度合いが高いので効率が良い反面、利得や出力の忠実度が電源電圧やその変動に大きく依存するという欠点がある。そこで、それらの問題は通常のBクラスアンプと同様にDクラス電力増幅回路の出力側から入力側への負帰還(NFB)ループで補正することが一般的に行われている。
【0003】
例えば、図10に示されるDクラス電力増幅回路30は、パルス出力のパワースイッチング増幅器31、インダクタL1とコンデンサC1からなるローパスフィルタ32及び負帰還ループNFBより構成されており、入力信号VSはスイッチングモードで動作する前記パワースイッチング増幅器31で増幅され、その出力段のPWM出力或いはPDM出力を、次のローパスフィルタ32に介することによってアナログ信号出力VOを得ている。そして、上記出力特性を改善するための負帰還ループNFBは、ローパスフィルタ32への入力信号を前記パワースイッチング増幅器31の入力比較部に帰還する構成となっている。
【0004】
しかし、上記Dクラス電力増幅回路30は負帰還量の限界による特性改善の限界があって、上記ローパスフィルタ32のアナログ信号出力VOに含まれる磁気歪み(以下、単に歪みと云う。)は未だ音質上無視出来ないレベルにあり、一層の改善が期待されている。
【0005】
一方、上記シンプルなNFBによる改善に拠らずに歪みの低減が可能なDクラス電力増幅回路の技術がある。例えば下記[特許文献1]には、図11のブロック回路図に示されるように、第1の入力端子21A及び第2の入力端子21Bを有し、前記第1の入力端子21Aに入力信号源24から入力信号VSが供給され、前記入力信号VSに前記第2の入力端子21Bに入力される信号V2を加算して出力する加算アンプ22と、前記加算アンプ22の出力V1をスイッチングで増幅するパワースイッチング増幅器23と、前記パワースイッチング増幅器23のパルス出力が供給されるローパスフィルタ25と、前記ローパスフィルタ25の出力VOを所定比率に分圧する分圧手段26と、前記加算アンプ22の出力V1と前記分圧手段26の出力との差を誤差電圧として前記加算アンプの前記第2の入力端子21Bに供給する誤差検出アンプ27とで構成し、前記入力信号VSと誤差検出アンプ27の出力V2とが、前記ローパスフィルタ25の出力VOの歪みを相殺するように前記加算アンプ22で加算するという構成のDクラス電力増幅回路28が開示されている。
【0006】
上記技術によれば、図12に示されるように、破線αで示される負帰還ループを備える従来回路(図10のDクラス電力増幅回路30)の歪率(%)の周波数特性が、実線βで示される上記図11のDクラス電力増幅回路28の歪率(%)の周波数特性のように改善されていることが判る。
【特許文献1】特開2002−359525号公報
【発明が解決しようとする課題】
尤も、図11のDクラス電力増幅回路28が所期の動作を行うには、誤差電圧の検出、加算、相殺の動作が正確に行われる必要があり、これが自動的に行われるNFBよりも製造上難しい面がある。また、回路が複雑になり、コストが高くなってしまうデメリットも無視できない。
【0007】
ところで、積極的にNFBを利用する所謂NFB系技術の一つとして、マルチポールNFB技術がある。
【0008】
これは、限られた周波数帯域内で大量のNFBをかけることをねらった技術である。
【0009】
一般的には、負帰還ループを備えるDクラス電力増幅回路における全体のループゲイン周波数特性は図6または図7のような特性になるように設計される。図6は基本的には、1ポール補償特性であり、図7は2ポール補償特性である。
【0010】
共通しているのは、一巡ループゲインが0dBとなるゲイン交点周波数fgの前後において、その変化特性が−6dB/oct.(オクターブ)になっていることである。両者を比較したとき、図7に示した斜線部がその相違点であり、この領域では2ポール補償特性のほうがループゲインが大きいので、それだけ負帰還による改善量が大きいことが判る。
【0011】
これらを実際のDクラス電力増幅回路に適用すると図8のDクラス電力増幅回路40及び図9のDクラス電力増幅回路50のようになる。
【0012】
ここで、図8又は図9におけるA1は演算増幅器であり、第1の負帰還ループNFB1の抵抗器R1、R2、R4とコンデンサC3、C4とともにアクティブフィルタを構成している。A2はアナログ信号の入力に対してPWM等のパルス信号を出力するパワースイッチング増幅器である。図6、図7における周波数f1は、図8、図9におけるL1、C1からなるローパスフィルタLPFのカットオフ周波数である。周波数f2は第2の負帰還ループNFB2に介されたコンデンサC2と抵抗R3で決まる周波数である。f1より周波数の低い領域の周波数特性はR1、R2、C3、C4、R4で決まる。カットオフ周波数f1より高い周波数では演算増幅器A1部分の第1の負帰還ループNFB1のループゲイン周波数特性がフラットになるように抵抗器R2が挿入されている。S1はアナログ入力信号、RLlは出力負荷である。
【0013】
図6と図7を比較して明らかなように、1ポール補償から2ポール補償にすることにより相当の改善効果が期待できるが、これ以上の改善は上記技術では無理である。
【0014】
一層の大きな歪み率低減の改善効果を得るには、全体としてのループゲインの更なる増大が必要であるが、Dクラス電力増幅回路の場合は、そのパワースイッチング増幅器A2のスイッチング周波数(例えば400KHz)より十分低い周波数にゲイン交点周波数fgを設定する必要があるので(理論上、スイッチング周波数の半分未満であり、実際上は1/4程度にする。)、ゲイン交点周波数fgは一定にした上で、ループゲインの増大を図ることが肝要である。
【0015】
本発明は上記事情に鑑み、積極的にNFBを利用する所謂NFB系技術のマルチポールNFBの発展形として創出されたものであり、シンプル、安価且つ飛躍的な歪み率の低減を可能にするDクラス電力増幅回路を提供するものである。
【0016】
【課題を解決するための手段】
本発明は、入力信号S1が入力されるとともに、抵抗器R1、R2、R4、R5・・とコンデンサC3、C4、C5・・からなる3段以上の多段縦列接続されたハイパスフィルタHPF1(HPF2)を通して出力側から入力側に負帰還する第1の負帰還ループNFB1′(NFB1″)を備えたアクティブフィルタを構成する演算増幅器A1と、前記演算増幅器A1の出力をスイッチング動作で増幅しパルス出力を得るパワースイッチング増幅器A2と、前記パワースイッチング増幅器A2のパルス出力が供給されるインダクタL1及びコンデンサC1による2次のローパスフィルタLPFと、前記ローパスフィルタLPFの出力側から並列接続された抵抗器R3とコンデンサC2を介して前記演算増幅器A1の入力側に負帰還する第2の負帰還ループNFB2と、を有していることを特徴とするDクラス電力増幅回路10(20)を提供することにより、上記課題を達成する。
【0017】
【発明の実施の形態】
本発明に係るDクラス電力増幅回路の実施の形態について図面に基づいて説明する。
【0018】
先ず、前提となる考察として、前述の図8のDクラス電力増幅回路40におけるパワースイッチング増幅器A2のスイッチング周波数(例えば400KHz)より十分低い周波数(例えば100KHz)にゲイン交点周波数fgを設定し(図6参照)、このゲイン交点周波数fgを一定にした上で、ループゲインの増大を図るには、図4のようなゲイン特性(nポール補償)を得ることによって実現できる。この特性であれば、カットオフ周波数f1以下のオーディオ周波数帯域(数十Hz〜20KHz)全てに渡り十分な改善効果を得ることが期待出来る。
【0019】
これを実現する具体的な回路構成で示すと、図8の演算増幅器A1と抵抗器R2、コンデンサC3の部分を、図5に示されるようなアクティブフィルタ回路を構成する抵抗R21・・とコンデンサC31・・を介した負帰還ループNFB11、NFB12、・・を備えた各演算増幅器A11、A12、A13、A14、・・の多段縦列接続に置き換えることによって実現出来る。
【0020】
しかし、図5のアクティブフィルタ回路では、演算増幅器の増加をはじめとして、回路が複雑、高価なものになってしまうというデメリットがある。
【0021】
そこで、本発明では、アクティブフィルタを構成する演算増幅器A1は1個のままとして、これに多段構成の抵抗RとコンデンサCからなるハイパスフィルタHPFを組み合わせて、所定のゲイン周波数特性を得ることにより、十分な負帰還量によって歪み率低減や出力インピーダンスをはじめとするDクラス電力増幅回路の基本諸特性等の改善効果が得られるように構成した。
【0022】
即ち、図1のDクラス電力増幅回路例に示されるように、入力信号S1が+入力端子に入力されるとともに抵抗器R1、R2、R4、R5とコンデンサC3、C4、C5からなる3段の多段縦列接続されたハイパスフィルタHPF1を通して出力側から入力側(−入力端子)に負帰還する第1の負帰還ループNFB1′を備えたアクティブフィルタを構成する演算増幅器A1と、前記演算増幅器A1の出力をスイッチング動作で増幅しパルス出力を得るパワースイッチング増幅器A2と、前記パワースイッチング増幅器A2のパルス出力が供給されるインダクタL1及びコンデンサC1による2次のローパスフィルタLPFと、前記ローパスフィルタLPFの出力側(出力負荷RL1にかかるアナログ信号出力S0)から並列接続された抵抗器R3とコンデンサC2を介して前記演算増幅器A1の入力側(−入力端子)に負帰還する第2の負帰還ループNFB2と、を有している構成を基本としたDクラス電力増幅回路10である。
【0023】
上記Dクラス電力増幅回路10におけるアクティブフィルタを構成する演算増幅器A1は1個のみであって、図8における第1の負帰還ループNFB1に抵抗器R4、R5とコンデンサC4、C5が追加されるのみである。この場合は、図4における−l8dB/oct.を含むゲイン特性になる。
【0024】
上記のようにハイパスフィルタHPF1を構成する抵抗器RとコンデンサCの個数は必要に応じて任意に追加されて3段以上に多段縦列接続の構成とされ、例えば図2に示されるように、図1に加えて更に抵抗器R6とコンデンサC6を加えた4段の多段縦列接続されたハイパスフィルタHPF2を通して出力側から入力側の−入力端子に負帰還する第1の負帰還ループNFB1″を備えたアクティブフィルタを構成する演算増幅器A1を構成要素とするDクラス電力増幅回路20としてもよく、この場合は、図4における−24dB/oct.を含むゲイン特性になる。
【0025】
改善効果の一例を図3の歪み率の周波数特性のグラフに示す。破線曲線γが図8のDクラス電力増幅回路40の場合であり、実線曲線δが図2のDクラス電力増幅回路20の場合である。オーディオ帯域全体に渡り、歪み率が大幅に改善されることが分かり、これは従来技術の図12の改善された歪み率の周波数特性(β特性曲線)よりも更に改善されていることが判る。
【0026】
【発明の効果】
本発明に係るDクラスオーディオ電力増幅回路は、上記のように構成されているため、歪み率や出力インピーダンスをはじめとするDクラス電力増幅回路の基本諸特性が格段に向上する。また、高価な演算増幅器を付加する必要がなく、シンプルな回路で構成できる。
【図面の簡単な説明】
【図1】本発明に係るDクラス電力増幅器の第1の回路図例である。
【図2】本発明に係るDクラス電力増幅器の第2の回路図例である。
【図3】本発明に係るDクラス電力増幅器の改善された歪み率の周波数特性を表すグラフである。
【図4】nポール補償(n=1,2,3,4,・・)のマイナーループゲイン周波数特性図である。
【図5】Dクラス電力増幅回路の多段接続のアクティブフィルタ回路の例である。
【図6】1ポール補償のマイナーループゲイン周波数特性図である。
【図7】2ポール補償のマイナーループゲイン周波数特性図である。
【図8】1ポール補償のマイナーループを備えるDクラス電力増幅回路の回路図例である。
【図9】2ポール補償のマイナーループを備えるDクラス電力増幅回路の回路図例である。
【図10】従来の負帰還ループを備えるDクラスオーディオ電力増幅回路のブロック回路図である。
【図11】歪率の周波数特性を改善した公知のDクラスオーディオ電力増幅回路のブロック回路図例である。
【図12】上記公知のDクラス電力増幅回路の歪み率の周波数特性を改善前と比較したグラフである。
【符号の説明】
10、20、28、30、40、50 Dクラス電力増幅回路
A1、A11、A12・・ 演算増幅器
A2 パワースイッチング増幅器
LPF ローパスフィルタ
HPF1、HPF2 ハイパスフィルタ
NFB1、NFB1′ 第1の負帰還ループ
NFB11、NFB12・・ 負帰還ループ
NFB2 第2の負帰還ループ
R1、R2・・ 抵抗器
C1、C2・・ コンデンサ
S0 アナログ信号出力
S1 入力信号
RL1 出力負荷
f1 カットオフ周波数
fg ゲイン交点周波数
Claims (1)
- 入力信号が入力されるとともに、抵抗器とコンデンサからなる3段以上の多段縦列接続されたハイパスフィルタを通して出力側から入力側に負帰還する第1の負帰還ループを備えたアクティブフィルタを構成する演算増幅器と、
前記演算増幅器の出力をスイッチング動作で増幅しパルス出力を得るパワースイッチング増幅器と、
前記パワースイッチング増幅器のパルス出力が供給されるインダクタ及びコンデンサによる2次のローパスフィルタと、
前記ローパスフィルタの出力側から並列接続された抵抗器とコンデンサを介して前記演算増幅器の入力側に負帰還する第2の負帰還ループと、
を有していることを特徴とするDクラス電力増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003073152A JP4127085B2 (ja) | 2003-03-18 | 2003-03-18 | Dクラス電力増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003073152A JP4127085B2 (ja) | 2003-03-18 | 2003-03-18 | Dクラス電力増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004282544A true JP2004282544A (ja) | 2004-10-07 |
JP4127085B2 JP4127085B2 (ja) | 2008-07-30 |
Family
ID=33289120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003073152A Expired - Fee Related JP4127085B2 (ja) | 2003-03-18 | 2003-03-18 | Dクラス電力増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4127085B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101826844A (zh) * | 2010-05-06 | 2010-09-08 | 华为技术有限公司 | 一种功率放大器和基于功率放大器的信号放大方法 |
CN101325402B (zh) * | 2007-06-15 | 2010-09-29 | 展讯通信(上海)有限公司 | 一种改善低频性能的音频功率放大器装置 |
CN107852141A (zh) * | 2015-07-24 | 2018-03-27 | 华为技术有限公司 | 有源电阻电容滤波器、接收机、发射机和基站 |
CN111448755A (zh) * | 2017-12-07 | 2020-07-24 | 普立菲有限公司 | 具有带至少三阶网络的补偿器的放大器 |
CN114279625A (zh) * | 2021-12-03 | 2022-04-05 | 北京晨晶精仪电子有限公司 | 真空度检测电路、真空度检测方法及真空计 |
KR20230028928A (ko) * | 2021-08-23 | 2023-03-03 | 주식회사 웰랑 | 낮은 노이즈 및 고조파 왜곡을 갖는 증폭기 및 이를 위한 노이즈 쉐이퍼 |
WO2023089814A1 (ja) * | 2021-11-22 | 2023-05-25 | 日本電信電話株式会社 | 多段増幅回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2651799C1 (ru) * | 2017-08-09 | 2018-04-27 | Федеральное государственное унитарное предприятие "Научно-исследовательский технологический институт имени А.П. Александрова" | Способ изготовления ядерного топлива |
-
2003
- 2003-03-18 JP JP2003073152A patent/JP4127085B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101325402B (zh) * | 2007-06-15 | 2010-09-29 | 展讯通信(上海)有限公司 | 一种改善低频性能的音频功率放大器装置 |
CN101826844A (zh) * | 2010-05-06 | 2010-09-08 | 华为技术有限公司 | 一种功率放大器和基于功率放大器的信号放大方法 |
US8482351B2 (en) | 2010-05-06 | 2013-07-09 | Huawei Technologies Co., Ltd. | Power amplifier and method for amplifying signal based on power amplifier |
CN107852141A (zh) * | 2015-07-24 | 2018-03-27 | 华为技术有限公司 | 有源电阻电容滤波器、接收机、发射机和基站 |
CN111448755A (zh) * | 2017-12-07 | 2020-07-24 | 普立菲有限公司 | 具有带至少三阶网络的补偿器的放大器 |
JP2021506199A (ja) * | 2017-12-07 | 2021-02-18 | ピューリファイ・アーペーエス | 少なくとも3次の回路網を有する補償器を有する増幅器 |
JP7438125B2 (ja) | 2017-12-07 | 2024-02-26 | ピューリファイ・アーペーエス | 少なくとも3次の回路網を有する補償器を有する増幅器 |
KR20230028928A (ko) * | 2021-08-23 | 2023-03-03 | 주식회사 웰랑 | 낮은 노이즈 및 고조파 왜곡을 갖는 증폭기 및 이를 위한 노이즈 쉐이퍼 |
KR102577289B1 (ko) * | 2021-08-23 | 2023-09-12 | 주식회사 웰랑 | 낮은 노이즈 및 고조파 왜곡을 갖는 증폭기 및 이를 위한 노이즈 쉐이퍼 |
WO2023089814A1 (ja) * | 2021-11-22 | 2023-05-25 | 日本電信電話株式会社 | 多段増幅回路 |
CN114279625A (zh) * | 2021-12-03 | 2022-04-05 | 北京晨晶精仪电子有限公司 | 真空度检测电路、真空度检测方法及真空计 |
CN114279625B (zh) * | 2021-12-03 | 2024-05-10 | 北京晨晶电子有限公司 | 真空度检测电路、真空度检测方法及真空计 |
Also Published As
Publication number | Publication date |
---|---|
JP4127085B2 (ja) | 2008-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7429890B2 (en) | PWM digital amplifier with high-order loop filter | |
JP6392786B2 (ja) | エンベロープ追跡型変調器のための改善された共振抑制 | |
JP4434557B2 (ja) | 電力増幅回路 | |
US7417503B2 (en) | Method for high efficiency audio amplifier | |
GB2557244A (en) | Amplifier with configurable final output stage | |
US20070096812A1 (en) | Switching amplifier with output filter feedback | |
KR20120028295A (ko) | 저소모 증폭기 | |
EP2002558A2 (en) | High efficiency converter providing switching amplifier bias | |
US20080303590A1 (en) | Power amplifier with noise shaping function | |
WO2001071905A2 (en) | Amplifier circuit and method for providing negative feedback thereto | |
US7113030B2 (en) | Class-D power amplifier capable of eliminating excessive response phenomenon when returning to a steady state from an abnormal state and an amplification method thereof | |
JP4127085B2 (ja) | Dクラス電力増幅回路 | |
KR20210032559A (ko) | 이중-경로 펄스 폭 변조 시스템의 교정 | |
TWM365017U (en) | D-class amplifier | |
JPH04250710A (ja) | オーディオ回路 | |
EP0913929A2 (en) | Audio output amplifier with parallel class AB stages | |
US11245368B2 (en) | Class D amplifier | |
US7924091B2 (en) | Class-D transconductance amplifier | |
JP2714241B2 (ja) | 増幅回路 | |
JP2007209038A (ja) | 電力増幅回路 | |
CN113169711B (zh) | 具有集成滤波器的音频放大器 | |
AU2005296358B2 (en) | An amplifier apparatus and method | |
JP5377244B2 (ja) | 高周波増幅器 | |
JP3106718B2 (ja) | スピーカ駆動装置 | |
WO2022195995A1 (ja) | デジタルパワーアンプ、スピーカ駆動システム、及びスピーカ駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4127085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |