JP2004281916A

JP2004281916A - 半導体装置及びその製造方法

Info

Publication number: JP2004281916A
Application number: JP2003074153A
Authority: JP
Inventors: Nobuyuki Sekikawa; 信之関川
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-03-18
Filing date: 2003-03-18
Publication date: 2004-10-07

Abstract

【課題】モールド樹脂とパッシベーション膜の接着性を向上し、半導体装置の信頼性を向上させる。
【解決手段】絶縁膜１１上に窒化シリコンから成るパッシベーション膜１９を形成する。このパッシベーション膜１９上に、パッド２１及びその周辺の離間領域２３を除いて、全面にアルミニウムまたはアルミニウム合金からなる金属膜２２を形成する。そして、この金属膜２２上にモールド樹脂２４を形成する。金属膜２２は、パッシベーション膜１９とモールド樹脂２４の両方に良好な接着性を有し、しかもパッシベーション膜１９のほぼ全面を被覆しているので、モールド樹脂２４とパッシベーション膜１９の接着性を向上することができる。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、半導体基板上にパッシベーション膜が形成され、モールド樹脂で封止された半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路内の配線の信頼性を向上するために、エレクトロマイグレーション耐性やストレスマイグレーション耐性に優れ、しかも低抵抗である銅配線が用いられている。しかしながら、銅配線はアルミニウム配線と異なり、エッチングが困難であるという問題があった。そこで、いわゆるデュアルダマシン法が開発され、微細な銅配線の加工が可能となっている。しかしながら、従来の技術では、銅パッドへの金線のワイヤーボンディングは困難であった。そこで、銅パッド上にアルミニウム膜を形成し、このアルミニウム膜にワイヤーボンディングを施していた。
【０００３】
また、そのような半導体集積回路のパッケージ構造では、プラズマＣＶＤによるシリコン窒化膜（ＳｉＮ膜）から成るパッシベーション膜が用いられ、このパッシベーション膜上にポリイミド膜を介してモールド樹脂が形成されていた。
このポリイミド膜を介在させることで、パッシベーション膜にクラックが入るのを防止していた。
【０００４】
【特許文献１】
特開２００１−１９６４１４号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、パッシベーション膜上にポリイミド膜を介してモールド樹脂を形成した場合、モールド樹脂とポリイミド膜の剥がれが発生し、半導体装置の信頼性の劣化を招くという問題があった。
【０００６】
【課題を解決するための手段】
そこで、本発明の主な特徴は、窒化シリコンから成るパッシベーション膜を形成し、このパッシベーション膜上のパッドを除く全面にアルミニウムまたはアルミニウム合金からなる金属膜を形成し、この金属膜上にモールド樹脂を形成するものである。この金属膜は、パッシベーション膜とモールド樹脂の両方に良好な接着性を有し、しかもパッシベーション膜のほぼ全面を被覆しているので、ポリイミド膜がなくても、モールド樹脂とパッシベーション膜の接着性を向上することができる。
【０００７】
【発明の実施の形態】
次に、本発明の実施形態に係る半導体装置について、図面を参照しながら詳細に説明する。
【０００８】
図１は、本発明の第１の実施形態に係る半導体装置の平面図である。図２は、図１におけるＸ−Ｘ線に沿った断面図である。シリコン基板等の半導体基板１０上に、シリコン酸化膜（ＳｉＯ_２）等の絶縁膜１１が形成されている。また、絶縁膜１１の下方の半導体基板１０上には不図示の各種素子、例えばトランジスタや抵抗等が形成され、集積回路を構成している。
【０００９】
そして、この絶縁膜１１の中に銅配線１６，１７，１８が後述するデュアルダマシン法によって埋め込まれている。銅配線１６，１７は集積回路を構成するための配線である。銅配線１８は、集積回路の入力回路または出力回路と接続された配線である。
【００１０】
この絶縁膜１１及び銅配線１６，１７，１８上に窒化シリコン（ＳｉＮ）から成るパッシベーション膜１９が形成されている。銅配線１８上のパッシベーション膜１９は除去されて、開口部２０が形成されている。そして、開口部２０を介して銅配線１８に接触されたアルミニウム（Ａｌ）または、Ａｌ−Ｓｉ等のアルミニウム合金から成るパッド２１が形成されている。パッド２１の端はパッシベーション膜１９上に乗り上げている。
【００１１】
また、このパッシベーション膜１９上にアルミニウム（Ａｌ）または、Ａｌ−Ｓｉ等のアルミニウム合金から成る金属膜２２が形成されている。金属膜２２はパッド２１と離間されており、パッド２１とのショートが防止されている。また、金属膜２２は、パッド２１及び、金属膜２２とパッド２１との間の離間領域２３を除いて、パッシベーション膜１９の全面に形成されている。この金属膜２２とパッド２１との離間距離は、金属膜２２とパッド２１との電気的絶縁を確保するために必要な距離があれば十分であるが、半導体プロセスの加工精度を考慮したデザインルールによって定められるものである。
【００１２】
図１を参照すると、半導体基板１０上には、複数のパッド２１が形成されている。金属膜２２は、複数のパッド２１及び、金属膜２２とパッド２１との離間領域２３を除く全面に形成されている。また、パッド２１上には、不図示のＡｕワイヤーがワイヤーボンディングされている。そして、金属膜２２上にはエポキシ樹脂等のモールド樹脂２４が形成されている。
【００１３】
この実施形態によれば、金属膜２２は、パッシベーション膜１９とモールド樹脂２３の両方に良好な接着性を有し、しかもパッシベーション膜１９のほぼ全面を被覆しているので、モールド樹脂２４とパッシベーション膜１９の間にポリイミド膜がなくても、モールド樹脂２４とパッシベーション膜１９の接着性を向上することができる。また、金属膜２２は、後述するように、パッド２１と同一工程で形成することができるので、新たに工程を追加する必要が無く、コスト削減が可能である。
【００１４】
また、パッシベーション膜１９のほぼ全面を被覆しているので、モールド樹脂２４のフィラーがパッシベーション膜１９に入りにくい。これにより、パッシベーション膜１９にクラックが入るのを極力防止できる。また、パッシベーション膜１９にクラックが入ったとしても、金属膜２２によって、パッシベーション膜１９のクラックへの水分の浸入をブロックすることができる。
【００１５】
さらに、モールド樹脂２４から発生するα線は、金属膜２２によって阻止されるので、α線がパッシベーション膜１９の下方の半導体素子へ影響を与えることが防止される。これにより、α線によるソフトエラーが防止される。
【００１６】
さらにまた、金属膜２２を設けたことにより、外部装置からの電子ノイズがパッシベーション膜１９の下方の半導体素子に悪影響を及ぼすことが防止され、また半導体素子から発生する電子ノイズが外部装置へ悪影響を及ぼすことも同時に防止される。
【００１７】
次に、パッシベーション膜１９のクラック対策について、図３及び図４を参照して説明する。図３はパッド２１及びその周辺領域を示す図である。図３（ａ）はその平面図であり、図３（ｂ）は図３（ａ）のＹ−Ｙ線に沿った断面図である。
【００１８】
図３において、図１及び図２と同一の構成部分については同一の符号を付している。本実施形態によれば、前述したように、金属膜２２とパッド２１との間の離間領域２３がショート防止のために設けられている。このため、離間領域２３では、モールド樹脂２４がパッシベーション膜１９に直接接触することとなる。すると、モールド樹脂２４中のフィラーがパッシベーション膜１９中に入り、パッシベーション膜１９にクラック１００が発生するおそれがある。すると、モールド樹脂２４中の水分がパッシベーション膜１９のクラック１００から浸入し、半導体素子等に悪影響を与え、信頼性が低下してしまう。
【００１９】
そこで、この課題を解決する第２の実施形態について、図４を参照して説明する。図４は、図３と同様にパッド２１及びその周辺領域を示す図である。図４（ａ）はその平面図であり、図４（ｂ）は図４（ａ）のＺ−Ｚ線に沿った断面図である。また、図４において、図１及び図２と同一の構成部分については同一の符号を付している。
【００２０】
本実施形態によれば、パッド２１が接続された銅配線１８Ａが、離間領域２３を越えて金属膜２２の方向へ拡張されている。そして、金属膜２２と銅配線１８Ａとはパッシベーション膜１９を挟んで部分的にオーバーラップしている。係る構成によれば、離間領域２３のパッシベーション膜１９にクラック１００が発生しても、そのクラック１００は銅配線１８Ａ上に終端する。したがって、クラック１００に浸入して来る水分は、銅配線１８Ａで阻止され、半導体素子等に悪影響を与えるおそれがなくなる。
【００２１】
なお、第１及び第２の実施形態では、銅配線１８，１８Ａは、絶縁膜１１に埋め込まれているが、これには限らず、銅配線１８，１８Ａは、絶縁膜１１上に形成されていてもよい。
【００２２】
次に、第１の実施形態に係る半導体装置の製造方法について、図５〜図９を参照しながら説明する。
【００２３】
図５に示すように、半導体基板１０上に絶縁膜１１を形成する。絶縁膜１１の表面には、エッチングにより溝１２，１３，１４を形成する。このエッチングはレジストをマスクとしたドライエッチングである。
【００２４】
次に、図６に示すように、スパッタ法またはＣＶＤ法により、銅膜１５を絶縁膜１１の全面に形成する。
【００２５】
次に、図７に示すように、化学的機械ポリッシング（ＣＭＰ，ｃｈｅｍｉｃａｌｍｅｃｈａｎｉｃａｌｅｔｃｈｉｎｇ）により、銅膜１５を研磨し、絶縁膜１１の表面が露出された時に、その化学的機械ポリッシングを止める。これにより、絶縁膜１１に埋め込まれ、互い電気的に絶縁された銅配線１６，１７，１８が形成される。
【００２６】
次に、図８に示すように、絶縁膜１１及び銅配線１６，１７，１８上の全面に窒化シリコン（ＳｉＮ）から成るパッシベーション膜１９をプラズマＣＶＤ法によって形成する。そして、銅配線１８上のパッシベーション膜１９をエッチングによって除去し開口部２０を形成する。
【００２７】
次に、図９に示すように、アルミニウム（Ａｌ）膜または、Ａｌ−Ｓｉ等のアルミニウム合金膜を全面にスパッタし、その膜のパターニングを行う。パターニングはレジストをマスクとしたドライエッチングを用いることができる。これにより、開口部２０を介して銅配線１８に接触されたアルミニウム（Ａｌ）またはＡｌ−Ｓｉ等のアルミニウム合金から成るパッド２１を形成する。同時に、パッシベーション膜１９上にアルミニウム（Ａｌ）または、Ａｌ−Ｓｉ等のアルミニウム合金から成る金属膜２２を形成する。金属膜２２は、パッド２１と離間された領域に形成し、パッド２１とのショートを防止する。また、金属膜２２は、パッド２１及び、金属膜２２とパッド２１との間の離間領域２３を除いて、パッシベーション膜１９の全面に形成する。その後、パッド２１上には、不図示のＡｕワイヤーのワイヤーボンディングを行う。さらに、金属膜２２上にエポキシ樹脂等のモールド樹脂２４をトランスファモールド等の射出成形により形成する。
【００２８】
なお、銅配線１８は、デュアルダマシン法によって絶縁膜１１に埋め込まれるが、これに限られず、銅配線１８，１８Ａは、絶縁膜１１上に形成してもよい。
【００２９】
また、第２の実施形態に係る半導体装置の製造方法も同様であるが、前述したように、金属膜２２と銅配線１８Ａとをパッシベーション膜１９を挟んで部分的にオーバーラップさせる点が異なる。
【００３０】
【発明の効果】
本発明によれば、パッシベーション膜上のほぼ全面に金属膜を形成しているので、モールド樹脂とパッシベーション膜の接着を強化し、パッシベーション膜のクラックの発生を極力防止することができるので、これにより半導体装置の信頼性が向上する効果を奏する。また、パッシベーション膜にクラックが入ったとしても、モールド樹脂からの水分の浸入を阻止することができる。
【００３１】
さらに、この金属膜により、外部装置からの電子ノイズが半導体装置に悪影響を及ぼすことが防止され、また半導体装置の電子ノイズが外部装置へ悪影響を及ぼすことも同時に防止される。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の平面図である。
【図２】図１のＸ−Ｘ線に沿った断面図である。
【図３】本発明の第１の実施形態に係る半導体装置のパッド及びその周辺領域の構造を示す図である。
【図４】本発明の第２の実施形態に係る半導体装置のパッド及びその周辺領域の構造を示す図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。

Claims

半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記パッシベーション膜上に前記パッドと離間して全面に形成されたアルミニウムまたはアルミニウム合金から成る金属膜と、
前記金属膜上に形成されたモールド樹脂とを有することを特徴とする半導体装置。
半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成された銅配線と、
前記絶縁膜上に形成され、前記銅配線を露出する開口部を有した窒化シリコンから成るパッシベーション膜と、
前記パッシベーション膜の前記開口部を介して前記銅配線に接触されたアルミニウムまたはアルミニウム合金から成るパッドと、
前記パッシベーション膜上に前記パッドと離間して全面に形成されたアルミニウムまたはアルミニウム合金から成る金属膜と、
前記金属膜上に形成されたモールド樹脂とを有することを特徴とする半導体装置。
半導体基板上に形成された絶縁膜と、
前記絶縁膜に埋め込まれた銅配線と、
前記絶縁膜上に形成され、前記銅配線を露出する開口部を有した窒化シリコンから成るパッシベーション膜と、
前記パッシベーション膜の前記開口部を介して前記銅配線に接触されたアルミニウムまたはアルミニウム合金から成るパッドと、
前記パッシベーション膜上に前記パッドと離間して全面に形成されたアルミニウムまたはアルミニウム合金から成る金属膜と、
前記金属膜上に形成されたモールド樹脂とを有することを特徴とする半導体装置。
前記金属膜と前記銅配線とが前記パッシベーション膜を挟んで部分的にオーバーラップしていることを特徴とする請求項２または請求項３載の半導体装置。
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に銅配線を形成する工程と、
前記絶縁膜上に窒化シリコンから成るパッシベーション膜を形成する工程と、
前記パッシベーション膜に開口部を形成する工程と、
全面にアルミニウム膜またはアルミニウム合金膜を被着する工程と、
アルミニウム膜またはアルミニウム合金膜をパターニングすることにより、前記パッシベーション膜の前記開口部を介して前記銅配線に接触されたパッドを形成すると共に、前記パッシベーション膜上に前記パッドと離間して全面に金属膜を形成する工程と、
前記金属膜上にモールド樹脂を形成する工程とを有することを特徴とする半導体装置。
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜の表面に溝を形成する工程と、
前記絶縁膜の全面に銅膜を被着する工程と、
前記銅膜を研磨して、前記溝の中に埋め込まれた銅配線を形成する工程と、
前記絶縁膜上に窒化シリコンから成るパッシベーション膜を形成する工程と、前記パッシベーション膜に前記銅配線を露出するための開口部を形成する工程と、
全面にアルミニウム膜またはアルミニウム合金膜を被着する工程と、
アルミニウム膜またはアルミニウム合金膜をパターニングすることにより、前記パッシベーション膜の前記開口部を介して前記銅配線に接触されたパッドを形成すると共に、前記パッシベーション膜上にパッドと離間して全面に金属膜を形成する工程と、
前記金属膜上にモールド樹脂を形成する工程とを有することを特徴とする半導体装置。
前記金属膜と前記銅配線とが前記パッシベーション膜を挟んで部分的にオーバーラップしていることを特徴とする請求項５または請求項６載の半導体装置の製造方法。