JP2004281686A - 半導体発光デバイス及びその製造方法 - Google Patents
半導体発光デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP2004281686A JP2004281686A JP2003070492A JP2003070492A JP2004281686A JP 2004281686 A JP2004281686 A JP 2004281686A JP 2003070492 A JP2003070492 A JP 2003070492A JP 2003070492 A JP2003070492 A JP 2003070492A JP 2004281686 A JP2004281686 A JP 2004281686A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- film
- light emitting
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 237
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 29
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 27
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 23
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 9
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000000869 ion-assisted deposition Methods 0.000 claims 1
- 230000003287 optical effect Effects 0.000 description 75
- 239000000758 substrate Substances 0.000 description 19
- 150000002500 ions Chemical class 0.000 description 16
- 229910010413 TiO 2 Inorganic materials 0.000 description 11
- 238000007740 vapor deposition Methods 0.000 description 11
- 238000005253 cladding Methods 0.000 description 9
- 239000002994 raw material Substances 0.000 description 7
- -1 silicon inorganic compound Chemical class 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 208000006558 Dental Calculus Diseases 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005524 hole trap Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0265—Intensity modulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0202—Cleaving
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
- H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Physical Vapour Deposition (AREA)
Abstract
【課題】端面に膜厚の薄い反射防止膜を備える半導体発光デバイス及びその製造方法を提供する。
【解決手段】半導体発光デバイス１は、第１及び第２の端面３ａ、３ｂを有する半導体発光デバイス部２ａと、第１の端面３ａに設けられた反射防止膜５ａと、を備える。反射防止膜５ａは、第１の層７ａと第２の層７ｂとを有する。第１の層７ａは、第１の端面３ａと第２の層７ｂとの間に設けられている。第１の層７ａの材料の屈折率は、第２の層７ｂの材料の屈折率よりも小さい。
【選択図】 図１
【解決手段】半導体発光デバイス１は、第１及び第２の端面３ａ、３ｂを有する半導体発光デバイス部２ａと、第１の端面３ａに設けられた反射防止膜５ａと、を備える。反射防止膜５ａは、第１の層７ａと第２の層７ｂとを有する。第１の層７ａは、第１の端面３ａと第２の層７ｂとの間に設けられている。第１の層７ａの材料の屈折率は、第２の層７ｂの材料の屈折率よりも小さい。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体発光デバイス及びその製造方法に関する。
【０００２】
【従来の技術】
特許文献１には、第１及び第２の膜を有する反射膜を半導体レーザ素子の発光面に形成する方法が記載されている。非特許文献１には、半導体レーザ増幅素子のための低反射膜を形成する方法が記載されている。この方法により形成された低反射膜は、半導体レーザ増幅素子の端面にＴｉＯ２膜を備える。また、該ＴｉＯ２膜上にＳｉＯ２膜を更に備えている。
【特許文献１】
特開平７−６６５００号公報
【非特許文献１】
Ｊ．Ｌｅｅ ｅｔ ａｌ ， Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ． ， ３６ ， ｐｐ．Ｌ５２−Ｌ５４ （１９９７）
【０００３】
【発明が解決しようとする課題】
ところで、光変調器と半導体レーザ等とを集積した半導体光集積素子の分野では、その端面（光出射面）の反射率を非常に低く抑えるために、反射防止膜（低反射膜）が用いられる。本発明者の研究によれば、半導体発光デバイスにおいては、半導体発光デバイスの端面に形成された膜の応力の影響により反り等を生じる場合がある。本発明者の研究の結果、この応力は半導体発光デバイスの端面に形成された反射防止膜に起因することを発見した。したがって、半導体発光デバイスの端面に形成された反射防止膜の低応力化が求められる。そのためには、半導体発光デバイスの端面に形成された反射防止膜の薄膜化が必要となる。
【０００４】
ここで、上記特許文献１の反射膜は、半導体レーザ素子の発光面に第１及び第２の膜を備えている。この反射膜は、５つの層が積層されているため膜厚が厚い。また、反射膜の第２の膜はλ／４の膜厚で形成されている。したがって、第２の膜の膜厚は、発光波長λによって決定されるため根本的に薄くできない。一方、上記非特許文献１の低反射膜は、高屈折率、低屈折率の順で積層された２層構造を有する。しかし、この低反射膜においては、応力の点で改善の余地がある。
【０００５】
そこで、本発明の目的は、膜厚の薄い反射防止膜を端面に備える半導体発光デバイス及びその製造方法を提供することとした。
【０００６】
【課題を解決するための手段】
本発明の一側面は、半導体発光デバイスに係わる。半導体発光デバイスは、第１及び第２の端面を有する半導体発光デバイス部と、第１の端面に設けられた反射防止膜とを備える。反射防止膜は、第１の層と第２の層とを有している。第１の層は、第１の端面と第２の層との間に設けられている。第１の層の材料の屈折率は、第２の層の材料の屈折率よりも小さい。
【０００７】
半導体発光デバイスの反射防止膜は、半導体発光デバイス部の端面に設けられた第１の層と、この層よりも屈折率が高い第１の層上の第２の層とを備えるので、反射防止膜の膜厚を薄くできる。
【０００８】
なお、第１の層は、シリコン窒化物、シリコン酸化物、シリコン酸窒化物及びアルミナのいずれかであると好適である。第２の層は、酸化チタン及び酸化タンタルのいずれかであると好適である。
【０００９】
本発明の別の側面は、半導体発光デバイスの製造方法に係わる。この方法では、第１及び第２の端面を有する半導体発光デバイスチップをウェハから形成した後、半導体発光デバイスチップの第１の端面に第１の層を形成する。次いで，第１の層より高い屈折率を有する第２の層を第１の層上に形成する。
【００１０】
第１及び第２の層は、イオンアシスト蒸着法により形成することが好ましい。なお、第１の層は、シリコン窒化物、シリコン酸化物、シリコン酸窒化物及びアルミナのいずれかであると好適である。第２の層は、酸化チタン及び酸化タンタルのいずれかであると好適である。
【００１１】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図示の便宜上、図面の寸法比率は説明のものと必ずしも一致しない。
【００１２】
（第１実施形態）
図１は、第１の実施の形態に係わる半導体発光デバイスを示す斜視図である。半導体発光デバイス１は、半導体発光デバイス部２ａと、反射防止膜５ａとを有する。半導体発光デバイス１は、第１の端面３ａと第２の端面３ｂとを有する。反射防止膜５ａは、半導体発光デバイス部２ａの一端面に設けられている。他端面には、反射膜又は反射防止膜を備えることができる。引き続く説明では、本実施の形態に従う半導体発光デバイスは、半導体光集積素子である。
【００１３】
図２は、第１の実施の形態に係わる半導体光集積素子を示す斜視図である。図３は、Ｉ−Ｉ線で示された半導体光集積素子の断面図である。図２及び３を参照しながら、第１の実施の形態に係わる半導体光集積素子を説明する。この半導体光集積素子１は、半導体発光デバイス部２ａ、半導体変調素子部２ｂ、第１の端面３ａ及び第２の端面３ｂを備える。第１の端面３ａには、反射防止膜５ａが設けられている。好適な実施例では、第２の端面３ｂには反射膜５ｂが設けられている。半導体発光デバイス部２ａと半導体変調素子部２ｂとの間には、第１の分離素子部２ｃが位置している。半導体発光デバイス部２ａは、所定の波長の光を発生できる。半導体変調素子部２ｂは、半導体発光デバイス部２ａから受けた光を変調できる。半導体発光デバイス部２ａ、半導体変調素子部２ｂ及び第１の分離素子部２ｃは、ｎ型ＩｎＰ半導体基板といった半導体基板４に設けられている。
【００１４】
半導体発光デバイス部２ａは、半導体メサ部１２を備えている。半導体メサ部１２は、活性層６と、ｎ型クラッド層といったｎ型半導体層８と、ｐ型クラッド層といったｐ型半導体層１０を備えている。活性層６は、ＩＩＩ−Ｖ系化合物半導体を含む。活性層６は、ＩＩＩ−Ｖ系化合物半導体を含むｎ型半導体層８と、ＩＩＩ−Ｖ系化合物半導体を含むｐ型半導体層１０との間に設けられている。なお、半導体層６〜１０は光導波路１２ａを構成する。
【００１５】
半導体メサ部１２は、光導波路１２ａの両側面に電流狭窄部１２ｂを有する。半導体層１４上には、ｐ型半導体層１０と異なる導電型のｎ型半導体層１６が設けられている。半導体メサ部１２は、光導波路１２ａ及び電流狭窄部１２ｂ上に設けられたｐ型半導体層２０を備える。半導体メサ部１２はｐ型半導体層２０上にコンタクト層２２を更に備える。
【００１６】
また、半導体発光デバイス部２ａは、半導体メサ部１２を形成するように設けられた凹部１８を有する。凹部１８は、半導体層１４、１６、２０、２２を貫通して基板４に到達している。半導体発光デバイス部２ａは、半導体メサ部１２上に設けられたオーミック電極２８を備える。電極２８は、アノードのために設けられている。半導体発光デバイス部２ａは、電極２８と半導体層との間に、絶縁性シリコン無機化合物層２６を備える。絶縁層２６はコンタクト層２２に通じる開口部を有する。電極２８は、この開口部を介してコンタクト層２２に電気的に接続されている。また、半導体発光デバイス部２ａは、基板４の裏面上に設けられたオーミック電極３２を備える。電極３２は、基板４の裏面の全面にカソードのために設けられている。
【００１７】
半導体変調素子部２ｂは、半導体メサ部５２を備える。半導体メサ部５２は、活性層４６、ｎ型クラッド層といったｎ型半導体層４８及びｐ型クラッド層といったｐ型半導体層５０を備えている。活性層４６、ｎ型半導体層４８及びｐ型半導体層５０の構成及び材質は、上述の半導体メサ部１２と同一である。なお、半導体層４６〜５０は、光導波路を構成する。この光導波路は光導波路１２ａと光学的に結合されており、光導波路１２ａと同じ構造である。半導体メサ部５２は、電気絶縁部１２ｂと同じ構造の電気絶縁部（不図示）を光導波路の側面に有する。半導体メサ部５２は、ｐ型半導体層２０を備え、その上にコンタクト層５４を更に備える。
【００１８】
また、半導体変調素子部２ｂは、半導体メサ部５２上に設けられたオーミック電極５８を備える。電極５８は、アノード用に設けられている。半導体変調素子部２ｂは、基板４の裏面上に設けられたオーミック電極３２を備える。電極３２は、半導体変調素子部２ｂのカソードとして利用できる。
【００１９】
図４は、図３に示された半導体光集積素子の第１の端部９を拡大した断面図である。図４を参照しながら、反射防止膜５ａについて説明する。反射防止膜５ａは、発光波長において相対的に低い反射率を有する。反射防止膜５ａの反射率は０．１％以下である。
【００２０】
反射防止膜５ａは、第１及び第２の層７ａ、７ｂを備える２層構造を有する。第１の層７ａの材料としては、シリコン窒化物、例えばＳｉＮ（屈折率１．８２）、シリコン酸化物、例えばＳｉＯ２（屈折率１．４８）、シリコン酸窒化物、例えばＳｉＯＮ（屈折率１．７９）又はアルミナ、例えばＡｌ２０３（屈折率１．６５）等が好適である。第２の層７ｂの材料としては、酸化チタン、例えばＴｉＯ２（屈折率２．４０）又は酸化タンタル、例えばＴａ２Ｏ５（屈折率２．１４）等が好適である。なお、上述の第１及び第２の層７ａ、７ｂの材料の組み合わせ（第１の層／第２の層）としては、シリコン窒化物／酸化チタン、シリコン窒化物／酸化タルタル、シリコン酸化物／酸化チタン、シリコン酸化物／酸化タンタル、シリコン酸窒化物／酸化チタン、シリコン酸窒化物／酸化タンタル、アルミナ／酸化チタン及びアルミナ／酸化タンタルが例示される。
【００２１】
なお、第２の端面３ｂに設けられた反射膜５ｂは、発光波長において相対的に高い反射率を有する。反射膜５ｂの反射率は、例えば８０％〜９５％である。反射膜５ｂの材料としては、誘電体多層膜等が挙げられる。
【００２２】
図５（Ａ）〜図８（Ｂ）は、半導体光集積素子の製造工程を示す斜視図である。図５（Ａ）〜図８（Ｂ）を参照しながら、半導体光集積素子の製造方法について説明する。
【００２３】
図５（Ａ）は、半導体光集積素子のためのアレイ状の素子を有するウェハを示す斜視図である。図５（Ｂ）は、ウェハ上のアレイ内の一素子を示す図面である。半導体光集積素子７０は、図５（Ａ）に示すウェハ７５を所定のライン７５ａ、７５ｂにより区分けされている。引き続いて、アレイ内の代表的な素子７０を参照しながら半導体光集積素子の製造方法を説明する。
【００２４】
（半導体多層膜形成工程）
図５（Ｂ）を参照すると、ｎ型ＩｎＰ基板といった半導体基板８１上には、ｎ型ＩｎＰバッファ層８２が形成されている。半導体基板８１は、半導体発光素子部領域８２ａ及び半導体変調素子部領域８２ｂを備える。基板８１の半導体発光素子部領域８２ａには、ｎ型ＩｎＰ半導体膜８４、半導体活性層膜８６及びｐ型ＩｎＰ半導体膜８８が、例えば有機金属気相成長（ＯＭＶＰＥ）法により、順にエピタキシャルに成長されている。同様の方法により、ｎ型ＩｎＰバッファ層８２上には、ｎ型ＩｎＰ半導体膜８３、半導体活性層膜８５及びｐ型ＩｎＰ半導体膜８７が、順にエピタキシャルに形成されている。
【００２５】
（光導波路メサ形成工程）
図６（Ａ）を参照すると、光導波路メサ１００ａ、１００ｂ及び１００ｃが形成されている。光導波路メサ１００ａ、１００ｂ及び１００ｃを形成するために、導波路用マスク１０２を形成する。マスク１０２は、例えば、絶縁性シリコン無機化合物膜マスクである。マスク１０２を用いて、半導体発光デバイス部領域８２ａ及び半導体変調素子部領域８２ｂ（図５（Ｂ）参照。）に形成された半導体多層膜をエッチングする。このエッチングは、ｎ型ＩｎＰ半導体膜８４、半導体活性層膜８６、ｐ型ＩｎＰ半導体膜８８、ｎ型ＩｎＰ半導体膜８３、半導体活性層膜８５及びｐ型ＩｎＰ半導体膜８７が除去され基板８１が露出するまで行われる。エッチング工程の結果、光導波路部メサ１００ａは、ｎ型ＩｎＰ半導体層（ｎ型クラッド層）８４ａ、半導体活性層８６ａ、ｐ型ＩｎＰ半導体層（ｐ型クラッド層）８８ａを備える。光導波路部メサ１００ｂは、ｎ型ＩｎＰ半導体層（ｎ型クラッド層）８３ａ、半導体活性層８５ａ及びｐ型ＩｎＰ半導体層（ｐ型クラッド層）８７ａを備える。
【００２６】
（埋込形成工程）
図６（Ｂ）を参照すると、光導波路メサ１００ａ及び１００ｂ（図６（Ａ）参照。）を埋め込むように、高抵抗ＩｎＰ半導体膜（例えば、ＦｅドープＩｎＰ半導体）及びｎ型ＩｎＰ半導体膜からなる埋込半導体部１０８が有機金属気相成長（ＯＭＣＶＤ）法により形成されている。光導波路メサ１００ａ及び１００ｂ並びに埋込半導体部１０８上には、ｐ型ＩｎＰ半導体膜１１０及びｐ型ＧａＩｎＡｓ半導体膜１１２が形成されている。ｐ型ＧａＩｎＡｓ半導体膜１１２もまた、光導波路メサ１００ａ及び１００ｂ上に形成されている。ｐ型ＧａＩｎＡｓ半導体膜１１２は、半導体発光デバイス部領域８２ａ及び半導体変調素子部領域８２ｂのためのコンタクト層として利用される。後の工程において、分離素子部領域のコンタクト層は除去される。トレンチ溝１１６により、半導体メサ部１１８が形成される。半導体メサ部１１８は、光導波路メサ１００ａ、１００ｂ、埋込半導体部１０８及びコンタクト層１１２を備える。
【００２７】
（オーミック電極形成工程）
図７（Ａ）に示されるように、分離素子部領域のコンタクト層１１２をエッチングして、半導体発光デバイス部及び半導体変調素子部の各々のためのコンタクト層（不図示）を形成する。コンタクト層を分離した後、素子部毎にコンタクト層を有する絶縁性シリコン無機化合物膜１２４を形成する。そして、ｐオーミック電極１３８ａ及び１３８ｂを形成する。また、基板８２の裏面には、その全面にｎオーミック電極１４０を形成する。
【００２８】
（ウェハの劈開）
図７（Ｂ）に示されるように、ウェハ７５が劈開されると、個々のチップ７１に分離される。これにより、図７（Ａ）に示される半導体光集積素子チップ７１の第１の端面３ａ及び第２の端面３ｂが形成される。すなわち、ウェハ７５の劈開面は半導体光集積素子チップ７１の端面になる。第１及び第２の端面３ａ、３ｂには、積層された半導体層の断面が現れる。また、この端面は半導体光集積素子７１における発光面になる。
【００２９】
（反射防止膜形成工程）
反射防止膜は、ウェハ７５の劈開により形成された半導体光集積素子７１の第１の端面３ａに形成する。反射防止膜の形成は、イオンアシスト蒸着法により行う。図８（Ａ）は、イオンアシスト蒸着装置を用いて反射防止膜の第１の層を第１の端面に形成する工程を示す概略図である。図８（Ａ）を参照すると、イオンアシスト蒸着装置１５０は、チャンバ１５２、イオンビーム加速電源（不図示）及び電子ビーム加速電源（不図示）から構成される。イオンアシスト蒸着装置１５０は、チャンバ１５２内の上方に、半導体光集積素子チップ７１を保持する保持部材１５４及び保持部材１５４を回転させる回転部１５６を備える。イオンアシスト蒸着装置１５０は、チャンバ１５２内の下方に、イオンガン１６０、電子ガン１６２及び原料収容部１６４を備える。イオンガン１６０及び電子ガン１６２は、保持部材１５４に保持された半体光集積素子チップ７１の第１の端面３ａに面するように配置されている。イオンガン１６０は、イオン化ガス導入口１６６から供給されたガスをイオンビーム加速電源の印加電圧によってイオン化する。電子ガン１６２は、電子ビーム加速電源の印加電圧によって発生した電子ビームを、原料収容部１６４に収容された原料に照射する。原料に電子ビームを照射すると、蒸発した原料が保持部材１５４に向けて放出される。
【００３０】
反射防止膜の形成工程は、まず、半体光集積素子チップ７１を保持部材１５４に装着する。第１の層７ａの原料であるアルミナが充填されたカートリッジを、原料収容部１６４に装着する。イオン化ガス導入口１６６を通してイオンガン１６０内に酸素ガス及びアルゴンガスを供給する。イオンビーム加速電源に電圧印加し酸素ガス及びアルゴンガスをイオン化させる。イオン化した酸素ガス及びアルゴンガスは、半導体光集積素子チップ７１が装着された保持部材１５４に向けて放出される。一方、電子ガン１６２が放出した電子ビームをアルミナに照射することにより、アルミナを蒸発させる。蒸発したアルミナは、半導体光集積素子チップ７１が装着された保持部材１５４に向けて放出される。第１の端面３ａには、１３０ｎｍの膜厚のアルミナ膜が形成される。
【００３１】
図８（Ｂ）は、イオンアシスト蒸着装置を用いて反射防止膜の第２の層を形成する工程を示す概略図である。第２の層７ｂの原料である酸化チタンが充填されたカートリッジを、原料収容部１６４に装着する。上述の第１の膜７ａの形成方法と同様の方法により、膜厚が５０ｎｍとなるように酸化チタン膜をアルミナ膜上に形成する。なお、アルミナ膜及び酸化チタン膜の膜厚は、半導体発光デバイス部２ａの発光波長１．５５μｍにおける反射率が０％となるように設定したものである。このようにして得られた反射防止膜５ａは、第１の端面３ａにアルミナ膜、酸化チタン膜の順で積層された２層構造を有する（以下、「構造Ａ」という。）。反射防止膜５ａの膜厚は１８０ｎｍである。
【００３２】
膜厚と発光波長との関係について検討すると、第１及び第２の層７ａ、７ｂの膜厚は、半導体発光デバイス部２ａの発光波長に対してλ／２及びλ／４（λは、半導体発光デバイス部２ａの発光波長を示す。）の関係を満たす必要はない。具体的には、第１の層７ａの膜厚は１３０ｎｍであり、第２の層７ｂの膜厚は５０ｎｍであり、いずれの層の膜厚もλ／４より薄くできる。そして、第２の層７ｂの膜厚は、第１の層７ａに比べて常に薄くなる。
【００３３】
なお、第２の端面３ｂに備える反射膜は、従来公知のプラズマＣＶＤ法やイオンアシスト蒸着法等により形成することができる。
【００３４】
次に、非特許文献１（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ． ， ３６ ， ｐｐ．Ｌ５２−Ｌ５４ （１９９７））に記載する低反射膜と比較するために、半導体光集積素子チップ７１の第１の端面３ａにアルミナ膜、酸化チタン膜の順で積層した２層構造（以下、「構造Ｂ」という。）を有する反射防止膜をイオンアシスト蒸着法により形成した。すなわち、半導体光集積素子チップ７１の第１の端面３ａに、膜厚が１００ｎｍとなるように酸化チタン膜（第１の層７ａ）を形成した。次いで、膜厚が１８５ｎｍとなるように酸化チタン膜上にアルミナ膜（第２の層７ｂ）を形成した。酸化チタン膜及びアルミナ膜の膜厚は、半導体発光デバイス部２ａの発光波長１．５５μｍにおける反射率が０％となるように設定したものである。この場合における反射防止膜の膜厚は２８５ｎｍであった。この比較実験の結果から明らかなように、構造Ａを有する反射防止膜５ａの膜厚は、構造Ｂを有する反射防止膜よりも薄い。
【００３５】
次に、構造Ａ及び構造Ｂを有する反射防止膜の半導体光集積素子に対する応力について検討した。上述の半導体光集積素子チップ７１の第１の端面３ａに反射防止膜５ａを形成した時と同一条件で、ウェハ基板上に構造Ａ及び構造Ｂを有する反射防止膜をそれぞれ形成した。反射防止膜のウェハ基板に対する応力は、ウェハの反り測定により測定した。構造Ａを有する反射防止膜５ａの応力は−３６１．５ＭＰａであり、構造Ｂを有する反射防止膜の応力は−６０９．３ＭＰａであった。この結果から、構造Ａを有する反射防止膜５ａは、構造Ｂを有する反射防止膜に比べて応力が軽減されている。このように応力が軽減されたのは、構造Ａを有する反射防止膜５ａの膜厚が構造Ｂを有する反射防止膜よりも薄いことに起因すると考えられる。
【００３６】
次に、構造Ａ及び構造Ｂを有する反射防止膜の透過特性について検討した。図９は、半導体光集積素子チップの端面に形成された反射防止膜の透過特性を示すグラフである。図９において、グラフＡは構造Ａを有する反射防止膜５ａの透過特性を示し、グラフＢは構造Ｂを有する反射防止膜の透過特性を示す。この結果によれば、構造Ａを有する反射防止膜５ａは、波長帯域が反射率０．１％以下において８０ｎｍ程度である。したがって、半導体光集積素子１は、実用上充分な波長帯域を有していることが確認された。
【００３７】
次に、第１の端面３ａに反射防止膜５ａが形成された半導体光集積素子１のリーク電流について検討した。図１０は、半導体光集積素子のＩ−Ｖ特性を示すグラフである。図１０において、グラフＡは構造Ａを有する反射防止膜５ａを形成した半導体光集積素子１のＩ−Ｖ特性を示し、グラフＢは構造Ｂを有する反射防止膜を形成した半導体光集積素子のＩ−Ｖ特性を示す。また、グラフＣは反射防止膜を形成しない場合の半導体光集積素子のＩ−Ｖ特性を示す。この結果から、構造Ａを有する反射防止膜５ａを形成した半導体光集積素子１は、構造Ｂを有する反射防止膜を形成した半導体光集積素子に比べてリーク電流が少ないことが確認された。すなわち、本発明に係る反射防止膜５ａにおいては、第１の層７ａの材料の屈折率が第２の層の材料の屈折率よりも小さい。これに対し、非特許文献１に記載の低反射膜においては、第１の膜の材料の屈折率が第２の層の材料の屈折率よりも大きく、第１の膜の材料として酸化チタンを用いる。酸化チタンは電子ガン１６２により電子ビームが照射されると高エネルギーを有するため、蒸発した酸化チタンが第１の端面３ａに被着するときに半導体光集積素子チップ７１の第１の端面３ａの接合部を破壊する。これがリーク電流の原因であると考えられる。
【００３８】
次に、上記以外の膜材料を使用した場合における反射防止膜５ａの膜厚について検討を行った。膜材料の組み合わせ（第１の層／第２の層）の例示は、ＳｉＯ２／ＴｉＯ２、ＴｉＯ２／ＳｉＯ２、Ａｌ２Ｏ３／ＴｉＯ２、ＳｉＯ２／ＴｉＯ２、ＴｉＯ２／Ａｌ２Ｏ３及びＴｉＯ２／ＳｉＯ２である。なお、半導体発光デバイス部の発光波長は、１．５５μｍ及び１．３０μｍとした。膜厚の測定結果を表１に示す。
【表１】
【００３９】
表１の結果から、第１の層の材料よりも大きい屈折率を有する材料からなる第２の層を第１の層上に形成する反射防止膜の構造であれば、反射防止膜の膜厚を薄くすることができることが確認された。
【００４０】
（第２実施形態）
図１１は、図３に示された断面線に沿った半導体光増幅素子の断面図である。図１１を参照すると、半導体光増幅素子２００は上記第１実施形態における半導体発光デバイス部と同様の構成を有している。すなわち、半導体光増幅素子２００は、半導体基板４上に、活性層６と、ｎ型半導体層８と、ｐ型半導体層１０を備え、第１及び第２の端面３ａ、３ｂを更に備える。活性層６と、ｎ型半導体層８及びｐ型半導体層１０は半導体メサ部（不図示）を構成する。第１の端面３ａには、反射防止膜５ａが設けられている。第２の端面３ｂには、反射膜５ｂが設けられている。半導体基板４、活性層６、ｎ型半導体層８及びｐ型半導体層１０の材質は、上記第１実施形態と同じである。半導体光増幅素子２００は、１．５５μｍといった所定の波長の光を発生できる。半導体層６〜１０は光導波路（不図示）を構成する。この光導波路上には、ｐ型半導体層２０を備える。ｐ型半導体層２０上には、コンタクト層２２を備える。コンタクト層２２上には、オーミック電極２８を備える。電極２８は、アノードのために設けられている。電極２８と半導体層との間に、絶縁性シリコン無機化合物層２６を備える。また、基板４の裏面上には、オーミック電極３２を備える。電極３２は、基板４の裏面の全面にカソードのために設けられている。
【００４１】
次に、半導体光増幅素子の製造方法について説明する。半導体光増幅素子２００は、上記第１実施形態における半導体発光デバイス部と同様の工程により製造される。ウェハ上には、半導体光集積素子のアレイの替わりに半導体光増幅素子のアレイが形成される。次いで、上記第１実施形態における半導体変調素子部領域を除いて、半導体発光素子部領域のみに半導体多層膜形成工程を行う。同様に半導体発光素子部領域のみに、光導波路メサ形成工程を行って半導体メサ部を形成する。次いで、埋込工程により半導体メサ部を埋め込むように埋込半導体部を形成した後、トレンチ溝を形成する。更に、コンタクト層及び電極形成工程を行った後、ウェハを劈開して半導体光増幅素子チップを形成する。これにより、半導体光増幅素子チップの第１及び第２の端面３ａ、３ｂが形成される。第１の端面３ａには、第１の層（例えば、アルミナ膜）を形成する。次いで、第２の層（例えば、酸化チタン膜）を第１の層上に形成する。第１及び第２の層の形成は、イオンアシスト蒸着法により行う。このようにして反射防止膜５ａが形成される。なお、第２の端面３ｂには反射膜５ｂを形成する。これにより、半導体光増幅素子２００が製造される。
【００４２】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【００４３】
例えば、上記実施形態では、半導体発光デバイスとして半導体光集積素子及び半導体光増幅素子について説明した。本発明の半導体発光デバイスは、ＤＢＦ（分布帰還型半導体レーザ）レーザ素子、光変調器、ＤＢＲ（分布反射型）レーザ素子等にも適用可能である。
【００４４】
また、上記実施形態では、半導体発光集積素子及び半導体光増幅素子の発光波長が、１．５５μｍ及び／又は１，３０μｍ帯である場合について説明した。本発明の半導体発光デバイスは他の波長帯域においても適用可能である。
【００４５】
なお、発明者らの実験によれば、第１の層７ａの材料としてＳｉＯ２（屈折率１．４５）を使用し、第２の層７ｂの材料としてアモルファスシリコン（ａ−Ｓｉ、屈折率３．５）を使用しても、発光波長１．５５μｍにおける反射率が０％となる反射防止膜５ａ（膜厚１５４ｎｍ、第１の層の膜厚１３３ｎｍ、第２の層の膜厚２１ｎｍ）の形成が可能であることを確認した（図１２参照）。酸化チタン層や酸化タルタル層は、半導体光集積素子１のｐ型半導体層及びｎ型半導体層の間の絶縁性の点でアモルファスシリコン層よりも優れている。したがって、第１の層７ａの材料としてシリコン酸化物（ＳｉＯ２）を使用する場合には、第２の層の材料として酸化チタン又は酸化タルタルを使用すると有用である。
【００４６】
光変調器集積化半導体レーザの光出射面（端面）では反射率を非常に低く抑えた低反射膜（反射防止膜、以下、「ＡＲ膜」という。）の成膜技術が重要である。半導体光通信用波長帯で０．１％以下の低反射率を得るには、高屈折率材料であるＴｉＯ２やａ−Ｓｉと低・中屈折率材料であるＳｉＯ２やＡｌ２Ｏ３を組み合わせる必要がある。これらを成膜する手法としてはイオンアシスト蒸着（ＩＡＤ）法が知られているが、接合破壊等の問題からレーザへの応用には一考を要する。本発明では接合破壊等の影響が低いＡＲ膜をＩＡＤ法により成膜することでリーク電流を抑制したレーザ試作を行い、その特性を評価している。
【００４７】
１．５５μｍ帯のＩｎＰ系レーザにおいては、ＡＲ膜の１層目に高屈折率のＴｉＯ２、２層目にＳｉＯ２を積層した２層構造にすることにより１３０ｎｍ程度の広帯域に亘り０．１％以下の反射率が得られる。しかし、本構造では端面に露出した半導体接合部でリーク電流が発生するため、レーザへの適用は困難である。そこで、ＴｉＯ２を２層目に、Ａｌ２Ｏ３を１層目にすることにより、広帯域を維持し且つリーク電流抑制が可能であるか調べている。
【００４８】
レーザ共振器の端面の一方に、構造Ｂ：ＴｉＯ２（１００ｎｍ）／Ａｌ２Ｏ３（１８５ｎｍ）又は構造Ａ：Ａｌ２Ｏ３（１３０ｎｍ）／ＴｉＯ２（５０ｎｍ）のＡＲ膜を、他方に同様な反射膜（ＨＲ膜）をＩＤＡ法にて成膜した。ＡＲ膜の相違によるレーザの逆方向Ｉ−Ｖ特性を図１０に示す。リファレンスとして未コート（ＣＬ／ＣＬ、構造Ｃ）の場合を示す。構造Ｂでは、ＡＲ膜を備える端面からと考えられるリーク電流が発生している。構造Ａではリーク電流が低い良好なＩ−Ｖ特性が得られ、且つ反射率０．１％以下の帯域が８０ｎｍ得られることを確認している。
【００４９】
ＩＡＤ法による反射防止膜はリーク電流の抑制が困難であり、実用面での課題が指摘されていたが、Ａｌ２Ｏ３／ＴｉＯ２成膜構造を用いることでレーザへの適用が可能であることを見出している。
【００５０】
【発明の効果】
以上説明したように、本発明によれば、端面に膜厚の薄い反射防止膜を備える半導体発光デバイス及びその製造方法が提供される。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施形態に係わる半導体発光デバイスを示す斜視図である。
【図２】図２は、本発明の第１の実施形態に係わる半導体発光デバイスを示す斜視図である。
【図３】図３は、本発明の第１の実施形態に係わる半導体発光デバイスの断面図である。
【図４】図４は、本発明の第１の実施形態に係わる半導体発光デバイスの端部を拡大した断面図である。
【図５】図５（Ａ）は半導体発光デバイスのためのアレイ状の素子を有するウェハを示す斜視図であり、図５（Ｂ）はウェハ上のアレイ内の一素子を示す図面である。
【図６】図６（Ａ）は半導体発光デバイスの製造方法における光導波路メサ形成工程を示す斜視図であり、図６（Ｂ）は埋込形成工程を示す斜視図である。
【図７】図７（Ａ）は半導体発光デバイスの製造方法におけるオーミック電極形成工程を示す斜視図であり、図７（Ｂ）はウェハの劈開して半導体発光デバイスチップを形成する工程を示す斜視図である。
【図８】図８（Ａ）はイオンアシスト蒸着装置を用いて反射防止膜の第１の層を端面に形成する工程を示す概略図であり、図８（Ｂ）は第２の層を第１の層上に形成する工程を示す概略図である。
【図９】図９は、本発明の第１の実施形態に係わる半導体発光デバイスの反射防止膜の透過特性を示すグラフである。
【図１０】図１０は、本発明の第１の実施形態に係わる半導体発光デバイスのＩ−Ｖ特性を示すグラフである。
【図１１】図１１は、本発明の第２の実施形態に係わる半導体発光デバイスを示す模式図である。
【図１２】図１２は、本発明の半導体発光デバイスの反射防止膜の第１の層にシリコン酸化物膜を形成し、第２の層にアモルファスシリコン膜を形成した場合における反射防止膜の透過特性を示すグラフである。
【符号の説明】
１…半導体光集積素子、２ａ…半導体発光デバイス部領域、２ｂ…半導体変調素子部領域、３ａ…第１の端面、３ｂ…第２の端面、４…半導体基板、５ａ…反射防止膜、５ｂ…反射膜、７ａ…第１の層、７ｂ…第２の層、６、４６…活性層、８、１０、４８、５０…クラッド層、１２…半導体メサ部、１４…埋込半導体層、１６…ホールトラップ層、１８…シリコン系無機絶縁膜、２０…クラッド層、２２、５４…コンタクト層、２８、３２、５８…電極。
【発明の属する技術分野】
本発明は、半導体発光デバイス及びその製造方法に関する。
【０００２】
【従来の技術】
特許文献１には、第１及び第２の膜を有する反射膜を半導体レーザ素子の発光面に形成する方法が記載されている。非特許文献１には、半導体レーザ増幅素子のための低反射膜を形成する方法が記載されている。この方法により形成された低反射膜は、半導体レーザ増幅素子の端面にＴｉＯ２膜を備える。また、該ＴｉＯ２膜上にＳｉＯ２膜を更に備えている。
【特許文献１】
特開平７−６６５００号公報
【非特許文献１】
Ｊ．Ｌｅｅ ｅｔ ａｌ ， Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ． ， ３６ ， ｐｐ．Ｌ５２−Ｌ５４ （１９９７）
【０００３】
【発明が解決しようとする課題】
ところで、光変調器と半導体レーザ等とを集積した半導体光集積素子の分野では、その端面（光出射面）の反射率を非常に低く抑えるために、反射防止膜（低反射膜）が用いられる。本発明者の研究によれば、半導体発光デバイスにおいては、半導体発光デバイスの端面に形成された膜の応力の影響により反り等を生じる場合がある。本発明者の研究の結果、この応力は半導体発光デバイスの端面に形成された反射防止膜に起因することを発見した。したがって、半導体発光デバイスの端面に形成された反射防止膜の低応力化が求められる。そのためには、半導体発光デバイスの端面に形成された反射防止膜の薄膜化が必要となる。
【０００４】
ここで、上記特許文献１の反射膜は、半導体レーザ素子の発光面に第１及び第２の膜を備えている。この反射膜は、５つの層が積層されているため膜厚が厚い。また、反射膜の第２の膜はλ／４の膜厚で形成されている。したがって、第２の膜の膜厚は、発光波長λによって決定されるため根本的に薄くできない。一方、上記非特許文献１の低反射膜は、高屈折率、低屈折率の順で積層された２層構造を有する。しかし、この低反射膜においては、応力の点で改善の余地がある。
【０００５】
そこで、本発明の目的は、膜厚の薄い反射防止膜を端面に備える半導体発光デバイス及びその製造方法を提供することとした。
【０００６】
【課題を解決するための手段】
本発明の一側面は、半導体発光デバイスに係わる。半導体発光デバイスは、第１及び第２の端面を有する半導体発光デバイス部と、第１の端面に設けられた反射防止膜とを備える。反射防止膜は、第１の層と第２の層とを有している。第１の層は、第１の端面と第２の層との間に設けられている。第１の層の材料の屈折率は、第２の層の材料の屈折率よりも小さい。
【０００７】
半導体発光デバイスの反射防止膜は、半導体発光デバイス部の端面に設けられた第１の層と、この層よりも屈折率が高い第１の層上の第２の層とを備えるので、反射防止膜の膜厚を薄くできる。
【０００８】
なお、第１の層は、シリコン窒化物、シリコン酸化物、シリコン酸窒化物及びアルミナのいずれかであると好適である。第２の層は、酸化チタン及び酸化タンタルのいずれかであると好適である。
【０００９】
本発明の別の側面は、半導体発光デバイスの製造方法に係わる。この方法では、第１及び第２の端面を有する半導体発光デバイスチップをウェハから形成した後、半導体発光デバイスチップの第１の端面に第１の層を形成する。次いで，第１の層より高い屈折率を有する第２の層を第１の層上に形成する。
【００１０】
第１及び第２の層は、イオンアシスト蒸着法により形成することが好ましい。なお、第１の層は、シリコン窒化物、シリコン酸化物、シリコン酸窒化物及びアルミナのいずれかであると好適である。第２の層は、酸化チタン及び酸化タンタルのいずれかであると好適である。
【００１１】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図示の便宜上、図面の寸法比率は説明のものと必ずしも一致しない。
【００１２】
（第１実施形態）
図１は、第１の実施の形態に係わる半導体発光デバイスを示す斜視図である。半導体発光デバイス１は、半導体発光デバイス部２ａと、反射防止膜５ａとを有する。半導体発光デバイス１は、第１の端面３ａと第２の端面３ｂとを有する。反射防止膜５ａは、半導体発光デバイス部２ａの一端面に設けられている。他端面には、反射膜又は反射防止膜を備えることができる。引き続く説明では、本実施の形態に従う半導体発光デバイスは、半導体光集積素子である。
【００１３】
図２は、第１の実施の形態に係わる半導体光集積素子を示す斜視図である。図３は、Ｉ−Ｉ線で示された半導体光集積素子の断面図である。図２及び３を参照しながら、第１の実施の形態に係わる半導体光集積素子を説明する。この半導体光集積素子１は、半導体発光デバイス部２ａ、半導体変調素子部２ｂ、第１の端面３ａ及び第２の端面３ｂを備える。第１の端面３ａには、反射防止膜５ａが設けられている。好適な実施例では、第２の端面３ｂには反射膜５ｂが設けられている。半導体発光デバイス部２ａと半導体変調素子部２ｂとの間には、第１の分離素子部２ｃが位置している。半導体発光デバイス部２ａは、所定の波長の光を発生できる。半導体変調素子部２ｂは、半導体発光デバイス部２ａから受けた光を変調できる。半導体発光デバイス部２ａ、半導体変調素子部２ｂ及び第１の分離素子部２ｃは、ｎ型ＩｎＰ半導体基板といった半導体基板４に設けられている。
【００１４】
半導体発光デバイス部２ａは、半導体メサ部１２を備えている。半導体メサ部１２は、活性層６と、ｎ型クラッド層といったｎ型半導体層８と、ｐ型クラッド層といったｐ型半導体層１０を備えている。活性層６は、ＩＩＩ−Ｖ系化合物半導体を含む。活性層６は、ＩＩＩ−Ｖ系化合物半導体を含むｎ型半導体層８と、ＩＩＩ−Ｖ系化合物半導体を含むｐ型半導体層１０との間に設けられている。なお、半導体層６〜１０は光導波路１２ａを構成する。
【００１５】
半導体メサ部１２は、光導波路１２ａの両側面に電流狭窄部１２ｂを有する。半導体層１４上には、ｐ型半導体層１０と異なる導電型のｎ型半導体層１６が設けられている。半導体メサ部１２は、光導波路１２ａ及び電流狭窄部１２ｂ上に設けられたｐ型半導体層２０を備える。半導体メサ部１２はｐ型半導体層２０上にコンタクト層２２を更に備える。
【００１６】
また、半導体発光デバイス部２ａは、半導体メサ部１２を形成するように設けられた凹部１８を有する。凹部１８は、半導体層１４、１６、２０、２２を貫通して基板４に到達している。半導体発光デバイス部２ａは、半導体メサ部１２上に設けられたオーミック電極２８を備える。電極２８は、アノードのために設けられている。半導体発光デバイス部２ａは、電極２８と半導体層との間に、絶縁性シリコン無機化合物層２６を備える。絶縁層２６はコンタクト層２２に通じる開口部を有する。電極２８は、この開口部を介してコンタクト層２２に電気的に接続されている。また、半導体発光デバイス部２ａは、基板４の裏面上に設けられたオーミック電極３２を備える。電極３２は、基板４の裏面の全面にカソードのために設けられている。
【００１７】
半導体変調素子部２ｂは、半導体メサ部５２を備える。半導体メサ部５２は、活性層４６、ｎ型クラッド層といったｎ型半導体層４８及びｐ型クラッド層といったｐ型半導体層５０を備えている。活性層４６、ｎ型半導体層４８及びｐ型半導体層５０の構成及び材質は、上述の半導体メサ部１２と同一である。なお、半導体層４６〜５０は、光導波路を構成する。この光導波路は光導波路１２ａと光学的に結合されており、光導波路１２ａと同じ構造である。半導体メサ部５２は、電気絶縁部１２ｂと同じ構造の電気絶縁部（不図示）を光導波路の側面に有する。半導体メサ部５２は、ｐ型半導体層２０を備え、その上にコンタクト層５４を更に備える。
【００１８】
また、半導体変調素子部２ｂは、半導体メサ部５２上に設けられたオーミック電極５８を備える。電極５８は、アノード用に設けられている。半導体変調素子部２ｂは、基板４の裏面上に設けられたオーミック電極３２を備える。電極３２は、半導体変調素子部２ｂのカソードとして利用できる。
【００１９】
図４は、図３に示された半導体光集積素子の第１の端部９を拡大した断面図である。図４を参照しながら、反射防止膜５ａについて説明する。反射防止膜５ａは、発光波長において相対的に低い反射率を有する。反射防止膜５ａの反射率は０．１％以下である。
【００２０】
反射防止膜５ａは、第１及び第２の層７ａ、７ｂを備える２層構造を有する。第１の層７ａの材料としては、シリコン窒化物、例えばＳｉＮ（屈折率１．８２）、シリコン酸化物、例えばＳｉＯ２（屈折率１．４８）、シリコン酸窒化物、例えばＳｉＯＮ（屈折率１．７９）又はアルミナ、例えばＡｌ２０３（屈折率１．６５）等が好適である。第２の層７ｂの材料としては、酸化チタン、例えばＴｉＯ２（屈折率２．４０）又は酸化タンタル、例えばＴａ２Ｏ５（屈折率２．１４）等が好適である。なお、上述の第１及び第２の層７ａ、７ｂの材料の組み合わせ（第１の層／第２の層）としては、シリコン窒化物／酸化チタン、シリコン窒化物／酸化タルタル、シリコン酸化物／酸化チタン、シリコン酸化物／酸化タンタル、シリコン酸窒化物／酸化チタン、シリコン酸窒化物／酸化タンタル、アルミナ／酸化チタン及びアルミナ／酸化タンタルが例示される。
【００２１】
なお、第２の端面３ｂに設けられた反射膜５ｂは、発光波長において相対的に高い反射率を有する。反射膜５ｂの反射率は、例えば８０％〜９５％である。反射膜５ｂの材料としては、誘電体多層膜等が挙げられる。
【００２２】
図５（Ａ）〜図８（Ｂ）は、半導体光集積素子の製造工程を示す斜視図である。図５（Ａ）〜図８（Ｂ）を参照しながら、半導体光集積素子の製造方法について説明する。
【００２３】
図５（Ａ）は、半導体光集積素子のためのアレイ状の素子を有するウェハを示す斜視図である。図５（Ｂ）は、ウェハ上のアレイ内の一素子を示す図面である。半導体光集積素子７０は、図５（Ａ）に示すウェハ７５を所定のライン７５ａ、７５ｂにより区分けされている。引き続いて、アレイ内の代表的な素子７０を参照しながら半導体光集積素子の製造方法を説明する。
【００２４】
（半導体多層膜形成工程）
図５（Ｂ）を参照すると、ｎ型ＩｎＰ基板といった半導体基板８１上には、ｎ型ＩｎＰバッファ層８２が形成されている。半導体基板８１は、半導体発光素子部領域８２ａ及び半導体変調素子部領域８２ｂを備える。基板８１の半導体発光素子部領域８２ａには、ｎ型ＩｎＰ半導体膜８４、半導体活性層膜８６及びｐ型ＩｎＰ半導体膜８８が、例えば有機金属気相成長（ＯＭＶＰＥ）法により、順にエピタキシャルに成長されている。同様の方法により、ｎ型ＩｎＰバッファ層８２上には、ｎ型ＩｎＰ半導体膜８３、半導体活性層膜８５及びｐ型ＩｎＰ半導体膜８７が、順にエピタキシャルに形成されている。
【００２５】
（光導波路メサ形成工程）
図６（Ａ）を参照すると、光導波路メサ１００ａ、１００ｂ及び１００ｃが形成されている。光導波路メサ１００ａ、１００ｂ及び１００ｃを形成するために、導波路用マスク１０２を形成する。マスク１０２は、例えば、絶縁性シリコン無機化合物膜マスクである。マスク１０２を用いて、半導体発光デバイス部領域８２ａ及び半導体変調素子部領域８２ｂ（図５（Ｂ）参照。）に形成された半導体多層膜をエッチングする。このエッチングは、ｎ型ＩｎＰ半導体膜８４、半導体活性層膜８６、ｐ型ＩｎＰ半導体膜８８、ｎ型ＩｎＰ半導体膜８３、半導体活性層膜８５及びｐ型ＩｎＰ半導体膜８７が除去され基板８１が露出するまで行われる。エッチング工程の結果、光導波路部メサ１００ａは、ｎ型ＩｎＰ半導体層（ｎ型クラッド層）８４ａ、半導体活性層８６ａ、ｐ型ＩｎＰ半導体層（ｐ型クラッド層）８８ａを備える。光導波路部メサ１００ｂは、ｎ型ＩｎＰ半導体層（ｎ型クラッド層）８３ａ、半導体活性層８５ａ及びｐ型ＩｎＰ半導体層（ｐ型クラッド層）８７ａを備える。
【００２６】
（埋込形成工程）
図６（Ｂ）を参照すると、光導波路メサ１００ａ及び１００ｂ（図６（Ａ）参照。）を埋め込むように、高抵抗ＩｎＰ半導体膜（例えば、ＦｅドープＩｎＰ半導体）及びｎ型ＩｎＰ半導体膜からなる埋込半導体部１０８が有機金属気相成長（ＯＭＣＶＤ）法により形成されている。光導波路メサ１００ａ及び１００ｂ並びに埋込半導体部１０８上には、ｐ型ＩｎＰ半導体膜１１０及びｐ型ＧａＩｎＡｓ半導体膜１１２が形成されている。ｐ型ＧａＩｎＡｓ半導体膜１１２もまた、光導波路メサ１００ａ及び１００ｂ上に形成されている。ｐ型ＧａＩｎＡｓ半導体膜１１２は、半導体発光デバイス部領域８２ａ及び半導体変調素子部領域８２ｂのためのコンタクト層として利用される。後の工程において、分離素子部領域のコンタクト層は除去される。トレンチ溝１１６により、半導体メサ部１１８が形成される。半導体メサ部１１８は、光導波路メサ１００ａ、１００ｂ、埋込半導体部１０８及びコンタクト層１１２を備える。
【００２７】
（オーミック電極形成工程）
図７（Ａ）に示されるように、分離素子部領域のコンタクト層１１２をエッチングして、半導体発光デバイス部及び半導体変調素子部の各々のためのコンタクト層（不図示）を形成する。コンタクト層を分離した後、素子部毎にコンタクト層を有する絶縁性シリコン無機化合物膜１２４を形成する。そして、ｐオーミック電極１３８ａ及び１３８ｂを形成する。また、基板８２の裏面には、その全面にｎオーミック電極１４０を形成する。
【００２８】
（ウェハの劈開）
図７（Ｂ）に示されるように、ウェハ７５が劈開されると、個々のチップ７１に分離される。これにより、図７（Ａ）に示される半導体光集積素子チップ７１の第１の端面３ａ及び第２の端面３ｂが形成される。すなわち、ウェハ７５の劈開面は半導体光集積素子チップ７１の端面になる。第１及び第２の端面３ａ、３ｂには、積層された半導体層の断面が現れる。また、この端面は半導体光集積素子７１における発光面になる。
【００２９】
（反射防止膜形成工程）
反射防止膜は、ウェハ７５の劈開により形成された半導体光集積素子７１の第１の端面３ａに形成する。反射防止膜の形成は、イオンアシスト蒸着法により行う。図８（Ａ）は、イオンアシスト蒸着装置を用いて反射防止膜の第１の層を第１の端面に形成する工程を示す概略図である。図８（Ａ）を参照すると、イオンアシスト蒸着装置１５０は、チャンバ１５２、イオンビーム加速電源（不図示）及び電子ビーム加速電源（不図示）から構成される。イオンアシスト蒸着装置１５０は、チャンバ１５２内の上方に、半導体光集積素子チップ７１を保持する保持部材１５４及び保持部材１５４を回転させる回転部１５６を備える。イオンアシスト蒸着装置１５０は、チャンバ１５２内の下方に、イオンガン１６０、電子ガン１６２及び原料収容部１６４を備える。イオンガン１６０及び電子ガン１６２は、保持部材１５４に保持された半体光集積素子チップ７１の第１の端面３ａに面するように配置されている。イオンガン１６０は、イオン化ガス導入口１６６から供給されたガスをイオンビーム加速電源の印加電圧によってイオン化する。電子ガン１６２は、電子ビーム加速電源の印加電圧によって発生した電子ビームを、原料収容部１６４に収容された原料に照射する。原料に電子ビームを照射すると、蒸発した原料が保持部材１５４に向けて放出される。
【００３０】
反射防止膜の形成工程は、まず、半体光集積素子チップ７１を保持部材１５４に装着する。第１の層７ａの原料であるアルミナが充填されたカートリッジを、原料収容部１６４に装着する。イオン化ガス導入口１６６を通してイオンガン１６０内に酸素ガス及びアルゴンガスを供給する。イオンビーム加速電源に電圧印加し酸素ガス及びアルゴンガスをイオン化させる。イオン化した酸素ガス及びアルゴンガスは、半導体光集積素子チップ７１が装着された保持部材１５４に向けて放出される。一方、電子ガン１６２が放出した電子ビームをアルミナに照射することにより、アルミナを蒸発させる。蒸発したアルミナは、半導体光集積素子チップ７１が装着された保持部材１５４に向けて放出される。第１の端面３ａには、１３０ｎｍの膜厚のアルミナ膜が形成される。
【００３１】
図８（Ｂ）は、イオンアシスト蒸着装置を用いて反射防止膜の第２の層を形成する工程を示す概略図である。第２の層７ｂの原料である酸化チタンが充填されたカートリッジを、原料収容部１６４に装着する。上述の第１の膜７ａの形成方法と同様の方法により、膜厚が５０ｎｍとなるように酸化チタン膜をアルミナ膜上に形成する。なお、アルミナ膜及び酸化チタン膜の膜厚は、半導体発光デバイス部２ａの発光波長１．５５μｍにおける反射率が０％となるように設定したものである。このようにして得られた反射防止膜５ａは、第１の端面３ａにアルミナ膜、酸化チタン膜の順で積層された２層構造を有する（以下、「構造Ａ」という。）。反射防止膜５ａの膜厚は１８０ｎｍである。
【００３２】
膜厚と発光波長との関係について検討すると、第１及び第２の層７ａ、７ｂの膜厚は、半導体発光デバイス部２ａの発光波長に対してλ／２及びλ／４（λは、半導体発光デバイス部２ａの発光波長を示す。）の関係を満たす必要はない。具体的には、第１の層７ａの膜厚は１３０ｎｍであり、第２の層７ｂの膜厚は５０ｎｍであり、いずれの層の膜厚もλ／４より薄くできる。そして、第２の層７ｂの膜厚は、第１の層７ａに比べて常に薄くなる。
【００３３】
なお、第２の端面３ｂに備える反射膜は、従来公知のプラズマＣＶＤ法やイオンアシスト蒸着法等により形成することができる。
【００３４】
次に、非特許文献１（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ． ， ３６ ， ｐｐ．Ｌ５２−Ｌ５４ （１９９７））に記載する低反射膜と比較するために、半導体光集積素子チップ７１の第１の端面３ａにアルミナ膜、酸化チタン膜の順で積層した２層構造（以下、「構造Ｂ」という。）を有する反射防止膜をイオンアシスト蒸着法により形成した。すなわち、半導体光集積素子チップ７１の第１の端面３ａに、膜厚が１００ｎｍとなるように酸化チタン膜（第１の層７ａ）を形成した。次いで、膜厚が１８５ｎｍとなるように酸化チタン膜上にアルミナ膜（第２の層７ｂ）を形成した。酸化チタン膜及びアルミナ膜の膜厚は、半導体発光デバイス部２ａの発光波長１．５５μｍにおける反射率が０％となるように設定したものである。この場合における反射防止膜の膜厚は２８５ｎｍであった。この比較実験の結果から明らかなように、構造Ａを有する反射防止膜５ａの膜厚は、構造Ｂを有する反射防止膜よりも薄い。
【００３５】
次に、構造Ａ及び構造Ｂを有する反射防止膜の半導体光集積素子に対する応力について検討した。上述の半導体光集積素子チップ７１の第１の端面３ａに反射防止膜５ａを形成した時と同一条件で、ウェハ基板上に構造Ａ及び構造Ｂを有する反射防止膜をそれぞれ形成した。反射防止膜のウェハ基板に対する応力は、ウェハの反り測定により測定した。構造Ａを有する反射防止膜５ａの応力は−３６１．５ＭＰａであり、構造Ｂを有する反射防止膜の応力は−６０９．３ＭＰａであった。この結果から、構造Ａを有する反射防止膜５ａは、構造Ｂを有する反射防止膜に比べて応力が軽減されている。このように応力が軽減されたのは、構造Ａを有する反射防止膜５ａの膜厚が構造Ｂを有する反射防止膜よりも薄いことに起因すると考えられる。
【００３６】
次に、構造Ａ及び構造Ｂを有する反射防止膜の透過特性について検討した。図９は、半導体光集積素子チップの端面に形成された反射防止膜の透過特性を示すグラフである。図９において、グラフＡは構造Ａを有する反射防止膜５ａの透過特性を示し、グラフＢは構造Ｂを有する反射防止膜の透過特性を示す。この結果によれば、構造Ａを有する反射防止膜５ａは、波長帯域が反射率０．１％以下において８０ｎｍ程度である。したがって、半導体光集積素子１は、実用上充分な波長帯域を有していることが確認された。
【００３７】
次に、第１の端面３ａに反射防止膜５ａが形成された半導体光集積素子１のリーク電流について検討した。図１０は、半導体光集積素子のＩ−Ｖ特性を示すグラフである。図１０において、グラフＡは構造Ａを有する反射防止膜５ａを形成した半導体光集積素子１のＩ−Ｖ特性を示し、グラフＢは構造Ｂを有する反射防止膜を形成した半導体光集積素子のＩ−Ｖ特性を示す。また、グラフＣは反射防止膜を形成しない場合の半導体光集積素子のＩ−Ｖ特性を示す。この結果から、構造Ａを有する反射防止膜５ａを形成した半導体光集積素子１は、構造Ｂを有する反射防止膜を形成した半導体光集積素子に比べてリーク電流が少ないことが確認された。すなわち、本発明に係る反射防止膜５ａにおいては、第１の層７ａの材料の屈折率が第２の層の材料の屈折率よりも小さい。これに対し、非特許文献１に記載の低反射膜においては、第１の膜の材料の屈折率が第２の層の材料の屈折率よりも大きく、第１の膜の材料として酸化チタンを用いる。酸化チタンは電子ガン１６２により電子ビームが照射されると高エネルギーを有するため、蒸発した酸化チタンが第１の端面３ａに被着するときに半導体光集積素子チップ７１の第１の端面３ａの接合部を破壊する。これがリーク電流の原因であると考えられる。
【００３８】
次に、上記以外の膜材料を使用した場合における反射防止膜５ａの膜厚について検討を行った。膜材料の組み合わせ（第１の層／第２の層）の例示は、ＳｉＯ２／ＴｉＯ２、ＴｉＯ２／ＳｉＯ２、Ａｌ２Ｏ３／ＴｉＯ２、ＳｉＯ２／ＴｉＯ２、ＴｉＯ２／Ａｌ２Ｏ３及びＴｉＯ２／ＳｉＯ２である。なお、半導体発光デバイス部の発光波長は、１．５５μｍ及び１．３０μｍとした。膜厚の測定結果を表１に示す。
【表１】
表１の結果から、第１の層の材料よりも大きい屈折率を有する材料からなる第２の層を第１の層上に形成する反射防止膜の構造であれば、反射防止膜の膜厚を薄くすることができることが確認された。
【００４０】
（第２実施形態）
図１１は、図３に示された断面線に沿った半導体光増幅素子の断面図である。図１１を参照すると、半導体光増幅素子２００は上記第１実施形態における半導体発光デバイス部と同様の構成を有している。すなわち、半導体光増幅素子２００は、半導体基板４上に、活性層６と、ｎ型半導体層８と、ｐ型半導体層１０を備え、第１及び第２の端面３ａ、３ｂを更に備える。活性層６と、ｎ型半導体層８及びｐ型半導体層１０は半導体メサ部（不図示）を構成する。第１の端面３ａには、反射防止膜５ａが設けられている。第２の端面３ｂには、反射膜５ｂが設けられている。半導体基板４、活性層６、ｎ型半導体層８及びｐ型半導体層１０の材質は、上記第１実施形態と同じである。半導体光増幅素子２００は、１．５５μｍといった所定の波長の光を発生できる。半導体層６〜１０は光導波路（不図示）を構成する。この光導波路上には、ｐ型半導体層２０を備える。ｐ型半導体層２０上には、コンタクト層２２を備える。コンタクト層２２上には、オーミック電極２８を備える。電極２８は、アノードのために設けられている。電極２８と半導体層との間に、絶縁性シリコン無機化合物層２６を備える。また、基板４の裏面上には、オーミック電極３２を備える。電極３２は、基板４の裏面の全面にカソードのために設けられている。
【００４１】
次に、半導体光増幅素子の製造方法について説明する。半導体光増幅素子２００は、上記第１実施形態における半導体発光デバイス部と同様の工程により製造される。ウェハ上には、半導体光集積素子のアレイの替わりに半導体光増幅素子のアレイが形成される。次いで、上記第１実施形態における半導体変調素子部領域を除いて、半導体発光素子部領域のみに半導体多層膜形成工程を行う。同様に半導体発光素子部領域のみに、光導波路メサ形成工程を行って半導体メサ部を形成する。次いで、埋込工程により半導体メサ部を埋め込むように埋込半導体部を形成した後、トレンチ溝を形成する。更に、コンタクト層及び電極形成工程を行った後、ウェハを劈開して半導体光増幅素子チップを形成する。これにより、半導体光増幅素子チップの第１及び第２の端面３ａ、３ｂが形成される。第１の端面３ａには、第１の層（例えば、アルミナ膜）を形成する。次いで、第２の層（例えば、酸化チタン膜）を第１の層上に形成する。第１及び第２の層の形成は、イオンアシスト蒸着法により行う。このようにして反射防止膜５ａが形成される。なお、第２の端面３ｂには反射膜５ｂを形成する。これにより、半導体光増幅素子２００が製造される。
【００４２】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【００４３】
例えば、上記実施形態では、半導体発光デバイスとして半導体光集積素子及び半導体光増幅素子について説明した。本発明の半導体発光デバイスは、ＤＢＦ（分布帰還型半導体レーザ）レーザ素子、光変調器、ＤＢＲ（分布反射型）レーザ素子等にも適用可能である。
【００４４】
また、上記実施形態では、半導体発光集積素子及び半導体光増幅素子の発光波長が、１．５５μｍ及び／又は１，３０μｍ帯である場合について説明した。本発明の半導体発光デバイスは他の波長帯域においても適用可能である。
【００４５】
なお、発明者らの実験によれば、第１の層７ａの材料としてＳｉＯ２（屈折率１．４５）を使用し、第２の層７ｂの材料としてアモルファスシリコン（ａ−Ｓｉ、屈折率３．５）を使用しても、発光波長１．５５μｍにおける反射率が０％となる反射防止膜５ａ（膜厚１５４ｎｍ、第１の層の膜厚１３３ｎｍ、第２の層の膜厚２１ｎｍ）の形成が可能であることを確認した（図１２参照）。酸化チタン層や酸化タルタル層は、半導体光集積素子１のｐ型半導体層及びｎ型半導体層の間の絶縁性の点でアモルファスシリコン層よりも優れている。したがって、第１の層７ａの材料としてシリコン酸化物（ＳｉＯ２）を使用する場合には、第２の層の材料として酸化チタン又は酸化タルタルを使用すると有用である。
【００４６】
光変調器集積化半導体レーザの光出射面（端面）では反射率を非常に低く抑えた低反射膜（反射防止膜、以下、「ＡＲ膜」という。）の成膜技術が重要である。半導体光通信用波長帯で０．１％以下の低反射率を得るには、高屈折率材料であるＴｉＯ２やａ−Ｓｉと低・中屈折率材料であるＳｉＯ２やＡｌ２Ｏ３を組み合わせる必要がある。これらを成膜する手法としてはイオンアシスト蒸着（ＩＡＤ）法が知られているが、接合破壊等の問題からレーザへの応用には一考を要する。本発明では接合破壊等の影響が低いＡＲ膜をＩＡＤ法により成膜することでリーク電流を抑制したレーザ試作を行い、その特性を評価している。
【００４７】
１．５５μｍ帯のＩｎＰ系レーザにおいては、ＡＲ膜の１層目に高屈折率のＴｉＯ２、２層目にＳｉＯ２を積層した２層構造にすることにより１３０ｎｍ程度の広帯域に亘り０．１％以下の反射率が得られる。しかし、本構造では端面に露出した半導体接合部でリーク電流が発生するため、レーザへの適用は困難である。そこで、ＴｉＯ２を２層目に、Ａｌ２Ｏ３を１層目にすることにより、広帯域を維持し且つリーク電流抑制が可能であるか調べている。
【００４８】
レーザ共振器の端面の一方に、構造Ｂ：ＴｉＯ２（１００ｎｍ）／Ａｌ２Ｏ３（１８５ｎｍ）又は構造Ａ：Ａｌ２Ｏ３（１３０ｎｍ）／ＴｉＯ２（５０ｎｍ）のＡＲ膜を、他方に同様な反射膜（ＨＲ膜）をＩＤＡ法にて成膜した。ＡＲ膜の相違によるレーザの逆方向Ｉ−Ｖ特性を図１０に示す。リファレンスとして未コート（ＣＬ／ＣＬ、構造Ｃ）の場合を示す。構造Ｂでは、ＡＲ膜を備える端面からと考えられるリーク電流が発生している。構造Ａではリーク電流が低い良好なＩ−Ｖ特性が得られ、且つ反射率０．１％以下の帯域が８０ｎｍ得られることを確認している。
【００４９】
ＩＡＤ法による反射防止膜はリーク電流の抑制が困難であり、実用面での課題が指摘されていたが、Ａｌ２Ｏ３／ＴｉＯ２成膜構造を用いることでレーザへの適用が可能であることを見出している。
【００５０】
【発明の効果】
以上説明したように、本発明によれば、端面に膜厚の薄い反射防止膜を備える半導体発光デバイス及びその製造方法が提供される。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施形態に係わる半導体発光デバイスを示す斜視図である。
【図２】図２は、本発明の第１の実施形態に係わる半導体発光デバイスを示す斜視図である。
【図３】図３は、本発明の第１の実施形態に係わる半導体発光デバイスの断面図である。
【図４】図４は、本発明の第１の実施形態に係わる半導体発光デバイスの端部を拡大した断面図である。
【図５】図５（Ａ）は半導体発光デバイスのためのアレイ状の素子を有するウェハを示す斜視図であり、図５（Ｂ）はウェハ上のアレイ内の一素子を示す図面である。
【図６】図６（Ａ）は半導体発光デバイスの製造方法における光導波路メサ形成工程を示す斜視図であり、図６（Ｂ）は埋込形成工程を示す斜視図である。
【図７】図７（Ａ）は半導体発光デバイスの製造方法におけるオーミック電極形成工程を示す斜視図であり、図７（Ｂ）はウェハの劈開して半導体発光デバイスチップを形成する工程を示す斜視図である。
【図８】図８（Ａ）はイオンアシスト蒸着装置を用いて反射防止膜の第１の層を端面に形成する工程を示す概略図であり、図８（Ｂ）は第２の層を第１の層上に形成する工程を示す概略図である。
【図９】図９は、本発明の第１の実施形態に係わる半導体発光デバイスの反射防止膜の透過特性を示すグラフである。
【図１０】図１０は、本発明の第１の実施形態に係わる半導体発光デバイスのＩ−Ｖ特性を示すグラフである。
【図１１】図１１は、本発明の第２の実施形態に係わる半導体発光デバイスを示す模式図である。
【図１２】図１２は、本発明の半導体発光デバイスの反射防止膜の第１の層にシリコン酸化物膜を形成し、第２の層にアモルファスシリコン膜を形成した場合における反射防止膜の透過特性を示すグラフである。
【符号の説明】
１…半導体光集積素子、２ａ…半導体発光デバイス部領域、２ｂ…半導体変調素子部領域、３ａ…第１の端面、３ｂ…第２の端面、４…半導体基板、５ａ…反射防止膜、５ｂ…反射膜、７ａ…第１の層、７ｂ…第２の層、６、４６…活性層、８、１０、４８、５０…クラッド層、１２…半導体メサ部、１４…埋込半導体層、１６…ホールトラップ層、１８…シリコン系無機絶縁膜、２０…クラッド層、２２、５４…コンタクト層、２８、３２、５８…電極。
Claims (6)
- 第１及び第２の端面を有する半導体発光デバイス部と、
前記第１の端面に設けられた反射防止膜と、
を備え、
前記反射防止膜は、第１の層と第２の層とを有しており、
前記第１の層は、前記第１の端面と前記第２の層との間に設けられており、
前記第１の層の材料の屈折率は、前記第２の層の材料の屈折率よりも小さい、半導体発光デバイス。 - 前記第１の層は、シリコン窒化物、シリコン酸化物、シリコン酸窒化物及びアルミナのいずれかである、請求項１に記載の半導体発光デバイス。
- 前記第２の層は、酸化チタン及び酸化タンタルのいずれかである、請求項１又は２に記載の半導体発光デバイス。
- 半導体発光デバイスの製造方法であって、
第１及び第２の端面を有する半導体発光デバイスチップをウェハから形成した後、前記半導体発光デバイスチップの前記第１の端面に第１の層を形成し、
前記第１の層より高い屈折率を有する第２の層を前記第１の層上に形成する、方法。 - 前記第１及び第２の層は、イオンアシスト蒸着法により形成する、請求項４に記載の方法。
- 前記第１の層は、シリコン窒化物、シリコン酸化物、シリコン酸窒化物及びアルミナのいずれかであり、
前記第２の層は、酸化チタン及び酸化タンタルのいずれかである、
請求項４又は５に記載の方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003070492A JP2004281686A (ja) | 2003-03-14 | 2003-03-14 | 半導体発光デバイス及びその製造方法 |
| US10/797,197 US20040238828A1 (en) | 2003-03-14 | 2004-03-11 | Semiconductor optical integrated device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003070492A JP2004281686A (ja) | 2003-03-14 | 2003-03-14 | 半導体発光デバイス及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004281686A true JP2004281686A (ja) | 2004-10-07 |
Family
ID=33287238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003070492A Pending JP2004281686A (ja) | 2003-03-14 | 2003-03-14 | 半導体発光デバイス及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040238828A1 (ja) |
| JP (1) | JP2004281686A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189201A (ja) * | 2005-12-16 | 2007-07-26 | Sharp Corp | 窒化物半導体発光素子および窒化物半導体レーザ素子の製造方法 |
| JP2007273951A (ja) * | 2006-03-06 | 2007-10-18 | Sharp Corp | 窒化物半導体発光素子、窒化物半導体発光素子の製造方法および窒化物半導体トランジスタ素子 |
| JP2008085338A (ja) * | 2006-09-26 | 2008-04-10 | Osram Opto Semiconductors Gmbh | オプトエレクトロニクス素子を製造する方法及びオプトエレクトロニクス素子 |
| JP2009231367A (ja) * | 2008-03-19 | 2009-10-08 | Sharp Corp | 窒化物半導体レーザ素子および外部共振器型半導体レーザ装置 |
| JP2009272375A (ja) * | 2008-05-01 | 2009-11-19 | Sumitomo Electric Ind Ltd | 半導体レーザの製造方法及び半導体レーザ |
| JP2010034157A (ja) * | 2008-07-25 | 2010-02-12 | Sumitomo Electric Ind Ltd | 半導体レーザの製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4923489B2 (ja) | 2005-09-05 | 2012-04-25 | 三菱電機株式会社 | 半導体レーザ装置 |
| DE102015116712A1 (de) * | 2015-10-01 | 2017-04-06 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| EP4210184A1 (en) * | 2022-01-10 | 2023-07-12 | Nokia Solutions and Networks Oy | Electro-absorption modulated laser device for flip-chip integration |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682863B2 (ja) * | 1987-12-02 | 1994-10-19 | 日本電信電話株式会社 | 発光ダイオード |
| EP0443332B1 (en) * | 1990-01-23 | 1995-08-23 | Nippon Telegraph and Telephone Corporation | Optical gate array |
| KR0137125B1 (ko) * | 1992-11-16 | 1998-06-15 | 모리시타 요이찌 | 광도파로소자와 그 제조방법 |
| JPH10200209A (ja) * | 1997-01-10 | 1998-07-31 | Nec Corp | 半導体光増幅素子 |
| US20020028390A1 (en) * | 1997-09-22 | 2002-03-07 | Mohammad A. Mazed | Techniques for fabricating and packaging multi-wavelength semiconductor laser array devices (chips) and their applications in system architectures |
| JP3682417B2 (ja) * | 2001-05-01 | 2005-08-10 | 古河電気工業株式会社 | 半導体レーザ装置、半導体レーザモジュールおよびこれを用いたラマン増幅器 |
-
2003
- 2003-03-14 JP JP2003070492A patent/JP2004281686A/ja active Pending
-
2004
- 2004-03-11 US US10/797,197 patent/US20040238828A1/en not_active Abandoned
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189201A (ja) * | 2005-12-16 | 2007-07-26 | Sharp Corp | 窒化物半導体発光素子および窒化物半導体レーザ素子の製造方法 |
| US8368095B2 (en) | 2005-12-16 | 2013-02-05 | Sharp Kabushiki Kaisha | Nitride semiconductor light emitting device and method of fabricating nitride semiconductor laser device |
| US8735192B2 (en) | 2005-12-16 | 2014-05-27 | Sharp Kabushiki Kaisha | Nitride semiconductor light emitting device and method of fabricating nitride semiconductor laser device |
| JP2007273951A (ja) * | 2006-03-06 | 2007-10-18 | Sharp Corp | 窒化物半導体発光素子、窒化物半導体発光素子の製造方法および窒化物半導体トランジスタ素子 |
| JP2008085338A (ja) * | 2006-09-26 | 2008-04-10 | Osram Opto Semiconductors Gmbh | オプトエレクトロニクス素子を製造する方法及びオプトエレクトロニクス素子 |
| US9431580B2 (en) | 2006-09-26 | 2016-08-30 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic component, and an optoelectronic component |
| JP2009231367A (ja) * | 2008-03-19 | 2009-10-08 | Sharp Corp | 窒化物半導体レーザ素子および外部共振器型半導体レーザ装置 |
| JP2009272375A (ja) * | 2008-05-01 | 2009-11-19 | Sumitomo Electric Ind Ltd | 半導体レーザの製造方法及び半導体レーザ |
| JP2010034157A (ja) * | 2008-07-25 | 2010-02-12 | Sumitomo Electric Ind Ltd | 半導体レーザの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040238828A1 (en) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6990133B2 (en) | Laser diode and manufacturing method thereof | |
| US7555025B2 (en) | Semiconductor laser device | |
| JP4411540B2 (ja) | 半導体レーザ装置 | |
| JP4938267B2 (ja) | レーザダイオードの製造方法 | |
| JP5425172B2 (ja) | 半導体レーザ素子及び半導体レーザ素子の製造方法 | |
| JP2010074131A (ja) | 半導体発光素子及びその製造方法 | |
| JP2007081283A (ja) | 半導体レーザおよび半導体レーザ装置 | |
| JP5127644B2 (ja) | 窒化物系半導体レーザ素子 | |
| JP2010114430A (ja) | 窒化物系半導体レーザ素子およびその製造方法 | |
| JP2010186791A (ja) | 半導体発光素子及びその製造方法 | |
| JP2004281686A (ja) | 半導体発光デバイス及びその製造方法 | |
| TW200404395A (en) | Optically pumped radiation-emitting semiconductor-device and its production method | |
| JP4105216B2 (ja) | 半導体光素子の製造方法 | |
| JP2009212386A (ja) | 半導体光素子の製造方法 | |
| WO2021140871A1 (ja) | 垂直共振器型発光素子 | |
| JP5127642B2 (ja) | 窒化物系半導体レーザ素子 | |
| JP5347236B2 (ja) | 半導体光素子の製造方法 | |
| US7555026B2 (en) | Semiconductor laser device | |
| JP2008300802A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH11330609A (ja) | モニタ付き面発光レーザおよびその製造方法 | |
| JP2006093682A (ja) | 半導体レーザおよびその製造方法 | |
| JP4090337B2 (ja) | 半導体レーザ素子および半導体レーザ素子の製造方法 | |
| JP4134664B2 (ja) | 半導体光素子およびその製造方法 | |
| JP6186676B2 (ja) | 光半導体装置の製造方法 | |
| JP2010205829A (ja) | 半導体発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060404 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060414 |
|
| RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20060424 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060526 |