JP2004271659A - プラズマディスプレイパネル駆動装置 - Google Patents
プラズマディスプレイパネル駆動装置 Download PDFInfo
- Publication number
- JP2004271659A JP2004271659A JP2003059368A JP2003059368A JP2004271659A JP 2004271659 A JP2004271659 A JP 2004271659A JP 2003059368 A JP2003059368 A JP 2003059368A JP 2003059368 A JP2003059368 A JP 2003059368A JP 2004271659 A JP2004271659 A JP 2004271659A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- resistor
- switch
- pulse
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【課題】放電セルを短時間で確実にリセットすることができるプラズマディスプレイパネル駆動装置等を提供する。
【解決手段】リセットパルス発生回路２２により発生されたリセットパルスによって複数の放電セルを同時に発光セルまたは非発光セルに設定し、その後、アドレス期間において放電セルを選択するように構成されたプラズマディスプレイパネル駆動装置である。リセットパルス発生回路２２は、パルスを発生させる電源ＢＸおよびリセットスイッチＳＸ−Ｒと、リセットスイッチＳＸ−Ｒと行電極Ｘとの間に、抵抗Ｒ２１およびコンデンサＣ２１を直列に接続してなる回路と、抵抗Ｒ２２からなる回路とが並列に接続され、抵抗Ｒ２２の抵抗値は抵抗Ｒ２１の抵抗値よりも大きくされている。
【選択図】 図２
【解決手段】リセットパルス発生回路２２により発生されたリセットパルスによって複数の放電セルを同時に発光セルまたは非発光セルに設定し、その後、アドレス期間において放電セルを選択するように構成されたプラズマディスプレイパネル駆動装置である。リセットパルス発生回路２２は、パルスを発生させる電源ＢＸおよびリセットスイッチＳＸ−Ｒと、リセットスイッチＳＸ−Ｒと行電極Ｘとの間に、抵抗Ｒ２１およびコンデンサＣ２１を直列に接続してなる回路と、抵抗Ｒ２２からなる回路とが並列に接続され、抵抗Ｒ２２の抵抗値は抵抗Ｒ２１の抵抗値よりも大きくされている。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動装置に関する。
【０００２】
【従来の技術】
複数の放電セルをマトリクス状に配列させたプラズマディスプレイを駆動する方法として、すべての放電セルを発光可能な発光状態または非発光状態に設定するリセット期間と、リセット期間により設定された同一の状態の放電セルの中から発光させる放電セルを選択する選択期間と、選択期間において選択された放電セルを所定時間繰り返し発光させる維持放電期間とを設ける方法が知られている。このような駆動方法におけるリセット期間では、すべての放電セルに所定のリセットパルスを供給することにより放電セルの状態を発光状態または非発光状態に設定している。
【０００３】
【発明が解決しようとする課題】
しかし、リセット期間において供給されるリセットパルスにより放電セルが発光する。このため、発光時間が長時間にわたると、リセットパルスに起因する発光によりプラズマディスプレイパネルの画質を低下させるおそれがある。また、リセット期間が長いと他の期間に振り分ける時間に制限を与えることとなるため、リセット期間が長くなることは好ましくない。
【０００４】
本発明は、上記の事情に鑑みてなされたものであり、放電セルを短時間で確実にリセットすることができるプラズマディスプレイパネル駆動装置等を提供することなどを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載のプラズマディスプレイパネル駆動装置は、複数の放電セルを同時に発光セルまたは非発光セルに設定するリセット手段と、前記リセット手段により発光セルまたは非発光セルに設定された放電セルの中から選択放電を発生させる放電セルを選択する選択手段と、を備えるプラズマディスプレイパネル駆動装置において、前記リセット手段は、パルスを発生させるパルス発生回路と、前記パルス発生回路と前記放電セルを構成する電極との間に、第１の抵抗およびキャパシティを直列に接続してなる第１の回路と、第２の抵抗からなる第２の回路とが並列に接続され、前記第２の抵抗の抵抗値は前記第１の抵抗の抵抗値よりも大きいことを特徴とする。
【０００６】
請求項２に記載のプラズマディスプレイパネル駆動装置は、放電セルに壁電荷を形成することにより前記放電セルを発光セルまたは非発光セルに設定する壁電荷形成手段を備え、前記壁電荷形成手段は、パルスを発生させるパルス発生回路と、前記パルス発生回路と前記放電セルを構成する電極との間に、第１の抵抗およびキャパシティを直列に接続してなる第１の回路と、第２の抵抗からなる第２の回路とが並列に接続され、前記第２の抵抗の抵抗値は前記第１の抵抗の抵抗値よりも大きいことを特徴とする。
【０００７】
【発明の実施の形態】
以下、図１〜図５を参照して、本発明によるプラズマディスプレイパネル駆動装置の一実施形態について説明する。
【０００８】
図１（ａ）は本実施形態のプラズマディスプレイパネル駆動装置１００の構成を示すブロック図、図１（ｂ）はプラズマディスプレイパネル駆動装置１００により駆動されるプラズマディスプレイパネルの構成を示す図、図２は制御部の回路を示す回路図である。
【０００９】
図１（ａ）に示すように、本実施形態のプラズマディスプレイパネル駆動装置１００は、駆動パルスの発生を制御するための制御部１００Ａと、制御部１００Ａからの制御信号に基づいてプラズマディスプレイパネル１０を駆動する駆動部１００Ｂとを備える。
【００１０】
図１（ｂ）に示すように、プラズマディスプレイパネル１０は、互いに平行に設けられた列電極Ｄ１〜Ｄｍと、列電極Ｄ１〜Ｄｍに直交して設けられた行電極Ｘ１〜Ｘｎと、行電極Ｙ１〜Ｙｎとを備える。行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎは交互に配置され、一対の行電極Ｘｉ（１≦ｉ≦ｎ）および行電極Ｙｉ（１≦ｉ≦ｎ）により第ｉ番目の表示ラインを構成する。列電極Ｄ１〜Ｄｍおよび行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎは、放電ガスを封着するように対向する２枚の基板に、それぞれ形成されており、列電極Ｄ１〜Ｄｍと、一対の行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎとの交点に表示画素となる放電セルが構成される。
【００１１】
図２に示すように、プラズマディスプレイパネル駆動装置１００の駆動部１００Ｂは、行電極Ｘ１〜Ｘｎを駆動する行電極駆動部２０Ｘと、行電極Ｙ１〜Ｙｎを駆動する行電極駆動部２０Ｙと、列電極Ｄ１〜Ｄｍを駆動する列電極駆動部３０と、を備える。なお、図２では、１つの放電セルを構成する電極を、列電極Ｄ、行電極Ｘおよび行電極Ｙとして示している。
【００１２】
行電極駆動部２０Ｘは、Ｘサステインパルスをプラズマディスプレイパネル１０の行電極Ｘ１〜Ｘｎに同時に印加するサステインドライバ２１と、リセットパルスを発生させるリセットパルス発生回路２２と、を備える。
【００１３】
行電極駆動部２０Ｙは、Ｙサステインパルスをプラズマディスプレイパネル１０の行電極Ｙ１〜Ｙｎに同時に印加するサステインドライバ２３と、リセットパルスを発生させるリセットパルス発生回路２４と、スキャンパルスを行電極Ｙ１〜Ｙｎに順次印加するスキャンドライバ２５と、を備える。
【００１４】
列電極駆動部３０は、列電極Ｄ１〜Ｄｍに接続されたアドレスドライバ３１と、アドレスドライバ３１に向けて駆動パルスを供給するアドレス共振電源回路３２と、を備える。
【００１５】
図２に示すように、行電極駆動部２０Ｘのリセットパルス発生回路２２は、アース電位との間に負のリセット電圧（−Ｖｒ）を生成する電源ＢＸと、互に直列接続された抵抗Ｒ２１およびコンデンサＣ２１と、抵抗Ｒ２１よりも抵抗値の大きな抵抗Ｒ２２と、上記電源に接続されたリセットスイッチＳＸ−Ｒとを備える。抵抗Ｒ２１およびコンデンサＣ２１を直列に接続してなる回路と、抵抗Ｒ２２からなる回路とは互いに並列に接続されて、リセットスイッチＳＸ−Ｒおよび行電極Ｘ１〜Ｘｎの間に挿入されている。
【００１６】
また、行電極駆動部２０Ｙのリセットパルス発生回路２４は、アース電位との間に正のリセット電圧（Ｖｒ）を生成する電源ＢＹと、互に直列接続された抵抗Ｒ２３およびコンデンサＣ２２と、抵抗Ｒ２３よりも抵抗値の大きな抵抗Ｒ２４と、上記電源に接続されたリセットスイッチＳＹ−Ｒとを備える。抵抗Ｒ２３およびコンデンサＣ２２を直列に接続してなる回路と、抵抗Ｒ２４からなる回路とは互いに並列に接続されて、リセットスイッチＳＹ−Ｒおよびサステインドライバ２３の出力の間に挿入されている。
【００１７】
なお、リセットスイッチＳＸ−ＢおよびリセットスイッチＳＹ−Ｂを含む駆動部１００Ｂ各部のスイッチは、制御部１００Ｂからの制御信号に応じてスイッチングするスイッチング素子により構成されている。
【００１８】
次に、本実施形態のプラズマディスプレイパネル駆動装置１００の動作について説明する。
【００１９】
プラズマディスプレイパネル１０を駆動する期間としての１フィールドは、複数のサブフィールドＳＦ１〜ＳＦＮにより構成される。図３に示すように、各サブフィールドには、点灯させる放電セルを選択するアドレス期間と、そのアドレス期間において選択されたセルを所定時間点灯させ続けるサステイン期間とが設けられている。また、最初のサブフィールドであるＳＦ１の先頭部分には、前のフィールドでの点灯状態をリセットするためのリセット期間が設けられている。このリセット期間では、すべてのセルを発光セル（壁電荷が形成されているセル）に、または非発光セル（壁電荷が形成されていないセル）にリセットする。前者の場合には、後続のアドレス期間において所定のセルを非発光セルに切り換え、後者の場合には、後続のアドレス期間において所定のセルを発光セルに切り換える。サステイン期間はサブフィールドＳＦ１〜ＳＦＮの順に段階的に長くされており、点灯させ続けるサブフィールドの個数を変化させることにより、所定の階調表示が可能とされている。
【００２０】
図４に示す各サブフィールドのアドレス期間では、１ラインごとにアドレス走査が行われる。すなわち、第１のラインを構成する行電極Ｙ１に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第１のラインのセルに対応するアドレスデータに応じたデータパルスＤＰ１が印加され、次に第２のラインを構成する行電極Ｙ２に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第２のセルに対応するアドレスデータに応じたデータパルスＤＰ２が印加される。第３のライン以下についても同様に走査パルスおよびデータパルスＤ３が同時に印加される。最後に、第ｎのラインを構成する行電極Ｙｎに走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第ｎのラインのセルに対応するアドレスデータに応じたデータパルスＤＰｎが印加される。上記のようにアドレス期間では、所定のセルを発光セルから非発光セルに、または非発光セルから発光セルに切り換える。
【００２１】
このようにしてアドレス走査が終了すると、サブフィールドにおけるすべてのセルが、それぞれ発光セルあるいは非発光セルのいずれかに設定されており、次のサステイン期間においてサステインパルスが印加されるごとに発光セルのみ発光を繰り返す。図４に示すように、サステイン期間では行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに対し、ＸサステインパルスおよびＹサステインパルスが、それぞれ所定のタイミングで繰り返し印加される。そして、最後のサブフィールドＳＦＮには、全セルを非発光セルに設定する消去期間が設けられている。
【００２２】
次に、図５を参照して、本実施形態のプラズマディスプレイパネル駆動装置１００において駆動パルスを発生させる際の動作について説明する。なお、図５では、リセット期間においてすべての放電セルを発光セルにリセットする例を示す。
【００２３】
プラズマディスプレイパネル駆動装置１００では、図２に示す駆動部１００Ｂ各部のスイッチを制御部１００Ａからの信号に基づいて所定のタイミングで切り換えることにより、駆動パルスを発生させる。以下に説明する各スイッチの切り替え制御は、制御部１００Ａからの制御信号に基づいて実行される。
【００２４】
図５に示すように、リセット期間（図３および図４）では、リセットパルス発生回路２２のリセットスイッチＳＸ−Ｒおよびリセットパルス発生回路２４のリセットスイッチＳＹ−Ｒを同時に所定時間オンする。
【００２５】
図１に示すように、リセットスイッチＳＸ−Ｒがオンすると、抵抗Ｒ２１、抵抗Ｒ２２およびコンデンサＣ２１により構成される回路を介して、行電極Ｘが電源ＢＸに接続される。このため、抵抗Ｒ２２および行電極Ｘを介して放電セルから電流が引き抜かれる。また、リセットスイッチＳＸ−Ｒがオンした直後はコンデンサＣ２１に充電電流が流れ込むため、抵抗Ｒ２１および行電極Ｘを経由して同様に放電セルに電流が引き抜かれる。抵抗Ｒ２１の抵抗値は抵抗Ｒ２２に比べて小さいため、リセットスイッチＳＸ−Ｒがオンした直後は大きな電流が流れ、行電極Ｘ１〜Ｘｎの電位は急激に下降する。その後、コンデンサＣ２１が充電されてくると、抵抗Ｒ２１を介して流れる電流が減少するため、行電極Ｘ１〜Ｘｎからの電流は徐々に減少する。このため、行電極Ｘ１〜Ｘｎの電位の下降が穏やかになり、行電極Ｘ１〜Ｘｎの電位はリセット電圧（−Ｖｒ）に近い値をとる。
【００２６】
一方、リセットスイッチＳＹ−Ｒがオンすると、抵抗Ｒ２３、抵抗Ｒ２４およびコンデンサＣ２２により構成される回路を介して、行電極Ｙが電源ＢＹに接続される。このため、抵抗Ｒ２４および行電極Ｙを介して放電セルに電流が流れ込む。また、リセットスイッチＳＹ−Ｒがオンした直後はコンデンサＣ２２に充電電流が流れ込むため、抵抗Ｒ２３および行電極Ｙを経由して同様に放電セルに電流が流れ込む。抵抗Ｒ２３の抵抗値は抵抗Ｒ２４に比べて小さいため、リセットスイッチＳＹ−Ｒがオンした直後は大きな電流が流れ、行電極Ｙ１〜Ｙｎの電位は急激に上昇する。その後、コンデンサＣ２２が充電されてくると、抵抗Ｒ２３を介して流れる電流が減少するため、行電極Ｙ１〜Ｙｎへの電流は徐々に減少する。このため、行電極Ｙ１〜Ｙｎの電位の上昇が穏やかになり、行電極Ｙ１〜Ｙｎの電位はリセット電圧（Ｖｒ）に近い値をとる。
【００２７】
このように、行電極Ｘ１〜Ｘｎの電位は、リセットスイッチＳＸ−Ｒをオンした直後に急激に下降し、その後、コンデンサＣ２１が充電されるのに伴って穏やかに下降するようになる。また、行電極Ｙ１〜Ｙｎの電位は、リセットスイッチＳＹ−Ｒをオンした直後に急激に上昇し、その後、コンデンサＣ２２が充電されるのに伴って穏やかに上昇するようになる。したがって、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎ間の電圧は、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオンした直後に急激に大きくなるため、短時間で壁電荷を形成しうる電圧に到達する。その後、行電極間の電圧が穏やかに上昇する期間に入るため、行電極間には壁電荷を形成しうる電圧が充分な時間にわたり印加され続けることになる。このため、短時間のリセット期間で効率的に所定量の壁電荷を形成させることができる。
【００２８】
図５に示すように、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオフすると、サステインドライバ２１のスイッチＳＸ−Ｇおよびサステインドライバ２３のスイッチＳＹ−Ｇがオンし、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎの電位はアース電位に固定される（図２）。
【００２９】
以上のリセット期間において、すべての放電セルに壁電荷が形成され、これらの放電セルが発光セルにリセットされる。
【００３０】
次に、アドレス期間（図３および図４）では、スキャンドライバ２５のスイッチＳＹ−ｏｆｓがオンし、抵抗Ｒ３を介してサステインドライバ２３の出力ラインを−Ｖｏｆｓの電位に接続する。また、サステインドライバ２５のスイッチ２１をオフ→オン→オフの順序で、サステインドライバ２５のスイッチ２２をオン→オフ→オンの順序で、同期して切り換える（図２）。これにより、行電極Ｙｉの電位は「−Ｖｏｆｓ＋ＶＨ」→「−Ｖｏｆｓ」→「−Ｖｏｆｓ＋ＶＨ」の順序で変化する（図５）。すなわち、アドレス期間では、このような走査パルスが各行電極Ｙｉに順次印加されることになる。
【００３１】
一方、アドレスドライバ３１およびアドレス共振電源回路３２の各スイッチを順次切り換えることにより、行電極Ｙｉの電位が「−Ｖｏｆｓ」に低下するタイミングに合わせて列電極Ｄ１〜Ｄｍにデータパルスを印加する。
【００３２】
具体的には、図５に示すようにデータパルスＤＰをアドレス共振電源回路３２から出力する間、アドレスドライバ３１のスイッチＳ３１をオン、スイッチＳ３２をオフすることにより、アドレス共振電源回路３２の出力を列電極Ｄ１〜Ｄｍに接続する。
【００３３】
また、アドレス共振電源回路３２の出力が列電極Ｄ１〜Ｄｍに接続されている間、アドレス共振電源回路３２ではデータパルスＤＰを発生させる。すなわち、アドレス共振電源回路３２では、最初にスイッチＳＡ−Ｕをオンする。これにより、コンデンサＣ５に蓄積されていた電荷に基づく電流がコイルＬ９、ダイオードＤ９、スイッチＳＡ−ＵおよびスイッチＳ３１を介して列電極Ｄに流れ込み、列電極Ｄの電圧は徐々に上昇する。次にスイッチＳＡ−Ｂをオンすることにより、列電極Ｄの電圧が電圧ＶＡに固定される。次に、スイッチＳＡ−ＵおよびスイッチＳＡ−ＢをオフするとともにスイッチＳＡ−Ｄをオンする。これにより、放電セルに蓄積されていた電荷に基づく電流がスイッチＳ３１、コイルＬ１０、ダイオードＤ１０およびスイッチＳＡ−Ｄを介してコンデンサＣ５に流れ込む。このため、列電極Ｄの電位が徐々に下降する。最後にスイッチＳＡ−Ｄをオフするとともに、アドレスドライバ３１のスイッチＳ３１をオフ、スイッチＳ３２をオンする。これにより列電極Ｄがアドレス共振電源回路３２から切り離されて接地され、列電極Ｄの電位が０Ｖに固定される。
【００３４】
このように、スキャンドライバ２５による走査パルスのタイミングに合わせてデータパルスＤＰが与えられた放電セルが、選択的に非発光セルに設定される。
【００３５】
次に、サステイン期間（図３および図４）では、サステインドライバ２１およびサステインドライバ２３において、ＸサステインパルスおよびＹサステインパルスをそれぞれ発生させる。
【００３６】
図５に示すように、サステインドライバ２１では、スイッチＳＸ−Ｕ１をオン、スイッチＳＸ−Ｄ１、スイッチＳＸ−Ｄ２およびスイッチＳＸ−Ｇをそれぞれオフする。この結果、スイッチＳＸ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ３に蓄積されていた電荷に基づく電流が、コイルＬ５、ダイオードＤ５、スイッチＳＸ−Ｕ１および行電極Ｘを介して放電セルの行電極の電極間容量Ｃｐに流れ込むため、行電極Ｘの電位が上昇する。次に、スイッチＳＸ−Ｕ２をオンすると、コンデンサＣ４に蓄積されていた電荷に基づく電流が、コイルＬ７、ダイオードＤ７およびスイッチＳＸ−Ｕ２を介して行電極Ｘに流れ込み行電極Ｘの電位がさらに上昇する。次に、スイッチＳＸ−Ｂをオンすることにより、行電極Ｘの電位をＶｓに固定する。次に、スイッチＳＸ−Ｕ１、スイッチＳＸ−Ｕ２およびスイッチＳＸ−Ｂをオフし、スイッチＳＸ−Ｄ２をオンする。この結果、スイッチＳＸ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｘ、コイルＬ８、ダイオードＤ８およびスイッチＳＸ−Ｄ２を介してコンデンサＣ４に流れ込むため、行電極Ｘの電位が下降する。次に、スイッチＳＸ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｘ、コイルＬ６、ダイオードＤ６およびスイッチＳＸ−Ｄ１を介してコンデンサＣ３に流れ込むため、行電極Ｘの電位がさらに下降する。最後にスイッチＳＸ−Ｇをオンすることで、行電極Ｘの電位を０Ｖに固定する。
【００３７】
行電極Ｘの電位が０Ｖに固定された後、サステインドライバ２３では、スイッチＳＹ−Ｕ１をオン、スイッチＳＹ−Ｄ１、スイッチＳＹ−Ｄ２およびスイッチＳＹ−Ｇをそれぞれオフする。この結果、スイッチＳＹ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ１に蓄積されていた電荷に基づく電流が、コイルＬ１、ダイオードＤ１、スイッチＳＹ−Ｕ１および行電極Ｙを介して行電極の電極間容量Ｃｐに流れ込むため、行電極Ｙの電位が上昇する。次に、スイッチＳＹ−Ｕ２をオンすると、コンデンサＣ２に蓄積されていた電荷に基づく電流が、コイルＬ３、ダイオードＤ３およびスイッチＳＹ−Ｕ２を介して行電極Ｙに流れ込み行電極Ｙの電位がさらに上昇する。次に、スイッチＳＹ−Ｂをオンすることにより、行電極Ｙの電位をＶｓに固定する。次に、スイッチＳＹ−Ｕ１、スイッチＳＹ−Ｕ２およびスイッチＳＹ−Ｂをオフし、スイッチＳＹ−Ｄ２をオンする。この結果、スイッチＳＹ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｙ、コイルＬ４、ダイオードＤ４およびスイッチＳＹ−Ｄ２を介してコンデンサＣ２に流れ込むため、行電極Ｙの電位が下降する。次に、スイッチＳＹ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｙ、コイルＬ２、ダイオードＤ２およびスイッチＳＹ−Ｄ１を介してコンデンサＣ１に流れ込むため、行電極Ｙの電位がさらに下降する。最後にスイッチＳＹ−Ｇをオンすることで、行電極Ｙの電位を０Ｖに固定する。
【００３８】
以上の動作を繰り返すことにより、図５に示すような波形のＸサステインパルスおよびＹサステインパルスを交互に発生させ、アドレス期間において選択された放電セル、すなわち発光セルのみを所定回数発光させる。
【００３９】
以上説明したように、本実施形態のプラズマディスプレイパネル駆動装置１００は、リセットパルスを発生させるための手段として、リセットパルス発生回路２２およびリセットパルス発生回路２４を備えている。そして、リセットパルス発生回路２２はパルスを発生させるための電源ＢＸと、スイッチＳＸ−Ｒとを備えるとともに、抵抗Ｒ２１およびコンデンサＣ２１を直列に接続してなる第１の回路と、抵抗Ｒ２２からなる第２の回路とが、スイッチＳＸ−Ｒおよび行電極Ｘとの間に並列に接続され、抵抗Ｒ２２の抵抗値は抵抗Ｒ２１の抵抗値よりも大きい。また、リセットパルス発生回路２４はパルスを発生させるための電源ＢＹと、スイッチＳＹ−Ｒとを備えるとともに、抵抗Ｒ２３およびコンデンサＣ２２を直列に接続してなる第１の回路と、抵抗Ｒ２４からなる第２の回路とが、スイッチＳＹ−Ｒおよび行電極Ｙとの間に並列に接続され、抵抗Ｒ２４の抵抗値は抵抗Ｒ２３の抵抗値よりも大きい。
【００４０】
このため、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎ間の電圧は、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオンした直後に急激に大きくなるため、短時間で壁電荷を形成しうる電圧に到達する。その後、行電極間の電圧が穏やかに上昇する期間に入るため、行電極間には壁電荷を形成しうる電圧が充分な時間にわたり印加され続けることになる。このため、短時間のリセット期間で効率的に所定量の壁電荷を形成させることができるので、短時間で放電セルを確実にリセットすることができる。
【００４１】
なお、上記実施形態および特許請求の範囲の記載について、リセットパルス発生回路２２が「リセット手段」および「壁電荷制御手段」に、リセットパルス発生回路２４が「リセット手段」および「壁電荷制御手段」に、アドレスドライバ３１およびサステインドライバ２３が「選択手段」に、電源ＢＸおよびリセットスイッチＳＸ−Ｒが「パルス発生回路」に、電源ＢＹおよびリセットスイッチＳＹ−Ｒが「パルス発生回路」に、抵抗Ｒ２１が「第１の抵抗」に、コンデンサＣ２１が「キャパシティ」に、抵抗Ｒ２２が「第２の抵抗」に、抵抗Ｒ２３が「第１の抵抗」に、コンデンサＣ２２が「キャパシティ」に、抵抗Ｒ２４が「第２の抵抗」に、それぞれ対応する。
【００４２】
上記実施形態では、リセットパルスによって放電セルを発光セルにリセットする例を示したが、本発明によるプラズマディスプレイパネル駆動装置は、リセットパルスによって放電セルを非発光セルにリセットする場合についても適用できる。また、上記実施形態では、放電セルに壁電荷を形成する例について示したが、本発明によるプラズマディスプレイパネル駆動装置は、放電セルの壁電荷を除去する場合についても適用できる。
【図面の簡単な説明】
【図１】本実施形態のプラズマディスプレイパネル駆動装置およびプラズマディスプレイパネルの構成を示す図であり、（ａ）は本実施形態のプラズマディスプレイパネル駆動装置の構成を示すブロック図、（ｂ）はプラズマディスプレイパネルの構成を示す図。
【図２】制御部の回路を示す回路図。
【図３】１フィールドの構成を示す図。
【図４】１サブフィールド内の駆動パルスを示す図。
【図５】駆動パルスを発生させるための動作を示すタイミングチャート。
【符号の説明】
２２ リセットパルス発生回路（リセット手段）
２３ サステインドライバ（選択手段）
２４ リセットパルス発生回路（リセット手段）
３１ アドレスドライバ（選択手段）
ＢＸ，ＢＹ 電源（パルス発生回路）
Ｃ２１，Ｃ２２ コンデンサ（キャパシティ）
Ｒ２１，Ｒ２３ 抵抗（第１の抵抗）
Ｒ２２，Ｒ２４ 抵抗（第２の抵抗）
ＳＸ−Ｒ，ＳＹ−Ｒ リセットスイッチ（パルス発生回路）
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動装置に関する。
【０００２】
【従来の技術】
複数の放電セルをマトリクス状に配列させたプラズマディスプレイを駆動する方法として、すべての放電セルを発光可能な発光状態または非発光状態に設定するリセット期間と、リセット期間により設定された同一の状態の放電セルの中から発光させる放電セルを選択する選択期間と、選択期間において選択された放電セルを所定時間繰り返し発光させる維持放電期間とを設ける方法が知られている。このような駆動方法におけるリセット期間では、すべての放電セルに所定のリセットパルスを供給することにより放電セルの状態を発光状態または非発光状態に設定している。
【０００３】
【発明が解決しようとする課題】
しかし、リセット期間において供給されるリセットパルスにより放電セルが発光する。このため、発光時間が長時間にわたると、リセットパルスに起因する発光によりプラズマディスプレイパネルの画質を低下させるおそれがある。また、リセット期間が長いと他の期間に振り分ける時間に制限を与えることとなるため、リセット期間が長くなることは好ましくない。
【０００４】
本発明は、上記の事情に鑑みてなされたものであり、放電セルを短時間で確実にリセットすることができるプラズマディスプレイパネル駆動装置等を提供することなどを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載のプラズマディスプレイパネル駆動装置は、複数の放電セルを同時に発光セルまたは非発光セルに設定するリセット手段と、前記リセット手段により発光セルまたは非発光セルに設定された放電セルの中から選択放電を発生させる放電セルを選択する選択手段と、を備えるプラズマディスプレイパネル駆動装置において、前記リセット手段は、パルスを発生させるパルス発生回路と、前記パルス発生回路と前記放電セルを構成する電極との間に、第１の抵抗およびキャパシティを直列に接続してなる第１の回路と、第２の抵抗からなる第２の回路とが並列に接続され、前記第２の抵抗の抵抗値は前記第１の抵抗の抵抗値よりも大きいことを特徴とする。
【０００６】
請求項２に記載のプラズマディスプレイパネル駆動装置は、放電セルに壁電荷を形成することにより前記放電セルを発光セルまたは非発光セルに設定する壁電荷形成手段を備え、前記壁電荷形成手段は、パルスを発生させるパルス発生回路と、前記パルス発生回路と前記放電セルを構成する電極との間に、第１の抵抗およびキャパシティを直列に接続してなる第１の回路と、第２の抵抗からなる第２の回路とが並列に接続され、前記第２の抵抗の抵抗値は前記第１の抵抗の抵抗値よりも大きいことを特徴とする。
【０００７】
【発明の実施の形態】
以下、図１〜図５を参照して、本発明によるプラズマディスプレイパネル駆動装置の一実施形態について説明する。
【０００８】
図１（ａ）は本実施形態のプラズマディスプレイパネル駆動装置１００の構成を示すブロック図、図１（ｂ）はプラズマディスプレイパネル駆動装置１００により駆動されるプラズマディスプレイパネルの構成を示す図、図２は制御部の回路を示す回路図である。
【０００９】
図１（ａ）に示すように、本実施形態のプラズマディスプレイパネル駆動装置１００は、駆動パルスの発生を制御するための制御部１００Ａと、制御部１００Ａからの制御信号に基づいてプラズマディスプレイパネル１０を駆動する駆動部１００Ｂとを備える。
【００１０】
図１（ｂ）に示すように、プラズマディスプレイパネル１０は、互いに平行に設けられた列電極Ｄ１〜Ｄｍと、列電極Ｄ１〜Ｄｍに直交して設けられた行電極Ｘ１〜Ｘｎと、行電極Ｙ１〜Ｙｎとを備える。行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎは交互に配置され、一対の行電極Ｘｉ（１≦ｉ≦ｎ）および行電極Ｙｉ（１≦ｉ≦ｎ）により第ｉ番目の表示ラインを構成する。列電極Ｄ１〜Ｄｍおよび行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎは、放電ガスを封着するように対向する２枚の基板に、それぞれ形成されており、列電極Ｄ１〜Ｄｍと、一対の行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎとの交点に表示画素となる放電セルが構成される。
【００１１】
図２に示すように、プラズマディスプレイパネル駆動装置１００の駆動部１００Ｂは、行電極Ｘ１〜Ｘｎを駆動する行電極駆動部２０Ｘと、行電極Ｙ１〜Ｙｎを駆動する行電極駆動部２０Ｙと、列電極Ｄ１〜Ｄｍを駆動する列電極駆動部３０と、を備える。なお、図２では、１つの放電セルを構成する電極を、列電極Ｄ、行電極Ｘおよび行電極Ｙとして示している。
【００１２】
行電極駆動部２０Ｘは、Ｘサステインパルスをプラズマディスプレイパネル１０の行電極Ｘ１〜Ｘｎに同時に印加するサステインドライバ２１と、リセットパルスを発生させるリセットパルス発生回路２２と、を備える。
【００１３】
行電極駆動部２０Ｙは、Ｙサステインパルスをプラズマディスプレイパネル１０の行電極Ｙ１〜Ｙｎに同時に印加するサステインドライバ２３と、リセットパルスを発生させるリセットパルス発生回路２４と、スキャンパルスを行電極Ｙ１〜Ｙｎに順次印加するスキャンドライバ２５と、を備える。
【００１４】
列電極駆動部３０は、列電極Ｄ１〜Ｄｍに接続されたアドレスドライバ３１と、アドレスドライバ３１に向けて駆動パルスを供給するアドレス共振電源回路３２と、を備える。
【００１５】
図２に示すように、行電極駆動部２０Ｘのリセットパルス発生回路２２は、アース電位との間に負のリセット電圧（−Ｖｒ）を生成する電源ＢＸと、互に直列接続された抵抗Ｒ２１およびコンデンサＣ２１と、抵抗Ｒ２１よりも抵抗値の大きな抵抗Ｒ２２と、上記電源に接続されたリセットスイッチＳＸ−Ｒとを備える。抵抗Ｒ２１およびコンデンサＣ２１を直列に接続してなる回路と、抵抗Ｒ２２からなる回路とは互いに並列に接続されて、リセットスイッチＳＸ−Ｒおよび行電極Ｘ１〜Ｘｎの間に挿入されている。
【００１６】
また、行電極駆動部２０Ｙのリセットパルス発生回路２４は、アース電位との間に正のリセット電圧（Ｖｒ）を生成する電源ＢＹと、互に直列接続された抵抗Ｒ２３およびコンデンサＣ２２と、抵抗Ｒ２３よりも抵抗値の大きな抵抗Ｒ２４と、上記電源に接続されたリセットスイッチＳＹ−Ｒとを備える。抵抗Ｒ２３およびコンデンサＣ２２を直列に接続してなる回路と、抵抗Ｒ２４からなる回路とは互いに並列に接続されて、リセットスイッチＳＹ−Ｒおよびサステインドライバ２３の出力の間に挿入されている。
【００１７】
なお、リセットスイッチＳＸ−ＢおよびリセットスイッチＳＹ−Ｂを含む駆動部１００Ｂ各部のスイッチは、制御部１００Ｂからの制御信号に応じてスイッチングするスイッチング素子により構成されている。
【００１８】
次に、本実施形態のプラズマディスプレイパネル駆動装置１００の動作について説明する。
【００１９】
プラズマディスプレイパネル１０を駆動する期間としての１フィールドは、複数のサブフィールドＳＦ１〜ＳＦＮにより構成される。図３に示すように、各サブフィールドには、点灯させる放電セルを選択するアドレス期間と、そのアドレス期間において選択されたセルを所定時間点灯させ続けるサステイン期間とが設けられている。また、最初のサブフィールドであるＳＦ１の先頭部分には、前のフィールドでの点灯状態をリセットするためのリセット期間が設けられている。このリセット期間では、すべてのセルを発光セル（壁電荷が形成されているセル）に、または非発光セル（壁電荷が形成されていないセル）にリセットする。前者の場合には、後続のアドレス期間において所定のセルを非発光セルに切り換え、後者の場合には、後続のアドレス期間において所定のセルを発光セルに切り換える。サステイン期間はサブフィールドＳＦ１〜ＳＦＮの順に段階的に長くされており、点灯させ続けるサブフィールドの個数を変化させることにより、所定の階調表示が可能とされている。
【００２０】
図４に示す各サブフィールドのアドレス期間では、１ラインごとにアドレス走査が行われる。すなわち、第１のラインを構成する行電極Ｙ１に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第１のラインのセルに対応するアドレスデータに応じたデータパルスＤＰ１が印加され、次に第２のラインを構成する行電極Ｙ２に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第２のセルに対応するアドレスデータに応じたデータパルスＤＰ２が印加される。第３のライン以下についても同様に走査パルスおよびデータパルスＤ３が同時に印加される。最後に、第ｎのラインを構成する行電極Ｙｎに走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第ｎのラインのセルに対応するアドレスデータに応じたデータパルスＤＰｎが印加される。上記のようにアドレス期間では、所定のセルを発光セルから非発光セルに、または非発光セルから発光セルに切り換える。
【００２１】
このようにしてアドレス走査が終了すると、サブフィールドにおけるすべてのセルが、それぞれ発光セルあるいは非発光セルのいずれかに設定されており、次のサステイン期間においてサステインパルスが印加されるごとに発光セルのみ発光を繰り返す。図４に示すように、サステイン期間では行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに対し、ＸサステインパルスおよびＹサステインパルスが、それぞれ所定のタイミングで繰り返し印加される。そして、最後のサブフィールドＳＦＮには、全セルを非発光セルに設定する消去期間が設けられている。
【００２２】
次に、図５を参照して、本実施形態のプラズマディスプレイパネル駆動装置１００において駆動パルスを発生させる際の動作について説明する。なお、図５では、リセット期間においてすべての放電セルを発光セルにリセットする例を示す。
【００２３】
プラズマディスプレイパネル駆動装置１００では、図２に示す駆動部１００Ｂ各部のスイッチを制御部１００Ａからの信号に基づいて所定のタイミングで切り換えることにより、駆動パルスを発生させる。以下に説明する各スイッチの切り替え制御は、制御部１００Ａからの制御信号に基づいて実行される。
【００２４】
図５に示すように、リセット期間（図３および図４）では、リセットパルス発生回路２２のリセットスイッチＳＸ−Ｒおよびリセットパルス発生回路２４のリセットスイッチＳＹ−Ｒを同時に所定時間オンする。
【００２５】
図１に示すように、リセットスイッチＳＸ−Ｒがオンすると、抵抗Ｒ２１、抵抗Ｒ２２およびコンデンサＣ２１により構成される回路を介して、行電極Ｘが電源ＢＸに接続される。このため、抵抗Ｒ２２および行電極Ｘを介して放電セルから電流が引き抜かれる。また、リセットスイッチＳＸ−Ｒがオンした直後はコンデンサＣ２１に充電電流が流れ込むため、抵抗Ｒ２１および行電極Ｘを経由して同様に放電セルに電流が引き抜かれる。抵抗Ｒ２１の抵抗値は抵抗Ｒ２２に比べて小さいため、リセットスイッチＳＸ−Ｒがオンした直後は大きな電流が流れ、行電極Ｘ１〜Ｘｎの電位は急激に下降する。その後、コンデンサＣ２１が充電されてくると、抵抗Ｒ２１を介して流れる電流が減少するため、行電極Ｘ１〜Ｘｎからの電流は徐々に減少する。このため、行電極Ｘ１〜Ｘｎの電位の下降が穏やかになり、行電極Ｘ１〜Ｘｎの電位はリセット電圧（−Ｖｒ）に近い値をとる。
【００２６】
一方、リセットスイッチＳＹ−Ｒがオンすると、抵抗Ｒ２３、抵抗Ｒ２４およびコンデンサＣ２２により構成される回路を介して、行電極Ｙが電源ＢＹに接続される。このため、抵抗Ｒ２４および行電極Ｙを介して放電セルに電流が流れ込む。また、リセットスイッチＳＹ−Ｒがオンした直後はコンデンサＣ２２に充電電流が流れ込むため、抵抗Ｒ２３および行電極Ｙを経由して同様に放電セルに電流が流れ込む。抵抗Ｒ２３の抵抗値は抵抗Ｒ２４に比べて小さいため、リセットスイッチＳＹ−Ｒがオンした直後は大きな電流が流れ、行電極Ｙ１〜Ｙｎの電位は急激に上昇する。その後、コンデンサＣ２２が充電されてくると、抵抗Ｒ２３を介して流れる電流が減少するため、行電極Ｙ１〜Ｙｎへの電流は徐々に減少する。このため、行電極Ｙ１〜Ｙｎの電位の上昇が穏やかになり、行電極Ｙ１〜Ｙｎの電位はリセット電圧（Ｖｒ）に近い値をとる。
【００２７】
このように、行電極Ｘ１〜Ｘｎの電位は、リセットスイッチＳＸ−Ｒをオンした直後に急激に下降し、その後、コンデンサＣ２１が充電されるのに伴って穏やかに下降するようになる。また、行電極Ｙ１〜Ｙｎの電位は、リセットスイッチＳＹ−Ｒをオンした直後に急激に上昇し、その後、コンデンサＣ２２が充電されるのに伴って穏やかに上昇するようになる。したがって、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎ間の電圧は、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオンした直後に急激に大きくなるため、短時間で壁電荷を形成しうる電圧に到達する。その後、行電極間の電圧が穏やかに上昇する期間に入るため、行電極間には壁電荷を形成しうる電圧が充分な時間にわたり印加され続けることになる。このため、短時間のリセット期間で効率的に所定量の壁電荷を形成させることができる。
【００２８】
図５に示すように、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオフすると、サステインドライバ２１のスイッチＳＸ−Ｇおよびサステインドライバ２３のスイッチＳＹ−Ｇがオンし、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎの電位はアース電位に固定される（図２）。
【００２９】
以上のリセット期間において、すべての放電セルに壁電荷が形成され、これらの放電セルが発光セルにリセットされる。
【００３０】
次に、アドレス期間（図３および図４）では、スキャンドライバ２５のスイッチＳＹ−ｏｆｓがオンし、抵抗Ｒ３を介してサステインドライバ２３の出力ラインを−Ｖｏｆｓの電位に接続する。また、サステインドライバ２５のスイッチ２１をオフ→オン→オフの順序で、サステインドライバ２５のスイッチ２２をオン→オフ→オンの順序で、同期して切り換える（図２）。これにより、行電極Ｙｉの電位は「−Ｖｏｆｓ＋ＶＨ」→「−Ｖｏｆｓ」→「−Ｖｏｆｓ＋ＶＨ」の順序で変化する（図５）。すなわち、アドレス期間では、このような走査パルスが各行電極Ｙｉに順次印加されることになる。
【００３１】
一方、アドレスドライバ３１およびアドレス共振電源回路３２の各スイッチを順次切り換えることにより、行電極Ｙｉの電位が「−Ｖｏｆｓ」に低下するタイミングに合わせて列電極Ｄ１〜Ｄｍにデータパルスを印加する。
【００３２】
具体的には、図５に示すようにデータパルスＤＰをアドレス共振電源回路３２から出力する間、アドレスドライバ３１のスイッチＳ３１をオン、スイッチＳ３２をオフすることにより、アドレス共振電源回路３２の出力を列電極Ｄ１〜Ｄｍに接続する。
【００３３】
また、アドレス共振電源回路３２の出力が列電極Ｄ１〜Ｄｍに接続されている間、アドレス共振電源回路３２ではデータパルスＤＰを発生させる。すなわち、アドレス共振電源回路３２では、最初にスイッチＳＡ−Ｕをオンする。これにより、コンデンサＣ５に蓄積されていた電荷に基づく電流がコイルＬ９、ダイオードＤ９、スイッチＳＡ−ＵおよびスイッチＳ３１を介して列電極Ｄに流れ込み、列電極Ｄの電圧は徐々に上昇する。次にスイッチＳＡ−Ｂをオンすることにより、列電極Ｄの電圧が電圧ＶＡに固定される。次に、スイッチＳＡ−ＵおよびスイッチＳＡ−ＢをオフするとともにスイッチＳＡ−Ｄをオンする。これにより、放電セルに蓄積されていた電荷に基づく電流がスイッチＳ３１、コイルＬ１０、ダイオードＤ１０およびスイッチＳＡ−Ｄを介してコンデンサＣ５に流れ込む。このため、列電極Ｄの電位が徐々に下降する。最後にスイッチＳＡ−Ｄをオフするとともに、アドレスドライバ３１のスイッチＳ３１をオフ、スイッチＳ３２をオンする。これにより列電極Ｄがアドレス共振電源回路３２から切り離されて接地され、列電極Ｄの電位が０Ｖに固定される。
【００３４】
このように、スキャンドライバ２５による走査パルスのタイミングに合わせてデータパルスＤＰが与えられた放電セルが、選択的に非発光セルに設定される。
【００３５】
次に、サステイン期間（図３および図４）では、サステインドライバ２１およびサステインドライバ２３において、ＸサステインパルスおよびＹサステインパルスをそれぞれ発生させる。
【００３６】
図５に示すように、サステインドライバ２１では、スイッチＳＸ−Ｕ１をオン、スイッチＳＸ−Ｄ１、スイッチＳＸ−Ｄ２およびスイッチＳＸ−Ｇをそれぞれオフする。この結果、スイッチＳＸ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ３に蓄積されていた電荷に基づく電流が、コイルＬ５、ダイオードＤ５、スイッチＳＸ−Ｕ１および行電極Ｘを介して放電セルの行電極の電極間容量Ｃｐに流れ込むため、行電極Ｘの電位が上昇する。次に、スイッチＳＸ−Ｕ２をオンすると、コンデンサＣ４に蓄積されていた電荷に基づく電流が、コイルＬ７、ダイオードＤ７およびスイッチＳＸ−Ｕ２を介して行電極Ｘに流れ込み行電極Ｘの電位がさらに上昇する。次に、スイッチＳＸ−Ｂをオンすることにより、行電極Ｘの電位をＶｓに固定する。次に、スイッチＳＸ−Ｕ１、スイッチＳＸ−Ｕ２およびスイッチＳＸ−Ｂをオフし、スイッチＳＸ−Ｄ２をオンする。この結果、スイッチＳＸ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｘ、コイルＬ８、ダイオードＤ８およびスイッチＳＸ−Ｄ２を介してコンデンサＣ４に流れ込むため、行電極Ｘの電位が下降する。次に、スイッチＳＸ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｘ、コイルＬ６、ダイオードＤ６およびスイッチＳＸ−Ｄ１を介してコンデンサＣ３に流れ込むため、行電極Ｘの電位がさらに下降する。最後にスイッチＳＸ−Ｇをオンすることで、行電極Ｘの電位を０Ｖに固定する。
【００３７】
行電極Ｘの電位が０Ｖに固定された後、サステインドライバ２３では、スイッチＳＹ−Ｕ１をオン、スイッチＳＹ−Ｄ１、スイッチＳＹ−Ｄ２およびスイッチＳＹ−Ｇをそれぞれオフする。この結果、スイッチＳＹ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ１に蓄積されていた電荷に基づく電流が、コイルＬ１、ダイオードＤ１、スイッチＳＹ−Ｕ１および行電極Ｙを介して行電極の電極間容量Ｃｐに流れ込むため、行電極Ｙの電位が上昇する。次に、スイッチＳＹ−Ｕ２をオンすると、コンデンサＣ２に蓄積されていた電荷に基づく電流が、コイルＬ３、ダイオードＤ３およびスイッチＳＹ−Ｕ２を介して行電極Ｙに流れ込み行電極Ｙの電位がさらに上昇する。次に、スイッチＳＹ−Ｂをオンすることにより、行電極Ｙの電位をＶｓに固定する。次に、スイッチＳＹ−Ｕ１、スイッチＳＹ−Ｕ２およびスイッチＳＹ−Ｂをオフし、スイッチＳＹ−Ｄ２をオンする。この結果、スイッチＳＹ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｙ、コイルＬ４、ダイオードＤ４およびスイッチＳＹ−Ｄ２を介してコンデンサＣ２に流れ込むため、行電極Ｙの電位が下降する。次に、スイッチＳＹ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｙ、コイルＬ２、ダイオードＤ２およびスイッチＳＹ−Ｄ１を介してコンデンサＣ１に流れ込むため、行電極Ｙの電位がさらに下降する。最後にスイッチＳＹ−Ｇをオンすることで、行電極Ｙの電位を０Ｖに固定する。
【００３８】
以上の動作を繰り返すことにより、図５に示すような波形のＸサステインパルスおよびＹサステインパルスを交互に発生させ、アドレス期間において選択された放電セル、すなわち発光セルのみを所定回数発光させる。
【００３９】
以上説明したように、本実施形態のプラズマディスプレイパネル駆動装置１００は、リセットパルスを発生させるための手段として、リセットパルス発生回路２２およびリセットパルス発生回路２４を備えている。そして、リセットパルス発生回路２２はパルスを発生させるための電源ＢＸと、スイッチＳＸ−Ｒとを備えるとともに、抵抗Ｒ２１およびコンデンサＣ２１を直列に接続してなる第１の回路と、抵抗Ｒ２２からなる第２の回路とが、スイッチＳＸ−Ｒおよび行電極Ｘとの間に並列に接続され、抵抗Ｒ２２の抵抗値は抵抗Ｒ２１の抵抗値よりも大きい。また、リセットパルス発生回路２４はパルスを発生させるための電源ＢＹと、スイッチＳＹ−Ｒとを備えるとともに、抵抗Ｒ２３およびコンデンサＣ２２を直列に接続してなる第１の回路と、抵抗Ｒ２４からなる第２の回路とが、スイッチＳＹ−Ｒおよび行電極Ｙとの間に並列に接続され、抵抗Ｒ２４の抵抗値は抵抗Ｒ２３の抵抗値よりも大きい。
【００４０】
このため、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎ間の電圧は、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオンした直後に急激に大きくなるため、短時間で壁電荷を形成しうる電圧に到達する。その後、行電極間の電圧が穏やかに上昇する期間に入るため、行電極間には壁電荷を形成しうる電圧が充分な時間にわたり印加され続けることになる。このため、短時間のリセット期間で効率的に所定量の壁電荷を形成させることができるので、短時間で放電セルを確実にリセットすることができる。
【００４１】
なお、上記実施形態および特許請求の範囲の記載について、リセットパルス発生回路２２が「リセット手段」および「壁電荷制御手段」に、リセットパルス発生回路２４が「リセット手段」および「壁電荷制御手段」に、アドレスドライバ３１およびサステインドライバ２３が「選択手段」に、電源ＢＸおよびリセットスイッチＳＸ−Ｒが「パルス発生回路」に、電源ＢＹおよびリセットスイッチＳＹ−Ｒが「パルス発生回路」に、抵抗Ｒ２１が「第１の抵抗」に、コンデンサＣ２１が「キャパシティ」に、抵抗Ｒ２２が「第２の抵抗」に、抵抗Ｒ２３が「第１の抵抗」に、コンデンサＣ２２が「キャパシティ」に、抵抗Ｒ２４が「第２の抵抗」に、それぞれ対応する。
【００４２】
上記実施形態では、リセットパルスによって放電セルを発光セルにリセットする例を示したが、本発明によるプラズマディスプレイパネル駆動装置は、リセットパルスによって放電セルを非発光セルにリセットする場合についても適用できる。また、上記実施形態では、放電セルに壁電荷を形成する例について示したが、本発明によるプラズマディスプレイパネル駆動装置は、放電セルの壁電荷を除去する場合についても適用できる。
【図面の簡単な説明】
【図１】本実施形態のプラズマディスプレイパネル駆動装置およびプラズマディスプレイパネルの構成を示す図であり、（ａ）は本実施形態のプラズマディスプレイパネル駆動装置の構成を示すブロック図、（ｂ）はプラズマディスプレイパネルの構成を示す図。
【図２】制御部の回路を示す回路図。
【図３】１フィールドの構成を示す図。
【図４】１サブフィールド内の駆動パルスを示す図。
【図５】駆動パルスを発生させるための動作を示すタイミングチャート。
【符号の説明】
２２ リセットパルス発生回路（リセット手段）
２３ サステインドライバ（選択手段）
２４ リセットパルス発生回路（リセット手段）
３１ アドレスドライバ（選択手段）
ＢＸ，ＢＹ 電源（パルス発生回路）
Ｃ２１，Ｃ２２ コンデンサ（キャパシティ）
Ｒ２１，Ｒ２３ 抵抗（第１の抵抗）
Ｒ２２，Ｒ２４ 抵抗（第２の抵抗）
ＳＸ−Ｒ，ＳＹ−Ｒ リセットスイッチ（パルス発生回路）
Claims (2)
- 複数の放電セルを同時に発光セルまたは非発光セルに設定するリセット手段と、前記リセット手段により発光セルまたは非発光セルに設定された放電セルの中から選択放電を発生させる放電セルを選択する選択手段と、を備えるプラズマディスプレイパネル駆動装置において、
前記リセット手段は、
パルスを発生させるパルス発生回路と、
前記パルス発生回路と前記放電セルを構成する電極との間に、第１の抵抗およびキャパシティを直列に接続してなる第１の回路と、第２の抵抗からなる第２の回路とが並列に接続され、
前記第２の抵抗の抵抗値は前記第１の抵抗の抵抗値よりも大きいことを特徴とするプラズマディスプレイパネル駆動装置。 - 放電セルの壁電荷を形成または除去することにより前記放電セルを発光セルまたは非発光セルに設定する壁電荷制御手段を備え、
前記壁電荷制御手段は、
パルスを発生させるパルス発生回路と、
前記パルス発生回路と前記放電セルを構成する電極との間に、第１の抵抗およびキャパシティを直列に接続してなる第１の回路と、第２の抵抗からなる第２の回路とが並列に接続され、
前記第２の抵抗の抵抗値は前記第１の抵抗の抵抗値よりも大きいことを特徴とするプラズマディスプレイパネル駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059368A JP4416418B2 (ja) | 2003-03-06 | 2003-03-06 | プラズマディスプレイパネル駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059368A JP4416418B2 (ja) | 2003-03-06 | 2003-03-06 | プラズマディスプレイパネル駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004271659A true JP2004271659A (ja) | 2004-09-30 |
| JP4416418B2 JP4416418B2 (ja) | 2010-02-17 |
Family
ID=33122196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003059368A Expired - Fee Related JP4416418B2 (ja) | 2003-03-06 | 2003-03-06 | プラズマディスプレイパネル駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4416418B2 (ja) |
-
2003
- 2003-03-06 JP JP2003059368A patent/JP4416418B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4416418B2 (ja) | 2010-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100555071B1 (ko) | 표시 패널 구동용 구동 장치 | |
| JP3678337B2 (ja) | 表示パネルの駆動装置 | |
| JP4434642B2 (ja) | 表示パネルの駆動装置 | |
| JP4748878B2 (ja) | プラズマディスプレイ装置 | |
| JP2002372946A (ja) | ディスプレイパネルの駆動装置 | |
| JP2000172229A (ja) | Ｐｄｐの駆動方法 | |
| JP3591766B2 (ja) | Ｐｄｐ駆動装置 | |
| JP4510422B2 (ja) | 容量性発光素子の駆動装置 | |
| US7330167B2 (en) | Method for driving a display panel | |
| JP4416418B2 (ja) | プラズマディスプレイパネル駆動装置 | |
| US6975311B2 (en) | Apparatus for driving display panel | |
| JP4188618B2 (ja) | 表示パネルの駆動装置 | |
| JP2004272041A (ja) | 容量性負荷駆動装置 | |
| US20050219155A1 (en) | Driving method of display panel | |
| JP2001306028A (ja) | 表示パネルの駆動装置 | |
| JP4473518B2 (ja) | プラズマディスプレイパネル駆動装置 | |
| JP2004287003A (ja) | 表示パネルの駆動装置 | |
| JP2004274827A (ja) | 電源装置および表示パネル駆動装置 | |
| JP2004309607A (ja) | プラズマディスプレイパネル駆動装置 | |
| JP3753249B2 (ja) | 表示パネルの駆動装置 | |
| JP2003255885A (ja) | 表示パネルの駆動装置 | |
| JP2004309616A (ja) | 表示パネル駆動装置 | |
| JP2006201688A (ja) | 容量性発光素子の駆動装置 | |
| KR100902213B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JP2009192712A (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081203 |
|
| A711 | Notification of change in applicant |
Effective date: 20090608 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20091117 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20091124 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |