JP5861822B2 - 半導体装置およびその試験方法 - Google Patents

半導体装置およびその試験方法 Download PDF

Info

Publication number
JP5861822B2
JP5861822B2 JP2011235795A JP2011235795A JP5861822B2 JP 5861822 B2 JP5861822 B2 JP 5861822B2 JP 2011235795 A JP2011235795 A JP 2011235795A JP 2011235795 A JP2011235795 A JP 2011235795A JP 5861822 B2 JP5861822 B2 JP 5861822B2
Authority
JP
Japan
Prior art keywords
bonding pad
layer
bonding
semiconductor device
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011235795A
Other languages
English (en)
Other versions
JP2013093500A (ja
Inventor
吉田　泰樹
泰樹 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011235795A priority Critical patent/JP5861822B2/ja
Publication of JP2013093500A publication Critical patent/JP2013093500A/ja
Application granted granted Critical
Publication of JP5861822B2 publication Critical patent/JP5861822B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

この発明は、ボンディングパッドを有する半導体装置およびその試験方法に係り、特に、ボンディングパッド下の絶縁層のダメージを電気的に検出できる半導体装置および導入されたダメージを検出し、良品、不良品を判定できる半導体装置の試験方法に関する。
半導体チップ上に多数のボンディングパッドを有するパワーＩＣなどの半導体装置において、ワイヤボンディング時のストレスでボンディングパッド下の絶縁層にクラックなどのダメージが導入されることがある。
絶縁層に導入されたクラックが進行してその下のシリコン層の近傍に達すると、ボンディングパッド下の絶縁層が絶縁破壊を起こす場合が生じる。また、シリコン層に達したクラックがさらに進行すると、パワーＩＣの特性の変化やパワーＩＣの破壊を起こす場合がある。
図４は、パワーＩＣの要部平面図である。パワーＩＣは、制御回路などからなる集積回路３４とパワーＭＯＳＦＥＴ（出力段ＭＯＳＦＥＴ３５）などのパワー半導体素子で構成され、これらが同一の半導体チップ３０に形成されている。この半導体チップ３０の外周部には多数のボンディングパッドが配置され、ボンディングパッドはリードフレームの外部導出端子にボンディングワイヤで接続されている。図４において、後述の説明に対応して、一部のボンディングパッドを符号１１，１２で示す。同様に、ボンディングパッド１１，１２に対応する外部導出端子を符号１５，１６で示し、ボンディングパッド１１，１２と外部導出端子１５，１６との間を接続するボンディングワイヤを符号１３，１４で示す。
また、半導体チップ３０のドレイン３８は、半導体チップ３０の裏面に導出され支持導体３１（リードフレームのダイの部分）に固着・接続される。そして、半導体チップ３０と外部導出端子、および、ボンディグパッドと外部導出端子とを接続するボンディングワイヤを樹脂３３で封止する。樹脂３３は、例えばエポキシ樹脂である。
前記の外部導出端子およびドレイン電極３８に接続するドレイン端子３２の先端は、封止樹脂３３から外部に導出されて露出している。支持導体３１と外部導出端子１５、１６は、必要な箇所を切り離したリードフレームの一部である。ドレイン端子３２は支持導体３１に接続した外部導出端子である。
なお、図４の要部上面図において、封止樹脂３３で封止された内部を説明するため、上面の封止樹脂は図示をしていない。
図５は、パワーＩＣのボンディングパッド部分の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。ここでは、多数ある中の２つのボンディングパッド１１，１２の箇所（図４のＨの箇所）を例に挙げて説明する。
図５（ａ）に示すように、ボンディングパット１１，１２は外部導出端子１５，１６に超音波ボンディングされたボンディングワイヤ１３，１４で接続する。
このボンディングパッド１１，１２部分の断面構造は、図５（ｂ）に示すように、ｎ半導体基板１上にｎエピタキシャル層２が配置され、ｎエピタキシャル層２上に図４に示す集積回路３４を形成するｐウェル領域の延在部分３が配置され、このｐウェル領域の延在部分３上にＬＯＣＯＳ膜からなる酸化膜４が配置される。前記のｐウェル領域の延在部分３が無い場合はｎエピタキシャル層２上にＬＯＣＯＳ膜からなる酸化膜４が配置される。
この酸化膜４上にはＢＰＳＧ（ボロン・リンガラス）膜からなる層間絶縁膜１０が配置され、層間絶縁膜１０上には第１、第２ボンディングパッド１１，１２が配置される。この第１、第２ボンディングパッド１１，１２にボンディングワイヤ１３，１４がそれぞれ超音波ボンディングされている。前記の第１、第２ボンディングパッド１１，１２は１％程度のシリコンが添加されたアルミシリコンで形成される。また、ｎ半導体基板１はＭＯＳＦＥＴのドレイン層である。前記の層間絶縁膜１０はほぼ全面に形成される。
図６は、ボンディング時に導入されるダメージを検出するための試験方法を示す図である。ダメージＥは層間絶縁膜１０内でダメージが止まった場合、ダメージＦは層間絶縁膜１０を貫通して酸化膜４内で止まった場合、ダメージＧは酸化膜４を貫通してｐウェル領域の延在箇所３へ達した場合である。
このダメージが導入されるメカニズムについて説明する。ボンディングパッド１１，１２内に添加された微量のシリコンがプロセスの温度履歴で析出し、この析出した微小シリコン片に超音波ボンディングからの力がボンディングワイヤ１３，１４であるアルミニウムワイヤもしくはＡｕワイヤを介して与えられ、この力により層間絶縁膜１０にクラックのようなダメージが入るものと推察される。
つぎに、ダメージを検出する試験方法について説明する。第１ボンディングパッド１１とｐウェル領域の延在部分３（ｐウェル領域が無い場合はｎエピタキシャル層２）の間に電源４１から出力される電圧を印加して層間絶縁膜１０および酸化膜４を通して流れる電流４３を電流計４２で測定する。ダメージＥ、Ｆの場合は電流４６は殆ど流れないので良品と判定される。一方、ダメージＧの場合は大きな電流が流れ不良品と判定される。
また、特許文献１では、電気的に並列に接続される複数の二重拡散型電界効果トランジスタセルと、前記各二重拡散型電界効果トランジスタセルを構成するゲートとソース間に電気的に接続して使用するツェナーダイオード若しくは保護回路とを有する半導体装置において、従来のゲートパッドを、前記ゲートに電気的に接続された第１ゲートパッドと、ツェナーダイオード若しくは保護回路に電気的に接続された第２ゲートパッドとに分離形成する。検査工程では、ツェナーダイオードとゲートが電気的に分離しており、ボンディング工程において第１ゲートパッドと第２ゲートパッドをボンディングワイヤにより電気的に接続する。これにより、ゲート絶縁膜の絶縁破壊をあらかじめ防止し得るとともに、使用中に発生するサージ電圧による素子破壊を回避できる半導体装置が開示されている。
つまり、この特許文献１は、完成する前に電界効果型トランジスタのゲートとソースの間に接続するツェナーダイオードを外して、ゲートとソース間の絶縁耐量を確認する。その後でツェナーダイオードを接続してサージ破壊を回避することが開示されている。
このツェナーダイオードはボンディングパッド下の層間絶縁膜内にポリシリコンで形成され、一端はソースと接続し、他端は層間絶縁膜上の第２ゲートパッドと接続し、第１ゲートパッドはゲートと接続する。ポリシリコンの他端にゲートが接続されていない状態でゲート絶縁耐量を確認し、その後で、第１、第２ゲートパッドをワイヤボンデングすることで接続する。第１、第２ゲートパッドが接続されることで、ゲートとソースの間にツェナーダイオードが接続され、使用中に発生するサージ電圧による素子破壊を回避できる。
特開平１１−１５４７４６号公報
図６において、ダメージＥ，Ｆの良品と判定された場合でも、例えば、顧客側のエージング試験（動作試験）などで、ダメージが進行してダメージＧの状態となり不良品と判定される場合がある。また、パワーＩＣの動作中にダメージＧの状態になると、パワーＩＣは通常動作ができなくなる場合がある。
また、前記の特許文献１では、ゲートとソース間の絶縁耐圧を層間絶縁膜内に形成したツェナーダイオードを接続しない状態で測定し、その後、このツェナダイオードをゲートとソース間に接続することでサージ破壊が回避できることは記載されている。
しかし、２つのボンディングパッドのうちの第１ボンディングパッド下に層間絶縁膜を介してｎ層を配置し、他の第２ボンディングパッド下にｐ層を配置してポリシリコンでｐｎダイオードを形成する。このポリシリコン下に酸化膜を配置し酸化膜下にシリコン基板を配置する。第１ボンディングパッドと第２ボンディングパッド間に電圧を印加して層間絶縁膜に流れる電流を測定することで、層間絶縁膜に入るダメージを電気的に検出してパワーＩＣの良否を判定することについては記載されていない。
この発明の目的は、前記の課題を解決して、ワイヤボンディング時のストレスでボンディングパッド下の絶縁層のダメージを電気的に検出できる半導体装置および導入されたダメージを検出して良品、不良品を判定できる半導体装置の試験方法を提供することにある。
また、絶縁膜内のダメージが進行してもパワーＩＣの通常動作に影響を及ぼさない半導体装置を提供することにある。
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、半導体層上に配置される第１絶縁層と、該第１絶縁層上に配置されるポリシリコンで形成されたｐｎダイオードと、該ｐｎダイオードのｎ層上に配置される第２絶縁層と、該第２絶縁層上で前記ｎ層の直上に配置される第１ボンディングパッドと、前記ｐｎダイオードのｐ層上に該ｐ層と接して配置される第２ボンディングパッドと、前記第１、第２ボンディングパッドに超音波ボンディングで接続される導線とを有する構成とする。
また、特許請求の範囲の請求項２記載の発明によれば、請求項１に記載の発明において、前記第１ボンディングパッドの電圧を前記第２ボンディングパッドの電圧より常に高い状態で動作させるとよい。
また、特許請求の範囲の請求項３記載の発明によれば、請求項１または２に記載の発明において、前記半導体層が半導体基板上に配置されるエピタキシャル層であるとよい。
また、特許請求の範囲の請求項４に記載の発明によれば、請求項１または２に記載の発明において、前記半導体層の表面層に配置され該半導体層と逆導電型の拡散層上に前記第１絶縁層が配置されるとよい。
また、特許請求の範囲の請求項５に記載の発明によれば、請求項１〜４のいずれか一項に記載の発明において、前記第１ボンディングパッドの電圧を前記第２ボンディングパッドの電圧より常に高い状態で動作させるとよい。
また、特許請求の範囲の請求項６に記載の発明によれば、前記請求項１〜４のいずれか一項に記載の半導体装置の試験方法において、前記第１ボンディングパッドと前記第２ボンディングパッド間に電圧源を配設し、前記第１ボンディングパッドと前記第２ボンディングパッド間に電圧を印加して、第２ボンディングパッドから前記ｐｎダイオードのｐ層、前記ｐｎダイオードのｎ層、前記第２絶縁層を経由して第１ボンディングパッドに電流を流し、その電流の大きさが所定値以上となったことでダメージを検出し前記半導体装置の良、不良を判定する試験方法とする。
また、特許請求の範囲の請求項７に記載の発明によれば、前記請求項１〜４のいずれか一項に記載の半導体装置の試験方法において、前記第１ボンディングパッドと前記第２ボンディングパッド間に電流源を配設し、前記第２ボンディングパッドから前記第１ボンディングパッドに向かって電流を流し、第１ボンディングパッドと第２ボンディングパッド間に発生する電圧の大きさが所定値以下となったことでダメージを検出し半導体装置の良、不良を判定する試験方法とする。
また、特許請求の範囲の請求項８に記載の発明によれば、前記請求項１〜４のいずれか一項に記載の半導体装置の試験方法において、前記第１ボンディングパッドと前記第２ボンディングパッドに、前記電圧源もしくは前記電流源を配設するにあたり、前記第１ボンディングパッド，前記第２ボンディングパッドに前記導線にてそれぞれ接続された外部導出端子に前記電圧源もしくは前記電流源を配設する試験方法とする。
この発明によると、酸化膜上にポリシリコンを配置し、このポリシリコンにｐｎダイオードを形成し、ｎカソード層上に層間絶縁膜を挟んで第１ボンディングパッドを配置する。また、ｐアノード層上に第２ボンディングパッドを配設することで、層間絶縁膜に導入されるダメージが層間絶縁膜を貫通するか否かを電気的に検出できる半導体装置（パワーＩＣなど）を提供することができる。
また、第１、第２ボンディングパッド間に電圧を印加し流れる電流もしくは一定電流を流して第１、第２ボンディングパッド間に発生する電圧を測定することで、ボンディングパッド下の層間絶縁膜に導入されるダメージが層間絶縁膜を貫通しているか否かを電気的に検出して半導体装置の良、不良を判定できる試験方法を提供することができる。
また、層間絶縁膜内のダメージが進行してポリシリコンに達してもボリシリコンに形成されたｐｎダイオードで第１、第２ボンディングパッドを電気的に絶縁するため、通常動作に影響を及ぼさない半導体装置を提供することができる。
この発明の第１実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 ボンディング時に導入されるクラックなどのダメージについて説明する図である。 この発明の第２実施例の半導体装置の試験方法を示す図であり、（ａ）は電流値で良品、不良品を判定する場合の図、（ｂ）は電圧値で良品、不良品を判定する場合の図である。 パワーＩＣの要部平面図である。 パワーＩＣのボンディングパッド部分の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 ボンディング時に導入されるダメージを検出するための試験方法を示す図である。
実施の形態を以下の実施例で説明する。従来と同一部位には同一の符号を付した。
＜実施例１＞
図１は、この発明の第１実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。ここでは、半導体装置は例えばパワーＩＣであり、多数ある中の２つのボンディングパッドの箇所を例に挙げて説明する。
図１（ａ）に示すように、ボンディングパット１１，１２は外部導出端子１５，１６に超音波ボンディングされたボンディングワイヤ１３，１４で接続する。
このボンディングパッド１１，１２部分の断面構造は、図１（ｂ）に示すように、ｎ半導体基板１上にｎエピタキシャル層２が配置され、ｎエピタキシャル層２上に図４に示す集積回路３４を形成するｐウェル領域の延在部分３が配置され、このｐウェル領域の延在部分３上にＬＯＣＯＳ膜からなる酸化膜４が配置され、酸化膜４上にポリシリコン５で形成されたｐｎダイオード９が配置されている。
ｐｎダイオード９のｎカソード層６上にＢＰＳＧ（ボロン・リンガラス）膜からなる層間絶縁膜１０が配置され、層間絶縁膜１０上で前記ｎカソード層６の直上に第１ボンディングパッド１１が配置される。また、ｐｎダイオード９のｐアノード層７上にこのｐアノード層７と接して第２ボンディングパッド１２が配置される。前記のｐウェル領域の延在部分３が無い場合はｎエピタキシャル層２上にＬＯＣＯＳ膜からなる酸化膜４が配置される。
第１、第２ボンディングパッド１１，１２にボンディングワイヤ１３,１４がそれぞれ超音波ボンディングされている。この第１、第２ポンディングパッド１１，１２は、例えば１％程度のシリコンが添加されたＡｌ−Ｓｉ（アルミシリコン）やさらにＣｕを添加したＡｌ−Ｓｉ−Ｃｕ（アルミシリコンカッパー）などで形成される。また、ボンディングワイヤ１３，１４は、アルミニウム（Ａｌ）ワイヤや金（Ａｕ）ワイヤなどである。Ａｕワイヤの場合は超音波ボンディングの範疇に入る超音波併用熱圧着ボンディングが用いられることが多い。
このパワーＩＣが動作する間は、ｎカソード層６上の第１ボンディングパッド１１に印加される電圧がｐアノード層７上の第２ボンディングパッド１２に印加される電圧より常に高くしてｐｎ接合８を常に逆バイアス状態にする。
尚、前記の実施例１ではパワーＩＣなどの半導体装置を構成する半導体層（ｐウェル領域の延在部分３もしくはｎエピタキシャル層２）上に配置されるボンディングパッド１１，１２について説明したが、半導体装置としてはパワーＩＣに限るものではなく、集積回路装置や単体のパワー半導体素子のボンディングパッドにも本発明は適用できる。
図２は、ボンディング時に導入されるクラックなどのダメージについて説明する図である。ダメージＡは層間絶縁膜１０内でダメージが止まった場合、ダメージＢは層間絶縁膜１０を貫通してポリシリコン５に形成されるｎカソード層６に達した場合、ダメージＣはポリシリコン５を貫通し酸化膜４内で止まった場合、ダメージＤは酸化膜４を貫通してｐウェル領域の延在部分３へ達した場合である。ｐウェル領域の延在部分３が形成されていない場合には、ｎエピタキシャル層２へ達した場合に相当する。
つぎに、絶縁層に導入されたダメージを電気的に検出しパワーＩＣが良品、不良品であることを判定する試験方法について説明する。
＜実施例２＞
図３は、この発明の第２実施例の半導体装置の試験方法を示す図であり、同図（ａ）は電流値で良品、不良品を判定する場合の図、同図（ｂ）は電圧値で良品、不良品を判定する場合の図である。
同図（ａ）において、電圧源２１のマイナス極をボンディングワイヤ１３を介して第１ボンディングパッド１１に接続し、電圧源２１のプラス極を電流計２２、ボンディングワイヤ１４を介して第２ボンディングパッド１２を接続する。電圧源２１の電圧を、例えば、１．６Ｖに固定し（ｐｎダイオードの立ち上がり電圧（０．６Ｖ）＋１Ｖ）、この１．６Ｖをアルミニウムワイヤ１３，１４を通して第１、第２ボンディングパッド１１，１２に印加して流れる電流２３（μＡ程度）を電流計２２で測定する。
図３（ａ）では、電圧源２１をボンディングワイヤを介して第１、第２ボンディングパッド１１，１２に接続している。電圧源２１第１、第２ボンディングパッド１１，１２に直接接続することが可能であれば、直接接続してもよい。
しかしながら、この半導体装置の試験方法は、ワイヤボンディング工程より後に行うものであるため、電圧源２１の電極（プローブ：図示せず）を第１、第２ボンディングパッド１１，１２に接触させるための応力をワイヤボンディング工程以降にさらに印加することになるため、図示しないプローブを直接ボンディングパッドに接触させるのは避けた方がよい。すくなくとも、ボンディングワイヤを介して、ボンディングパッドに接続するのが望ましい。
電圧源２１の電極をボンディングワイヤへ直接接続することが可能であれば、直接接続してもよい。
しかしながら、ボンディングワイヤは細くてやわらかいため、電圧源２１の電極と十分に接触させることが難しい。また、ボンディングワイヤのボンディングパット並びに外部導出端子（リードフレーム）への接合部分へ、不要な応力の印加を避けるためには、ボンディングワイヤが接続された外部導出端子（リードフレーム）への接続が望ましい。
リードフレームは、図４に示すような外部導出端子やダイ部を１チップ分として、複数チップ分が連続して形成されている。外部導出端子は、その内側（封止樹脂で覆われる側）に確実にワイヤボンディグが行えるように、外側の領域でリードフレームのランナー部に一体となっている。上記の第１の実施形態では、ボンディグパッド１１と１２との間に電圧源２１からの電圧を印加する。上述のとおり、電圧源２１を外部導出端子に接続して、電圧または電流を印加するためには、外部導出端子は個々に独立している必要がある。
図４に示すように、半導体チップ３０を支持導体３１にマウントし、ボンディングパッドと外部導出端子との間のワイヤボンディグを行う。続いて、半導体チップ３０とボンディングワイヤを封止樹脂３３にて封止した後、リードフレームのランナー部にタイバー（図示せず）によって一体に形成されている外部導出端子を切り離して、外部導出端子を電気的に独立させる。続いて、外部導出端子を切り離した後に、外部導出端子（リードフレーム）に電圧源２１を接続することで、ボンディングワイヤを介してボンディングパッドに所定の試験電圧を印加する。
電圧源２１より所定の電圧を印加した結果、図３（ａ）に示すダメージＡの状態のチップには電流２３は殆ど流れない。これを良品と判定する（電流はｐＡのオーダー）。同様に、ダメージＢ〜ダメージＤの状態のチップには、ｐｎダイオード９、層間絶縁膜１０のダメージを通って大きな電流２３（例えば、１０μＡ以上）が流れるので、これを不良と判定する。この１．６Ｖの電圧のうち０．６Ｖ（立ち上がり電圧）がｐｎダイオード９に印加され、１Ｖが層間絶縁膜１０に印加される。そのため、層間絶縁膜１０の抵抗は１Ｖ÷１０μＡ＝１００ｋΩ以下となる。つまり、層間絶縁膜１０の抵抗が１００ｋΩ以下となったとき不良品と判定される。この電流源２１の電圧は１．６Ｖに限ったことではなく、ｐｎダイオード９の立ち上がり電圧（０．６Ｖ）より高ければよい。しかし、０．６Ｖに近い電圧では層間絶縁膜１０に印加される電圧が小さくなり過ぎるので、層間絶縁膜１０に印加される電圧が１Ｖ以上高くするのが望ましい。
また、図４のツェナーダイオード３９のアノードがｐｎダイオード９のアノードに接続し、ツェナーダイオード３９のカソードは集積回路３４を介してｐｎダイオード９のカソードに接続する。つまり、ツェナーダイオード３９とｐｎダイオード９は集積回路３４を介して並列接続されている。そのため、集積回路３４の内部抵抗が小さい場合は、第１、第２ボンディングパッド１１，１２の間にはツェナーダイオード３９の立ち上がり電圧（０．６Ｖ）以上の電圧が印加されないことになる。
つぎに、別の試験方法について説明する。第１、第２ボンディングワイヤ１３，１４の間にはｐｎダイオード９とは別に図４に示すようにツェナーダイオード３９が挿入される場合がある。それは、第１、第２ボンディングパッド１１，１２が出力段ＭＯＳＦＥＴ３５のゲート３６とソース３７に接続し、このゲート３６とソース３７間にツェナーダイオード３９が接続されている場合などである。その場合は、図３（ｂ）の方法を用いて判定する。
同図（ｂ）において、電流源２６のプラス極にボンディングワイヤ１４を介して第２ボンディングパッド１２を接続し、電流源２６のマイナス極にボンディングワイヤ１４を介して第１ボンディングパッド１１を接続する。第１、第２ボンディングパッド１１，１２の間には電圧計２７が接続する。
図３（ｂ）においても、電流源２６をボンディングワイヤを介して第１、第２ボンディングパッド１１，１２に接続している。図３（ａ）の説明と同様に、電流源２６を第１、第２ボンディングパッド１１，１２に直接接続することが可能であれば、直接接続してもよいが、第１、第２ボンディングパッド１１，１２への応力の印加を避けた方がよい。つまり、電流源２６の電極（プローブ）をボンディングパッドに直接接触させるのは避けた方がよい。
また、電流源２６の電極をボンディングワイヤへ直接接続することが可能であれば、直接接続してもよいが、ボンディングワイヤとボンディングパット並びに外部導出端子（リードフレーム）との接合部分への不要な応力の印加をさけるためには、ボンディングワイヤが接続された外部導出端子（リードフレーム）への接続が望ましい。
従って、図３（ａ）の場合と同様に、半導体チップ３０を支持導体３１にマウントし、ボンディングパッドと外部導出端子との間のワイヤボンディグをおこなって、全体を樹脂封止した後、リードフレームのランナー部に一体に形成されている外部導出端子を切り離す。そして外部導出端子が電気的に独立した後に、上記の試験を行うことで、ボンディングワイヤを介してボンディングパッドに所定の試験電流を印加することができる。
図３（ｂ）のように、電流源２６から例えば５μＡに固定した一定の電流２８を流し、そのとき第１、第２ボンディングパッド１１，１２間に発生する電圧を電圧計２７で測定する。その電圧がｐｎダイオード９の立ち上がり電圧である０．６Ｖより低い、例えば、０．５Ｖ以下の場合にダメージがある不良品と判定する。この場合の層間絶縁層１０の抵抗は０．５Ｖ÷５μＡ＝１００ｋΩとなる。つまり、層間絶縁膜１０の抵抗が１００ｋΩ以下となったとき不良品と判定する。
図３（ａ）（ｂ）の試験で。良品と判定したパワーＩＣが実動作中に、ダメージが進行してダメージＢの状態になる場合がある。
パワーＩＣにおいて、上記の試験のためのｐｎ接合８は、動作状態においてボンディングパッドに印加される電圧が常に第１ボンディングパット１１の電圧は第２ボンディングパッド１２の電圧より高い状態となる部分に配置される。したがって、動作状態では、ｐｎダイオード９は常に逆バイアス状態にある。そのため、第１、第２ボンディングパッド１１，１２は電気的に絶縁され、第１、第２ボンディングパッド１１，１２はそれぞれ所望の電位状態とすることができる。その結果、ダメージが進行しても、ダメージＤの状態にならない限り、通常動作には影響を及ぼさない。また、エージング試験（動作試験）では、第１ボンディングパッド１１の電圧は第２ボンディングパッド１２の電圧より常に高い状態で動作させるため、不良品と判定されることはない。
また、ポリシリコン５が層間絶縁膜１０と酸化膜４の間に配置されているので、ボンディング時のストレスで導入されるダメージの進行をポリシリコン５で抑制できるので信頼性を高めることができる。
尚、前記の実施例２ではボンディングパッドが２個の場合について説明したが、多数ある場合は、ポリシリコン５上に形成されるボンディングパッドのうち高い電圧が印加されるボンディングパッド同士を接続し、また低い電圧が印加されるボンディングパッド同士を接続して、同様の試験を一括して行なうことができる。しかし、この場合は、流す電流を前記した値より増やす必要がある。
なお、本発明は、上記のようなリードフレームに代えて、半導体チップ３０を絶縁基板上の回路パターンに実装する場合にも適用可能である。絶縁基板は、アルミニウムなどの金属板上に絶縁層を介して回路パターンを形成した金属絶縁基板や、セラミックなどの絶縁体上回路パターンを形成した基板などを用いることができる。
絶縁基板上にマウントされた半導体チップ３０のボンディングパッドを絶縁基板上の回路パターンにや樹脂ケースに固定された外部導出端子にボンディングワイヤによって接続する。
絶縁基板上の回路パターンや外部導出端子は、ワイヤボンディグを行う時点ですでに相互に電気的に独立しているので、絶縁基板上の回路パターンや外部導出端子に対し電圧源２１または電流源２６を接続することで、試験対象のボンディングパッドに対してボンディングワイヤを介して所望の試験電圧または試験電流を印加することができる。
１ ｎ半導体基板
２ ｎエピタキシャル層
３ ｐウェル領域
４ 酸化膜
５ ポリシリコン
６ ｎカソード層
７ ｐアノード層
８ ｐｎ接合
９ ｐｎダイオード
１０ 層間絶縁膜
１１ 第１ボンディングパッド
１２ 第２ボンディングパッド
１３、１４ ボンディングワイヤ
１５ 第１外部導出端子
１６ 第２外部導出端子
２１ 電圧源
２２，４２ 電流計
２３，２８，４３ 電流
２６ 電流源
２７ 電圧計
３０ 半導体チップ
３１ 支持導体
３２ ドレイン端子
３３ 封止樹脂
３４ 集積回路
３５ 出力段ＭＯＳＦＥＴ
３６ ゲート
３７ ソース
３８ ドレイン
３９ ツェナーダイオード
４１ 電源
Ａ〜Ｇ ダメージ

Claims (8)

  1. 半導体層上に配置される第１絶縁層と、該第１絶縁層上に配置されるポリシリコンで形成されたｐｎダイオードと、該ｐｎダイオードのｎ層上に配置される第２絶縁層と、該第２絶縁層上で前記ｎ層の直上に配置される第１ボンディングパッドと、前記ｐｎダイオードのｐ層上に該ｐ層と接して配置される第２ボンディングパッドと、前記第１、第２ボンディングパッドに超音波ボンディングで接続される導線とを有することを特徴とする半導体装置。
  2. 前記第１ボンディングパッドの電圧を前記第２ボンディングパッドの電圧より常に高い状態で動作させることを特徴とする請求項１のいずれか一項に記載の半導体装置。
  3. 前記半導体層が半導体基板上に配置されるエピタキシャル層であることを特徴とする請求項１または２のいずれか一項に記載の半導体装置。
  4. 前記半導体層の表面層に配置され該半導体層と逆導電型の拡散層上に前記第１絶縁層が配置されることを特徴とする請求項１または２のいずれか一項に記載の半導体装置。
  5. 前記第１絶縁層が酸化膜であり、前記第２絶縁層が層間絶縁膜であり、第１，第２ボンディングパッドの材質が、Ａｌ−ＳｉまたはＡｌ−Ｓｉ−Ｃｕであることを特徴とする請求項１または２のいずれか一項に記載の半導体装置。
  6. 前記請求項１〜４のいずれか一項に記載の半導体装置の試験方法において、前記第１ボンディングパッドと前記第２ボンディングパッド間に電圧源を配設し、前記第１ボンディングパッドと前記第２ボンディングパッド間に電圧を印加して、第２ボンディングパッドから前記ｐｎダイオードのｐ層、前記ｐｎダイオードのｎ層、前記第２絶縁層を経由して第１ボンディングパッドに電流を流し、その電流の大きさが所定値以上となったことでダメージを検出し前記半導体装置の良、不良を判定すること特徴とする半導体装置の試験方法。
  7. 前記請求項１〜４のいずれか一項に記載の半導体装置の試験方法において、前記第１ボンディングパッドと前記第２ボンディングパッド間に電流源を配設し、前記第２ボンディングパッドから前記第１ボンディングパッドに向かって電流を流し、第１ボンディングパッドと第２ボンディングパッド間に発生する電圧の大きさが所定値以下となったことでダメージを検出し半導体装置の良、不良を判定すること特徴とする半導体装置の試験方法。
  8. 前記第１ボンディングパッドと前記第２ボンディングパッドに、前記電圧源もしくは前記電流源を配設するにあたり、
    前記第１ボンディングパッド，前記第２ボンディングパッドに前記導線にてそれぞれ接続された外部導出端子に前記電圧源もしくは前記電流源を配設することを特徴とする請求項６または７のいずれか一項に記載の半導体装置の試験方法。
JP2011235795A 2011-10-27 2011-10-27 半導体装置およびその試験方法 Expired - Fee Related JP5861822B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011235795A JP5861822B2 (ja) 2011-10-27 2011-10-27 半導体装置およびその試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011235795A JP5861822B2 (ja) 2011-10-27 2011-10-27 半導体装置およびその試験方法

Publications (2)

Publication Number Publication Date
JP2013093500A JP2013093500A (ja) 2013-05-16
JP5861822B2 true JP5861822B2 (ja) 2016-02-16

Family

ID=48616398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011235795A Expired - Fee Related JP5861822B2 (ja) 2011-10-27 2011-10-27 半導体装置およびその試験方法

Country Status (1)

Country Link
JP (1) JP5861822B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7099158B2 (ja) * 2018-08-09 2022-07-12 富士電機株式会社 模擬素子及び抵抗素子の不良検査方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737928A (ja) * 1993-06-29 1995-02-07 Nec Yamagata Ltd 半導体装置
JP3335043B2 (ja) * 1995-03-27 2002-10-15 株式会社カイジョー 半導体デバイスの状態判定方法及び状態判定装置
US6781150B2 (en) * 2002-08-28 2004-08-24 Lsi Logic Corporation Test structure for detecting bonding-induced cracks
JP2005251829A (ja) * 2004-03-02 2005-09-15 Matsushita Electric Ind Co Ltd 半導体装置及びその検査方法
JP4983174B2 (ja) * 2006-09-14 2012-07-25 トヨタ自動車株式会社 ダイオード素子およびダイオード素子の検査方法
JP2008218818A (ja) * 2007-03-06 2008-09-18 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JP2013093500A (ja) 2013-05-16

Similar Documents

Publication Publication Date Title
JP6404591B2 (ja) 半導体装置の製造方法、半導体装置の評価方法および半導体装置
US8461670B2 (en) Semiconductor component and method of manufacture
JP2006513585A (ja) 検査可能な静電気放電保護回路
JP6135294B2 (ja) 半導体チップの試験装置および試験方法
US10241151B2 (en) Die crack detector and method therefor
Tran et al. Fine pitch probing and wirebonding and reliability of aluminum capped copper bond pads
US11410892B2 (en) Semiconductor device and method of inspecting semiconductor device
JP5861822B2 (ja) 半導体装置およびその試験方法
JP2010281625A (ja) 半導体チップの検査方法
Ng et al. Copper wirebond package decapsulation technique using mixed acid chemistry
JP6894544B2 (ja) 半導体装置の製造方法
JP4179491B2 (ja) 半導体装置及びその製造方法、ならびにその特性評価方法
JP2008141111A (ja) 半導体装置及び半導体装置のチップクラック検査方法
JP4983174B2 (ja) ダイオード素子およびダイオード素子の検査方法
CN1745477A (zh) 可测试静电放电保护电路
JP5018625B2 (ja) 半導体装置の製造方法
JP7497629B2 (ja) 半導体チップの試験装置および試験方法
JP7313315B2 (ja) 半導体装置の製造方法及び電力制御回路の製造方法
JP2022082847A (ja) 炭化珪素半導体装置、半導体パッケージおよび炭化珪素半導体装置の検査方法
Bejo et al. Failure Analysis Techniques for Detection of Copper Migration in Die Attach Film
JP2018164112A (ja) 半導体装置の製造方法および半導体装置の評価方法
Hsiao et al. Damage characterization study using piezoresistive stress sensors for wire bonding process
JP2022118411A (ja) 半導体装置および検査方法
JP2022044998A (ja) 半導体装置および半導体装置の検査方法
JP5604992B2 (ja) 半導体ウェハ、および半導体装置、および当該半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140912

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151208

R150 Certificate of patent or registration of utility model

Ref document number: 5861822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees