JP2004260157A - 半導体装置、半導体装置の製造方法及び組立方法 - Google Patents

Abstract

【課題】 半導体チップと基板との接続に用いられる半田材料のリフローによる熱応力を最小限にし、半導体チップ素子面の破壊、特に半田材料の直上に配置された低誘電率絶縁膜の破壊を防止することができる半導体装置、半導体装置の製造方法及び組立方法を提供する。
【解決手段】 比誘電率が３．９以下の最上層の層間絶縁膜６３と、層間絶縁膜の上に配置されたチップ側内部電極パッド６ａと、チップ側内部電極パッドの一部が露出するように層間絶縁膜及びチップ側内部電極パッドの上に配置された保護膜１１と、チップ側内部電極パッドに接続され、鉛を含まず融点が共晶半田の融点以下の低融点半田ボール１５ａとを備える。
【選択図】 図９

Description

本発明は、半導体装置に係り、特に半田接続に好適な半導体装置、半導体装置の製造方法及び組立方法に関する。

ＬＳＩなどの半導体チップの高集積化に伴い、半導体装置の小型化、高密度化、多ピン化、高速化が進められている。半導体装置の実装技術においては、従来のリード挿入型パッケージに加え、表面実装型のパッケージが盛んに開発されている。表面実装型のパッケージとしては、例えば、ボールグリッドアレイ（ＢＧＡ）、チップスケールパッケージ（ＣＳＰ）等がある。

このような表面実装型の半導体装置は、半田ペースト等のバンプが電極として一般的に利用されている。バンプの材料としては、スズ６２％、鉛３８％程度の組成の「共晶半田」が広く用いられている（例えば、特許文献１参照。）。しかし近年、廃棄された電子機器から鉛が流出し、地下水等の環境を汚染する危険性が問題となっている。このため、電化製品における鉛の使用を廃止する動きが強まっている。そこで、表面実装型パッケージに用いられるバンプにおいても鉛を含まない半田（以下において「鉛フリー半田」という。）の実用化が進められている（例えば、特許文献２参照。）。
特開平９−９２６８５号公報 特開２００２−３１３９８３号公報

環境問題に対応した鉛フリー半田の材料としては、例えばスズ−銀（Ｓｎ−Ａｇ）合金、スズ−亜鉛（Ｓｎ−Ｚｎ）合金等が採用されている。しかし、Ｓｎ−Ａｇ合金等の鉛フリー半田は、従来の共晶半田に比べて融点が高い。例えば、共晶半田では、約１８３℃もの比較的低い温度で電極のリフローを行うことができるが、鉛フリー半田を用いた場合は、約２２０℃もの高温状態でリフローを行わなければない。このような高温状態でリフローを行うと、半導体チップや搭載基板には強い熱応力が加わってしまう。したがって、半導体チップ、搭載基板、及び実装基板等には耐熱性が必要となる。

一方、現在使用されているマイクロプロセッサは、膨大な情報を高速に処理するために、個々のトランジスタを相互に接続する配線の抵抗と、配線間の絶縁材の容量が問題となっている。具体的には、配線はアルミニウム（Ａｌ）から銅（Ｃｕ）へ、絶縁材は熱シリコン酸化膜（ＳｉＯ₂膜）から比誘電率の低い材料へと変化しつつある。しかし、近年の電子機器に用いられる材料は、一般的に機械的強度が弱い。特に、半導体チップ内部の絶縁材として利用される低誘電率絶縁膜は、低誘電性を確保するために多孔質な構造を有しているので、機械的強度、密着強度等がＳｉＯ₂膜に比較して著しく弱い。したがって、高融点の鉛フリー半田を用いて電極のリフローを行うと、半導体チップ内部の低誘電率絶縁膜に対しても強い熱応力が発生し、半田電極直下の低誘電率絶縁膜の破損や、半導体チップと搭載基板との接着力の低下が生じる危険性がある。

本発明は、上記した従来技術の欠点を除くためになされたものであって、その目的とするところは、半導体チップと基板との接続に用いられる半田材料のリフローによる熱応力を最小限にし、半導体チップ素子面の破壊、特に半田材料の直上に配置された低誘電率絶縁膜の破壊を防止することができる半導体装置、半導体装置の製造方法及び組立方法を提供することにある。

上記目的を達成するために、本発明の第１の特徴は、（イ）比誘電率が３．９以下の最上層の層間絶縁膜と、（ロ）層間絶縁膜の上に配置されたチップ側内部電極パッドと、（ハ）チップ側内部電極パッドの一部が露出するように層間絶縁膜及びチップ側内部電極パッドの上に配置された保護膜と、（ニ）チップ側内部電極パッドに接続され、鉛を含まず融点が共晶半田の融点以下の低融点半田ボールとを備える半導体装置であることを要旨とする。

本発明の第２の特徴は、（イ）第１主面とその第１主面に対向した第２主面を有するチップ搭載基板と、（ロ）第１主面に配置された複数の基板側外部電極パッドと、（ハ）その複数の基板側外部電極パッドにそれぞれ接続された複数の外部接続ボールと、（ニ）第２主面に配置された複数の基板側内部電極パッドと、（ホ）その複数の基板側内部電極パッドにそれぞれ接続され、複数の外部接続ボールより低い融点の半田材料を少なくとも一部に含む複数の内部接続体と、（ヘ）複数の内部接続体にそれぞれ接続されたチップ側内部電極パッドを第３主面に有する半導体チップと、（ト）第２主面と第３主面との間の内部接続体の周囲に封入された封止樹脂とを備える半導体装置であることを要旨とする。

本発明の第３の特徴は、（イ）第１主面とその第１主面に対向した第２主面とを有するチップ搭載基板の第２主面上の複数の基板側内部電極パッドのそれぞれと、対応する半導体チップのチップ側内部電極パッドとをそれぞれ内部接続体で接続する工程と、（ロ）内部接続体の周辺に封止樹脂を流し込む工程と、（ハ）第１主面に配置された基板側外部電極パッドに内部接続体より高い融点の外部接続ボールを形成する工程とを含む半導体装置の組立方法であることを要旨とする。

本発明によれば、半導体チップと基板との接続に用いられる半田材料のリフローによる熱応力を最小限にし、半導体チップ素子面の破壊、特に半田材料の直上に配置された低誘電率絶縁膜の破壊を防止することができる半導体装置、半導体装置の製造方法及び組立方法を提供することができる。

次に、図面を参照して、本発明の第１〜第４の実施の形態を説明する。なお、電子機器の組立は、半導体大規模集積回路のチップ上での素子形成及び配線等により、いくつかの実装段階に分類されている。１次実装体１００，１０１，１０２，１０３は、図１，図２３，図３０，及び図３４に示すような、搭載基板などにチップを接続した半導体装置（実装体）を指す。２次実装体２００は、図３５に示すような、１次実装体を実装基板上に実装した半導体装置（実装体）を指す。３次実装体は２次実装体２００をマザーボード等に実装した半導体装置（実装体）を指す。

以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平均寸法の関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また、以下に示す第１〜第４の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の技術的思想は、特許請求の範囲において種々の変更を加えることができる。

（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置（１次実装体）１００は、図１に示すように、第１主面とその第１主面に対向した第２主面を有するチップ搭載基板１と、第１主面にそれぞれ接続された複数の外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・と、第２主面にそれぞれ接続され、複数の外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・より低い融点の半田材料を少なくとも一部に含む複数の内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・と、複数の内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・にそれぞれ接続された第３主面を有する半導体チップ７と、第２主面と第３主面との間の内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・の周囲に封入された封止樹脂８とを備える。

半導体チップ７の第３主面には、図３に示すような回路素子１０が形成されている。なお、図１においては回路素子１０及び保護膜１１の図示を省略している。回路素子１０は、例えば１×１０¹⁸ｃｍ^-3〜１×１０²¹ｃｍ^-3程度のドナー若しくはアクセプタをドープした複数の高不純物密度領域（ソース領域／ドレイン領域、若しくはエミッタ領域／コレクタ領域等）等が形成される。これらの高不純物密度領域に接続されるように、アルミニウム（Ａｌ）、若しくはアルミニウム合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）等の金属配線が、熱シリコン酸化膜（ＳｉＯ₂膜）或いは低誘電率絶縁膜を層間絶縁膜として多層に形成されている。最上層の配線層には、チップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｄが形成されている。チップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｄの上部には、図示を省略した熱シリコン酸化膜（ＳｉＯ₂膜）、ＰＳＧ膜、ＢＰＳＧ膜、窒化膜（Ｓｉ₃Ｎ₄)、あるいはポリイミド膜等からなる保護膜（パッシベーション膜）１１が形成されている。そして、保護膜１１の一部に複数の電極層を露出するように複数の開口部（窓部）が設けられ、チップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｄが形成されている。

図１に示すように、チップ搭載基板１の第１主面には、複数の基板側外部電極パッド２ａ，２ｂ，・・・・・，２ｆ，・・・・・が等間隔に配置されている。基板側外部電極パッド２ａ，２ｂ，・・・・・，２ｆ，・・・・・の位置、材質、数等は特に限定されない。例えば、チップ搭載基板１の第１主面全面に基板側外部電極パッド２ａ，２ｂ，・・・・・，２ｆ，・・・・・がマトリクス状に配置されてもよい。基板側外部電極パッド２ａ，２ｂ，・・・・・，２ｆ，・・・・・が、チップ搭載基板１の外径を定義する四角形の４辺に沿って配置され、チップ搭載基板１の中心付近には配置されなくてもよい。

基板側外部電極パッド２ａ，２ｂ，・・・・・，２ｆ，・・・・・にそれぞれ接続された外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・には、鉛フリー半田材料が使用される。鉛フリー半田材料としては、図２に示されるスズ−銅（Ｓｎ−Ｃｕ）系、スズ−銀（Ｓｎ−Ａｇ）系、スズ−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）系、スズ（Ｓｎ）、及びスズ−５アンチモン（Ｓｎ−５Ｓｂ）等が使用可能である。図２に示すような鉛フリー半田材料の溶融温度は２０８℃〜２４３℃程度であり、鉛を含むＳｎ−Ｐｂ系（共晶半田）の融点温度１８２〜１８４℃に比べて高い。引っ張り強度は、Ｓｎ−Ｐｂ系合金が５６．０ＭＰａであるのに比べて、Ｓｎ−Ａｇ−Ｃｕ系合金の一部を除いた鉛フリー半田材料は３１．４〜５３．３ＭＰａと小さい。伸び率は、Ｓｎ−Ｐｂ系合金の５９％に比べて、鉛フリー半田材料のいずれも１６〜５６％と小さい。ヤング率は、Ｓｎ−Ｐｂ系合金の２６．３ＧＰａに比べて、鉛フリー半田材料では、３０．７〜４７．０ＧＰａと大きい。

チップ搭載基板１の第２主面には、複数の基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｆ，・・・・・が等間隔に配置されている。基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｆ，・・・・・の位置や数は特に限定されない。この基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｆ，・・・・・には、内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・がそれぞれ接続されている。内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・は、外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・より低い融点の半田材料を少なくとも一部に含んでいる。なお、内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・には、鉛フリー半田が使用されるのが好ましい。例えば、図２に示すスズ−亜鉛（Ｓｎ−Ｚｎ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、及びスズ−インジウム（Ｓｎ−Ｉｎ）系、スズ−ビスマス−銀（Ｓｎ−Ｂｉ−Ａｇ）系の鉛フリー半田材料が使用可能である。これらの鉛フリー半田材料の溶融温度のピークは１１２℃〜１９７℃であり、Ｓｎ−Ｐｂ系と同等、もしくはＳｎ−Ｐｂ系より低い溶融温度を有している。なお、図２に示すように、引っ張り強度は、Ｓｎ−Ｚｎ系合金及びＳｎ−Ｂｉ系合金が５６．５〜８４．２ＭＰａであり、Ｓｎ−Ｐｂ合金の５６ＭＰａと比べて大きい。伸び率はＳｎ−Ｚｎ系合金、Ｓｎ−Ｉｎ系合金が６３％，８０％であり、Ｓｎ−Ｐｂ系の５９％に比べて高い。ヤング率は、Ｓｎ−Ｐｂ系の２６．３ＧＰａとほぼ同等の値を示している。

チップ搭載基板１の内部には、複数の上側ビア２２ａ，２２ｂ，・・・・・，２２ｄ，・・・・・、上側ビア２２ａ，２２ｂ，・・・・・，２２ｄ，・・・・・にそれぞれ接続された複数の内部埋込配線２３ａ，２３ｂ，・・・・・，２３ｄ，・・・・・、及び内部埋込配線２３ａ，２３ｂ，・・・・・，２３ｄ，・・・・・にそれぞれ接続された複数の下側ビア２４ａ，２４ｂ，・・・・・，２４ｄ，・・・・・が配置されている。上側ビア２２ａ，２２ｂ，・・・・・，２２ｄは、基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｄ，・・・・・にそれぞれ接続されている。下側ビア２４ａ，２４ｂ，・・・・・，２４ｄは、基板側電極パッド２ａ，２ｂ，・・・・・，２ｆに接続されている。図１においては、下側ビア２４ａは、基板側電極パッド２ａに接続され、下側ビア２４ｂは、基板側電極パッド２ｂに接続されている。下側ビア２４ｃは、基板側電極パッド３ｅに接続され、下側ビア２４ｄは、基板側電極パッド３ｆに接続されている。

チップ搭載基板１には、有機系の種々な合成樹脂、セラミック、ガラス等の無機系の材料が使用可能である。有機系の樹脂材料としては、フェノール樹脂、ポリエステル樹脂、エポキシ樹脂、ポリイミド樹脂、フッ素樹脂等が使用可能で、また板状にする際の芯となる基材は、紙、ガラス布、ガラス基材などが使用される。無機系の基板材料として一般的なものはセラミックである。また、放熱特性を高めるものとして金属基板、透明な基板が必要な場合には、ガラスが用いられる。セラミック基板の素材としてはアルミナ（Ａｌ₂Ｏ₃）、ムライト（３Ａｌ₂Ｏ₃・２ＳｉＯ₂）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＣ）等が使用可能である。更に、鉄、銅などの金属上に耐熱性の高いポリイミド系の樹脂板を積層して多層化した金属ベースの基板（金属絶縁基板）でもかまわない。チップ搭載基板１の厚みは特に限定されない。基板側外部電極パッド２ａ，２ｂ，・・・・・，２ｆ，・・・・・，基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｆ，・・・・・，チップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｆ，・・・・・，には、アルミニウム（Ａｌ）、若しくはアルミニウム合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）、金、銅等の導電性材料を利用することが可能である。あるいは、複数のポリシリコンゲート電極に接続されたゲート配線等の複数の信号線を介して、他の複数の電極を設けてもよい。ポリシリコンからなるゲート電極の代わりに、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属、これらのシリサイド（ＷＳｉ₂，ＴｉＳｉ₂，ＭｏＳｉ₂）等、あるいはこれらのシリサイドを用いたポリサイド等からなるゲート電極でもかまわない。封止樹脂８は、エポキシ樹脂等の有機系の合成樹脂が使用可能である。

本発明の第１の実施の形態に係る１次実装体１００においては、半導体チップ７とチップ搭載基板１との間に配置された内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・に、Ｓｎ−Ｚｎ系などの鉛フリー半田材料が使用されている。Ｓｎ−Ｚｎ等の半田材料は、従来の鉛を含んだ半田材料と同程度のピーク融点１９７℃〜２１４℃を有している。したがって、半導体チップ７とチップ搭載基板１とをリフローする際の熱応力を、鉛を含んだ半田材料を用いた場合の熱応力と同程度に抑えることができる。また、図２に示すようなＳｎ−Ｉｎ等の低融点の鉛フリー半田材料は、１１２℃〜１９７℃程度で溶融する。このため、半導体チップ７の内部に形成された低誘電率絶縁膜、特にチップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｆ，・・・・・の直上に配置された低誘電率絶縁膜には、融点の高いＳｎ−Ａｇ合金を半田材料として使用したときのような強い熱応力が加わらない。さらに、内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・に接続された基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｆ，・・・・・，チップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｆ，・・・・・が、熱応力により大きく変形することもない。また、図１に示す１次実装体１００の外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・には、内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・より高融点の鉛フリー材料が用いられている。このため、チップ搭載基板１の第１主面に外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・を搭載しリフローする際に、発生した熱により内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・も溶融する。半導体チップ７の回路素子面に形成された低誘電率絶縁膜、あるいは搭載基板１に配置された配線へ加わる熱応力は、内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・により吸収されるので、半導体チップ７及び搭載基板１の破壊を防止することができる。

次に、図３〜図８を用いて、本発明の第１の実施の形態に係る１次実装体１００の組立方法を説明する。なお、以下に述べる１次実装体１００の組立方法は一例であり、この変形例を含めて、これ以外の種々の組立方法により、実現可能であることは勿論である。

（イ）まず、半導体チップ７の第３主面に例えば１×１０¹⁸ｃｍ^-3〜１×１０²¹ｃｍ^-3程度のドナー若しくはアクセプタをドープした複数の高不純物密度領域（ソース領域／ドレイン領域、若しくはエミッタ領域／コレクタ領域等）等を形成する。そしてこれらの高不純物密度領域に接続されるように、アルミニウム（Ａｌ）、若しくはアルミニウム合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）等の金属配線を低誘電率絶縁膜を層間絶縁膜として、多層に形成する。最上層の配線層には、チップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｄを形成する。そしてこれらのチップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｄの上部にＳｉＯ₂膜、ＰＳＧ膜、ＢＰＳＧ膜、窒化膜（Ｓｉ₃Ｎ₄)、あるいはポリイミド膜等からなる保護膜（パッシベーション膜）１１を形成する。そして、保護膜１１の一部に複数の電極層を露出するように複数の開口部（窓部）を設け、チップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｄを形成して、回路素子１０を完成する。チップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｄは、必ずしも半導体素子（半導体チップ）の周辺部に配置されている必要はない。次に、図３に示すように、チップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｄの上に低融点半田ボール１５ａ，１５ｂ，・・・・・，１５ｄを形成する。低融点半田ボール１５ａ，１５ｂ，・・・・・，１５ｄは、半田メッキ法、半田ペースト印刷法、半田ボール搭載法などによって形成される。半田材料は、Ｓｎ−Ｐｂ系共晶半田と同程度又はそれ以下の融点の合金を使用する。例えば、Ｓｎ−Ｂｉ系又はＳｎ−Ｉｎ系半田材料が使用できる。低融点半田ボール１５ａ，１５ｂ，・・・・・，１５ｄには、図示を省略したフラックスを塗布しておくのが好ましい。

（ロ）次に、第２主面に基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｄを有するチップ搭載基板１を用意する。このチップ搭載基板１の第２主面に、図４に示すように保護膜１３（ソルダーレジスト）をパターニングする。次に、基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｄの上に低融点半田ボール１４ａ，１４ｂ，・・・・・，１４ｄを形成する。低融点半田ボール１４ａ，１４ｂ，・・・・・，１４ｄは、図３において説明した低融点半田ボール１５ａ，１５ｂ，・・・・・，１５ｄと同様の半田材料が使用される。低融点半田ボール１４ａ，１４ｂ，・・・・・，１４ｄには、図示を省略したフラックスを塗布しておくのが好ましい。

（ハ）次に、図５に示すように、低融点半田ボール１５ａ，１５ｂ，１５ｃ，１５ｄと、低融点半田ボール１４ａ，１４ｂ，１４ｃ，１４ｄとをそれぞれ対向させ、位置合わせを行う。そして、図６に示すように、低融点半田ボール１５ａ，１５ｂ，・・・・・，１５ｄ及び低融点半田ボール１４ａ，１４ｂ，・・・・・，１４ｄとを溶融させ、リフローによる接着を行う。低融点半田ボール１５ａ，１５ｂ，・・・・・，１５ｄと低融点半田ボール１４ａ，１４ｂ，・・・・・，１４ｄとが接着され、内部接続体５ａ，５ｂ，・・・・・，５ｄが形成される。なお、低融点半田ボール１４ａ，１４ｂ，・・・・・，１４ｄを配置せず、低融点半田ボール１５ａ，１５ｂ，・・・・・，１５ｄを基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｄに直接接着して内部接続体５ａ，５ｂ，・・・・・，５ｄを形成してもよい。

（ニ）次に、図７に示すように、内部接続体５ａ，５ｂ，・・・・・，５ｄにより接続された半導体チップ７の第３主面とチップ搭載基板１の第２主面との間に封止樹脂８を流し込み、半導体チップ７とチップ搭載基板１とを封止する。次に、図８に示すように、実装基板側配線層１２の上に基板側外部電極パッド２ａ，２ｂ，・・・・・，２ｄ及び保護膜１６を形成する。そして基板側外部電極パッド２ａ，２ｂ，・・・・・，２ｄの上に外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・を形成する。外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・は、例えば図２に示すＳｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系のような高融点の半田材料を半田メッキ法、半田ボール搭載法、半田ペースト法等により搭載する。

以上の工程により、図１に示すような１次実装体１００が実現可能となる。本発明の第１の実施の形態に係る１次実装体１００によれば、内部接続体５ａ，５ｂ，・・・・・，５ｄ及び外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・に鉛フリーの半田材料が使用されるので、半田材料としての鉛の環境中への流出を防止できる。内部接続体５ａ，５ｂ，・・・・・，５ｄは、現在使われている鉛系の共晶半田と同程度の融点の材料で構成されているので、リフローにより発生する熱応力を最小限に抑えることができる。したがって、例えば半導体チップ７の回路素子１０に形成された低誘電率絶縁膜、あるいはチップ搭載基板１に形成された配線などの破損を防止することができる。また、外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・に用いられる半田材料の融点は、内部接続体５ａ，５ｂ，・・・・・，５ｄに比べて高い。このため、チップ搭載基板１の第１主面に外部接続ボール２ａ，２ｂ，・・・・・，２ｆ，・・・・・を搭載しリフローする際に、発生した熱により内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・も溶融する。よって、半導体チップ７あるいはチップ搭載基板１に配置された配線へ与える熱応力を従来の鉛を含んだ共晶半田と同じレベルに抑えることができる。また、半導体チップ７の回路素子１０中に形成された機械的強度の弱い材料、特に内部接続体５ａ，５ｂ，・・・・・，５ｄの直上に配置された低誘電率絶縁膜等の破壊を防止することができる。

（第１の実施の形態の変形例）
本発明の第１の実施の形態の変形例に係る１次実装体は、図９に示すように、ウエハ７ａと、ウエハ７ａの上に堆積され、比誘電率が３．９好ましくは３．０以下の最上層の層間絶縁膜（第４層間絶縁膜６３）と、第４層間絶縁膜６３にそれぞれ埋め込まれた配線６３ａ，６３ｂ，６３ｃと、第４層間絶縁膜６３の上に配置されたチップ側内部電極パッド６ａと、第４層間絶縁膜６３及びチップ側内部電極パッド６ａの上に配置された保護膜１１を備える半導体チップ７Ａを有する。チップ側内部電極パッド６ａには、低融点半田ボール１５ａが接続される。

ウエハ７ａの表面近傍には、複数の高不純物密度領域（ソース領域／ドレイン領域、若しくはエミッタ領域／コレクタ領域等）１０ａ、１０ｂ及びシャロートレンチ分離（ＳＴＩ）８０ａ，８０ｂがそれぞれ配置されている。高不純物密度領域１０ａ及び高不純物密度領域１０ｂの上には、ゲート酸化膜８１ａ、８１ｂがそれぞれ成膜され、ゲート酸化膜８１ａ，８１ｂの上にゲート電極８２ａ，８２ｂがそれぞれ成膜されている。高不純物密度領域１０ａ，１０ｂ及びゲート電極８２ａ、８２ｂの上には、ＳｉＯ₂膜等の第１層間絶縁膜６０が堆積されている。第１層間絶縁膜６０の上層には、少なくとも一層以上の層間絶縁膜（第１層間絶縁膜６０、第２層間絶縁膜６１、第３層間絶縁膜６２、第４層間絶縁膜６３）が、順次堆積されている。第２層間絶縁膜６１、第３層間絶縁膜６２、第４層間絶縁膜としては、比誘電率が３．９−４．１程度の熱シリコン酸化膜（ＳｉＯ₂膜）に比べて被誘電率の低い膜、例えば被誘電率が３．０以下の「低誘電率絶縁膜」が好適である。

「低誘電率絶縁膜」は、２種類の材料に分類できる。一つはシリコン酸化膜を用いた材料である。なお、シリコン酸化膜は、成膜方法により比誘電率が異なるため、例えば熱酸化をしないシリコン酸化膜においては比誘電率が４〜８程度の膜も存在する。しかし、比誘電率が４以上の膜を使用すると、層間絶縁膜全体の比誘電率が上昇するため、配線容量が増加する。このため、「低誘電率絶縁膜」として好適な材料としては、熱シリコン酸化膜（比誘電率３．９−４．１）の密度を下げることにより、比誘電率を３．９以下に制御した材料が好ましい。例えば、メチルシルセスオキサンポリマー（ＭＳＱ：ＣＨ₃ＳｉＯ_1.5（比誘電率２．７−３．０））、水シルセスオキサンポリマー（ＨＳＱ：Ｈ−ＳｉＯ_1.5（比誘電率３．５−３．８））、ポーラスＨＳＱ（Ｈ−ＳｉＯ_x（比誘電率３．５−３．８））、ポーラスＭＳＱ（ＣＨ3−ＳｉＯ_1.5（比誘電率２．０−２．５）等がある。これらはいずれも塗布法により形成可能である。また、プラズマＣＶＤ法により形成可能な低誘電率絶縁膜としては、有機シリカ（ＣＨ3−ＳｉＯ_x（比誘電率２．５−３．０））がある。

もう一つは、低い分極率を有する有機膜を用いた低誘電率絶縁膜である。例えば、ポリテトラフルオロエチレン（ＰＴＦＥ（比誘電率２．１））、ポリアリルエーテル（ＰＡＥ（比誘電率２．７−２．９））、ポーラスＰＡＥ（比誘電率２．０−２．２））ベンゾシクロブテン（ＢＣＢ：（比誘電率２．６−３．３））等がある。これらはいずれも回転塗布などの塗布法により形成可能である。

第１層間絶縁膜６０、第２層間絶縁膜６１，第３層間絶縁膜６２，第４層間絶縁膜６３の間には、第４層間絶縁膜６３の上に配置されたチップ側内部電極パッド６ａと高不純物密度領域１０ａとを電気的に接続する配線６０ａ，６０ｂ，６０ｃ，６１ａ，６１ｂ，６２ａ，６２ｃ，６３ａ，６３ｂ、６３ｃが埋め込まれている。

第１層間絶縁膜６０には、ダマシン技術等により配線６０ａ，６０ｂ，６０ｃが埋め込まれている。配線６０ａは、高不純物密度領域１０ａに接続されている。配線６０ｂ及び配線６０ｃは、高不純物密度領域１０ｂにそれぞれ接続されている。第２層間絶縁膜６１には、配線６１ａ及び配線６１ｂが埋め込まれている。配線６１ａは、配線６０ａに接続されている。配線６１ｂは、配線６０ｂに接続されている。第３層間絶縁膜６２には、配線６２ａ及び配線６２ｃが埋め込まれている。配線６２ａは配線６１ａに接続されている。配線６２ｃは、図９からは見えない配線に接続されている。第４層間絶縁膜６３には、配線６３ａ，配線６３ｂ，配線６３ｃが埋め込まれている。配線６３ａは、配線６２ａに接続されている。配線６３ｂは、図９からは見えない配線に接続されている。配線６３ｃは、配線６２ｃに接続されている。配線６０ａ，６０ｂ，６０ｃ，６１ａ，６１ｂ，６２ａ，６２ｃ，６３ａ，６３ｂ，６３ｃとしては、Ｃｕ、Ａｌ等の金属材料が好適である。

第４層間絶縁膜６３の上のチップ側内部電極パッド６ａ及び保護膜１１の上には、低融点半田ボール１５ａとチップ側内部電極パッド６ａとの電気的導通及び密着性をよくするためのバリアメタル６Ａが配置されている。バリアメタルは、ニッケル（Ｎｉ）を含む積層膜の他にもＮＩ，Ｔｉ，パラジウム（Ｐｄ），クロム（Ｃｒ），Ｃｕ，Ａｇ等を含む積層膜を使用することができる。

バリアメタル６Ａの上に配置された低融点半田ボール１５ａは、鉛を含まず融点が共晶半田（Ｓｎ−Ｐｂ系半田）の融点以下となるように調製した半田材料が好適である。鉛を含まず融点を共晶半田の融点以下に調製可能な半田材料としては、Ｓｎ−Ｂｉ−Ａｇ系、或いはスズ−インジウム−銀（Ｓｎ−Ｉｎ−Ａｇ）系の材料がある。好ましくは、Ｓｎの含有量が２５〜６０ｗｔ％、より好ましくは４０〜６０ｗ％、更に好ましくは５５〜６０ｗ％のＳｎ−Ｂｉ−Ａｇ系、Ｓｎ−Ｉｎ−Ａｇ系の半田材料が好適である。

一例として、Ｓｎ−Ｂｉ−Ａｇ系の半田材料において、各金属材料の含有量をそれぞれ変化させた場合における融点変化を図１０に示す。図１０は、Ａｇの含有量を１ｗ％に固定し、ＳｎとＢｉの含有量の配合比を変化させた半田材料に、示差走査熱量分析（ＤＳＣ）を行ったものである。図１０中の「開始点」は、固体の半田材料の溶解し始める温度（固相線）を指し、図２の融点温度の「開始点」に相当する。「終了点」は、半田材料が完全に溶解する温度（液相線）を指し、図２の融点温度の「終了点」に相当する。図１０に示すように、Ａｇを１ｗｔ％含む場合のＳｎ−Ｂｉ−Ａｇ系の半田材料の溶解開始温度は、Ｂｉ量約１０〜６０ｗ％の範囲では、Ｂｉ量を多くすると徐々に低下する。逆に、Ｂｉ量約６０〜８０ｗｔ％の範囲では、Ｂｉ量を多くすると徐々に上昇する。

図１０に示すＢｉ量約６０ｗｔ％付近の融点変化のグラフを拡大したグラフを図１１に示す。図１１の「ピーク」は、固相の半田材料が液相に変化する際のピーク温度を指し、図２の融点温度の「ピーク」に相当する。図１１に示すように、Ａｇを１ｗｔ％含む場合のＳｎ−Ｂｉ−Ａｇ系の半田材料が溶解し始める温度は、Ｂｉを５７％、Ｓｎを４２％含む場合に最低値（１３６．７６℃）を示す。なお、図１０及び図１１は、本発明の一実施態様であり、Ａｇの含有量が１ｗ％に限らず、常に共晶半田の融点以下となるように適宜調整すれば、同様の効果が得られる。また、Ｂｉの代わりにＩｎを加えても同様の効果が得られる。低融点半田ボール１５ａとしては、共晶半田の融点より低い温度、例えば１８３℃以下、好ましくは１７０℃以下、更には１５０℃以下となるようにＳｎ，Ｂｉ，Ａｇ或いはＳｎ，Ｉｎ，Ａｇを配合した半田材料が好ましい。なお、半田材料の融点の下限は、チップ搭載基板１に実装する際のリフロー温度に依存するので限定されないが、一般的には、例えば１１０〜１２０℃程度であれば一定の効果を得られる。

本発明の第１の実施の形態の変形例に係る半導体チップ７Ａによれば、低融点半田ボール１５ａとして、鉛を含まず融点が共晶半田の融点以下のＳｎ−Ｂｉ−Ａｇ系又はＳｎ−Ｉｎ−Ａｇ系の半田材料が用いられる。Ｓｎ−Ｂｉ−Ａｇ系又はＳｎ−Ｉｎ−Ａｇ系の半田材料は、Ｂｉの含有量を調製することにより融点を例えば１３０〜１５０℃程度に調節できる。このため、チップ側内部電極パッド６ａの直下に配置された低誘電率絶縁膜（第４層間絶縁膜６３）に加わる熱応力を少なくできる。更に、Ｓｎ−Ｂｉ−Ａｇ系又はＳｎ−Ｉｎ−Ａｇ系の半田材料は、いずれも微量のＡｇを含んでいる。Ａｇは、金属材料との濡れ性を向上させる効果をもつので、Ｓｎ−Ａｇ系又はＳｎ−Ａｇ−Ｃｕ系の半田材料を用いる場合に比べて電気的導通及び密着性を向上させる。したがって、第１の実施の形態に係る半導体チップ７Ａによれば、半導体チップ７Ａとチップ搭載基板１とをフリップチップ実装する際の密着性を向上できる。

次に、図１２〜図２２を用いて、本発明の第１の実施の形態の変形例に係る半導体チップ７Ａの製造方法を説明する。なお、以下に述べる半導体チップ７Ａの組立方法は一例であり、この変形例を含めて、これ以外の種々の組立方法により、実現可能であることは勿論である。

（イ）まず、ウエハ７ａの表面近傍にフォトリソグラフィー技術を用いて浅い溝（シャロートレンチ）を形成し、その溝にＳｉＯ₂膜を埋め込んでＳＴＩ８０ａ，８０ｂを形成する。ＳＴＩ８０ａ，８０ｂを形成した表面を化学的機械研磨法（ＣＭＰ）により平坦化し、ウエハ７ａ表面にイオン注入を行い例えば１×１０¹⁸ｃｍ^-3〜１×１０²¹ｃｍ^-3程度のドナー若しくはアクセプタをドープした複数の高不純物密度領域（ソース領域／ドレイン領域）１０ａ，１０ｂを形成する。熱酸化を行った後、フォトリソグラフィー技術を用いて高不純物密度領域１０ａの上にゲート酸化膜８１ａ及びゲート電極８２ａを、高不純物密度領域１０ｂの上にゲート酸化膜８１ｂ及びゲート電極８２ｂを形成し、イオン注入、熱処理等を行った後、ＳｉＯ₂膜等の第１層間絶縁膜６０を堆積する。続いて、高不純物密度領域１０ａに接続するように、Ｃｕ，Ａｌ、若しくはＡｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ等の配線６０ａを第１層間絶縁膜６０に埋め込む。この際、配線６０ｂ及び配線６０ｃも、高不純物密度領域１０ｂに接続するようにＳｉＯ₂膜等の第１層間絶縁膜６０に埋め込む。

（ロ）次に、図１２に示すように、第１層間絶縁膜６０の上に低誘電率絶縁膜からなる第２層間絶縁膜６１を堆積する。例えば、低誘電率絶縁膜としてＭＳＱ、ＨＳＱ、ポーラスＭＳＱ、ポーラスＨＳＱ、有機シリカ等を用いる場合は、第２層間絶縁膜６１は、塗布法により堆積する。ＰＴＦＥ、ＰＡＥ、ポーラスＰＡＥ、ＢＣＢ等を用いる場合は、第２層間絶縁膜６１は、回転塗布法等により堆積する。続いて、第２層間絶縁膜６１の上にｄ−テトラエチルオルソシリケートグラス（ｄ−ＴＥＯＳ）、ＳｉＯ等のキャッピング膜７１を形成する。

（ハ）次に、図１３に示すように、フォトリソグラフィー技術及び反応性イオンエッチング（ＲＩＥ）により、第２層間絶縁膜６１及びキャッピング膜７１を選択的に除去し、ビアホール４０ａ及びビアホール４０ａの上にトレンチ４１ａを、ビアホール４０ｂ及びビアホール４０ｂの上にトレンチ４１ｂを開口する。続いて、図１４に示すように、物理気相成長法（ＰＶＤ）により例えばＴａ等のバリアメタル４３をビアホール４０ａ、４０ｂ及びトレンチ４１ａの、４１ｂの内壁に成膜する。この時、キャッピング膜７１の上にもバリアメタル４３が成膜される。

（ニ）次に、図１５に示すように、電界メッキによりビアホール４０ａ及びトレンチ４１ａにＣｕ等を埋め込み、ビアプラグ４４ａ，４４ｂ及び配線６１ａ，６１ｂを形成する。この時、キャッピング膜７１条のバリアメタル４３上にもメッキ層４５が堆積する。その後、配線６１ａ，６１ｂに所望の熱処理（アニール）を加え、ＣＭＰによりキャッピング膜７１の上の余剰の配線６０ａ，６０ｂ、メッキ層４５及びバリアメタル４３を取り除く。この結果、図１６に示すようなバリアメタル４３ａ，４３ｂ及び配線６１ａ，６１ｂが形成できる。更に、洗浄処理を行い、キャッピング膜７１の上に炭化窒化シリコン（ＳｉＣＮ）等のトップバリア膜７２を成膜する。

（ホ）続いて、トップバリア膜７２の上に第３層間絶縁膜６２及びキャッピング膜７３を堆積し、第３層間絶縁膜６２に、配線６２ａ及び配線６２ｃを埋め込む。続いて、配線６２ａ，配線６２ｃ及びキャッピング膜７３の上にトップバリア膜７４を堆積し、その上に第４層間絶縁膜６３及びキャッピング膜７５を堆積する。第４層間絶縁膜６３に配線６３ａ，配線６３ｂ，配線６３ｃを埋め込んだ後、配線６３ａ，配線６３ｂ，配線６３ｃ及びキャッピング膜７５の上にトップバリア膜７６を形成する。この結果、図１７に示すように、ウエハ７ａ上に低誘電率絶縁膜からなる層間絶縁膜（第２層間絶縁膜６１、第３層間絶縁膜６２、第４層間絶縁膜６３）の層が形成できる。続いて、図１８に示すように、トップバリア膜７６の上に保護膜１１及びチップ側内部電極パッド６ａを形成する。

（ヘ）続いて、図１９に示すように、保護膜１１及びチップ側内部電極パッド６ａの上に、ニッケル（Ｎｉ）を含む積層膜からなるバリアメタル６６をスパッタリング等により成膜する。続いて、バリアメタル６６の上にレジスト膜５０を塗布し、図２０に示すように、フォトリソグラフィー技術を用いてレジスト膜５０を選択的に除去する。次に、図２１に示すように、Ｓｎ膜５１、Ａｇ膜５２、Ｂｉ膜５３を、電界メッキにより成膜する。この時、Ｓｎ膜５１、Ａｇ膜５２、Ｂｉ膜５３の厚さを、融点が共晶半田の融点以下となる配合比に調節すれば、所望の組成比のＳｎ−Ｂｉ−Ａｇ系の半田材料が得られる。続いて、図２２に示すように、レジスト膜５０を完全に除去し、Ｓｎ膜５１、Ａｇ膜５２、Ｂｉ膜５３をマスクとしてバリアメタル６６を選択的に除去し、バリアメタル６Ａを形成する。そして、Ｓｎ膜５１、Ａｇ膜５２、Ｂｉ膜５３をリフローして、Ｓｎ膜５１、Ａｇ膜５２、Ｂｉ膜５３をそれぞれ溶融させて球状にすることにより低融点半田ボール１５ａが形成でき、図９に示すような半導体チップ７Ａが完成する。

本発明の第１の実施の形態の変形例に係る半導体チップ７Ａの製造方法によれば、低融点半田ボール１５ａとして、鉛を含まず融点が共晶半田の融点以下のＳｎ−Ｂｉ−Ａｇ系又はＳｎ−Ｉｎ−Ａｇ系の半田材料を用いる。Ｓｎ−Ｂｉ−Ａｇ系又はＳｎ−Ｉｎ−Ａｇ系の半田材料は、材料となる金属材料を所望の配合比となる厚さでそれぞれ成膜した後、リフロー等により溶融させることにより容易に融点を制御できる。このため、低融点半田ボール１５ａの融点を共晶半田の融点より低くでき、チップ側内部電極パッド６ａの直下に配置された第４層間絶縁膜６３に加わる熱応力を少なくできる。更に、Ｓｎ−Ｂｉ−Ａｇ系又はＳｎ−Ｉｎ−Ａｇ系の半田材料は、いずれも微量のＡｇを含む。Ａｇは、金属材料との濡れ性を向上させる効果をもつので、Ｓｎ−Ａｇ系又はＳｎ−Ａｇ−Ｃｕ系の半田材料を用いる場合に比べて電気的導通及び密着性を向上できる。したがって、第１の実施の形態に係る半導体チップ７Ａによれば、半導体チップ７Ａとチップ搭載基板１とをフリップチップ実装する際の密着性を向上できる。

（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置（１次実装体）１０１は、図２３に示すように、チップ搭載基板１の第２主面と半導体チップ７の第３主面との間に配置された内部接続体５ａ，５ｂ，・・・・・，５ｄが、スズ−鉛系半田合金の融点よりも低い低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄと、低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄより高い融点の高融点半田ボール１７ａ，１７ｂ，・・・・・，１７ｄとを有する点が、図１に示す１次実装体１００と異なる。

低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄは、実質的に高融点半田ボール１７ａ，１７ｂ，・・・・・，１７ｄと同様な球状でもよい。また、高融点半田ボール１７ａ，１７ｂ，・・・・・，１７ｄは、必ずしも球状ではなく、低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄと同様な凸部形状でもよい。他は、図１に示す１次実装体１００と同様の構成であるので、重複した説明を省略する。

図２３に示すように、基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｆ，・・・・・には、低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄがそれぞれ接続されている。低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄには、高融点半田ボール１７ａ，１７ｂ，・・・・・，１７ｄがそれぞれ接続されている。高融点半田ボール１７ａ，１７ｂ，・・・・・，１７ｄは、チップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｄにそれぞれ接続されている。高融点半田ボール１７ａ，１７ｂ，・・・・・，１７ｄには、低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄに比べて融点の高い半田材料が使用される。例えば、低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄとして、図２に示すＳｎ−Ｂｉ系、Ｓｎ−Ｉｎ系等の半田合金が使用された場合、低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄには、図２に示すＳｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｐｂ系等が使用可能である。なお、高融点半田ボール１７ａ，１７ｂ，・・・・・，１７ｄが基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｆ，・・・・・に接続され、低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄがチップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｄに接続されてもよい。

次に、図２４〜図２９を用いて、本発明の第２の実施の形態に係る１次実装体１０１の組立方法を説明する。なお、以下に述べる１次実装体１０１の組立方法は一例であり、この変形例を含めて、これ以外の種々の組立方法により、実現可能であることは勿論である。

（イ）まず、図２４に示すように、半導体チップ７の第３主面に形成された回路素子１０の上にチップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｄ及び保護膜１１を形成する。次に、チップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｄの上に高融点半田ボール１７ａ，１７ｂ，・・・・・，１７ｄを形成する。高融点半田ボール１７ａ，１７ｂ，・・・・・，１７ｄは、半田メッキ法、半田ペースト印刷法、半田ボール搭載法などによって形成する。半田材料は、例えば図２に示すＳｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｃｕ−Ｓｂ系等のような、鉛フリー半田で、Ｓｎ−Ｐｂ系合金より高融点の合金が使用できる。高融点半田ボール１７ａ，１７ｂ，・・・・・，１７ｄには、図示を省略したフラックスを塗布しておくのが好ましい。

（ロ）次に、図２５に示すように、チップ搭載基板１の第２主面に基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｄ及び保護膜１３を形成する、次に、基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｄの上に低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄを形成する。低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄは、高融点半田ボール１７ａ，１７ｂ，・・・・・，１７ｄに比べて融点の低い、鉛フリーの半田材料を使用する。例えば、高融点半田ボール１７ａ，１７ｂ，・・・・・，１７ｄにＳｎ−Ａｇ系合金が使用された場合、低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄには、Ｓｎ−Ｂｉ系合金等が使用可能である。低融点接続ボール１８ａ，１８ｂ，・・・・・，１８ｄには、図示を省略したフラックスを塗布しておくのが好ましい。

（ハ）次に、図２６に示すように、高融点半田ボール１７ａ，１７ｂ，１７ｃ，１７ｄと、低融点半田バンプ１８ａ，１８ｂ，１８ｃ，１８ｄとを対向させ、位置合わせを行う。そして、図２７に示すように、高融点半田ボール１７ａ，１７ｂ，１７ｃ，１７ｄ及び低融点半田バンプ１８ａ，１８ｂ，１８ｃ，１８ｄとを溶融させ、リフローによる接着を行う。低融点半田バンプ１８ａ，１８ｂ，１８ｃ，１８ｄが溶融し、高融点半田ボール１７ａ，１７ｂ，１７ｃ，１７ｄと接着する。

（ニ）次に、図２８に示すように、高融点半田ボール１７ａ，１７ｂ，・・・・・，１７ｄ及び低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄが配置された半導体チップ７とチップ搭載基板１との間に封止樹脂８を流し込み、半導体チップ７とチップ搭載基板１とを固定する。次に、図２９に示すように、実装基板側配線層１２の上に基板側外部電極パッド２ａ，２ｂ，・・・・・，２ｄ及び保護膜１１を形成する。そして基板側外部電極パッド２ａ，２ｂ，・・・・・，２ｄの上に外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・を形成する。外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・は、例えば図２に示すＳｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系のような鉛フリーの高融点の半田材料を半田メッキ法、半田ペースト法、半田ボール搭載法などにより搭載する。

以上の工程により、本発明の第２の実施の形態に係る１次実装体１０１が実現可能となる。本発明の第２の実施の形態に係る１次実装体によれば、内部接続体５ａ，５ｂ，・・・・・，５ｄ・・・・・より高い融点を有する外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・を実装する際に、加熱により低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄが溶融する。半導体チップ７とチップ搭載基板１の熱膨張により発生する熱応力は、低融点半田バンプ１８ａ，１８ｂ，・・・・・，１８ｄによって吸収される。したがって、半導体チップ７の回路素子１０に形成された低誘電率絶縁膜等の機械的強度の弱い材料や、チップ搭載基板１などに加わる熱応力を低減し、破損を防ぐことができる。また、１次実装体１０１に別の能動部品、あるいは受動部品を実装する際においても、鉛フリー半田を使用した状態で、鉛を含む共晶半田と同程度の熱応力に抑えることができる。

（第３の実施の形態）
本発明の第３の実施の形態に係る半導体装置（１次実装体）１０２は、図３０に示すように、半導体チップ７の周囲を取り巻くようにチップ搭載基板１の第２主面に配置された放熱板１９を更に有する点が、図１に示す１次実装体１００と異なる。放熱板１９は、例えば、図３１に示すような一端が開口した箱形形状を有する。放熱板１９の開口部分には、図３０に示すように、半導体チップ７が配置される。半導体チップ７の第３主面に対向した第４主面と放熱板１９との間には、封止樹脂２０が封入されている。放熱板１９には、アルミなどの金属板が使用可能である。

次に、図３１〜図３３を用いて、本発明の第３の実施の形態に係る１次実装体１０２の組立方法を説明する。放熱板１９を装着する前の組立方法は、図３〜図８に示す１次実装体１００の組立方法と同様であるので、説明を省略する。

図３１に示すように、まず、チップ搭載基板１に搭載された半導体チップ７の上に放熱板１９の開口部分を対向させて配置し、放熱板１９を接着する位置の調整を行う。次に、半導体チップ７と放熱板１９との間にエポキシ樹脂などの封止樹脂２０を流し込み、図３２に示すように、放熱板１９と半導体チップ７を接着して固定する。図示を省略したが、チップ搭載基板１と接合される放熱板１９の端部も、樹脂などを用いて接着する。

次に、図３３に示すように、チップ搭載基板１の実装基板側配線層１２の上に基板側外部電極パッド２ａ，２ｂ，・・・・・，２ｆ及び保護膜１６を形成する。 例えば、実装基板側配線層１２の上に保護膜１６としてフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてパターニングを行う。パターニングされたフォトレジスト膜をエッチングマスクとしてエッチングし、基板側外部電極パッド２ａ，２ｂ，・・・・・，２ｆを露出させる。そして基板側外部電極パッド２ａ，２ｂ，・・・・・，２ｆの上に外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・を形成する。外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・には、例えば図２に示すＳｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系のような、Ｓｎ−Ｐｂ系合金より高融点の半田材料を搭載する。

以上の工程により、本発明の第３の実施の形態に係る１次実装体１０２が実現可能となる。図３０に示す１次実装体によれば、半導体チップ７から発生する熱を効率よく放出することができる。また、図１に示す１次実装体１００と同様に、外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・を搭載し、リフローする際に、発生した熱により内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・も溶融する。よって、半導体チップ７の回路素子１０面、特に内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・の直上に形成された低誘電率絶縁膜等の破壊を防止することができる。なお、図３４に示すように、チップ搭載基板１の基板側外部電極パッド２ｂ，２ｃ，２ｄ，２ｆにチップコンデンサ２１ｂ，２１ｃ，２１ｄ，２１ｆ等の回路素子をそれぞれ配置することも可能である。

（第４の実施の形態）
本発明の第４の実施の形態に係る半導体装置（２次実装体）２００は、図３５に示すように、チップ搭載基板１を搭載するための実装パッド３１ａ，３１ｂ，・・・・・，３１ｆ，・・・・・を有する実装基板３０を更に有する点が、図１に示す１次実装体１００と異なる。

実装基板３０のチップ搭載基板１が搭載される側の一面には、実装パッド３１ａ，３１ｂ，・・・・・，３１ｆ，・・・・・がそれぞれ等間隔に離間して配置されている。実装パッド３１ａ，３１ｂ，・・・・・，３１ｆ，・・・・・の位置や数は特に限定されない。実装基板３０の材質や厚みも特に限定されない。実装パッド３１ａ，３１ｂ，・・・・・，３１ｆ，・・・・・には、図１に示すような１次実装体１００の外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・がそれぞれ接続される。外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・は、鉛フリーの高融点の半田材料が用いられる。高融点の半田材料としては、例えば図２に示すような、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、スズ（Ｓｎ）、及びスズ−５アンチモン（Ｓｎ−５Ｓｂ）が使用可能である。なお、これらのＳｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系の溶融温度は２０８℃〜２４３℃程度であり、融点１８４℃程度であるＳｎ−Ｐｂ系に比べて融点が高い。

基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｆ，・・・・・に接続された内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・は、外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・に比べて低融点の半田材料が用いられている。低融点の半田材料としては、例えば図２に示すＳｎ−Ｚｎ系、Ｓｎ−Ｂｉ系、及びＳｎ−Ｉｎ系の半田合金が使用可能である。Ｓｎ−Ｚｎ系、Ｓｎ−Ｂｉ系、及びＳｎ−Ｉｎ系の溶融温度のピークは１１２〜１９７℃であり、Ｓｎ−Ｐｂ系と同等の溶融温度、若しくはＳｎ−Ｐｂ系より低い溶融温度を有している。なお、基板側内部電極パッド４ａ，４ｂ，・・・・・，４ｆ，・・・・・に用いられる半田材料は、外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・に用いられる半田材料に応じて適宜変更できる。

次に、図３６〜図３８を用いて、本発明の第４の実施の形態に係る２次実装体２００の組立方法を説明する。なお、図３６〜図３８において、実装基板３０に実装されている１次実装体は、図１に示す１次実装体１００と同様の構成を有しているので、説明を省略する。また、チップ搭載基板１中に形成された上側ビア２２ａ，２２ｂ，・・・・・，２２ｄ，・・・・・、内部埋込配線２３ａ，２３ｂ，・・・・・，２３ｄ，・・・・・、下側ビア２４ａ，２４ｂ，・・・・・，２４ｄ，・・・・・は図示を省略している。

（イ）まず、実装パッド３１ａ，３１ｂ，・・・・・，３１ｆ，・・・・・を有する実装基板３０を用意する。この実装基板３０の上に図３６に示すように、保護膜３２をパターニングする。例えば、図示を省略した実装基板３０の配線層の上に保護膜３２としてソルダーレジストを印刷法等によりパターニングする。あるいは、フォトレジスト膜やその他の感光性樹脂等をフォトリソグラフィ等でパターニングし、実装パッド３１ａ，３１ｂ，・・・・・，３１ｆ，・・・・・を露出させる。次に、実装パッド３１ａ，３１ｂ，・・・・・，３１ｆ，・・・・・の上に高融点半田ボール３３ａ，３３ｂ，・・・・・，３３ｆ，・・・・・を形成する。高融点半田ボール３３ａ，３３ｂ，・・・・・，３３ｆ，・・・・・は、半田メッキ法、半田ペースト印刷法、半田ボール搭載法などにより形成する。例えば半田材料には、図２に示すＳｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、等の鉛フリー半田が使用できる。高融点半田ボール３３ａ，３３ｂ，・・・・・，３３ｆ，・・・・・には、図示を省略したフラックスを塗布しておくのが好ましい。

（ロ）次に、図３７に示すように、チップ搭載基板１の外部接続ボール３ａ，３ｂ，・・・・・，３ｄ・・・・・と高融点半田ボール３３ａ，３３ｂ，・・・・・，３３ｆ，・・・・・とを対向させ、位置合わせを行う。そして、図３８に示すように、外部接続ボール３ａ，３ｂ，・・・・・，３ｄ・・・・・及び高融点半田ボール３３ａ，３３ｂ，・・・・・，３３ｆ，・・・・・を溶融させ、リフローによる接着を行う。なお、高融点半田ボール３３ａ，３３ｂ，・・・・・，３３ｆ，・・・・・が配置されず、外部接続ボール３ａ，３ｂ，・・・・・，３ｄ・・・・・が実装パッド３１ａ，３１ｂ，・・・・・，３１ｆ，・・・・・に直接接着されてもよい。

以上の工程により、本発明の第４の実施の形態に係る２次実装体２００が実現可能となる。図３５に示す２次実装体２００によれば、例えば内部接続体５ａ，５ｂ，・・・・・，５ｄ・・・・・より高い融点を有する外部接続ボール３ａ，３ｂ，・・・・・，３ｆ，・・・・・を、実装基板３０に実装する際に、リフローの熱により内部接続体５ａ，５ｂ，・・・・・，５ｄ・・・・・が溶融する。半導体チップ７とチップ搭載基板１の熱膨張などにより発生する熱応力は、溶融した基板側内部接続体５ａ，５ｂ，・・・・・，５ｄ・・・・・により吸収させることができる。したがって、半導体チップ７のチップ側内部電極パッド６ａ，６ｂ，・・・・・，６ｄ・・・・・の直上に配置された回路素子１０中の低誘電率絶縁膜や、チップ搭載基板１の配線層の破壊を防止することができる。なお、内部接続体５ａ，５ｂ，・・・・・，５ｄ・・・・・の融点は、従来用いられるＳｎ−Ｐｂ系の半田合金と同程度又はＳｎ−Ｐｂ系の半田合金の融点以下である。したがって、図３５に示す２次実装体２００によれば、鉛フリーの半田材料を用いて、半導体チップ７とチップ搭載基板１との熱応力を最小限に抑えた２次実装体２００を提供することができる。

（その他の実施の形態）
上記のように、本発明は第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

図１に示す１次実装体１００においては、内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・のそれぞれの半田材料の種類を部分的に変化させてもよい。例えば、半田材料の接着時のリフローにより、内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・付近の温度が加熱されると、半導体チップ７とチップ搭載基板１の熱膨張が生じる。熱膨張による熱応力は、半導体チップ７の中心部、あるいはチップ搭載基板１の中心部が最も弱く、半導体チップ７の端部、あるいはチップ搭載基板１の端部が最も強くなる。このため、例えば、図１に示す内部接続体５ｂ，５ｃ等の半導体チップ７中心付近の半田材料に鉛フリーの高融点半田合金を使用する。そして、内部接続体５ａ，５ｄ等の半導体チップ７端部付近の半田材料に鉛フリーの低融点半田合金を使用する。このように、内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・のそれぞれの半田材料を変化させることにより、半導体チップ７に形成された低誘電率絶縁膜の破壊とチップ搭載基板１の破壊を防止できる。また、半導体チップ７とチップ搭載基板との接着性を向上させることもできる。

図１９〜図２２に示す低融点半田ボール１５ａの形成方法においては、上述した例の他にも、予め配合比を調製した半田粒子とフラックスとを混ぜた半田ペーストをスクリーンマスクあるいはレジストマスクを印刷した後にリフロー形成する半田印刷法、或いは予め組成比率を調整した半田ボールをフラックスを塗布して搭載した後にリフロー形成する半田ボール搭載法を用いてもよい。

図２３に示す１次実装体１０１においては、高融点半田ボール１７ａ，１７ｂ，・・・・・，１７ｄの半田材料として、銅（Ｃｕ）バンプ、金（Ａｕ）バンプ、銀（Ａｇ）バンプ、ニッケル／金（Ｎｉ−Ａｕ）バンプ、或いはニッケル／金／インジウム（Ｎｉ−Ａｕ−Ｉｎ）バンプ等の突起状の電極であっても構わない。

なお、図１〜図３５に示す１次実装体１００，１０１，１０３及び二次実装体２００においては、内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・として、従来の鉛系共晶半田を使用することもできる。図１〜図３５に示すように、内部接続体５ａ，５ｂ，・・・・・，５ｆ，・・・・・は、封止樹脂８により封止されているので、廃棄された１次実装体１００，１０１，１０３及び二次実装体２００から鉛の環境中への流出を防止できる。

以上のように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。

本発明の第１の実施の形態に係る半導体装置（１次実装体）の一例を示す断面図である。 本発明の第１の実施の形態に係る半導体装置（１次実装体）に使用される半田材料の一例を示す表である。 本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その１）である。 本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その２）である。 本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その３）である。 本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その４）である。 本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その５）である。 本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その６）である。 本発明の第１の実施の形態の変形例に係る半導体装置の一例を示す断面図である。 図９に示す低融点半田ボールとして好適な半田材料の融点を示すグラフである。 図１０の一部を拡大したグラフである。 本発明の第１の実施の形態の変形例に係る半導体チップの製造方法の一例を示す断面図（その１）である。 本発明の第１の実施の形態の変形例に係る半導体チップの製造方法の一例を示す断面図（その２）である。 本発明の第１の実施の形態の変形例に係る半導体チップの製造方法の一例を示す断面図（その３）である。 本発明の第１の実施の形態の変形例に係る半導体チップの製造方法の一例を示す断面図（その４）である。 本発明の第１の実施の形態の変形例に係る半導体チップの製造方法の一例を示す断面図（その５）である。 本発明の第１の実施の形態の変形例に係る半導体チップの製造方法の一例を示す断面図（その６）である。 本発明の第１の実施の形態の変形例に係る半導体チップの製造方法の一例を示す断面図（その７）である。 本発明の第１の実施の形態の変形例に係る半導体チップの製造方法の一例を示す断面図（その８）である。 本発明の第１の実施の形態の変形例に係る半導体チップの製造方法の一例を示す断面図（その９）である。 本発明の第１の実施の形態の変形例に係る半導体チップの製造方法の一例を示す断面図（その１０）である。 本発明の第１の実施の形態の変形例に係る半導体チップの製造方法の一例を示す断面図（その１１）である。 本発明の第２の実施の形態に係る半導体装置（１次実装体）の一例を示す断面図である。 本発明の第２の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その１）である。 本発明の第２の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その２）である。 本発明の第２の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その３）である。 本発明の第２の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その４）である。 本発明の第２の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その５）である。 本発明の第２の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その６）である。 本発明の第３の実施の形態に係る半導体装置（１次実装体）の一例を示す断面図である。 本発明の第３の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その１）である。 本発明の第３の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その２）である。 本発明の第３の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その３）である。 本発明の第３の実施の形態に係る半導体装置（１次実装体）の変形例を示す断面図である。 本発明の第４の実施の形態に係る半導体装置（２次実装体）の一例を示す断面図である。 本発明の第４の実施の形態に係る半導体装置（２次実装体）の組立方法の一例を示す断面図（その１）である。 本発明の第４の実施の形態に係る半導体装置（２次実装体）の組立方法の一例を示す断面図（その２）である。 本発明の第４の実施の形態に係る半導体装置（２次実装体）の組立方法の一例を示す断面図（その３）である。

符号の説明

１…チップ搭載基板
２ａ，２ｂ，・・・・・，２ｆ，…基板側外部電極パッド
３ａ，３ｂ，・・・・・，３ｆ，…外部接続ボール
４ａ，４ｂ，・・・・・，４ｄ，…基板側内部電極パッド
５ａ，５ｂ，・・・・・，５ｄ，…内部接続体
６ａ，６ｂ，・・・・・，６ｄ，…チップ側内部電極パッド
６Ａ、６６…バリアメタル
７，７Ａ…半導体チップ
７ａ…ウエハ
８…封止樹脂
１０…回路素子
１０ａ，１０ｂ…高不純物密度領域
１１…保護膜
１２…実装基板側配線層
１４ａ，１４ｂ，・・・・・，１４ｄ，…低融点半田ボール
１５ａ，１５ｂ，・・・・・，１５ｄ，…低融点半田ボール
１７ａ，１７ｂ，・・・・・，１７ｄ，…高融点半田ボール
１８ａ，１８ｂ，・・・・・，１８ｄ，…低融点半田バンプ
１９…放熱板
２０…封止樹脂
２１ｂ，２１ｃ，２１ｄ，２１ｆ…コンデンサ
２２ａ，２２ｂ，・・・・・，２２ｄ，…上側ビア
２３ａ，２３ｂ，・・・・・，２３ｄ，…内部埋込配線
２４ａ，２４ｂ，・・・・・，２４ｄ，…下側ビア
３０…実装基板
３１ａ，３１ｂ，・・・・・，３１ｆ，…実装パッド
３２…保護膜
３３ａ，３３ｂ，・・・・・，３３ｆ，…高融点半田ボール
３２…保護膜
３３ａ，３３ｂ，…高融点半田ボール
４０ａ…ビアホール
４０ｂ…ビアホール
４１ａ…トレンチ
４１ｂ…トレンチ
４３，４３ａ，４３ｂ…バリアメタル
４４ａ，４４ｂ…ビアプラグ
４５…メッキ層
５０…レジスト膜
５１…Ｓｎ膜
５２…Ａｇ膜
５３…Ｂｉ膜
６０ａ，６０ｂ，６０ｃ，６１ａ，６１ｂ，６２ａ，６２ｃ，６３ａ，６３ｂ…配線
６０…第１層間絶縁膜
６１…第２層間絶縁膜
６２…第３層間絶縁膜
６３…第４層間絶縁膜
６６…バリアメタル
７１，７３，７５…キャッピング膜
７２，７４，７６…トップバリア膜
８０ａ，８０ｂ…ＳＴＩ
８１ａ，８１ｂ…ゲート酸化膜
８２ａ，８２ｂ…ゲート電極
１００，１０１，１０２，１０３…１次実装体
２００…２次実装体

Claims (5)

1. 比誘電率が３．９以下の最上層の層間絶縁膜と、
   前記層間絶縁膜の上に配置されたチップ側内部電極パッドと、
   前記チップ側内部電極パッドの一部が露出するように前記層間絶縁膜及び前記チップ側内部電極パッドの上に配置された保護膜と、
   前記チップ側内部電極パッドに接続され、鉛を含まず融点が共晶半田の融点以下の低融点半田ボール
   とを備えることを特徴とする半導体装置。
2. 前記低融点半田ボールは、錫、銀、及びビスマス又はインジウムとを含むことを特徴とする請求項１に記載の半導体装置。
3. 第１主面と該第１主面に対向した第２主面を有するチップ搭載基板と、
   前記第１主面に配置された複数の基板側外部電極パッドと、
   該複数の基板側外部電極パッドにそれぞれ接続された複数の外部接続ボールと、
   前記第２主面に配置された複数の基板側内部電極パッドと、
   該複数の基板側内部電極パッドにそれぞれ接続され、前記複数の外部接続ボールより低い融点の半田材料を少なくとも一部に含む複数の内部接続体と、
   前記複数の内部接続体にそれぞれ接続されたチップ側内部電極パッドを第３主面に有する半導体チップと、
   前記第２主面と前記第３主面との間の前記内部接続体の周囲に封入された封止樹脂
   とを備えることを特徴とする半導体装置。
4. 前記内部接続体は鉛を含まず、融点が１１０〜２００℃の半田材料であることを特徴とする請求項３記載の半導体装置。
5. 第１主面と該第１主面に対向した第２主面とを有するチップ搭載基板の前記第２主面上の複数の基板側内部電極パッドのそれぞれと、対応する半導体チップのチップ側内部電極パッドとをそれぞれ内部接続体で接続する工程と、
   前記内部接続体の周辺に封止樹脂を流し込む工程と、
   前記第１主面に配置された基板側外部電極パッドに前記内部接続体より高い融点の外部接続ボールを形成する工程
   とを含むことを特徴とする半導体装置の組立方法。

Images