JP2004253688A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004253688A
JP2004253688A JP2003043896A JP2003043896A JP2004253688A JP 2004253688 A JP2004253688 A JP 2004253688A JP 2003043896 A JP2003043896 A JP 2003043896A JP 2003043896 A JP2003043896 A JP 2003043896A JP 2004253688 A JP2004253688 A JP 2004253688A
Authority
JP
Japan
Prior art keywords
wiring
buried
hole
dummy
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003043896A
Other languages
English (en)
Other versions
JP4082236B2 (ja
Inventor
Yasuyuki Enomoto
容幸 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003043896A priority Critical patent/JP4082236B2/ja
Priority to US10/776,375 priority patent/US7154181B2/en
Priority to KR1020040010918A priority patent/KR20040075746A/ko
Priority to TW093104339A priority patent/TWI247360B/zh
Publication of JP2004253688A publication Critical patent/JP2004253688A/ja
Application granted granted Critical
Publication of JP4082236B2 publication Critical patent/JP4082236B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D29/00—Independent underground or underwater structures; Retaining walls
    • E02D29/02—Retaining or protecting walls
    • E02D29/0225—Retaining or protecting walls comprising retention means in the backfill
    • E02D29/0233—Retaining or protecting walls comprising retention means in the backfill the retention means being anchors
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D29/00—Independent underground or underwater structures; Retaining walls
    • E02D29/02—Retaining or protecting walls
    • E02D29/0258—Retaining or protecting walls characterised by constructional features
    • E02D29/0266—Retaining or protecting walls characterised by constructional features made up of preformed elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2600/00—Miscellaneous
    • E02D2600/20—Miscellaneous comprising details of connection between elements
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2600/00—Miscellaneous
    • E02D2600/30—Miscellaneous comprising anchoring details
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2600/00—Miscellaneous
    • E02D2600/40—Miscellaneous comprising stabilising elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Paleontology (AREA)
  • Civil Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】配線材料にＣｕを用いて、幅広配線と微細配線をコンタクトホールで導通させる場合に、Ｃｕの消失によって配線不良を招く恐れがある。
【解決手段】第１の埋め込み配線１０５の上層に第２の埋め込み配線を形成する過程で、第１の埋め込み配線１０５上に開孔径の異なるコンタクトホール１０８とダミーホール１０９を形成する。このとき、ダミーホール１０９をコンタクトホール１０９よりも大きな開孔径で形成することにより、エッチングレートの違いを利用してダミーホール１０９の底部でのみ第１の埋め込み配線１０５の表面を露出させ、この露出部分にエッチングダメージを与えることにより、コンタクトホール１０８の底部で配線材料との密着性を相対的に上げる一方、ダミーホール１０９の底部で配線材料との密着性を相対的に下げる。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、２つの配線をコンタクトホールで導通させた配線パターンを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
異なる層（上層、下層）に形成された２つの配線を導通（電気的に接続）させるためのコンタクトホールは、接続の対象となる配線層の幅（配線幅）、及び、コンタクトホール内を流れる電流により、配置される個数が決定される。そのため、通常、相対的に配線幅が広い、幅広配線と呼ばれる配線層を接続対象としたコンタクトホールは、１つの配線に対して複数個配置される。ただし、配線幅が大きく異なる２つの配線、例えば、幅広配線とそれよりも配線幅が狭い微細配線とを接続する場合（例えば、電源線から電位固定のために、微細配線で引き出す場合など）は、コンタクトホールの個数を微細配線の配線幅に合わせて決定する必要があるため、幅広配線であっても単一のコンタクトホールで接続されることがある。
【０００３】
一方、配線層を形成する配線材料や、配線層間の絶縁に使用する絶縁材料は、配線ピッチのスケールダウンによる配線遅延対応として、Ｃｕ（銅）に代表される低抵抗の配線材料や、ＳｉＬＫ，ＳｉＯＣ等に代表される低誘電体材料へと移行している。低抵抗の配線材料としてのＣｕは、これまで配線材料として広く用いられてきたＡｌ（アルミニウム）よりもエレクトロマイグレーション耐性に優れるとの報告もある。ただし、Ｃｕを使って微細配線に形成する場合は、ドライエッチング方法において、下地となる絶縁膜に対して高い選択比でＣｕをエッチングする適当なガスが存在しないため、ダマシン法によって埋め込み配線を形成するのが一般的である。特に、絶縁層に形成したコンタクトホールと、埋め込み配線の形成部位となる配線溝とを同時に埋め込むデュアルダマシン法は、リソグラフィでの合わせマージンの拡大、及び、工程短縮化の観点で有望である。Ｃｕによる埋め込み配線の形成方法に関しては、例えば、下記特許文献１に記載されたものが知られている。
【０００４】
【特許文献１】
特開平１０−１５４７０９号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、配線材料としてＣｕを用いた場合は、以下のような不具合があった。すなわち、図１９（Ａ），（Ｂ）に示すように、下層の幅広配線４０１と上層の微細配線４０２とをコンタクトホール４０３で導通させた配線パターンを有する半導体装置を用いて、配線信頼性評価としての高温放置試験を行った場合に、配線抵抗が上昇し、最終的には電気的接続（導通）が遮断される現象が確認された。また、この現象の不良部分を解析した結果、コンタクトホール４０３下の幅広配線４０１側でＣｕの消失部分４０４が確認された。この例では、幅広配線４０１がコンタクトホール４０３の下に形成されているが、幅広配線がコンタクトホールの上に形成される場合にも同様の現象が確認されている。すなわち、図２０（Ａ），（Ｂ）に示すように、上層の幅広配線５０１と下層の微細配線５０２とをコンタクトホール５０３で導通させた配線パターンを有する半導体装置を用いて、配線信頼性評価としての高温放置試験を行った場合に、コンタクトホール５０３の内部でＣｕの消失部分５０４が確認された。
【０００６】
このようなＣｕの消失は、特に、幅広配線と微細配線を一つのコンタクトホールで導通させる場合に、幅広配線の配線幅とコンタクトホールの開孔径の寸法関係が、ある範囲の条件を満たしたときに発生しやすくなる。本発明者による実験では、配線の幅が１．０μｍで、これにつながるコンタクトホールの開孔径が直径０．１４μｍのときに、Ｃｕの消失が見られた。そのため、Ｃｕの消失を避けるには、そうした条件を満たさないように幅広配線とコンタクトホールとの寸法関係を設定することが有効である。ただし、配線パターンを設計するうえでは様々な制約条件が重なるため、Ｃｕの消失を避けることを優先して幅広配線とコンタクトホールとの寸法関係を最適化するのは極めて困難である。
【０００７】
現在のところ、Ｃｕ消失のメカニズムは明確になっていないが、例えば、技術論文誌「ＩＲＰＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｌｉａｂｉｌｉｔｙ Ｐｈｙｓｉｃｓ Ｓｙｍｐｏｓｉｕｍ）２００２」の論文名「ｓｔｒｅｓｓ−Ｉｎｄｕｃｅｄ Ｖｏｉｄｉｎｇ Ｕｎｄｅｒ Ｖｉａｓ Ｃｏｎｎｅｃｔｅｄ Ｔｏ Ｗｉｄｅ Ｃｕ Ｍｅｔａｌ Ｌｅａｄｓ」（ｐ．３１２＿３２１）でも報告されているように、ストレスマイグレーションによるＣｕの消失、すなわちＣｕ膜のグレイン（ｇｒａｉｎ）成長に伴って生じる空孔が、配線層と絶縁膜の熱膨張係数差に伴うストレスや、絶縁膜自体のストレスの影響により、相対的に密着性の低い部分（ストレスが開放された部分）に集中し、結果的にＣｕの消失を引き起こすと考えられる。
【０００８】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、配線材料にＣｕを用いて、幅広配線と微細配線をコンタクトホールで導通させる場合に、Ｃｕの消失を防止することができる半導体装置の製造方法とこれによって得られる半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置は、第１の埋め込み配線と、この第１の埋め込み配線と異なる層に形成された第２の埋め込み配線と、これら第１の埋め込み配線と第２の埋め込み配線とを導通させるために第１の埋め込み配線と第２の埋め込み配線との間に形成されるとともに、孔内に配線材料が埋め込まれたコンタクトホールと、このコンタクトホールの近傍でコンタクトホールと異なる開孔径をもって第１の埋め込み配線に連通するように形成されるとともに、孔内に配線材料が埋め込まれたダミーホールとを備えるものである。
【００１０】
この半導体装置においては、コンタクトホールの近傍で第１の埋め込み配線に連通するようにダミーホールが形成されるとともに、このダミーホールがコンタクトホールと異なる開口径をもって形成された構成となっているため、実際にこの半導体装置を製造する場合にコンタクトホールとダミーホールの開孔径の違いを利用したプロセスの採用により、配線材料の消失箇所をダミーホールの形成箇所に集中させることが可能となる。
【００１１】
例えば、第２の埋め込み配線が第１の埋め込み配線の上層に形成されるとともに、ダミーホールがコンタクトホールよりも大きな開孔径をもって第１の埋め込み配線上に形成される場合は、その製造過程で、第１の埋め込み配線上にコンタクトホールとダミーホールをエッチングで同時に形成（孔開け）するときにエッチングレートの違いを利用してダミーホール下の第１の埋め込み配線部分だけにエッチングダメージを与えて配線材料との密着性を悪化させることにより、Ｃｕ消失による空孔をダミーホール下に集中的に発生させることが可能となる。
【００１２】
また、第２の埋め込み配線が第１の埋め込み配線の上層に形成されるとともに、ダミーホールがコンタクトホールよりも小さな開孔径をもって第１の埋め込み配線下に形成される場合や、第２の埋め込み配線が第１の埋め込み配線の下層に形成されるとともに、ダミーホールがコンタクトホールよりも小さな開口径をもって第１の埋め込み配線上に形成される場合、あるいは第２の埋め込み配線が第１の埋め込み配線の上層に形成されるとともに、ダミーホールがコンタクトホールよりも小さな開孔径をもって第１の埋め込み配線上に形成される場合は、それぞれの製造過程で、ダミーホールの開孔径を配線材料の埋め込み不良が生じる大きさに設定してダミーホールを形成することにより、実際にダミーホールに配線材料を埋め込んだときに埋め込み不良が発生するため、Ｃｕ消失による空孔をダミーホールの埋め込み不良部分に集中的に発生させることが可能となる。
【００１３】
また本発明は、第１の埋め込み配線と、この第１の埋め込み配線の上層に形成された第２の埋め込み配線と、これら第１の埋め込み配線と第２の埋め込み配線とを導通させるために第１の埋め込み配線と第２の埋め込み配線との間に形成されるとともに、孔内に配線材料が埋め込まれたコンタクトホールと、このコンタクトホールの近傍でコンタクトホールよりも大きな開孔径をもって第１の埋め込み配線上に形成されるとともに、孔内に配線材料が埋め込まれたダミーホールとを備える半導体装置の製造方法であって、第１の埋め込み配線を形成する工程と、第１の埋め込み配線上に拡散防止膜を介して絶縁膜を形成した後、この絶縁膜にコンタクトホールとダミーホールとをエッチングによって同時に形成することにより、ダミーホールの底部で第１の埋め込み配線の表面を露出させる工程と、コンタクトホールとダミーホールに配線材料を埋め込む工程とを有するものである。
【００１４】
この半導体装置の製造方法においては、第１の埋め込み配線上の絶縁膜にコンタクトホールとダミーホールとをエッチングによって同時に形成すると、開孔径の大小関係によるエッチングレートの違いによってダミーホールがコンタクトホールよりも深くなるため、コンタクトホールの底部で第１の埋め込み配線の表面を露出させずに、ダミーホールの底部で第１の埋め込み配線の表面を露出させ、そこにエッチングダメージを与えることが可能となる。したがって、その後、コンタクトホールとダミーホールに配線材料を埋め込んだときには、コンタクトホールの底部で配線材料との密着性を相対的に上げる一方、ダミーホールの底部で配線材料との密着性を相対的に下げることが可能となる。その結果、Ｃｕ消失による空孔をダミーホール下に集中的に発生させることが可能となる。
【００１５】
また本発明は、第１の埋め込み配線と、この第１の埋め込み配線の上層に形成された第２の埋め込み配線と、これら第１の埋め込み配線と第２の埋め込み配線とを導通させるために第１の埋め込み配線と第２の埋め込み配線との間に形成されるとともに、孔内に配線材料が埋め込まれたコンタクトホールと、このコンタクトホールの近傍でコンタクトホールよりも小さな開孔径をもって第１の埋め込み配線下に形成されるとともに、孔内に配線材料が埋め込まれたダミーホールとを備える半導体装置の製造方法であって、第１の埋め込み配線を形成するための配線溝を形成するとともに、当該配線溝の下に配線材料の埋め込み不良が生じる大きさでダミーホールを形成する工程と、ダミーホールと配線溝に配線材料を埋め込む工程と、配線材料の埋め込みによって形成された第１の埋め込み配線上にコンタクトホールを形成した後、コンタクトホールに配線材料を埋め込む工程とを有するものである。
【００１６】
この半導体装置の製造方法においては、第１の埋め込み配線を形成するための配線溝の下に、配線材料の埋め込み不良が生じる大きさでダミーホールを形成するため、このダミーホールに配線材料を埋め込むときにダミーホール内に埋め込み不良が発生することになる。したがって、かかる製造方法によって得られた半導体装置では、Ｃｕ消失による空孔をダミーホール内の埋め込み不良部分に集中的に発生させ、コンタクトホールでのＣｕ消失を回避することが可能となる。
【００１７】
また本発明は、第１の埋め込み配線と、この第１の埋め込み配線の下層に形成された第２の埋め込み配線と、これら第１の埋め込み配線と第２の埋め込み配線とを導通させるために第１の埋め込み配線と第２の埋め込み配線との間に形成されるとともに、孔内に配線材料が埋め込まれたコンタクトホールと、このコンタクトホールの近傍でコンタクトホールよりも小さな開孔径をもって第１の埋め込み配線下に形成されるとともに、孔内に配線材料が埋め込まれたダミーホールとを備える半導体装置の製造方法であって、第２の埋め込み配線を形成する工程と、ダミーホールに配線材料を埋め込むときに埋め込み不良が生じる大きさで、第２の埋め込み配線上にコンタクトホールとダミーホールとを形成する工程と、コンタクトホールとダミーホールに連通する状態で第１の埋め込み配線を形成するための配線溝を形成する工程と、コンタクトホール、ダミーホール及び配線溝に配線材料を埋め込む工程とを有するものである。
【００１８】
この半導体装置の製造方法においては、第２の埋め込み配線上にコンタクトホールとダミーホールとを形成するときに、配線材料の埋め込み不良が生じる大きさでダミーホールを形成するため、このダミーホールに配線材料を埋め込むときにダミーホール内に埋め込み不良が発生することになる。したがって、かかる製造方法によって得られた半導体装置では、Ｃｕ消失による空孔をダミーホール内の埋め込み不良部分に集中的に発生させ、コンタクトホールでのＣｕ消失を回避することが可能となる。
【００１９】
また本発明は、第１の埋め込み配線と、この第１の埋め込み配線の上層に形成された第２の埋め込み配線と、これら第１の埋め込み配線と第２の埋め込み配線とを導通させるために第１の埋め込み配線と第２の埋め込み配線との間に形成されるとともに、孔内に配線材料が埋め込まれたコンタクトホールと、このコンタクトホールの近傍でコンタクトホールよりも小さな開孔径をもって第１の埋め込み配線上に形成されるとともに、孔内に配線材料が埋め込まれたダミーホールとを備える半導体装置の製造方法であって、第１の埋め込み配線を形成する工程と、ダミーホールに配線材料を埋め込むときに埋め込み不良が生じる大きさで、第１の埋め込み配線上にコンタクトホールとダミーパターンとを形成する工程と、第１の埋め込み配線の上層に、コンタクトホールとダミーパターンに連通する状態で第２の埋め込み配線を形成するための配線溝を形成する工程と、コンタクトホール、ダミーホール及び配線溝に配線材料を埋め込む工程とを有するものである。
【００２０】
この半導体装置の製造方法においては、第１の埋め込み配線上にコンタクトホールとダミーパターンとを形成するときに、配線材料の埋め込み不良が生じる大きさでダミーホールを形成するため、このダミーホールに配線材料を埋め込むときにダミーホール内に埋め込み不良が発生することになる。したがって、かかる製造方法によって得られた半導体装置では、Ｃｕ消失による空孔をダミーホール内の埋め込み不良部分に集中的に発生させ、コンタクトホールでのＣｕ消失を回避することが可能となる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００２２】
［第１実施形態］
本発明の第１実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成について、図１〜図６を用いて説明する。
【００２３】
先ず、図１（Ａ）に示すように、シリコン基板１００上に所定の素子等（不図示）を形成するとともに、このシリコン基板１００を例えばＳｉＯ２からなる絶縁膜１０１で被覆した状態で、絶縁膜１０１上に所望の配線パターンにしたがって第１の埋め込み配線を形成するための配線溝１０２を形成する。配線溝１０２の形成は、第１の埋め込み配線と同じ層に形成される他の配線部分の溝加工と同時に、周知のリソグラフィ法及びエッチング法を用いて行う。また、配線溝１０２の深さは、例えば２００ｎｍとする。
【００２４】
次に、図１（Ｂ）に示すように、絶縁膜１０１上に配線層を形成するため、例えばＴａ（タンタル）からなるバリアメタル１０３を絶縁膜１０１の表面（全面）に被覆形成した後、このバリアメタル１０３を介して絶縁膜１０１上にＣｕ配線材料１０４を堆積することにより、上記配線溝１０２をＣｕ配線材料１０４で埋め込む。Ｃｕ配線材料１０４による埋め込みは、例えば、バリアメタル１０３の上にスパッタリング法でＣｕのシード層を８０ｎｍの厚みで成膜した後、電界めっき法でＣｕのめっき層を７００ｎｍの厚みで堆積することにより行う。ちなみに、Ｃｕの埋め込み技術としては、気相成長法（ＣＶＤ法）を採用することもできる。
【００２５】
次いで、図１（Ｃ）に示すように、余分なＣｕ配線材料１０４をＣＭＰ（化学的機械研磨）法により研磨して取り除くことにより、絶縁膜１０１の表面を露出させる。これにより、配線溝１０２やこれと同層の溝部分だけにＣｕ配線材料１０４が埋め込まれた状態で残る。この時点で、配線溝１０２にバリアメタル１０３を介してＣｕ配線材料１０４が埋め込まれた状態で第１の埋め込み配線１０５が形成される。第１の埋め込み配線１０５は、後述する第２の埋め込み配線よりも配線幅が広い幅広配線として形成される。
【００２６】
続いて、図２（Ａ）に示すように、Ｃｕの拡散防止膜１０６として絶縁膜１０１及び第１の埋め込み配線１０５の上にＳｉＣ膜を５０ｎｍの厚みで成膜した後、第１の埋め込み配線１０５が形成されている配線層とその上層に形成される配線層とを絶縁するための絶縁層（層間絶縁膜）１０７を例えば６００ｎｍの厚みで成膜する。
【００２７】
次いで、図２（Ｂ）に示すように、第１の埋め込み配線１０５上で絶縁膜１０７にリソグラフィ法及びエッチング法によってコンタクトホール１０８とダミーホール１０９とを同時に形成することにより、ダミーホール１０９の底部で第１の埋め込み配線１０５の表面を露出させる。このとき、コンタクトホール１０８の近傍にダミーホール１０９が位置するように、例えば、孔の中心ピッチで１μｍほど離してコンタクトホール１０８とダミーホール１０９を１つずつ形成する。
【００２８】
ここで、本明細書において、「コンタクトホール」とは、互いに異なる層に形成された第１の埋め込み配線と第２の埋め込み配線とを導通させるために、当該第１の埋め込み配線と第２の埋め込み配線との間に形成されたものをいう。一方、「ダミーホール」とは、回路動作上はダミーホール内の導電路が分断していても何ら影響を及ぼさないものをいい、より具体的には、ダミーホールに配線材料を埋め込んだ状態で、それ自体が第１の埋め込み配線以外にどこにも接続されずに電気的に浮いた状態で形成されたもの、又は第１の埋め込み配線以外の配線に接続されているが、その接続先の配線が電気的に浮いた状態のダミー配線であるもの、あるいは第１の埋め込み配線と第２の埋め込み配線との間にコンタクトホールとともに形成されたものをいう。また、「コンタクトホールの近傍」とは、例えば、このコンタクトホールの中心から、当該コンタクトホールの開孔径を２０倍した寸法範囲内をいう。また、「コンタクトホールの近傍」では、このコンタクトホールに最も近接する位置に「ダミーホール」が形成されることが望ましい。
【００２９】
ここで、プラズマエッチングなどのドライエッチング法により絶縁膜１０７に孔開け加工する場合は、その前のレジストパターニングによるパターン形状に合わせて、コンタクトホール１０８よりも大きな開孔径をもってダミーホール１０９を形成することにより、コンタクトホール１０８よりもダミーホール１０９の方がエッチングレートが大きくなる。
【００３０】
以下に、孔開け加工に適用するエッチング条件の一例を示す。
Ｃ４Ｆ８ガス流量：２ｓｃｃｍ
Ａｒガス流量：１０００ｓｃｃｍ
Ｎ２ガス流量：１６０ｓｃｃｍ
このエッチング条件では、通常使用するエッチング条件に対して、エッチングに寄与するＣ４Ｆ８ガス流量を相対的に減じることにより、開孔径に対するエッチングレートの依存性を大きくした。また、ダミーホール１０９の開孔径は、下層に位置する第１の埋め込み配線１０５の表面がエッチングによって露出するように、例えば０．２μｍに設定した。
【００３１】
このような条件でコンタクトホール１０８とダミーホール１０９とを同時にエッチングすると、必然的にダミーホール１０９の方がコンタクトホール１０８よりも深く形成される。したがって、エッチング時間等を適宜調整することにより、上記図２（Ｂ）に示すように、コンタクトホール１０８の底部では拡散防止膜１０６が残存していて第１の埋め込み配線１０５の表面が露出せず、ダミーホール１０９の底部では拡散防止膜１０６が除去（エッチング）されて第１の埋め込み配線１０５の表面が露出した状態が得られる。この状態では第１の埋め込み配線１０５の露出部がダミーホール１０９を通して大きなエッチングダメージを受けることになる。
【００３２】
続いて、図３（Ａ）に示すように、絶縁膜１０７上にレジスト１１０を塗布することにより、コンタクトホール１０８とダミーホール１０９とをレジスト１１０で埋め込んだ後、このレジスト１１０の上に別のレジスト１１１を塗布してパターニングする。
【００３３】
次いで、図３（Ｂ）に示すように、レジスト１１１のパターンをマスクとして、レジスト１１０と絶縁膜１０７をエッチング法により溝加工することにより、第２の埋め込み配線を形成するための配線溝１１２を例えば３００ｎｍの深さで形成した後、絶縁膜１０７上に残っているレジスト１１０，１１１を除去する。次いで、コンタクトホール１０８の底部に残存している拡散防止膜１０６をエッチングで除去することにより、コンタクトホール１０８の底部に第１の埋め込み配線１０５の表面を露出させる。これにより、コンタクトホール１０８とダミーホール１０９が共に第１の埋め込み配線１０５に連通した状態となる。
【００３４】
次に、図４（Ａ）に示すように、絶縁膜１０７上に配線層を形成するため、例えば上記同様にＴａからなるバリアメタル１１３を絶縁膜１０７の表面（一部は第１の埋め込み配線１０５の表面）に被覆形成した後、このバリアメタル１１３を介して絶縁膜１０７上にＣｕ配線材料１１４を堆積することにより、上記配線溝１１２と同時にコンタクトホール１０８とダミーホール１０９をＣｕ配線材料１１４で埋め込む。Ｃｕ配線材料１１４による埋め込みは、例えば、バリアメタル１１３の上にスパッタリング法でＣｕのシード層を８０ｎｍの厚みで成膜した後、電界めっき法でＣｕのめっき層を８００ｎｍの厚みで堆積することにより行う。
【００３５】
次いで、図４（Ｂ）に示すように、余分なＣｕ配線材料１１４をＣＭＰ法により研磨して取り除くことにより、絶縁膜１０７の表面を露出させる。これにより、配線溝１１２やこれと同層の溝部分だけにＣｕ配線材料１１４が埋め込まれた状態で残る。この時点で、配線溝１１２にバリアメタル１１３を介してＣｕ配線材料１１４が埋め込まれた状態で第２の埋め込み配線１１５が形成される。第２の埋め込み配線１１５は、前述した第１の埋め込み配線１０５の上層に、当該第１の埋め込み配線１０５よりも配線幅が狭い微細配線として形成される。
【００３６】
続いて、図５に示すように、Ｃｕの拡散防止膜１１６として絶縁膜１０７及び第２の埋め込み配線１１５の上にＳｉＣ膜を５０ｎｍの厚みで成膜する。これにより、シリコン基板１００上の配線パターンを平面的に透視して見るとと、図６に示すように、第１の埋め込み配線１０５の上層に第２の埋め込み配線１１５が重なった状態で形成されるとともに、第２の埋め込み配線１１５の端部に当該第２の埋め込み配線１１５の配線幅とほぼ同じ径でコンタクトホール１０８が形成される。また、第１の埋め込み配線１０５上では、コンタクトホール１０８とダミーホール１０９が互いに隣り合うように形成される。以後、上記同様の手順で絶縁層、配線層等を形成することにより、シリコン基板１００上に多層配線を形成することができる。なお、ここでは、第２の埋め込み配線１１５と同層の配線パターンＤｐ（図６）でダミーホール１０９を覆うように形成しているが、この配線パターンＤｐは回路動作に何ら寄与しないダミーの配線パターンであって、無くてもかまわない。
【００３７】
このようにして得られた半導体装置においては、第１の埋め込み配線１０５の上層に第２の埋め込み配線１１５が形成されるとともに、これら第１の埋め込み配線１０５と第２の埋め込み配線１１５との間にコンタクトホール１０８が形成され、かつ第１の埋め込み配線１０５上でダミーホール１０９がコンタクトホール１０８よりも大きな開孔径をもって形成された状態となる。また、コンタクトホール１０８とダミーホール１０９の各孔内に、それぞれＣｕ配線材料１０４，１１４（図１、図４参照）が埋め込まれた状態となる。
【００３８】
かかる構成の半導体装置にあっては、コンタクトホール１０８と第１の埋め込み配線１０８との物理的な接続部分と、ダミーホール１０９と第１の埋め込み配線１０８との物理的な接続部分とで、それぞれの密着性を相対的に比較した場合、前者の方が後者よりも密着性が高くなる（強固になる）。この理由としては、エッチングによる孔開け加工において、ダミーホール１０９の底部に第１の埋め込み配線１０５の表面が露出し、この露出部がエッチングで大きなダメージを受けて密着性が悪化するためであると考えられる。これに対して、ストレスマイグレーションによるＣｕの消失（空孔）は、密着性が低い部分を起点に集中的に発生する。そのため、上記構成の半導体装置の場合は、上記図５に示すように、第１の埋め込み配線１０５上でダミーホール１０９の底部に、Ｃｕ消失による空孔１１７が集中的に発生することになる。これにより、ダミーホール１０９での空孔１１７の発生によってストレスが開放されるため、ダミーホール１０９の近傍に位置するコンタクトホール１０８の内部や、このコンタクトホール１０８と第１の埋め込み配線１０５との接続部分、及びコンタクトホール１０８と第２の埋め込み配線１１５との接続部分では、Ｃｕの消失による空孔の発生を確実に回避することができる。その結果、第１の埋め込み配線１０５と第２の埋め込み配線１１５との間で配線抵抗の上昇や断線不良の発生を未然に防止し、第１の埋め込み配線１０５と第２の埋め込み配線１１５との導通状態を良好に維持することができる。
【００３９】
ちなみに、本発明の第１実施形態に係る半導体装置を用いて、２００℃、１０００時間の高温放置試験を行ったところ、ダミーホール１０９の底部ではＣｕの消失による空孔が確認されたものの、導通を確保すべきコンタクトホール１０８の内部や、このコンタクトホール１０８につながる第１の埋め込み配線１０５の接続部分及び第２の埋め込み配線１１５の接続部分で、Ｃｕの消失が見られなかった。
【００４０】
［第２実施形態］
本発明の第２実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成について、図７〜図１２を用いて説明する。
【００４１】
先ず、図７（Ａ）に示すように、シリコン基板２００上に所定の素子等（不図示）を形成するとともに、このシリコン基板２００を例えばＳｉＯ２からなる絶縁膜２０１で被覆した状態で、絶縁膜２０１上に所望の配線パターンにしたがって第１の埋め込み配線を形成するための配線溝２０２を形成するとともに、この配線溝２０２の下に当該配線溝２０２に連通する状態でダミーホール２０３を１つ形成する。配線溝２０２の形成は、第１の埋め込み配線と同じ層に形成される他の配線部分の溝加工と同時に、周知のリソグラフィ法及びエッチング法を用いて行う。また、配線溝２０２の深さは、例えば３００ｎｍとする。一方、ダミーホール２０３については、配線溝２０２内に開孔するように形成するとともに、後述するＣｕ配線材料をダミーホール２０３に埋め込むときに、配線材料の埋め込み不良（ボイド）が生じる大きさ（例えば、０．１２μｍ）で形成する。つまり、後述するＣｕ配線材料の埋め込み時に、ダミーホール２０３内で意図的に埋め込み不良を発生させるように、ダミーホール２０３の開孔径を設定する。配線材料の埋め込み不良は、ダミーホール２０３の深さが深くなるほど（アスペクト比が大きくなるほど）発生しやすなる。そのため、Ｃｕ配線材料の埋め込み不良が生じる大きさ（開孔径）は、ダミーホール２０３の深さとの関係で設定する必要がある。
【００４２】
次に、図７（Ｂ）に示すように、絶縁膜２０１上に配線層を形成するため、例えばＴａ（タンタル）からなるバリアメタル２０４を絶縁膜２０１の表面（全面）に被覆形成した後、このバリアメタル２０４を介して絶縁膜２０１上にＣｕ配線材料２０５を堆積することにより、上記配線溝２０２とダミーホール２０３をＣｕ配線材料２０５で埋め込む。Ｃｕ配線材料２０５による埋め込みは、例えば、バリアメタル２０４の上にスパッタリング法でＣｕのシード層を８０ｎｍの厚みで成膜した後、電界めっき法でＣｕのめっき層を７００ｎｍの厚みで堆積することにより行う。このとき、ダミーホール２０３の内部では、その孔径が小さい（アスペクト比が大きい）ことに起因してＣｕ配線材料２０５の埋め込み性が低くなる。そのため、ダミーホール２０３内がＣｕ配線材料２０５で完全に埋め込まれず、結果としてダミーホール２０３の内部にボイド２０６が発生する。
【００４３】
次いで、図７（Ｃ）に示すように、余分なＣｕ配線材料２０５をＣＭＰ法により研磨して取り除くことにより、絶縁膜２０１の表面を露出させる。これにより、ダミーホール２０３や配線溝２０２、さらには配線溝２０２と同層の溝部分だけにＣｕ配線材料２０５が埋め込まれた状態で残る。この時点で、配線溝２０２にバリアメタル２０４を介してＣｕ配線材料２０５が埋め込まれた状態で第１の埋め込み配線２０７が形成される。第１の埋め込み配線２０７は、後述する第２の埋め込み配線よりも配線幅が広い幅広配線として形成される。また、第１の埋め込み配線２０７の下にダミーホール２０３が形成される。
【００４４】
続いて、図８（Ａ）に示すように、Ｃｕの拡散防止膜２０８として絶縁膜２０１及び第１の埋め込み配線２０７の上にＳｉＣ膜を５０ｎｍの厚みで成膜した後、第１の埋め込み配線２０７が形成されている配線層とその上層に形成される配線層とを絶縁するための絶縁層（層間絶縁膜）２０９を例えば６００ｎｍの厚みで成膜する。
【００４５】
次いで、図８（Ｂ）に示すように、第１の埋め込み配線２０７上で絶縁膜２０９にリソグラフィ法及びエッチング法（ドライエッチング）によってコンタクトホール２１０を１つ形成する。このとき、コンタクトホール２１０の近傍にダミーホール２０３が位置するように、ダミーホール２０３から中心ピッチで１μｍほど離れたところにコンタクトホール２１０を形成する。また、コンタクトホール２１０の底部では拡散防止膜２０８が残存していて第１の埋め込み配線２０７の表面が露出しない状態とする。
【００４６】
続いて、図９（Ａ）に示すように、絶縁膜２０９上にレジスト２１１を塗布することにより、コンタクトホール２１０をレジスト２１１で埋め込んだ後、このレジスト２１１０の上に別のレジスト２１２を塗布してパターニングする。
【００４７】
次いで、図９（Ｂ）に示すように、レジスト２１２のパターンをマスクとして、レジスト２１１と絶縁膜２０９をエッチング法により溝加工することにより、第２の埋め込み配線を形成するための配線溝２１３を例えば３００ｎｍの深さで形成した後、絶縁膜２０９上に残っているレジスト２１１，２１２を除去する。次いで、コンタクトホール２１０の底部に残存している拡散防止膜２０８をエッチングで除去することにより、コンタクトホール２１０の底部に第１の埋め込み配線２０７の表面を露出させる。これにより、第１の埋め込み配線２０７上に当該第１の埋め込み配線２０７に連通する状態でコンタクトホール２１０が形成される。
【００４８】
次に、図１０（Ａ）に示すように、絶縁膜２０９上に配線層を形成するため、例えば上記同様にＴａからなるバリアメタル２１４を絶縁膜２０９の表面（一部は第１の埋め込み配線１０５の表面）に被覆形成した後、このバリアメタル２１４介して絶縁膜２０９上にＣｕ配線材料２１５を堆積することにより、上記配線溝２１３をＣｕ配線材料２１５で埋め込む。Ｃｕ配線材料２１５による埋め込みは、例えば、バリアメタル２１４の上にスパッタリング法でＣｕのシード層を８０ｎｍの厚みで成膜した後、電界めっき法でＣｕのめっき層を８００ｎｍの厚みで堆積することにより行う。
【００４９】
次いで、図１０（Ｂ）に示すように、余分なＣｕ配線材料２１５をＣＭＰ法により研磨して取り除くことにより、絶縁膜２０９の表面を露出させる。これにより、配線溝２１３やこれと同層の溝部分だけにＣｕ配線材料２１５が埋め込まれた状態で残る。この時点で、配線溝２１３にバリアメタル２１４を介してＣｕ配線材料２１５が埋め込まれた状態で第２の埋め込み配線２１６が形成される。第２の埋め込み配線２１６は、前述した第１の埋め込み配線２０７の上層に、当該第１の埋め込み配線２０７よりも配線幅が狭い微細配線として形成される。
【００５０】
続いて、図１１に示すように、Ｃｕの拡散防止膜２１７として絶縁膜２０９及び第２の埋め込み配線２１６の上にＳｉＣ膜を５０ｎｍの厚みで成膜する。これにより、シリコン基板２００上の配線パターンを平面的に透視して見るとと、図１２に示すように、第１の埋め込み配線２０７の上層に第２の埋め込み配線２１６が重なった状態で形成されるとともに、第２の埋め込み配線２１６の端部に当該第２の埋め込み配線２１６の配線幅とほぼ同じ径でコンタクトホール２１０が形成される。また、第１の埋め込み配線２０７上では、コンタクトホール２１０とダミーホール２０３が互いに隣り合うように形成される。以後、上記同様の手順で絶縁層、配線層等を形成することにより、シリコン基板２００上に多層配線を形成することができる。
【００５１】
このようにして得られた半導体装置においては、第１の埋め込み配線２０７の上層に第２の埋め込み配線２１６が形成されるとともに、これら第１の埋め込み配線２０７と第２の埋め込み配線２１６との間にコンタクトホール２１０が形成され、かつ第１の埋め込み配線２０７下でダミーホール２０３がコンタクトホール２１０より小さな開孔径をもって形成された状態となる。また、コンタクトホール２１０とダミーホール２０３の各孔内に、それぞれＣｕ配線材料２０５，２１５（図７、図１０参照）が埋め込まれた状態となる。
【００５２】
かかる構成の半導体装置にあっては、ダミーホール２０３の内部にＣｕ配線材料の埋め込み不良によるボイド２０６が存在することになるため、ストレスマイグレーションによるＣｕの消失（空孔）がボイド２０６の部分に集中的に発生する。そのため、上記構成の半導体装置の場合は、上記図１１に示すように、ダミーホール２０３の内部でＣｕの消失によりボイド２０６が大きくなるものの、これによってストレスが開放されるため、ダミーホール２０３の近傍に位置するコンタクトホール２１０の内部や、このコンタクトホール２１０と第１の埋め込み配線２０７との接続部分、及びコンタクトホール２１０と第２の埋め込み配線２１６との接続部分では、Ｃｕの消失による空孔の発生を確実に回避することができる。その結果、第１の埋め込み配線２０７と第２の埋め込み配線２１６との間で配線抵抗の上昇や断線不良の発生を未然に防止し、第１の埋め込み配線２０７と第２の埋め込み配線２１６との導通状態を良好に維持することができる。
【００５３】
ちなみに、本発明の第２実施形態に係る半導体装置を用いて、２００℃、１０００時間の高温放置試験を行ったところ、ダミーホール２０３内のボイド２０６は大きくなったものの、導通を確保すべきコンタクトホール２１０の内部や、このコンタクトホール２１０につながる第１の埋め込み配線２０７の接続部分及び第２の埋め込み配線２１６の接続部分で、Ｃｕの消失が見られなかった。
【００５４】
なお、ダミーホール２０３の開孔径を埋め込み不良が生じる大きさに設定すると、通常のコンタクトホールと比較して、孔開け加工時のエッチングレートが小さくなるため、仮にダミーホール２０３の下に配線層が存在するとしても、実際にはダミーホール２０３の底部が下層の配線層まで達しないことが考えられる。そうした場合は、下層の配線パターンを配慮せずにダミーホール２０３の形成位置を任意に決定することができる。
【００５５】
［第３実施形態］
本発明の第３実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成について、図１３〜図１８を用いて説明する。
【００５６】
先ず、図１３（Ａ）に示すように、シリコン基板３００上に所定の素子等（不図示）を形成するとともに、このシリコン基板３００を例えばＳｉＯ２からなる絶縁膜３０１で被覆した状態で、絶縁膜３０１上に所望の配線パターンにしたがって第２の埋め込み配線を形成するための配線溝３０２を形成する。配線溝３０２の形成は、第２の埋め込み配線と同じ層に形成される他の配線部分の溝加工と同時に、周知のリソグラフィ法及びエッチング法を用いて行う。また、配線溝３０２の深さは、例えば３００ｎｍとする。
【００５７】
次に、図１３（Ｂ）に示すように、絶縁膜３０１上に配線層を形成するため、例えばＴａ（タンタル）からなるバリアメタル３０３を絶縁膜３０１の表面（全面）に被覆形成した後、このバリアメタル３０３を介して絶縁膜３０１上にＣｕ配線材料３０４を堆積することにより、上記配線溝３０２をＣｕ配線材料３０４で埋め込む。Ｃｕ配線材料３０４による埋め込みは、例えば、バリアメタル３０３の上にスパッタリング法でＣｕのシード層を８０ｎｍの厚みで成膜した後、電界めっき法でＣｕのめっき層を７００ｎｍの厚みで堆積することにより行う。
【００５８】
次いで、図１３（Ｃ）に示すように、余分なＣｕ配線材料３０４をＣＭＰ法により研磨して取り除くことにより、絶縁膜３０１の表面を露出させる。これにより、配線溝３０２やこれと同層の溝部分だけにＣｕ配線材料３０４が埋め込まれた状態で残る。この時点で、配線溝３０２にバリアメタル３０３を介してＣｕ配線材料３０４が埋め込まれた状態で第２の埋め込み配線３０５が形成される。第２の埋め込み配線３０５は、後述する第１の埋め込み配線よりも配線幅が狭い微細配線として形成される。
【００５９】
続いて、図１４（Ａ）に示すように、Ｃｕの拡散防止膜３０６として絶縁膜３０１及び第２の埋め込み配線３０５の上にＳｉＣ膜を５０ｎｍの厚みで成膜した後、第２の埋め込み配線３０５が形成されている配線層とその上層に形成される配線層とを絶縁するための絶縁層（層間絶縁膜）３０７を例えば６００ｎｍの厚みで成膜する。
【００６０】
次いで、図１４（Ｂ）に示すように、第２の埋め込み配線３０５上で絶縁膜３０７にリソグラフィ法及びエッチング法によってコンタクトホール３０８とダミーホール３０９とを同時に形成する。このとき、コンタクトホール３０８の近傍にダミーホール３０９が位置するように、例えば、孔の中心ピッチで１μｍほど離してコンタクトホール３０８とダミーホール３０９を１つずつ形成する。また、コンタクトホール３０８及びダミーホール３０９の底部では、それぞれ拡散防止膜３０６が残存していて第２の埋め込み配線３０５の表面が露出しない状態とする。また、ダミーホール３０９は、コンタクトホール３０８よりも大きな開孔径をもって形成する。さらに詳述すると、コンタクトホール３０８については、後述するＣｕ配線材料をコンタクトホール３０８に埋め込むときに埋め込み不良（ボイド）が生じない大きさで形成するが、ダミーホール３０９については、後述するＣｕ配線材料をダミーホール３０９に埋め込むときに埋め込み不良（ボイド）が生じる大きさ（例えば、０．１２μｍ）で形成する。つまり、後述するＣｕ配線材料の埋め込み時に、ダミーホール３０９内で意図的に埋め込み不良を発生させるように、ダミーホール３０９の開孔径を設定する。配線材料の埋め込み不良は、ダミーホール３０９の深さが深くなるほど（アスペクト比が大きくなるほど）発生しやすなる。そのため、Ｃｕ配線材料の埋め込み不良が生じる大きさ（開孔径）は、ダミーホール３０９の深さとの関係で設定する必要がある。
【００６１】
続いて、図１５（Ａ）に示すように、絶縁膜３０７上にレジスト３１０を塗布することにより、コンタクトホール３０８とダミーホール３０９とをレジスト３１０で埋め込んだ後、このレジスト３１０の上に別のレジスト３１１を塗布してパターニングする。
【００６２】
次いで、図１５（Ｂ）に示すように、レジスト３１１のパターンをマスクとして、レジスト３１０と絶縁膜３０７をエッチング法により溝加工することにより、第１の埋め込み配線を形成するための配線溝３１２を例えば３００ｎｍの深さで形成した後、絶縁膜３０７上に残っているレジスト３１０，３１１を除去する。次いで、コンタクトホール３０８及びダミーホール３０９の底部に残存している拡散防止膜３０６をエッチングで除去することにより、コンタクトホール３０８及びダミーホール３０９の底部に第２の埋め込み配線３０５の表面を露出させる。これにより、コンタクトホール３０８とダミーホール３０９が共に第２の埋め込み配線３０５に連通した状態となる。
【００６３】
次に、図１６（Ａ）に示すように、絶縁膜３０７上に配線層を形成するため、例えば上記同様にＴａからなるバリアメタル３１３を絶縁膜３０７の表面（一部は第２の埋め込み配線３０５の表面）に被覆形成した後、このバリアメタル３１３を介して絶縁膜３０７上にＣｕ配線材料３１４を堆積することにより、上記配線溝３１２と同時にコンタクトホール３０８とダミーホール３０９をＣｕ配線材料３１４で埋め込む。Ｃｕ配線材料３１４による埋め込みは、例えば、バリアメタル３１３の上にスパッタリング法でＣｕのシード層を８０ｎｍの厚みで成膜した後、電界めっき法でＣｕのめっき層を８００ｎｍの厚みで堆積することにより行う。このとき、ダミーホール３０９の内部では、その孔径が小さい（アスペクト比が大きい）ことに起因してＣｕ配線材料３１４の埋め込み性が低くなる。そのため、ダミーホール３０９内がＣｕ配線材料３１４で完全に埋め込まれず、結果としてダミーホール３０９の内部にボイド３１５が発生する。
【００６４】
次いで、図１６（Ｂ）に示すように、余分なＣｕ配線材料３１４をＣＭＰ法により研磨して取り除くことにより、絶縁膜３０７の表面を露出させる。これにより、配線溝３１２やこれと同層の溝部分だけにＣｕ配線材料３１４が埋め込まれた状態で残る。この時点で、配線溝３１２にバリアメタル３１３を介してＣｕ配線材料３１４が埋め込まれた状態で第１の埋め込み配線３１６が形成される。第１の埋め込み配線３１６は、前述した第２の埋め込み配線３０５の上層に、当該第２の埋め込み配線３０５よりも配線幅が広い幅広配線として形成される。
【００６５】
続いて、図１７に示すように、Ｃｕの拡散防止膜３１７として絶縁膜３０７及び第１の埋め込み配線３１６の上にＳｉＣ膜を５０ｎｍの厚みで成膜する。これにより、シリコン基板３００上の配線パターンを平面的に透視して見るとと、図１８に示すように、第２の埋め込み配線３０５の上層に第１の埋め込み配線３１６が重なった状態で形成されるとともに、その重なり部分にコンタクトホール３０８とダミーホール３０９が互いに隣り合うように形成される。以後、上記同様の手順で絶縁層、配線層等を形成することにより、シリコン基板３００上に多層配線を形成することができる。
【００６６】
このようにして得られた半導体装置においては、第１の埋め込み配線３１６の下層に第１の埋め込み配線３０５が形成されるとともに、これら第１の埋め込み配線３１６と第２の埋め込み配線３０５との間にコンタクトホール３０８とダミーホール３０９が形成され、かつ第１の埋め込み配線３１６下でダミーホール３０９がコンタクトホール２１０より小さな開孔径をもって形成された状態となる。また、コンタクトホール３０８とダミーホール３０９の各孔内に、それぞれＣｕ配線材料３０４，３１４（図１３、図１６参照）が埋め込まれた状態となる。
【００６７】
かかる構成の半導体装置にあっては、ダミーホール３０９の内部にＣｕ配線材料の埋め込み不良によるボイド３１５が存在することになるため、ストレスマイグレーションによるＣｕの消失（空孔）がボイド３１５の部分に集中的に発生する。そのため、上記構成の半導体装置の場合は、上記図１７に示すように、ダミーホール３０９の内部でＣｕの消失によりボイド３１５が大きくなるものの、これによってストレスが開放されるため、ダミーホール３０９の近傍に位置するコンタクトホール３０８の内部や、このコンタクトホール３０８と第１の埋め込み配線３１６との接続部分、及びコンタクトホール３０８と第２の埋め込み配線３０５との接続部分では、Ｃｕの消失による空孔の発生を確実に回避することができる。その結果、第１の埋め込み配線３１６と第２の埋め込み配線３０５との間で配線抵抗の上昇や断線不良の発生を未然に防止し、第１の埋め込み配線３１６と第２の埋め込み配線３０５との導通状態を良好に維持することができる。
【００６８】
ちなみに、本発明の第３実施形態に係る半導体装置を用いて、２００℃、１０００時間の高温放置試験を行ったところ、ダミーホール３０９内のボイド３１５は大きくなったものの、導通を確保すべきコンタクトホール３０８の内部や、このコンタクトホール３０８につながる第１の埋め込み配線３１６の接続部分及び第２の埋め込み配線３０５の接続部分で、Ｃｕの消失が見られなかった。
【００６９】
なお、ダミーホール３０９の開孔径を埋め込み不良が生じる大きさに設定すると、通常のコンタクトホールと比較して、孔開け加工時のエッチングレートが小さくなるため、仮にダミーホール３０９の下に配線層が存在するとしても、実際にはダミーホール３０９の底部が下層の配線層まで達しないことが考えられる。そうした場合は、下層の配線パターンを配慮せずにダミーホール３０９の形成位置を任意に決定することができる。
【００７０】
また、上記第３実施形態においては、第２の埋め込み配線３０５を第１の埋め込み配線３１６の下層に形成する場合を例に挙げて説明したが、これらの上下関係を逆にした場合、すなわち図１７において、下層の配線３０５を第１の埋め込み配線（幅広配線）、上層の配線３１６を第２の埋め込み配線（微細配線）とした場合でも、上記同様の効果が得られる。この場合、半導体装置の構成としては、第２の埋め込み配線は、第１の埋め込み配線の上層に形成され、ダミーホールは、コンタクトホールよりも小さな開孔径をもって第１の埋め込み配線上に形成されるとなる。また、半導体装置の製造方法としては、各々の配線を形成するための配線溝の幅が変わるだけで、基本的には上記第３実施形態の場合と同様である。すなわち、第１の埋め込み配線を形成する工程と、ダミーホールに配線材料を埋め込むときに埋め込み不良が生じる大きさで、第１の埋め込み配線上にコンタクトホールとダミーホールとを形成する工程と、第１の埋め込み配線の上層に、コンタクトホールとダミーホールに連通する状態で第２の埋め込み配線を形成するための配線溝を形成する工程と、これらコンタクトホール、ダミーホール及び配線溝に配線材料（Ｃｕ）を埋め込む工程とを有するものとなる。
【００７１】
また、上記第１〜第３実施形態においては、第１の埋め込み配線を幅広配線とし、第２の埋め込み配線を微細配線としたが、ストレスマイグレーションによるＣｕの消失は、主に配線幅とホール開孔径の関係に依存し、且つ、プロセスによりコンタクトホール内部で生じるか、また、コンタクトホール底部の下層配線側で発生するが支配される為、第１の埋め込み配線が第２の埋め込み配線よりも幅狭の場合や、第１の埋め込み配線と第２の埋め込み配線の幅が互いに同じ場合でも同様に起こり得る。したがって、本発明は、第１の埋め込み配線の幅と第２の埋め込み配線の幅が相対的にどのような関係であっても適用可能である。
【００７２】
【発明の効果】
以上説明したように本発明によれば、低抵抗の配線材料としてＣｕを用いた場合に、ストレスマイグレーションによるＣｕの消失を確実に防止し、第１の埋め込み配線と第２の埋め込み配線との導通状態を長期にわたって良好に維持することができる。その結果、信頼性の高い半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その１）である。
【図２】本発明の第１実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その２）である。
【図３】本発明の第１実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その３）である。
【図４】本発明の第１実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その４）である。
【図５】本発明の第１実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その５）である。
【図６】本発明の第１実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その６）である。
【図７】本発明の第２実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その１）である。
【図８】本発明の第２実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その２）である。
【図９】本発明の第２実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その３）である。
【図１０】本発明の第２実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その４）である。
【図１１】本発明の第２実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その５）である。
【図１２】本発明の第２実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その６）である。
【図１３】本発明の第３実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その１）である。
【図１４】本発明の第３実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その２）である。
【図１５】本発明の第３実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その３）である。
【図１６】本発明の第３実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その４）である。
【図１７】本発明の第３実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その５）である。
【図１８】本発明の第３実施形態に係る半導体装置の製造方法とこれによって得られる半導体装置の構成を説明するための図（その６）である。
【図１９】本発明の課題を説明するための図（その１）である。
【図２０】本発明の課題を説明するための図（その２）である。
【符号の説明】
１０５…第１の埋め込み配線、１０８…コンタクトホール、１０９…ダミーホール、１１５…第２の埋め込み配線、２０３…ダミーホール、２０６…ボイド、２０７…第１の埋め込み配線、２１０…コンタクトホール、２１６…第２の埋め込み配線、３０５…第２の埋め込み配線、３０８…コンタクトホール、３０９…ダミーホール、３１５…ボイド、３１６…第１の埋め込み配線

Claims (13)

  1. 第１の埋め込み配線と、
    前記第１の埋め込み配線と異なる層に形成された第２の埋め込み配線と、
    前記第１の埋め込み配線と前記第２の埋め込み配線とを導通させるために前記第１の埋め込み配線と前記第２の埋め込み配線との間に形成されるとともに、孔内に配線材料が埋め込まれたコンタクトホールと、
    前記コンタクトホールの近傍で前記コンタクトホールと異なる開孔径をもって前記第１の埋め込み配線に連通するように形成されるとともに、孔内に配線材料が埋め込まれたダミーホールと
    を備えることを特徴とする半導体装置。
  2. 前記第２の埋め込み配線は、前記第１の埋め込み配線の上層に形成され、
    前記ダミーホールは、前記コンタクトホールよりも大きな開孔径をもって前記第１の埋め込み配線上に形成されている
    ことを特徴とする請求項１記載の半導体装置。
  3. 前記第２の埋め込み配線は、前記第１の埋め込み配線の上層に形成され、
    前記ダミーホールは、前記コンタクトホールよりも小さな開孔径をもって前記第１の埋め込み配線下に形成されている
    ことを特徴とする請求項１記載の半導体装置。
  4. 前記第２の埋め込み配線は、前記第１の埋め込み配線の下層に形成され、
    前記ダミーホールは、前記コンタクトホールよりも小さな開孔径をもって前記第１の埋め込み配線下に形成されている
    ことを特徴とする請求項１記載の半導体装置。
  5. 前記第２の埋め込み配線は、前記第１の埋め込み配線の上層に形成され、
    前記ダミーホールは、前記コンタクトホールよりも小さな開孔径をもって前記第１の埋め込み配線上に形成されている
    ことを特徴とする請求項１記載の半導体装置。
  6. 前記配線材料として銅を用いた
    ことを特徴とする請求項１記載の半導体装置。
  7. 前記ダミーホールの開孔径は、当該ダミーホールに前記配線材料を埋め込むときに埋め込み不良が生じる大きさに設定されている
    ことを特徴とする請求項３記載の半導体装置。
  8. 前記ダミーホールの開孔径は、当該ダミーホールに前記配線材料を埋め込むときに埋め込み不良が生じる大きさに設定されている
    ことを特徴とする請求項４記載の半導体装置。
  9. 前記ダミーホールの開孔径は、当該ダミーホールに前記配線材料を埋め込むときに埋め込み不良が生じる大きさに設定されている
    ことを特徴とする請求項５記載の半導体装置。
  10. 第１の埋め込み配線と、前記第１の埋め込み配線の上層に形成された第２の埋め込み配線と、前記第１の埋め込み配線と前記第２の埋め込み配線とを導通させるために前記第１の埋め込み配線と前記第２の埋め込み配線との間に形成されるとともに、孔内に配線材料が埋め込まれたコンタクトホールと、前記コンタクトホールの近傍で前記コンタクトホールよりも大きな開孔径をもって前記第１の埋め込み配線上に形成されるとともに、孔内に配線材料が埋め込まれたダミーホールとを備える半導体装置の製造方法であって、
    前記第１の埋め込み配線を形成する工程と、
    前記第１の埋め込み配線上に拡散防止膜を介して絶縁膜を形成した後、この絶縁膜に前記コンタクトホールと前記ダミーホールとをエッチングによって同時に形成することにより、前記ダミーホールの底部で前記第１の埋め込み配線の表面を露出させる工程と、
    前記コンタクトホールと前記ダミーホールに前記配線材料を埋め込む工程と
    を有することを特徴とする半導体装置の製造方法。
  11. 第１の埋め込み配線と、前記第１の埋め込み配線の上層に形成された第２の埋め込み配線と、前記第１の埋め込み配線と前記第２の埋め込み配線とを導通させるために前記第１の埋め込み配線と前記第２の埋め込み配線との間に形成されるとともに、孔内に配線材料が埋め込まれたコンタクトホールと、前記コンタクトホールの近傍で前記コンタクトホールよりも小さな開孔径をもって前記第１の埋め込み配線下に形成されるとともに、孔内に配線材料が埋め込まれたダミーホールとを備える半導体装置の製造方法であって、
    前記第１の埋め込み配線を形成するための配線溝を形成するとともに、当該配線溝の下に前記配線材料の埋め込み不良が生じる大きさで前記ダミーホールを形成する工程と、
    前記ダミーホールと前記配線溝に配線材料を埋め込む工程と、
    前記配線材料の埋め込みによって形成された前記第１の埋め込み配線上に前記コンタクトホールを形成した後、前記コンタクトホールに配線材料を埋め込む工程と
    を有することを特徴とする半導体装置の製造方法。
  12. 第１の埋め込み配線と、前記第１の埋め込み配線の下層に形成された第２の埋め込み配線と、前記第１の埋め込み配線と前記第２の埋め込み配線とを導通させるために前記第１の埋め込み配線と前記第２の埋め込み配線との間に形成されるとともに、孔内に配線材料が埋め込まれたコンタクトホールと、前記コンタクトホールの近傍で前記コンタクトホールよりも小さな開孔径をもって前記第１の埋め込み配線下に形成されるとともに、孔内に配線材料が埋め込まれたダミーホールとを備える半導体装置の製造方法であって、
    前記第２の埋め込み配線を形成する工程と、
    前記ダミーホールに前記配線材料を埋め込むときに埋め込み不良が生じる大きさで、前記第２の埋め込み配線上に前記コンタクトホールと前記ダミーホールとを形成する工程と、
    前記コンタクトホールと前記ダミーホールに連通する状態で前記第１の埋め込み配線を形成するための配線溝を形成する工程と、
    前記コンタクトホール、前記ダミーホール及び前記配線溝に配線材料を埋め込む工程と
    を有することを特徴とする半導体装置の製造方法。
  13. 第１の埋め込み配線と、前記第１の埋め込み配線の上層に形成された第２の埋め込み配線と、前記第１の埋め込み配線と前記第２の埋め込み配線とを導通させるために前記第１の埋め込み配線と前記第２の埋め込み配線との間に形成されるとともに、孔内に配線材料が埋め込まれたコンタクトホールと、前記コンタクトホールの近傍で前記コンタクトホールよりも小さな開孔径をもって前記第１の埋め込み配線上に形成されるとともに、孔内に配線材料が埋め込まれたダミーホールとを備える半導体装置の製造方法であって、
    前記第１の埋め込み配線を形成する工程と、
    前記ダミーホールに前記配線材料を埋め込むときに埋め込み不良が生じる大きさで、前記第１の埋め込み配線上に前記コンタクトホールと前記ダミーパターンとを形成する工程と、
    前記第１の埋め込み配線の上層に、前記コンタクトホールと前記ダミーパターンに連通する状態で前記第２の埋め込み配線を形成するための配線溝を形成する工程と、
    前記コンタクトホール、前記ダミーホール及び前記配線溝に配線材料を埋め込む工程と
    を有することを特徴とする半導体装置の製造方法。
JP2003043896A 2003-02-21 2003-02-21 半導体装置及びその製造方法 Expired - Fee Related JP4082236B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003043896A JP4082236B2 (ja) 2003-02-21 2003-02-21 半導体装置及びその製造方法
US10/776,375 US7154181B2 (en) 2003-02-21 2004-02-11 Semiconductor device and method of manufacturing the same
KR1020040010918A KR20040075746A (ko) 2003-02-21 2004-02-19 반도체 장치 및 그 제조 방법
TW093104339A TWI247360B (en) 2003-02-21 2004-02-20 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003043896A JP4082236B2 (ja) 2003-02-21 2003-02-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004253688A true JP2004253688A (ja) 2004-09-09
JP4082236B2 JP4082236B2 (ja) 2008-04-30

Family

ID=33026761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003043896A Expired - Fee Related JP4082236B2 (ja) 2003-02-21 2003-02-21 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US7154181B2 (ja)
JP (1) JP4082236B2 (ja)
KR (1) KR20040075746A (ja)
TW (1) TWI247360B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173390A (ja) * 2004-12-16 2006-06-29 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2006202852A (ja) * 2005-01-18 2006-08-03 Toshiba Corp 半導体装置
JP2013120937A (ja) * 2011-12-07 2013-06-17 Freescale Semiconductor Inc ビア故障から保護するための方法及び構造

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273523A (ja) * 2003-03-05 2004-09-30 Renesas Technology Corp 配線接続構造
JP4425707B2 (ja) * 2004-05-25 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
JP5466102B2 (ja) * 2010-07-08 2014-04-09 セイコーインスツル株式会社 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
US8883638B2 (en) * 2012-01-18 2014-11-11 United Microelectronics Corp. Method for manufacturing damascene structure involving dummy via holes
US9177910B2 (en) 2012-04-18 2015-11-03 Micron Technology, Inc. Interconnect structures for integrated circuits and their formation
US9583438B2 (en) * 2014-12-26 2017-02-28 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure with misaligned metal lines coupled using different interconnect layer
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940432B2 (ja) * 1995-04-27 1999-08-25 ヤマハ株式会社 半導体装置とその製造方法
US6468894B1 (en) * 2001-03-21 2002-10-22 Advanced Micro Devices, Inc. Metal interconnection structure with dummy vias

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173390A (ja) * 2004-12-16 2006-06-29 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2006202852A (ja) * 2005-01-18 2006-08-03 Toshiba Corp 半導体装置
US7898084B2 (en) 2005-01-18 2011-03-01 Kabushiki Kaisha Toshiba Semiconductor device
JP2013120937A (ja) * 2011-12-07 2013-06-17 Freescale Semiconductor Inc ビア故障から保護するための方法及び構造

Also Published As

Publication number Publication date
US20040227241A1 (en) 2004-11-18
TWI247360B (en) 2006-01-11
KR20040075746A (ko) 2004-08-30
TW200426948A (en) 2004-12-01
US7154181B2 (en) 2006-12-26
JP4082236B2 (ja) 2008-04-30

Similar Documents

Publication Publication Date Title
JP4918778B2 (ja) 半導体集積回路装置の製造方法
US7312532B2 (en) Dual damascene interconnect structure with improved electro migration lifetimes
JP4082236B2 (ja) 半導体装置及びその製造方法
JP5400355B2 (ja) 半導体装置
JP2008277437A (ja) 半導体装置およびその製造方法
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
CN100356563C (zh) 半导体器件及其制造方法
JP2001298083A (ja) 半導体装置及びその製造方法
JP2009283569A (ja) 半導体装置
KR20100109173A (ko) 반도체 장치의 듀얼 다마신 배선 제조 방법
JP2001007202A (ja) 半導体装置の製造方法
JP4540504B2 (ja) 半導体装置の製造方法
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2004356315A (ja) 半導体装置及びその製造方法
KR101069167B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2004172337A (ja) 半導体装置およびその製造方法
JP4089316B2 (ja) 半導体装置およびその製造方法
KR100295141B1 (ko) 반도체소자의금속배선층형성방법
WO2011030476A1 (ja) 半導体装置の製造方法
KR100557612B1 (ko) 반도체소자의 금속배선 형성방법
KR20090056685A (ko) 플러그 형성 방법
KR100685137B1 (ko) 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자
JP2002176098A (ja) 多層配線構造を有する半導体装置の製造方法
KR100967199B1 (ko) 반도체 소자 금속 배선 및 그의 제조 방법
KR0152922B1 (ko) 반도체 소자의 배선 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees