JP2004252902A - 電源電圧低減方法および電源電圧低減手段、およびccd駆動手段 - Google Patents
電源電圧低減方法および電源電圧低減手段、およびccd駆動手段 Download PDFInfo
- Publication number
- JP2004252902A JP2004252902A JP2003045071A JP2003045071A JP2004252902A JP 2004252902 A JP2004252902 A JP 2004252902A JP 2003045071 A JP2003045071 A JP 2003045071A JP 2003045071 A JP2003045071 A JP 2003045071A JP 2004252902 A JP2004252902 A JP 2004252902A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- predetermined
- switching element
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Endoscopes (AREA)
Abstract
【解決手段】所定回路に電源電圧を供給する三端子レギュレータの出力電圧設定用端子とグランドを短絡または低抵抗値で接続するように配設されたスイッチング素子をオンにすることによって、三端子レギュレータの出力を所定の設定電圧より低い所定の電圧に低減する構成として、上記問題を解決した。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、電子機器に所定の故障が発生したとき、電子機器に内蔵された所定回路を保護するために、三端子レギュレータから該回路に供給される電源電圧を低減する電源電圧低減方法および電源電圧低減手段、およびCCDを駆動するCCD駆動手段に関する。
【0002】
【従来の技術】
従来より、例えば電子内視鏡等の電子機器は、ある種の故障が発生したときに、電子機器に内蔵された回路中の特定の回路(例えば電子内視鏡におけるCCDおよびCCDドライブ回路)を保護するためにこの回路に供給される電源電圧を遮断する電源遮断手段を備えることが望ましい。
【0003】
従来の電源遮断手段の一例を図3に示す。図3は、電子機器としての電子内視鏡の、CCD110及びCCDドライブ回路160を制御する回路を示したものである。電源103から出力された所定の直流電圧はレギュレータ部120によって任意の電圧の直流電源電圧に変換され、スイッチング素子130に入力する。スイッチング素子130は、タイミング発生回路140、インバータ150及びCCDドライブ回路160に向かう電源電圧供給用配線と、レギュレータ部120の出力との間に配設されている。スイッチング素子130は、CPU170からの制御信号によって制御され、レギュレータ部120からタイミング発生回路140、インバータ150及びCCDドライブ回路160に向かう電流の導通/遮断の制御を行なう。また、タイミング発生回路140からCCDドライブ回路160へのパルス信号の供給は、インバータ150を介して行なわれる。CPU170は、電子機器に故障が発生したかどうかを判定可能である。電子機器に所定の故障が発生した時は、CPU170は、スイッチング素子130を制御してレギュレータ部120からタイミング発生回路140、インバータ150及びCCDドライブ回路160に向かう電源電圧の遮断を行なう。このような機構によって、電子機器に所定の故障が発生したときに、CCDドライブ回路160に入る電源電圧及びパルス信号を遮断する。
【0004】
上記のように、従来の電源遮断手段は、所定の故障時に保護が行なわれるべき回路に電源電圧を供給する配線に直列にスイッチング素子が配設されているため、通常使用時にスイッチング素子の抵抗による電圧降下が発生し、またスイッチング素子の個々のバラツキにより電源電圧値設定が煩雑化するという問題があった。更に、電流を供給する配線に直列にスイッチング素子が配設されているため、スイッチング素子として高価なパワーデバイスを用いなければならず、コストアップの要因となっていた。
【0005】
【発明が解決しようとする課題】
上記の問題に鑑み、本発明は、通常使用時に発生する電圧降下等の問題が防止可能であり、さらに、所定の故障が発生した時に電源電圧を低減することにより所定回路を保護することが可能である、電源電圧低減方法及び電源電圧低減手段を提供することを目的とする。また、本発明は、所定の故障発生時にCCDおよびCCDドライブ回路への電源電圧を低減して所定回路を保護することが可能なCCD駆動手段を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記の目的を達成するために、本発明の電源電圧低減方法は、所定回路に電源電圧を供給する三端子レギュレータの出力電圧設定用端子とグランドを短絡または低抵抗値で接続するように配設されたスイッチング素子をオンにすることによって、三端子レギュレータの出力を所定の設定電圧より低い所定の電圧に低減する。
【0007】
本発明によれば、スイッチング素子をオンにすることによって、所定回路に供給される電源電圧は、通常使用時に供給される電源電圧よりも低い所定の電圧となる。従って、所定の故障時に三端子レギュレータの出力電圧を所定回路に悪影響を与えない程度の低電圧とすることにより、所定回路を保護することができる。通常使用時はスイッチング素子には通電せずにオフにするため、スイッチング素子による出力電圧設定用端子の電圧変動は発生しないので、出力電圧設定回路による設定通りの電源電圧が得られる。また、三端子レギュレータの出力電圧設定用端子とグランドを短絡または所定の低抵抗値で接続する構成であるため、スイッチング素子のオンオフ制御はグランドを基準に考えればよく、制御が容易である。
【0008】
また、スイッチング素子をオンにすることによって、前記三端子レギュレータの出力を前記三端子レギュレータの基準電圧値に略等しい電圧に低減してもよい。さらに、所定回路が正常動作しているかどうかを監視し、所定回路が所定の異常動作をしていると判断された場合に、前記スイッチング素子をオンにする構成として、前記所定回路が該異常動作しているときは自動的に所定回路の保護が行われる構成としてもよい。
【0009】
また、本発明のCCD駆動手段は、CCDを駆動するための駆動信号をCCDに入力するCCDドライブ回路と、CCDドライブ回路を駆動するためのパルス信号を生成してCCDドライブ回路に入力するタイミング発生回路と、出力電圧を任意に設定できるタイプの三端子レギュレータであって、CCDドライブ回路およびタイミング発生回路の電源に第1の電圧の電流を供給する三端子レギュレータと、三端子レギュレータの出力電圧を第1の電圧に設定するための所定の出力電圧設定回路と、三端子レギュレータの出力電圧設定用端子とグランドを短絡または低抵抗値で接続するように配設されたスイッチング素子と、スイッチング素子のオン/オフを制御する、制御手段と、を有し、制御手段がスイッチング素子をオンにすることによって、三端子レギュレータからCCDドライブ回路および前記タイミング発生回路に供給される電源電圧を第1の電圧よりも低い第2の電圧に低減する。さらに、タイミング発生回路は、タイミング発生回路に入力される電流の電圧が第3の電圧以下であるときに、CCDドライブ回路に入力するパルス信号をグランドレベルに保つよう構成されており、第3の電圧は第2の電圧以上であり、かつ第1の電圧未満となるように構成しても良い。
【0010】
本発明のCCD駆動手段によれば、制御手段がスイッチング素子をオンにすることによって、三端子レギュレータからCCDドライブ回路に供給される電源電圧を第2の電圧に低減可能である。更に、タイミング回路からCCDドライブ回路に入力するパルス信号がグランドレベルに保たれる。従って、本発明のCCD駆動手段によれば、CCDおよびCCDドライブ回路を保護することが可能である。
【0011】
【発明の実施の形態】
本発明の実施の形態の電子内視鏡の構成を図1に示す。本実施形態の電子内視鏡1は、レギュレータ部20と、タイミング発生回路40と、インバータ50と、CCD10と、CCDドライブ回路60と、CPU70と、信号処理回路80と、動作検出回路90と、を有する。また、電子内視鏡1は、電子内視鏡用プロセッサ2内の電源ユニット3および信号処理回路4と電気的に接続されている。更に、電子内視鏡用プロセッサ2は、信号処理回路4を介してTVモニタ5に接続される。
【0012】
CCD10はCCDドライブ回路60と接続されており、CCDドライブ回路60はCCDドライブ信号をCCD10に送信することによってCCD10を制御する。電子内視鏡の図示しない照明光学系及び対物光学系の作用によって、CCD10の受光面上で結像した被写体光学像はCCD10によって電気信号に変換され、この電気信号は信号処理回路80に送信される。
【0013】
信号処理回路80はこの電気信号を処理して画像信号を生成し、プロセッサ2に送信する。プロセッサ2はこの画像信号を信号処理回路4で処理してNTSC信号等の映像信号に変換し、モニタ5に出力する。
【0014】
また、電源3は、信号処理回路4、信号処理回路80、レギュレータ部20、CPU70及び動作検出回路90に接続され、これらに電力を供給している。レギュレータ部20はタイミング発生回路40、インバータ50、CCD10および動作検出回路90に任意の電圧値の電源電圧を供給する。
【0015】
タイミング発生回路40は、例えば(株)東芝製リニアCCD用クロックドライバ:TB62801Fのような、CCDの入力信号用ドライバである。タイミング発生回路40は、タイミング発生回路40の入力電流を、パルス信号に変換し、インバータ50に送出する。インバータ50は、タイミング発生回路40から送出されたパルス信号の位相を反転してCCDドライブ回路60に送出する。なお、本実施形態では、タイミング発生回路40の出力極性がCCDドライブ回路60の入力極性とが互いに逆なのでインバータ50が介在しているが、タイミング発生回路40の出力極性及びCCDドライブ回路60の入力極性が合致していればインバータ50は不要である。
【0016】
動作検出回路90は、例えばCCDドライブ回路60の駆動パルスが周期的に発生しているかどうかを検出する等の手段を用いて、CCDドライブ回路60が正常動作しているかどうかを判定する。動作検出回路90は、この判定結果を常時CPU70に送出している。CPU70は、この判定結果をもとに、CCDドライブ回路60が正常動作しているかどうかを判断する。CCDドライブ回路60が所定の異常動作をしていると判断された場合は、CPU70は、レギュレータ部20に内蔵された電源電圧低減手段を制御して、レギュレータ部20から電源電圧がほとんど出力されないようにし、CCDドライブ回路60を保護する。更に、電圧低減によって、CCDドライバ回路60が停止するため、CCD10がCCDドライブ回路60から保護される。
【0017】
以下、電源電圧低減手段の動作につき説明する。図2は、レギュレータ部20、タイミング発生回路40、及びこれらの周辺回路の詳細ブロック図である。図2に示されるように、本実施形態においては、レギュレータIC(三端子レギュレータ)21の入力端子が電源3と、出力端子がタイミング発生回路40、インバータ50およびCCDドライブ回路60とそれぞれ接続されている。また、レギュレータIC21の出力端子とADJ端子(出力電圧設定用端子)とは、第1の抵抗22aを介して互いに接続されている。また、レギュレータIC21のADJ端子は、第2の抵抗22bを介してグランドに接続されている。すなわち、レギュレータIC21の出力電圧設定回路は第1の抵抗22a及び第2の抵抗22bで構成される。また、レギュレータIC21のADJ端子は、スイッチング素子30のコレクタにも接続されている。
【0018】
スイッチング素子30のベースは所定の抵抗23を介してCPU70の所定の制御信号出力端子に接続されている。また、スイッチング素子30のエミッタはグランドに接続されている。すなわち、CPU70によりスイッチング素子30のオン/オフが制御される。
【0019】
従って、CPU70がスイッチング素子30のベースに電圧を加えていないときは、スイッチング素子30がオフになっており、レギュレータIC21の基準電圧をVREF、ADJ端子での電流をIADJ、第1の抵抗22aの大きさをR1、第2の抵抗22bの大きさをR2とすると、出力端子における電圧VOは、数式1によって算出される。
【0020】
【数1】
【0021】
従って、レギュレータ部20によって、出力端子における電圧VOをR1、R2、およびVREFで決まる所定値に保持することが可能である。なお、R1、R2の大きさは、後述のスイッチング素子30をオンした時の内部抵抗の値より十分大きな値とする。
【0022】
一方、CPU70がスイッチング素子30のベースに所定電圧を加え、スイッチング素子30をオンすると、等価的にスイッチング素子30をオンした時の内部抵抗が第2の抵抗22bに並列に配設される。この時、前述のように、スイッチング素子30をオンした時の内部抵抗の値は第2の抵抗22bよりも十分小さいので、レギュレータIC21のADJ端子からの電流IADJはほとんどスイッチング素子30に向かうようになる。従って、出力端子における電圧VOは、スイッチング素子30と第2の抵抗22bとの合成抵抗値RMを用いて、数2によって算出される。なお、RM<R2なので、数式2で求められる電圧VOの値は数式1で求められる電圧VOの値よりも小さくなる。
【0023】
【数2】
【0024】
ここで、スイッチング素子30をオンした時の内部抵抗の値及び電流IADJはきわめて小さいため、RM/R1≒0及びRM×IADJ≒0となり、VO≒VREFとなる。VREFの値はレギュレータの種類によって異なるが、例えば新日本無線(株)製正出力三端子レギュレータ:NJM317の場合は、VREFを1.25V(標準)に設定可能である。本実施形態においては、VREFはインバータ50やCCDドライブ回路60の動作可能電源電圧よりも極めて低く設定されているため、CCD10及びCCDドライブ回路60への電源入力は事実上遮断される。本実施形態においては、スイッチング素子30のエミッタはグランドに接続されているので、スイッチング素子30のオンオフ制御はグランドを基準に考えればよく、制御が容易である。
【0025】
タイミング発生回路40は、電源投入時の誤動作を防ぐため、回路素子41が設けられ、タイミング発生回路40へ入力される電源電圧が所定の閾値未満であれば、出力電流の電圧が論理信号の入力如何に関わらずグランドレベルに保たれるようになっている。すなわち、タイミング発生回路40の動作可能電源電圧はこの所定の閾値よりも大きい電圧である。本実施形態においては、この所定の閾値がVREFよりも大きい値に設定されている。
【0026】
上記構成において、スイッチング素子30がオフのときは、数式1によって求められる電圧VOがCCDドライブ回路60、インバータ50およびタイミング発生回路40の電源に入力され、インバータ50はCCDドライブ回路駆動用のパルス信号を出力する。このときは、スイッチング素子30には通電していないため、スイッチング素子30によるレギュレータ部20の出力電圧の設定値に対する変動は発生しない。
【0027】
一方、このときに、CCDドライブ回路60が所定の誤動作を起こすと、CPU70はスイッチング素子30を制御してスイッチング素子30をオンにする。スイッチング素子30がオンになると、レギュレータ部20が出力する数式2によって求められる電圧VOはおおよそVREFとなり、タイミング発生回路40、インバータ50及びCCDドライブ回路60への電源入力は事実上遮断され、CCDドライバ回路60及びCCD10が保護される。
【0028】なお、本実施形態において、第1及び第2の抵抗R1、R2の大きさはスイッチング素子30をオンした時の内部抵抗の値より十分大きな値としてタイミング発生回路40、インバータ50及びCCDドライブ回路60への電源電圧VOをほぼVREFに定めたが、これに限ることなく、スイッチング素子30がオフになったときに数式1により求められる電圧VOが、タイミング発生回路40、インバータ50及びCCDドライブ回路60の動作可能電源電圧より十分大きな値となると共に、スイッチング素子30がオンになったときに数2により求められる電圧VOがタイミング発生回路40、インバータ50及びCCDドライブ回路60の動作可能電源電圧より小さな任意の値となるように、第1及び第2の抵抗R1、R2の大きさを適宜定めればよい。
【0029】
また、スイッチング素子30がオンになるとレギュレータ部20が出力する電源電圧は前述の所定の閾値よりも小さい値となるので、タイミング発生回路40の出力電流の電圧がグランドレベルに固定される。従って、タイミング発生回路40のHI出力のCCDドライブ回路60への回り込み、つまりラッチアップによる消費電力の過剰な消費、故障、発火を防止可能である。
【0030】
【発明の効果】
以上のように、本発明によれば、スイッチング素子をオンにすることによって、所定回路に供給される電源電圧は、通常使用時に供給される電源電圧よりも低い所定の電圧となる。従って、所定の故障時に三端子レギュレータの基準電圧を所定回路に悪影響を与えない程度の低電圧とすることにより、所定回路を保護することができる。通常使用時はスイッチング素子には通電せずにオフにするため、スイッチング素子による出力電圧設定用端子の電圧変動は発生しないので、出力電圧設定回路による設定通りの電源電圧が得られる。また、三端子レギュレータの出力電圧設定用端子とグランドを短絡または低抵抗値で接続する構成であるため、スイッチング素子のオンオフ制御はグランドを基準に考えればよく、制御が容易である。
【図面の簡単な説明】
【図1】本発明の実施の形態の電子内視鏡の構成を示すブロック図である。
【図2】本発明の実施の形態のレギュレータ部、タイミング発生回路、及びこれらの周辺回路の詳細ブロック図である。
【図3】従来の電源遮断手段の一例における、電子内視鏡のCCDドライブ回路を制御する回路を示したものである。
【符号の説明】
1 電子内視鏡
2 電子内視鏡用プロセッサ
3 電源
10 CCD
20 レギュレータ部
21 レギュレータIC(三端子レギュレータ)
22a 第1の抵抗
22b 第2の抵抗
30 スイッチング素子
40 タイミング発生回路
50 インバータ
60 CCDドライブ回路
70 CPU
80 信号処理回路
90 動作検出回路
Claims (10)
- 三端子レギュレータから所定回路に供給される電源電圧を低減する電源電圧低減方法であって、
前記三端子レギュレータは所定の出力電圧設定回路を外部に構成することにより出力電圧を任意に設定できるタイプの三端子レギュレータであり、
前記三端子レギュレータの出力電圧設定用端子とグランドを短絡または所定の低抵抗値で接続するようにスイッチング素子が配設されており、
前記スイッチング素子をオフにすることによって前記三端子レギュレータの出力を所定の設定電圧とすると共に、前記スイッチング素子をオンにすることによって前記三端子レギュレータの出力を前記所定の設定電圧よりも低い所定の電圧に低減することを特徴とする、電源電圧低減方法。 - 前記スイッチング素子をオンにすることによって、前記三端子レギュレータの出力を前記三端子レギュレータの基準電圧値に略等しい電圧に低減することを特徴とする、請求項1に記載の電源電圧低減方法。
- 前記所定回路が正常動作しているかどうかを監視し、前記所定回路が所定の異常動作をしていると判断された場合に、前記スイッチング素子をオンにすることを特徴とする、請求項1または請求項2に記載の電源電圧低減方法。
- 三端子レギュレータから所定回路に供給される電源電圧を低減する電源電圧低減手段であって、
前記三端子レギュレータは、所定の出力電圧設定回路を外部に構成することにより出力電圧を任意に設定できるタイプの三端子レギュレータであり、
前記レギュレータの出力電圧設定用端子とグランドを短絡または所定の低抵抗値で接続するように配設されたスイッチング素子と、
前記スイッチング素子のオン/オフを制御する、制御手段と、
を有し、
前記制御手段が、前記スイッチング素子をオフにすることによって前記三端子レギュレータの出力を所定の設定電圧とすると共に、スイッチング素子をオンにすることによって前記三端子レギュレータの出力を前記所定の設定電圧よりも低い電圧に低減することを特徴とする、電源電圧低減手段。 - 前記制御手段が、前記スイッチング素子をオンにすることによって、前記三端子レギュレータの出力を前記三端子レギュレータの基準電圧値に略等しい電圧に低減することを特徴とする、請求項4に記載の電源電圧低減手段。
- 前記電源遮断手段が、前記所定回路が正常動作しているかどうかを監視する、監視手段を有し、
前記制御手段は前記監視手段の監視結果を元に前記所定回路が正常動作しているかどうかを判断し、所定の異常動作を前記所定回路がしていると前記制御手段が判断した場合は、前記制御手段は前記スイッチング素子をオンにすることを特徴とする、請求項4または請求項5に記載の電源電圧低減手段。 - CCDを駆動するための駆動信号をCCDに入力するCCDドライブ回路と、
前記CCDドライブ回路を駆動するためのパルス信号を生成して前記CCDドライブ回路に入力するタイミング発生回路と、
出力電圧を任意に設定できるタイプの三端子レギュレータであって、前記CCDドライブ回路および前記タイミング発生回路の電源に第1の電圧を供給する三端子レギュレータと、
前記三端子レギュレータの出力電圧を前記第1の電圧に設定するための所定の出力電圧設定回路と、
前記三端子レギュレータの出力電圧設定用端子とグランドを短絡または低抵抗値で接続するように配設されたスイッチング素子と、
前記スイッチング素子のオン/オフを制御する、制御手段と、
を有し、
前記制御手段がスイッチング素子をオンにすることによって、前記三端子レギュレータから前記CCDドライブ回路および前記タイミング発生回路に供給される電源電圧を前記前記第1の電圧よりも低い第2の電圧に低減することを特徴とする、CCD駆動手段。 - 前記第2の電圧が前記三端子レギュレータの基準電圧値に略等しい電圧であることを特徴とする、請求項7に記載のCCD駆動手段。
- 前記CCD駆動手段が、前記所定回路が正常動作しているかどうかを監視する、監視手段を有し、
前記制御手段は前記監視手段の監視結果を元に前記所定回路が正常動作しているかどうかを判断し、所定の異常動作を前記所定回路がしていると前記制御手段が判断した場合は、前記制御手段は前記スイッチング素子をオンにすることを特徴とする、請求項7または請求項8に記載のCCD駆動手段。 - 前記タイミング発生回路は、前記タイミング発生回路に入力される電源電圧が第3の電圧以下であるときに、前記CCDドライブ回路に入力する前記パルス信号をグランドレベルに保つよう構成されており、
前記第3の電圧は前記第2の電圧以上であり、かつ前記第1の電圧未満であることを特徴とする、請求項7から請求項9のいずれかに記載のCCD駆動手段。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003045071A JP2004252902A (ja) | 2003-02-21 | 2003-02-21 | 電源電圧低減方法および電源電圧低減手段、およびccd駆動手段 |
US10/781,696 US7466355B2 (en) | 2003-02-21 | 2004-02-20 | Electronic system for reducing power supply voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003045071A JP2004252902A (ja) | 2003-02-21 | 2003-02-21 | 電源電圧低減方法および電源電圧低減手段、およびccd駆動手段 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004252902A true JP2004252902A (ja) | 2004-09-09 |
Family
ID=32866498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003045071A Withdrawn JP2004252902A (ja) | 2003-02-21 | 2003-02-21 | 電源電圧低減方法および電源電圧低減手段、およびccd駆動手段 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7466355B2 (ja) |
JP (1) | JP2004252902A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006212248A (ja) * | 2005-02-04 | 2006-08-17 | Pentax Corp | Ccdの破損防止システム |
JP2006212247A (ja) * | 2005-02-04 | 2006-08-17 | Pentax Corp | Ccdの破損防止システム |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100812939B1 (ko) * | 2005-06-17 | 2008-03-11 | 매그나칩 반도체 유한회사 | 프레임 펀쳐링 기능을 갖는 캡슐내시경용 이미지센서 및그의 영상데이터 프로세싱 방법 |
JP5181840B2 (ja) * | 2008-05-30 | 2013-04-10 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 |
TWI390967B (zh) * | 2009-03-16 | 2013-03-21 | Altek Corp | 關閉時序產生單元之方法、關閉數位影像擷取裝置之方法及數位影像擷取裝置 |
JP5476876B2 (ja) * | 2009-09-11 | 2014-04-23 | 株式会社リコー | センサ駆動回路、ドライバ装置、画像読取装置、及び画像形成装置 |
TWI408617B (zh) * | 2010-05-05 | 2013-09-11 | Giga Byte Tech Co Ltd | 繪圖處理器超頻工作性能之檢分方法 |
JP2011250554A (ja) * | 2010-05-26 | 2011-12-08 | Sony Corp | 電源回路、集積回路装置、固体撮像装置および電子機器 |
US9118851B2 (en) * | 2013-11-21 | 2015-08-25 | Omnivision Technologies, Inc. | High dynamic range image sensor read out architecture |
US9843753B2 (en) * | 2015-11-02 | 2017-12-12 | Omnivision Technologies, Inc. | Imaging systems including row-period compensators and associated methods |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5459340U (ja) | 1977-10-04 | 1979-04-24 | ||
US4516168A (en) * | 1982-11-30 | 1985-05-07 | Rca Corporation | Shutdown circuit for a switching regulator in a remote controlled television receiver |
JPS63170627A (ja) | 1986-07-22 | 1988-07-14 | Asahi Optical Co Ltd | カメラの給電制御装置 |
US5095226A (en) | 1989-08-08 | 1992-03-10 | Asahi Kogaku Kogyo Kabushiki Kaisha | Device for operating charge transfer device with different power supply voltages |
JPH03293929A (ja) | 1989-11-10 | 1991-12-25 | Asahi Optical Co Ltd | 電源供給装置 |
JP3006698B2 (ja) * | 1991-12-13 | 2000-02-07 | 株式会社河合楽器製作所 | 自動演奏装置 |
DE69819597T2 (de) * | 1997-05-22 | 2004-09-23 | Sanyo Electric Co., Ltd., Moriguchi | Stromversorgungsschaltung und CCD-Kamera, die diese verwendet |
US6429728B1 (en) * | 2000-09-27 | 2002-08-06 | Intel Corporation | Component assisted power regulation |
JP2003110948A (ja) * | 2001-07-27 | 2003-04-11 | Sanyo Electric Co Ltd | 撮像装置 |
JP2003116070A (ja) * | 2001-08-01 | 2003-04-18 | Sanyo Electric Co Ltd | 画像信号処理装置 |
-
2003
- 2003-02-21 JP JP2003045071A patent/JP2004252902A/ja not_active Withdrawn
-
2004
- 2004-02-20 US US10/781,696 patent/US7466355B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006212248A (ja) * | 2005-02-04 | 2006-08-17 | Pentax Corp | Ccdの破損防止システム |
JP2006212247A (ja) * | 2005-02-04 | 2006-08-17 | Pentax Corp | Ccdの破損防止システム |
JP4648718B2 (ja) * | 2005-02-04 | 2011-03-09 | Hoya株式会社 | Ccdの破損防止システム |
JP4648717B2 (ja) * | 2005-02-04 | 2011-03-09 | Hoya株式会社 | Ccdの破損防止システム |
Also Published As
Publication number | Publication date |
---|---|
US7466355B2 (en) | 2008-12-16 |
US20040165104A1 (en) | 2004-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004252902A (ja) | 電源電圧低減方法および電源電圧低減手段、およびccd駆動手段 | |
JP2004159812A (ja) | 超音波診断装置の電源管理システム | |
JP3857948B2 (ja) | 電源保護回路 | |
KR100678620B1 (ko) | 차량용 전자제어장치의 전원 및 앰씨유 감시를 이용한릴레이 구동회로 | |
JP2006141193A (ja) | スイッチング電源装置 | |
JP2008167541A (ja) | 充電線異常検出方式 | |
JP2007047867A (ja) | 電子装置 | |
JP4776109B2 (ja) | バッテリ上がり防止装置 | |
SE510417C2 (sv) | Överströmsskydd i en satellitmottagare | |
JP2005150920A (ja) | 出力回路 | |
JP2007244167A (ja) | 電源制御装置及び電源制御方法 | |
JP2002041187A (ja) | Usb装置 | |
JP2010047249A (ja) | 電源制御装置 | |
JP2005045985A (ja) | バックアップ電源供給装置およびバックアップ電源供給方法 | |
JP2007252012A (ja) | レギュレータ破損防止システム | |
JP3476412B2 (ja) | 液晶表示装置の電源回路 | |
JP3632906B2 (ja) | 信号検知回路及びそれを用いた画像表示装置 | |
JP2007151335A (ja) | 昇圧チョッパ回路の過電流保護装置 | |
JPH11332087A (ja) | モータの異常検出装置 | |
JPH06189442A (ja) | 短絡保護回路および電源リセット方法 | |
JP2005010972A (ja) | データバックアップ機能を備えた電子機器 | |
JP3841088B2 (ja) | 車両用発電制御装置 | |
KR100515350B1 (ko) | 플라즈마 디스플레이 패널 보호 장치 및 그 방법 | |
JPH0946915A (ja) | 小型電子機器の電源制御回路 | |
JP2008271638A (ja) | キャパシタモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060124 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090716 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090709 |