JP2004214374A - 半導体素子及び液晶表示パネル - Google Patents
半導体素子及び液晶表示パネル Download PDFInfo
- Publication number
- JP2004214374A JP2004214374A JP2002381347A JP2002381347A JP2004214374A JP 2004214374 A JP2004214374 A JP 2004214374A JP 2002381347 A JP2002381347 A JP 2002381347A JP 2002381347 A JP2002381347 A JP 2002381347A JP 2004214374 A JP2004214374 A JP 2004214374A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor element
- bumps
- conductive particles
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
【課題】フェースダウン実装する半導体素子において、半導体素子に形成されたバンプ間がショートすることのない半導体素子及び液晶表示パネルを提供する。
【解決手段】入出力端子として凸状の電極であるバンプ１０を実装面に有し、異方性導電膜５で実装される半導体素子２０において、バンプ１０のバンプ層３の上面３ｂを除いた側面部３ａ及び半導体素子２０の実装面２０ａ全体に絶縁膜１３を形成する。上記の半導体素子２０は、導電粒子６を有する異方性導電膜５を介して加熱圧着により液晶表示パネルの基板２１に実装させる。
【選択図】 図３
【解決手段】入出力端子として凸状の電極であるバンプ１０を実装面に有し、異方性導電膜５で実装される半導体素子２０において、バンプ１０のバンプ層３の上面３ｂを除いた側面部３ａ及び半導体素子２０の実装面２０ａ全体に絶縁膜１３を形成する。上記の半導体素子２０は、導電粒子６を有する異方性導電膜５を介して加熱圧着により液晶表示パネルの基板２１に実装させる。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、フェースダウン実装される半導体素子、特に液晶表示パネルの一方の基板にＣＯＧ実装される半導体素子及び液晶表示パネルに関する。
【０００２】
【従来の技術】
液晶表示装置は、液晶層を狭持する一対のガラス基板に形成された電極を半導体素子により制御し、液晶の電気光学効果を利用して表示される。半導体素子の電気的接続方法としては、例えば、ゴムコネクション法、ヒートシール法、ＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）法、ＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）法等の提案がされているが、今日では、実装工程の自動化およびプロセススループットの観点からＴＡＢ法とＣＯＧ法が主流となっており、装置の小型化及び薄型化の観点から特に、ＣＯＧ法が重要視されている。
【０００３】
図４は、従来の半導体素子２０に形成したバンプ１０の模式図である。半導体素子２０の表面にアルミニウム等により形成された電極パッド１上に、シリコンナイトライド（Ｓｉ３Ｎ４）等からなるパッシベーション層２が形成されている。パッシベーション層２には開口部２ａが設けられており、電極パッド１上にスパッタリング、メッキもしくはボンディングツール等によりバンプ層３を形成し、開口部２ａを介して電極パッド１とバンプ層３とが導通される。バンプ層３は、主に金で形成され、この電極パッド１、パッシベーション層２及びバンプ層３によりバンプ１０が形成されている。また、パッシベーション層２表面を保護するため、バンプ１０周辺を除き、ポリイミド膜１２が形成されている。
【０００４】
一般的に、ＣＯＧ法による半導体素子２０の接続は図５に示される構造となっている。ＣＯＧ法は、一対のガラス基板の一方の基板２１に半導体素子２０をフェースダウンにて直接実装する方法である。ＣＯＧ法では、半導体素子２０のバンプ１０と基板２１に形成された電極端子４とを対向させて、異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ；ＡＣＦ）５を介して加熱圧着により実装する方法が配線のファインピッチ化や実装による歩留まり性能の点等から採用されるのがほとんどである。異方性導電膜５は、樹脂製の接着剤に導電粒子６を分散させたものであり、加熱及び加圧により、半導体素子２０のバンプ１０と基板２１上の電極端子４との間に、導電粒子６が挟まれて接触することによって、電気的導通が得られる。このとき、バンプ１０と電極端子４とで挟まれることによって導電粒子６がつぶれ、この状態で固定することにより、導電粒子６が弾力性を持ってバンプ１０と電極端子４とに密着し、導通状態が安定的に保持される。ここで、導電粒子６は、直径３μｍのポリスチレン粒子表面に厚さ約０．１μｍのニッケルめっきを施したものである。一方、導電粒子６が挟まれることにより、バンプ１０は、めり込むように変形し、導電粒子６とバンプ１０とが密着することとなる。このため、バンプ層３の材料には通常、変形しやすい金が使用され、また、変形分を考慮して所定の高さとなるように形成される。
【０００５】
【発明が解決しようとする課題】
隣接するバンプ１０間において、導電粒子６が接触して連なった場合、この導電粒子６の連なりを原因として導通してショートしてしまうことがある。導電粒子６が連なった状態とは、バンプ１０と電極端子４とに挟まれた導電粒子６に周辺の導電粒子６が連なる場合のみならず、図５右側に示されるように、バンプ層３の側面３ａに導電粒子６が連なって接触する場合も含まれ、ショートの原因となる。上述したように、バンプ１０は導電粒子６を挟むことによる変形分を考慮した高さとなっているため、バンプ層３の側面３ａに導電粒子６が接触することは多く、それに伴ってバンプ層３の側面３ａに連なった導電粒子６が接触することも多かった。また近年、液晶表示装置の狭額縁化による半導体素子２０の小型化及び配線の狭ピッチ化に伴い、隣接するバンプ１０間が狭くなる傾向にあるため、このような導電粒子６の連なりによるショートの危険性は高くなっていた。
【０００６】
また、バンプ１０は様々な形状の層が重ねられた層構造であるため、その表面形状は凹凸ができている。図５左側に示すようにこの凹部１０ａに導電粒子６が引っかかったり（時には凹部１０ａにはまり込んだり）、図５中央に示すように凹部１０ａに異方性導電膜５が入り込まずに気泡１４ができたりすることもある。特に、このバンプ１０表面の凹凸形状により異方性導電膜５が偏ってしまうと、導電粒子６も偏ることとなり、特定の場所に偏った導電粒子６が連なることにより、ショートする危険性もあった。
【０００７】
上記の導電粒子６の連なりによるショートを防止するためには、様々な方法が採られてきた。まず、異方性導電膜５の導電粒子６の密度を低くする方法が考えられる。しかし、半導体素子２０をＣＯＧ法により異方性導電膜５を用いて実装する際、バンプ１０と電極端子４とを確実に導通させるためには、ある程度の数量の導電粒子６をバンプ１０と電極端子４との間に挟み込む必要がある。例えば、液晶表示装置に使用される一般的な駆動用の半導体素子においては、径が３〜５μｍ程度の一般的な導電粒子６を用いる場合、一箇所の接続部分（上記半導体素子２０ではバンプ１０の先端接触面３ｂに）において４〜８個程度の導電粒子６を少なくとも挟み込む必要がある。特に、半導体素子２０の小型化に伴い、バンプ１０は小型化される傾向にあるため、上記のように導電粒子６の密度を低くすると所定数量の導電粒子６を挟み込めないこととなり、導通不良が多数検出され、歩留まりの低下につながっていた。
【０００８】
他の方法として、導電粒子６の径を小さくする方法が考えられる。しかし、バンプ１０は、一般的に高さのバラツキ（公差）があり、導電粒子６のつぶれ度合いやバンプ１０の変形（めり込み）度合いによってこの高さのバラツキを吸収しているため、導電粒子６の径が小さくなると、この高さのバラツキを吸収し難くなる。これにより、導電粒子６がバンプ１０と電極端子４との間に有効に挟まれなくなり、導通不良となっていた。
【０００９】
また、絶縁コートした導電粒子６を使用する方法も考えられるが、導電方向についてこの絶縁コートを破壊する必要があるため、絶縁コートのない導電粒子６の接続時に比べて加圧力を大きくしなければならない。すなわち、所定の接続信頼性を得るための実装条件が厳しくなる分、絶縁コートが十分に破壊されないことによる導通不良が検出される確率も高くなっていた。
【００１０】
そこで、本発明の目的は、フェースダウンにより実装される半導体素子において、バンプが小型化及び狭ピッチ化しても隣接するバンプ間がショートすることのない半導体素子及び液晶表示パネルを提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１記載の半導体素子は、凸状の電極であるバンプを有し、この凸状のバンプを有する実装面を電極端子が形成された実装用基板に向けて異方性導電膜を使用して実装し、異方性導電膜の導電粒子を介して凸状のバンプの先端接触面と電極端子とを導通させる半導体素子において、上記凸状のバンプの側面に絶縁膜が形成されていることを特徴とする。
【００１２】
この発明によれば、上記凸状のバンプの側面に絶縁膜が形成されていることから、隣接するバンプ間において異方性導電膜中の導電粒子が連なったとしても、バンプ側面の絶縁膜によって隣接するバンプ間におけるショートが防止される。
【００１３】
本発明の請求項２記載の半導体素子は、請求項１記載の発明を前提として、前記絶縁膜は、前記凸状のバンプの先端接触面を除き、半導体素子のバンプを有する面の全体に形成されていることを特徴とする。
【００１４】
この発明によれば、絶縁膜が、バンプの先端接触面を除き、半導体素子のバンプを有する面の全体に形成されているため、半導体素子の実装面すなわち他の実装用基板等に対向する面が、バンプの先端接触面を除いた全体が滑らかな絶縁膜面となる。これにより、半導体素子を実装する際に流動性を持った異方性導電膜が、バンプの先端接触面すなわちバンプにて挟まれる部分を除いて、滑らかに移動することとなり、異方性導電膜（特に導電粒子）が偏ることなく半導体素子の実装面の全体に均一に行き渡ることとなり、異方性導電膜の偏りによる気泡もできにくくなる。
【００１５】
本発明の請求子３記載の半導体素子の実装構造は、液晶を挟持する一対の基板の一方の基板を実装用基板として、この実装用基板の電極端子に請求項１又は請求項２のいずれかに記載の半導体素子を導電粒子を有する異方性導電膜を介して加熱圧着より実装させていることを特徴とする。
【００１６】
この発明によれば、請求項１又は請求項３記載の半導体素子を液晶表示パネルの一方の実装用基板に異方性導電膜を介して実装するに際して、隣接するバンプ間において導電粒子の連なりによってショートすることなく、実装用基板と半導体素子とが導電粒子を介して安定的に導通する実装構造の液晶表示パネルとなる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を引用しながら説明する。
【００１８】
図１（ａ）は、本実施の形態の半導体素子の構造図、図１（ｂ）は、本実施の形態の半導体素子を液晶表示パネルの一方の基板に実装した図を示す。図１（ａ）に示される半導体素子２０は、液晶表示パネルの表示を制御する電子素子であり、表面にバンプ１０が形成される。バンプ１０は、半導体素子２０への入出力電極の役割を果たす突起状（凸状）の電極であり、少なくとも入出力信号の数が実装面２０ｂに形成されている。図１（ｂ）に示されるように、液晶表示パネルは文字及び映像を表示するもので、表示用電極（図示せず）が敷設された一対の透明基板２１，２２を適宜な間隔で対峙させ、その間隔に液晶材料（図示せず）を注入し、前記透明基板２１，２２の周辺をシール材（図示せず）で封止して構成される。一対の透明基板２１，２２のうち、一方の基板２１は他方の基板２２より広く形成され、重ね合わせたときに外側に張り出す部分に金属製の配線パターン９が所定の形状で施され、この配線パターン９と本実施の形態の半導体素子２０とを電気的に導通させる。すなわち、配線パターン９の接続箇所（後述する電極端子４）に半導体素子２０のバンプ１０を有する実装面２０ｂを向けて、異方性導電膜５を介して実装される。なお、半導体素子２０等の駆動回路が施された回路基板（図示せず）が、基板２１のさらに外側に設けられ、フレキシブル配線基板（図示せず）を介して回路基板と基板２１とが接続される場合もある。
【００１９】
図２は、接続パッド１０を半導体素子２０の表面に作製する手順を示す。１１は、シリコン等の基板に所定の回路、配線及び層間絶縁膜等が作製されたウェハーである。まず、ウェハー１１の表面にアルミニウム等の電極パッド膜１を一様の厚さで形成する（図２（ａ））。次に、フォトリソグラフィーにより所定の形状のマスクパターンを形成し、エッチング等により電極パッド１を形成する（図２（ｂ））。次に、シリコンナイトライド（Ｓｉ３Ｎ４）等のパッシベーション層２を形成し（図２（ｃ））、フォトリソグラフィーにより、開口部２ａの形状のマスクパターンを形成して、エッチングにより電極パッド１の上に開口部２ａを設ける（図２（ｄ））。
【００２０】
次いで、図２（ｅ）に示すように、開口部２ａ周辺を残して表面保護のためにポリイミド膜１２を形成する。その後、電極パッド１上にスパッタリング、メッキもしくはボンディングツール等によりバンプ層３を形成し、開口部２ａを介して電極パッド１とバンプ層３とが導通される（図２（ｆ））。バンプ層３は、主に金で形成され、この電極パッド１、パッシベーション層２及びバンプ層３によりバンプ１０が形成される。次に、ウェハー１１の表面全体に、窒化膜（ＳｉＮｘ）からなる絶縁膜１３を形成する（図２（ｇ））。その後、フォトリソグラフィー及びエッチングにより、バンプ層３周辺の絶縁膜１３の高さがバンプ層３の表面（先端接触面）３ｂの高さとなるように、また、バンプ層３の表面が開口するように、絶縁膜１３を整形する（図２（ｈ））。本実施の形態において、絶縁膜１３として窒化膜を使用したが、本発明はこれを限定するものではなく、例えば、シリコン酸化膜（ＳｉＯ２）を使用してもよく、より低温で成膜できる材料を選択することが好ましい。
【００２１】
ここで、異方性導電膜５の導電粒子６の捕捉率を高めるために、絶縁膜１３の高さをバンプ１０の先端接触面３ｂの高さよりも若干高く形成しても良い。この場合において、絶縁膜１３を、材質がバンプ１０よりも柔らかい材質（すなわち実装時においてバンプ１０よりも潰れ具合の大きい材質）によることとして、その若干高く形成した部分が加熱圧着による際に潰れて、バンプ層３の表面（先端接触面）３ｂの高さとなるようにして、いわゆる平行度を出すようにしても良い。図６（ａ）に示されるように、絶縁膜１３をバンプ１０の先端接触面３ｂを覆わないようにこれより高くする場合、絶縁膜１３はスピンコーターによって塗布することが好ましい。また、図６（ｂ）に示されるように、絶縁膜１３をバンプの先端接触面３ｂを一部覆うようにこれより高くする場合は、図２（ｇ）において、絶縁膜１３の開口がバンプ先端接触面３ｂより若干小さくなるようにエッチングすれば、絶縁膜１３の膜厚の分だけ容易に高くすることができる。さらに、図６（ｃ）に示されるように、ポリイミド膜１２をバンプ層３の外周側面３ａに形成させることで絶縁膜１３の機能を兼務させてもよい。また、凸状のバンプ１０の先端接触面３ｂを開口させて、バンプ層３の外周側面３ａに絶縁膜１３（あるいはポリイミド膜１２）が形成されていれば、半導体素子２０の実装面２０ｂの全体に絶縁膜１３が形成されていなくとも、導電粒子６の連なりによるショートが防止される。
【００２２】
以上の方法にて接続パッド１０が作製されたウェハー１１は、所定の形状にダイシングされ、半導体素子２０が得られる。
【００２３】
次に、上記のように製造された半導体素子２０を実装用基板２１に実装する実装構造を説明する。半導体素子２０は、ＣＯＧ法によりフェースダウン実装される。実装用基板２１の表面には、図３に示すように、配線パターン９の接続箇所に所定形状で電極端子４が形成され、半導体素子２０の実装される部分に異方性導電膜５を塗布し、半導体素子２０を位置合わせして裏面（図４において上側）から加圧しながら加熱する。このとき、図３右側に示されるように、連なった導電粒子６がバンプ１０の側面方向から接触しても、バンプ層３の側面３ａは、絶縁膜１３で覆われているため、隣接するバンプ１０とショートすることがない。
【００２４】
また、絶縁膜１１は、バンプ１０の上面を除き半導体素子２０の表面全体に膜形成されているため、層構造によるバンプ１０の表面凹凸形状が、絶縁膜１１により滑らかに覆われていることとなる。すなわち、半導体素子２０の実装面において、バンプ１０の上面（先端接触面）３ｂを除いた全体が滑らかになっているため、加熱により流動性を持った異方性導電膜５が半導体素子２０の実装面上を滑らかに移動することとなる。これにより、異方性導電膜５が偏ることなく半導体素子２０の実装面全体に行き渡ることとなり、異方性導電膜５の流れが阻害されることによる気泡もできにくくなる。特に、異方性導電膜５の滑らかな移動に伴って、導電粒子６の偏り、すなわち導電粒子６の連なりも起こりにくくなる。
【００２５】
以上、本実施の形態においては、半導体素子２０を液晶表示パネルに使用される実装用基板２１に実装する例で説明したが、本発明はこれに限らず、フェースダウン実装する半導体素子２０及びその実装構造であれば、広く適用可能である。
【００２６】
【発明の効果】
本発明の半導体素子は、まず、凸状のバンプの側面に絶縁膜を形成することにより、隣接するバンプ間において異方性導電膜中の導電粒子が連なったとしても、バンプ側面の絶縁膜によって隣接するバンプ間におけるショートが防止される。また、バンプ側面のみならず、バンプの先端接触面を除き、半導体素子のバンプを有する面の全体に絶縁膜を形成することにより、半導体素子の実装面全体（バンプの先端接触面を除く）が滑らかな絶縁膜面となる。これにより、異方性導電膜（特に導電粒子）が偏ることなく半導体素子の実装面の全体に均一に行き渡ることとなり、導電粒子の連なりが起こりにくくなることで、さらに隣接するバンプ間におけるショートの防止が図られる。また、異方性導電膜の偏りによる気泡の発生が防止されることとなる。また、本発明の液晶表示パネルによれば、隣接するバンプ間において、導電粒子の連なりによるショートが防止される構造となるため、バンプが小型化及び狭ピッチ化しても隣接するバンプ間がショートすることがなく、実装用基板と半導体素子とが安定的に導通することとなり、液晶表示パネルの信頼性の向上が図られる。
【００２７】
【図面の簡単な説明】
【図１】（ａ）は本発明の半導体素子の構造図、（ｂ）は本発明の半導体素子を液晶表示パネルに実装した構成図
【図２】本発明の実施の形態における半導体素子のバンプを形成する説明図
【図３】本発明の半導体素子と液晶表示パネルの接続断面図
【図４】従来のバンプの構造図
【図５】従来の半導体素子と液晶表示パネルの接続断面図
【図６】（ａ）は、本発明のバンプの別の例を示す構造図、（ｂ）は、本発明のバンプのさらに別の例を示す構造図、（ｃ）は、本発明のバンプのさらに別の例を示す構造図
【符号の説明】
１ 電極パッド
２ パッシベーション層
２ａ 開口部
３ バンプ層
３ａ バンプの側面
３ｂ バンプの上面（先端接触面）
４ 電極端子
５ 異方性導電膜
６ 導電粒子
９ 配線パターン
１０ バンプ
１０ａ 凹部
１１ ウェハー
１２ ポリイミド膜
１３ 絶縁膜
１４ 気泡
２０ 半導体素子
２０ｂ 半導体素子の実装面（バンプを有する面）
２１ 一方の基板（実装用基板）
２２ 他方の基板
【発明の属する技術分野】
本発明は、フェースダウン実装される半導体素子、特に液晶表示パネルの一方の基板にＣＯＧ実装される半導体素子及び液晶表示パネルに関する。
【０００２】
【従来の技術】
液晶表示装置は、液晶層を狭持する一対のガラス基板に形成された電極を半導体素子により制御し、液晶の電気光学効果を利用して表示される。半導体素子の電気的接続方法としては、例えば、ゴムコネクション法、ヒートシール法、ＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）法、ＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）法等の提案がされているが、今日では、実装工程の自動化およびプロセススループットの観点からＴＡＢ法とＣＯＧ法が主流となっており、装置の小型化及び薄型化の観点から特に、ＣＯＧ法が重要視されている。
【０００３】
図４は、従来の半導体素子２０に形成したバンプ１０の模式図である。半導体素子２０の表面にアルミニウム等により形成された電極パッド１上に、シリコンナイトライド（Ｓｉ３Ｎ４）等からなるパッシベーション層２が形成されている。パッシベーション層２には開口部２ａが設けられており、電極パッド１上にスパッタリング、メッキもしくはボンディングツール等によりバンプ層３を形成し、開口部２ａを介して電極パッド１とバンプ層３とが導通される。バンプ層３は、主に金で形成され、この電極パッド１、パッシベーション層２及びバンプ層３によりバンプ１０が形成されている。また、パッシベーション層２表面を保護するため、バンプ１０周辺を除き、ポリイミド膜１２が形成されている。
【０００４】
一般的に、ＣＯＧ法による半導体素子２０の接続は図５に示される構造となっている。ＣＯＧ法は、一対のガラス基板の一方の基板２１に半導体素子２０をフェースダウンにて直接実装する方法である。ＣＯＧ法では、半導体素子２０のバンプ１０と基板２１に形成された電極端子４とを対向させて、異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ；ＡＣＦ）５を介して加熱圧着により実装する方法が配線のファインピッチ化や実装による歩留まり性能の点等から採用されるのがほとんどである。異方性導電膜５は、樹脂製の接着剤に導電粒子６を分散させたものであり、加熱及び加圧により、半導体素子２０のバンプ１０と基板２１上の電極端子４との間に、導電粒子６が挟まれて接触することによって、電気的導通が得られる。このとき、バンプ１０と電極端子４とで挟まれることによって導電粒子６がつぶれ、この状態で固定することにより、導電粒子６が弾力性を持ってバンプ１０と電極端子４とに密着し、導通状態が安定的に保持される。ここで、導電粒子６は、直径３μｍのポリスチレン粒子表面に厚さ約０．１μｍのニッケルめっきを施したものである。一方、導電粒子６が挟まれることにより、バンプ１０は、めり込むように変形し、導電粒子６とバンプ１０とが密着することとなる。このため、バンプ層３の材料には通常、変形しやすい金が使用され、また、変形分を考慮して所定の高さとなるように形成される。
【０００５】
【発明が解決しようとする課題】
隣接するバンプ１０間において、導電粒子６が接触して連なった場合、この導電粒子６の連なりを原因として導通してショートしてしまうことがある。導電粒子６が連なった状態とは、バンプ１０と電極端子４とに挟まれた導電粒子６に周辺の導電粒子６が連なる場合のみならず、図５右側に示されるように、バンプ層３の側面３ａに導電粒子６が連なって接触する場合も含まれ、ショートの原因となる。上述したように、バンプ１０は導電粒子６を挟むことによる変形分を考慮した高さとなっているため、バンプ層３の側面３ａに導電粒子６が接触することは多く、それに伴ってバンプ層３の側面３ａに連なった導電粒子６が接触することも多かった。また近年、液晶表示装置の狭額縁化による半導体素子２０の小型化及び配線の狭ピッチ化に伴い、隣接するバンプ１０間が狭くなる傾向にあるため、このような導電粒子６の連なりによるショートの危険性は高くなっていた。
【０００６】
また、バンプ１０は様々な形状の層が重ねられた層構造であるため、その表面形状は凹凸ができている。図５左側に示すようにこの凹部１０ａに導電粒子６が引っかかったり（時には凹部１０ａにはまり込んだり）、図５中央に示すように凹部１０ａに異方性導電膜５が入り込まずに気泡１４ができたりすることもある。特に、このバンプ１０表面の凹凸形状により異方性導電膜５が偏ってしまうと、導電粒子６も偏ることとなり、特定の場所に偏った導電粒子６が連なることにより、ショートする危険性もあった。
【０００７】
上記の導電粒子６の連なりによるショートを防止するためには、様々な方法が採られてきた。まず、異方性導電膜５の導電粒子６の密度を低くする方法が考えられる。しかし、半導体素子２０をＣＯＧ法により異方性導電膜５を用いて実装する際、バンプ１０と電極端子４とを確実に導通させるためには、ある程度の数量の導電粒子６をバンプ１０と電極端子４との間に挟み込む必要がある。例えば、液晶表示装置に使用される一般的な駆動用の半導体素子においては、径が３〜５μｍ程度の一般的な導電粒子６を用いる場合、一箇所の接続部分（上記半導体素子２０ではバンプ１０の先端接触面３ｂに）において４〜８個程度の導電粒子６を少なくとも挟み込む必要がある。特に、半導体素子２０の小型化に伴い、バンプ１０は小型化される傾向にあるため、上記のように導電粒子６の密度を低くすると所定数量の導電粒子６を挟み込めないこととなり、導通不良が多数検出され、歩留まりの低下につながっていた。
【０００８】
他の方法として、導電粒子６の径を小さくする方法が考えられる。しかし、バンプ１０は、一般的に高さのバラツキ（公差）があり、導電粒子６のつぶれ度合いやバンプ１０の変形（めり込み）度合いによってこの高さのバラツキを吸収しているため、導電粒子６の径が小さくなると、この高さのバラツキを吸収し難くなる。これにより、導電粒子６がバンプ１０と電極端子４との間に有効に挟まれなくなり、導通不良となっていた。
【０００９】
また、絶縁コートした導電粒子６を使用する方法も考えられるが、導電方向についてこの絶縁コートを破壊する必要があるため、絶縁コートのない導電粒子６の接続時に比べて加圧力を大きくしなければならない。すなわち、所定の接続信頼性を得るための実装条件が厳しくなる分、絶縁コートが十分に破壊されないことによる導通不良が検出される確率も高くなっていた。
【００１０】
そこで、本発明の目的は、フェースダウンにより実装される半導体素子において、バンプが小型化及び狭ピッチ化しても隣接するバンプ間がショートすることのない半導体素子及び液晶表示パネルを提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１記載の半導体素子は、凸状の電極であるバンプを有し、この凸状のバンプを有する実装面を電極端子が形成された実装用基板に向けて異方性導電膜を使用して実装し、異方性導電膜の導電粒子を介して凸状のバンプの先端接触面と電極端子とを導通させる半導体素子において、上記凸状のバンプの側面に絶縁膜が形成されていることを特徴とする。
【００１２】
この発明によれば、上記凸状のバンプの側面に絶縁膜が形成されていることから、隣接するバンプ間において異方性導電膜中の導電粒子が連なったとしても、バンプ側面の絶縁膜によって隣接するバンプ間におけるショートが防止される。
【００１３】
本発明の請求項２記載の半導体素子は、請求項１記載の発明を前提として、前記絶縁膜は、前記凸状のバンプの先端接触面を除き、半導体素子のバンプを有する面の全体に形成されていることを特徴とする。
【００１４】
この発明によれば、絶縁膜が、バンプの先端接触面を除き、半導体素子のバンプを有する面の全体に形成されているため、半導体素子の実装面すなわち他の実装用基板等に対向する面が、バンプの先端接触面を除いた全体が滑らかな絶縁膜面となる。これにより、半導体素子を実装する際に流動性を持った異方性導電膜が、バンプの先端接触面すなわちバンプにて挟まれる部分を除いて、滑らかに移動することとなり、異方性導電膜（特に導電粒子）が偏ることなく半導体素子の実装面の全体に均一に行き渡ることとなり、異方性導電膜の偏りによる気泡もできにくくなる。
【００１５】
本発明の請求子３記載の半導体素子の実装構造は、液晶を挟持する一対の基板の一方の基板を実装用基板として、この実装用基板の電極端子に請求項１又は請求項２のいずれかに記載の半導体素子を導電粒子を有する異方性導電膜を介して加熱圧着より実装させていることを特徴とする。
【００１６】
この発明によれば、請求項１又は請求項３記載の半導体素子を液晶表示パネルの一方の実装用基板に異方性導電膜を介して実装するに際して、隣接するバンプ間において導電粒子の連なりによってショートすることなく、実装用基板と半導体素子とが導電粒子を介して安定的に導通する実装構造の液晶表示パネルとなる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を引用しながら説明する。
【００１８】
図１（ａ）は、本実施の形態の半導体素子の構造図、図１（ｂ）は、本実施の形態の半導体素子を液晶表示パネルの一方の基板に実装した図を示す。図１（ａ）に示される半導体素子２０は、液晶表示パネルの表示を制御する電子素子であり、表面にバンプ１０が形成される。バンプ１０は、半導体素子２０への入出力電極の役割を果たす突起状（凸状）の電極であり、少なくとも入出力信号の数が実装面２０ｂに形成されている。図１（ｂ）に示されるように、液晶表示パネルは文字及び映像を表示するもので、表示用電極（図示せず）が敷設された一対の透明基板２１，２２を適宜な間隔で対峙させ、その間隔に液晶材料（図示せず）を注入し、前記透明基板２１，２２の周辺をシール材（図示せず）で封止して構成される。一対の透明基板２１，２２のうち、一方の基板２１は他方の基板２２より広く形成され、重ね合わせたときに外側に張り出す部分に金属製の配線パターン９が所定の形状で施され、この配線パターン９と本実施の形態の半導体素子２０とを電気的に導通させる。すなわち、配線パターン９の接続箇所（後述する電極端子４）に半導体素子２０のバンプ１０を有する実装面２０ｂを向けて、異方性導電膜５を介して実装される。なお、半導体素子２０等の駆動回路が施された回路基板（図示せず）が、基板２１のさらに外側に設けられ、フレキシブル配線基板（図示せず）を介して回路基板と基板２１とが接続される場合もある。
【００１９】
図２は、接続パッド１０を半導体素子２０の表面に作製する手順を示す。１１は、シリコン等の基板に所定の回路、配線及び層間絶縁膜等が作製されたウェハーである。まず、ウェハー１１の表面にアルミニウム等の電極パッド膜１を一様の厚さで形成する（図２（ａ））。次に、フォトリソグラフィーにより所定の形状のマスクパターンを形成し、エッチング等により電極パッド１を形成する（図２（ｂ））。次に、シリコンナイトライド（Ｓｉ３Ｎ４）等のパッシベーション層２を形成し（図２（ｃ））、フォトリソグラフィーにより、開口部２ａの形状のマスクパターンを形成して、エッチングにより電極パッド１の上に開口部２ａを設ける（図２（ｄ））。
【００２０】
次いで、図２（ｅ）に示すように、開口部２ａ周辺を残して表面保護のためにポリイミド膜１２を形成する。その後、電極パッド１上にスパッタリング、メッキもしくはボンディングツール等によりバンプ層３を形成し、開口部２ａを介して電極パッド１とバンプ層３とが導通される（図２（ｆ））。バンプ層３は、主に金で形成され、この電極パッド１、パッシベーション層２及びバンプ層３によりバンプ１０が形成される。次に、ウェハー１１の表面全体に、窒化膜（ＳｉＮｘ）からなる絶縁膜１３を形成する（図２（ｇ））。その後、フォトリソグラフィー及びエッチングにより、バンプ層３周辺の絶縁膜１３の高さがバンプ層３の表面（先端接触面）３ｂの高さとなるように、また、バンプ層３の表面が開口するように、絶縁膜１３を整形する（図２（ｈ））。本実施の形態において、絶縁膜１３として窒化膜を使用したが、本発明はこれを限定するものではなく、例えば、シリコン酸化膜（ＳｉＯ２）を使用してもよく、より低温で成膜できる材料を選択することが好ましい。
【００２１】
ここで、異方性導電膜５の導電粒子６の捕捉率を高めるために、絶縁膜１３の高さをバンプ１０の先端接触面３ｂの高さよりも若干高く形成しても良い。この場合において、絶縁膜１３を、材質がバンプ１０よりも柔らかい材質（すなわち実装時においてバンプ１０よりも潰れ具合の大きい材質）によることとして、その若干高く形成した部分が加熱圧着による際に潰れて、バンプ層３の表面（先端接触面）３ｂの高さとなるようにして、いわゆる平行度を出すようにしても良い。図６（ａ）に示されるように、絶縁膜１３をバンプ１０の先端接触面３ｂを覆わないようにこれより高くする場合、絶縁膜１３はスピンコーターによって塗布することが好ましい。また、図６（ｂ）に示されるように、絶縁膜１３をバンプの先端接触面３ｂを一部覆うようにこれより高くする場合は、図２（ｇ）において、絶縁膜１３の開口がバンプ先端接触面３ｂより若干小さくなるようにエッチングすれば、絶縁膜１３の膜厚の分だけ容易に高くすることができる。さらに、図６（ｃ）に示されるように、ポリイミド膜１２をバンプ層３の外周側面３ａに形成させることで絶縁膜１３の機能を兼務させてもよい。また、凸状のバンプ１０の先端接触面３ｂを開口させて、バンプ層３の外周側面３ａに絶縁膜１３（あるいはポリイミド膜１２）が形成されていれば、半導体素子２０の実装面２０ｂの全体に絶縁膜１３が形成されていなくとも、導電粒子６の連なりによるショートが防止される。
【００２２】
以上の方法にて接続パッド１０が作製されたウェハー１１は、所定の形状にダイシングされ、半導体素子２０が得られる。
【００２３】
次に、上記のように製造された半導体素子２０を実装用基板２１に実装する実装構造を説明する。半導体素子２０は、ＣＯＧ法によりフェースダウン実装される。実装用基板２１の表面には、図３に示すように、配線パターン９の接続箇所に所定形状で電極端子４が形成され、半導体素子２０の実装される部分に異方性導電膜５を塗布し、半導体素子２０を位置合わせして裏面（図４において上側）から加圧しながら加熱する。このとき、図３右側に示されるように、連なった導電粒子６がバンプ１０の側面方向から接触しても、バンプ層３の側面３ａは、絶縁膜１３で覆われているため、隣接するバンプ１０とショートすることがない。
【００２４】
また、絶縁膜１１は、バンプ１０の上面を除き半導体素子２０の表面全体に膜形成されているため、層構造によるバンプ１０の表面凹凸形状が、絶縁膜１１により滑らかに覆われていることとなる。すなわち、半導体素子２０の実装面において、バンプ１０の上面（先端接触面）３ｂを除いた全体が滑らかになっているため、加熱により流動性を持った異方性導電膜５が半導体素子２０の実装面上を滑らかに移動することとなる。これにより、異方性導電膜５が偏ることなく半導体素子２０の実装面全体に行き渡ることとなり、異方性導電膜５の流れが阻害されることによる気泡もできにくくなる。特に、異方性導電膜５の滑らかな移動に伴って、導電粒子６の偏り、すなわち導電粒子６の連なりも起こりにくくなる。
【００２５】
以上、本実施の形態においては、半導体素子２０を液晶表示パネルに使用される実装用基板２１に実装する例で説明したが、本発明はこれに限らず、フェースダウン実装する半導体素子２０及びその実装構造であれば、広く適用可能である。
【００２６】
【発明の効果】
本発明の半導体素子は、まず、凸状のバンプの側面に絶縁膜を形成することにより、隣接するバンプ間において異方性導電膜中の導電粒子が連なったとしても、バンプ側面の絶縁膜によって隣接するバンプ間におけるショートが防止される。また、バンプ側面のみならず、バンプの先端接触面を除き、半導体素子のバンプを有する面の全体に絶縁膜を形成することにより、半導体素子の実装面全体（バンプの先端接触面を除く）が滑らかな絶縁膜面となる。これにより、異方性導電膜（特に導電粒子）が偏ることなく半導体素子の実装面の全体に均一に行き渡ることとなり、導電粒子の連なりが起こりにくくなることで、さらに隣接するバンプ間におけるショートの防止が図られる。また、異方性導電膜の偏りによる気泡の発生が防止されることとなる。また、本発明の液晶表示パネルによれば、隣接するバンプ間において、導電粒子の連なりによるショートが防止される構造となるため、バンプが小型化及び狭ピッチ化しても隣接するバンプ間がショートすることがなく、実装用基板と半導体素子とが安定的に導通することとなり、液晶表示パネルの信頼性の向上が図られる。
【００２７】
【図面の簡単な説明】
【図１】（ａ）は本発明の半導体素子の構造図、（ｂ）は本発明の半導体素子を液晶表示パネルに実装した構成図
【図２】本発明の実施の形態における半導体素子のバンプを形成する説明図
【図３】本発明の半導体素子と液晶表示パネルの接続断面図
【図４】従来のバンプの構造図
【図５】従来の半導体素子と液晶表示パネルの接続断面図
【図６】（ａ）は、本発明のバンプの別の例を示す構造図、（ｂ）は、本発明のバンプのさらに別の例を示す構造図、（ｃ）は、本発明のバンプのさらに別の例を示す構造図
【符号の説明】
１ 電極パッド
２ パッシベーション層
２ａ 開口部
３ バンプ層
３ａ バンプの側面
３ｂ バンプの上面（先端接触面）
４ 電極端子
５ 異方性導電膜
６ 導電粒子
９ 配線パターン
１０ バンプ
１０ａ 凹部
１１ ウェハー
１２ ポリイミド膜
１３ 絶縁膜
１４ 気泡
２０ 半導体素子
２０ｂ 半導体素子の実装面（バンプを有する面）
２１ 一方の基板（実装用基板）
２２ 他方の基板
Claims (3)
- 凸状の電極であるバンプを有し、この凸状のバンプを有する実装面を電極端子が形成された実装用基板に向けて異方性導電膜を使用して実装し、異方性導電膜の導電粒子を介して上記凸状のバンプの先端接触面と上記電極端子とを導通させる半導体素子において、上記凸状のバンプの側面に絶縁膜が形成されていることを特徴とする半導体素子。
- 前記絶縁膜は、前記凸状のバンプの先端接触面を除き、半導体素子のバンプを有する面の全体に形成されていることを特徴とする請求項１記載の半導体素子。
- 液晶を挟持する一対の基板の一方の基板を実装用基板として、この実装用基板の電極端子に請求項１又は請求項２のいずれかに記載の半導体素子を導電粒子を有する異方性導電膜を介して加熱圧着より実装させていることを特徴とする液晶表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002381347A JP4115832B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体素子及び液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002381347A JP4115832B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体素子及び液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004214374A true JP2004214374A (ja) | 2004-07-29 |
| JP4115832B2 JP4115832B2 (ja) | 2008-07-09 |
Family
ID=32817296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002381347A Expired - Fee Related JP4115832B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体素子及び液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4115832B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7041589B2 (en) * | 2000-08-29 | 2006-05-09 | Au Optronics Corp. | Metal bump with an insulating sidewall and method of fabricating thereof |
| JP2007059916A (ja) * | 2005-08-24 | 2007-03-08 | Samsung Electronics Co Ltd | 半導体チップ及びその製造方法並びにそれを実装した表示パネル及びその製造方法 |
| JP2008034868A (ja) * | 2007-09-25 | 2008-02-14 | Seiko Epson Corp | 端子電極、半導体装置、モジュールおよび電子機器 |
| KR100804879B1 (ko) * | 2005-03-15 | 2008-02-20 | 가시오게산키 가부시키가이샤 | 반도체장치의 실장구조, 그 실장방법 및 액정표시장치 |
| KR100838647B1 (ko) | 2007-07-23 | 2008-06-16 | 한국과학기술원 | Ａｃｆ／ｎｃｆ 이중층을 이용한 웨이퍼 레벨 플립칩패키지의 제조방법 |
| JP2011023619A (ja) * | 2009-07-17 | 2011-02-03 | Kyocera Corp | バンプ付き配線基板、バンプ付き電子部品及び実装構造体 |
| JP2011192869A (ja) * | 2010-03-16 | 2011-09-29 | Sony Corp | 実装構造体、電気光学装置、実装部品および実装構造体の製造方法 |
| JP2012505555A (ja) * | 2008-12-19 | 2012-03-01 | インテル コーポレイション | 集積回路のバンプ応力緩和層 |
| JP2012049398A (ja) * | 2010-08-27 | 2012-03-08 | Fujifilm Corp | 導電接合構造、実装構造体及び導電接合方法 |
| JP2012238879A (ja) * | 2012-07-24 | 2012-12-06 | Dexerials Corp | Ｉｃチップの製造方法及びｉｃチップの実装方法 |
| WO2015115657A1 (ja) * | 2014-02-03 | 2015-08-06 | デクセリアルズ株式会社 | 接続体 |
| KR20160114054A (ko) | 2014-01-28 | 2016-10-04 | 데쿠세리아루즈 가부시키가이샤 | 접속체 및 접속체의 제조 방법 |
| KR20160127000A (ko) | 2014-02-27 | 2016-11-02 | 데쿠세리아루즈 가부시키가이샤 | 접속체, 접속체의 제조 방법 및 검사 방법 |
| KR20170033266A (ko) | 2014-07-22 | 2017-03-24 | 데쿠세리아루즈 가부시키가이샤 | 접속체 및 접속체의 제조 방법 |
| KR20170135953A (ko) | 2015-06-16 | 2017-12-08 | 데쿠세리아루즈 가부시키가이샤 | 접속체, 접속체의 제조 방법, 검사 방법 |
| JP2018107262A (ja) * | 2016-12-26 | 2018-07-05 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN108780763A (zh) * | 2016-03-31 | 2018-11-09 | 迪睿合株式会社 | 各向异性导电连接构造体 |
| EP3624206A1 (en) * | 2018-09-14 | 2020-03-18 | Chipbond Technology Corporation | Chip package and chip thereof |
| CN111009565A (zh) * | 2019-12-11 | 2020-04-14 | 昆山国显光电有限公司 | 显示基板、显示基板的制作方法及显示面板 |
| CN111640722A (zh) * | 2020-06-11 | 2020-09-08 | 厦门通富微电子有限公司 | 一种芯片封装方法和芯片封装器件 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104517921B (zh) * | 2013-09-30 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 键合基底及其形成方法、三维封装结构及其形成方法 |
-
2002
- 2002-12-27 JP JP2002381347A patent/JP4115832B2/ja not_active Expired - Fee Related
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7041589B2 (en) * | 2000-08-29 | 2006-05-09 | Au Optronics Corp. | Metal bump with an insulating sidewall and method of fabricating thereof |
| USRE43148E1 (en) | 2005-03-15 | 2012-01-31 | Casio Computer Co., Ltd. | Mounting structure and mounting method of a semiconductor device, and liquid crystal display device |
| KR100804879B1 (ko) * | 2005-03-15 | 2008-02-20 | 가시오게산키 가부시키가이샤 | 반도체장치의 실장구조, 그 실장방법 및 액정표시장치 |
| US7466388B2 (en) | 2005-03-15 | 2008-12-16 | Casio Computer Co., Ltd. | Mounting structure and mounting method of a semiconductor device, and liquid crystal display device |
| CN100416813C (zh) * | 2005-03-15 | 2008-09-03 | 卡西欧计算机株式会社 | 半导体器件的安装构造以及安装方法和液晶显示装置 |
| JP2007059916A (ja) * | 2005-08-24 | 2007-03-08 | Samsung Electronics Co Ltd | 半導体チップ及びその製造方法並びにそれを実装した表示パネル及びその製造方法 |
| KR100838647B1 (ko) | 2007-07-23 | 2008-06-16 | 한국과학기술원 | Ａｃｆ／ｎｃｆ 이중층을 이용한 웨이퍼 레벨 플립칩패키지의 제조방법 |
| JP2008034868A (ja) * | 2007-09-25 | 2008-02-14 | Seiko Epson Corp | 端子電極、半導体装置、モジュールおよび電子機器 |
| JP4670851B2 (ja) * | 2007-09-25 | 2011-04-13 | セイコーエプソン株式会社 | モジュールおよび電子機器 |
| JP2012505555A (ja) * | 2008-12-19 | 2012-03-01 | インテル コーポレイション | 集積回路のバンプ応力緩和層 |
| JP2011023619A (ja) * | 2009-07-17 | 2011-02-03 | Kyocera Corp | バンプ付き配線基板、バンプ付き電子部品及び実装構造体 |
| JP2011192869A (ja) * | 2010-03-16 | 2011-09-29 | Sony Corp | 実装構造体、電気光学装置、実装部品および実装構造体の製造方法 |
| JP2012049398A (ja) * | 2010-08-27 | 2012-03-08 | Fujifilm Corp | 導電接合構造、実装構造体及び導電接合方法 |
| JP2012238879A (ja) * | 2012-07-24 | 2012-12-06 | Dexerials Corp | Ｉｃチップの製造方法及びｉｃチップの実装方法 |
| KR20160114054A (ko) | 2014-01-28 | 2016-10-04 | 데쿠세리아루즈 가부시키가이샤 | 접속체 및 접속체의 제조 방법 |
| KR20220029770A (ko) | 2014-01-28 | 2022-03-08 | 데쿠세리아루즈 가부시키가이샤 | 접속체 및 접속체의 제조 방법 |
| US10299382B2 (en) | 2014-01-28 | 2019-05-21 | Dexerials Corporation | Connection body and connection body manufacturing method |
| US9960138B2 (en) | 2014-02-03 | 2018-05-01 | Dexerials Corporation | Connection body |
| WO2015115657A1 (ja) * | 2014-02-03 | 2015-08-06 | デクセリアルズ株式会社 | 接続体 |
| JP2015146379A (ja) * | 2014-02-03 | 2015-08-13 | デクセリアルズ株式会社 | 接続体 |
| KR20160115918A (ko) | 2014-02-03 | 2016-10-06 | 데쿠세리아루즈 가부시키가이샤 | 접속체 |
| US9673168B2 (en) | 2014-02-03 | 2017-06-06 | Dexerials Corporation | Connection body |
| KR20160127000A (ko) | 2014-02-27 | 2016-11-02 | 데쿠세리아루즈 가부시키가이샤 | 접속체, 접속체의 제조 방법 및 검사 방법 |
| US9980375B2 (en) | 2014-02-27 | 2018-05-22 | Dexerials Corporation | Connection body, method for manufacturing a connecting body and inspection method thereof |
| KR20220106239A (ko) | 2014-02-27 | 2022-07-28 | 데쿠세리아루즈 가부시키가이샤 | 접속체, 접속체의 제조 방법 및 검사 방법 |
| KR20170033266A (ko) | 2014-07-22 | 2017-03-24 | 데쿠세리아루즈 가부시키가이샤 | 접속체 및 접속체의 제조 방법 |
| US10373927B2 (en) | 2014-07-22 | 2019-08-06 | Dexerials Corporation | Connection body and method of manufacturing connection body |
| KR20230010274A (ko) | 2014-07-22 | 2023-01-18 | 데쿠세리아루즈 가부시키가이샤 | 접속체 및 접속체의 제조 방법 |
| KR20170135953A (ko) | 2015-06-16 | 2017-12-08 | 데쿠세리아루즈 가부시키가이샤 | 접속체, 접속체의 제조 방법, 검사 방법 |
| US10368443B2 (en) | 2015-06-16 | 2019-07-30 | Dexerials Corporation | Connection body, method for manufacturing connection body, and method for inspecting same |
| CN108780763A (zh) * | 2016-03-31 | 2018-11-09 | 迪睿合株式会社 | 各向异性导电连接构造体 |
| JP2018107262A (ja) * | 2016-12-26 | 2018-07-05 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
| EP3624206A1 (en) * | 2018-09-14 | 2020-03-18 | Chipbond Technology Corporation | Chip package and chip thereof |
| US10797213B2 (en) | 2018-09-14 | 2020-10-06 | Chipbond Technology Corporation | Chip package and chip thereof |
| CN111009565B (zh) * | 2019-12-11 | 2022-06-17 | 昆山国显光电有限公司 | 显示基板、显示基板的制作方法及显示面板 |
| CN111009565A (zh) * | 2019-12-11 | 2020-04-14 | 昆山国显光电有限公司 | 显示基板、显示基板的制作方法及显示面板 |
| CN111640722B (zh) * | 2020-06-11 | 2022-07-05 | 厦门通富微电子有限公司 | 一种芯片封装方法和芯片封装器件 |
| CN111640722A (zh) * | 2020-06-11 | 2020-09-08 | 厦门通富微电子有限公司 | 一种芯片封装方法和芯片封装器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4115832B2 (ja) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4115832B2 (ja) | 半導体素子及び液晶表示パネル | |
| KR101134168B1 (ko) | 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법 | |
| KR100232678B1 (ko) | 돌기가 형성된 범프 및 그 제조방법 | |
| US6958539B2 (en) | Metal bump with an insulating sidewall and method of fabricating thereof | |
| JP4968665B2 (ja) | フラットディスプレイパネル及び接続構造 | |
| KR100754575B1 (ko) | 반도체 장치 및 그의 제조 방법과 회로 기판 | |
| TW200535921A (en) | Electronic component, mounted structure, electro-optical device, and electronic device | |
| JP2007180166A (ja) | 電子部品、電子部品の製造方法、回路基板及び電子機器 | |
| JP2000221540A (ja) | アクティブマトリクス型液晶表示装置 | |
| US20040099959A1 (en) | Conductive bump structure | |
| JP4353289B2 (ja) | 電子デバイス及び電子機器 | |
| JP4651367B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2006196728A (ja) | 電子部品、電気光学装置、及び電子機器 | |
| KR100225398B1 (ko) | 반도체 범프의 본딩구조 및 방법 | |
| JP2000111939A (ja) | 液晶表示素子 | |
| JP2000208178A (ja) | 半導体応用装置及びその製造方法 | |
| TWI383460B (zh) | Metal bump structure and its application in package structure | |
| JP2002196703A (ja) | 半導体素子の実装構造及びその構造を有する液晶表示装置 | |
| JP2003007749A (ja) | 集積回路及び表示装置 | |
| JP2002217238A (ja) | 半導体素子及びその半導体素子の実装方法 | |
| JP2004214373A (ja) | バンプ付き半導体素子およびその実装方法 | |
| JP2004214375A (ja) | 半導体素子及びその実装構造 | |
| JP2003203945A (ja) | 配線基板およびこれを用いた表示装置 | |
| JP5067247B2 (ja) | 電子装置 | |
| JP4656191B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080416 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |