JP2008034868A - 端子電極、半導体装置、モジュールおよび電子機器 - Google Patents

端子電極、半導体装置、モジュールおよび電子機器 Download PDF

Info

Publication number
JP2008034868A
JP2008034868A JP2007246978A JP2007246978A JP2008034868A JP 2008034868 A JP2008034868 A JP 2008034868A JP 2007246978 A JP2007246978 A JP 2007246978A JP 2007246978 A JP2007246978 A JP 2007246978A JP 2008034868 A JP2008034868 A JP 2008034868A
Authority
JP
Japan
Prior art keywords
resin layer
electrode
conductive layer
semiconductor substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007246978A
Other languages
English (en)
Other versions
JP4670851B2 (ja
Inventor
Takeshi Yuzawa
健 湯澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007246978A priority Critical patent/JP4670851B2/ja
Publication of JP2008034868A publication Critical patent/JP2008034868A/ja
Application granted granted Critical
Publication of JP4670851B2 publication Critical patent/JP4670851B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】突起電極の変形を抑制しつつ、接合時のダメージを効率よく吸収する。
【解決手段】パッド電極２に接続された導電層６を感光性樹脂層４の開口部５内に形成し、感光性樹脂層４が導電層６の周囲に残るようにして、感光性樹脂層４を除去することにより、導電層６の周囲が感光性樹脂層４で覆われたバンプ電極を形成する。
【選択図】 図１

Description

本発明は、端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体装置の製造方法に関し、特に、フリップチップ方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などに用いられるバンプ電極に適用して好適なものである。
従来のＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などでは、半導体チップとマザー基板とを接続するために、特許願２００１−４４８２４号の明細書および図面に開示されているように、半導体チップ上にバンプ電極を形成する方法がある。
図１４は、従来のバンプ電極の製造方法を示す断面図である。
図１４（ａ）において、能動領域が形成された半導体基板２０１にはパッド電極２０２が設けられ、パッド電極２０２を含む半導体基板２０１上には絶縁膜２０３が形成されている。なお、絶縁膜２０３は、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。
そして、絶縁膜２０３が形成された半導体基板２０１上に感光性樹脂層２０４を形成する。なお、感光性樹脂層２０４は、例えば、スピンコート、カーテンコート、スクリーン印刷、インクジェット法などを用いて形成することができる。
次に、図１４（ｂ）に示すように、感光性樹脂層２０４の露光・現像を行うことにより、パッド電極２０２上に開口部２０５を形成する。
次に、図１４（ｃ）に示すように、無電解メッキを用いることにより、開口部２０５内に導電層２０６を形成する。なお、導電層２０６としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕなどを用いることができる。
次に、図１４（ｄ）に示すように、感光性樹脂層２０４を除去することにより、導電層２０６の周囲を露出させ、導電層２０６からなるバンプ電極を形成する。
しかしながら、従来のバンプ電極では、金Ａｕのような柔らかい金属を導電層２０６として用いると、接合時の変形量が大きくなる。
このため、バンプ電極の高密度化を図るため、バンプ電極間の狭ピッチ化を進めると、互いに隣接するバンプ電極が接触し、バンプ電極間がショートするという問題があった。
一方、ニッケルＮｉのような硬い金属を導電層２０６として用いると、接合時のダメージが導電層２０６で吸収されなくなり、半導体基板２０１にダメージが及ぶという問題があった。
また、バンプ電極は突出構造となっているため、異方性導電シートを介して半導体チップと基板とを接続すると、バンプ電極上のＡＣＦ（Ａｎｉｓｏｔｏｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）粒子が流出し、接続信頼性が劣化するという問題があった
そこで、本発明の第１の目的は、突起電極の変形が大きい場合においても、突起電極同士が直接接触することを防止することが可能な端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体装置の製造方法を提供することである。
また、本発明の第２の目的は、突起電極の変形を抑制しつつ、接合時のダメージを効率よく吸収することが可能な端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体装置の製造方法を提供することである。
また、本発明の第３の目的は、異方性導電層を介して突起電極の接合を行う際に、ＡＣＦ粒子を突起電極上に効率よく捕らえることが可能な端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体装置の製造方法を提供することである。
上述した課題を解決するために、請求項１記載の端子電極によれば、パッド電極上に形成された突起電極と、前記突起電極を個別に取り囲むように設けられた樹脂層とを備えることを特徴とする。
これにより、突起電極の周囲を絶縁層で囲むことが可能となり、突起電極が変形した場合においても、突起電極同士が直接接触することを防止することが可能となる。
このため、突起電極を柔らかい金属で構成した場合においても、突起電極間のショートを防止しつつ、突起電極間の狭ピッチ化を進めることが可能となり、接合時のダメージの吸収を可能としつつ、突起電極の高密度化を図ることが可能となる。
また、突起電極の周囲を樹脂層で囲むことにより、突起電極を硬い金属で構成した場合においても、突起電極の接合時のダメージを樹脂層で緩和することが可能となる。
このため、半導体チップに及ぶダメージを軽減しつつ、接合時の突起電極の変形を抑制することが可能となり、突起電極間の狭ピッチ化を進めて、突起電極の高密度化を図ることが可能となる。
また、請求項２記載の端子電極によれば、前記突起電極は、硬さの異なる導電材料が積層された多層構造から構成され、前記多層構造の最上層には柔らかい導電材料が用いられていることを特徴とする。
これにより、硬い金属と柔らかい金属とを用いて突起電極を構成することが可能となり、突起電極の変形量の調整を可能としつつ、接合時のダメージを突起電極および樹脂層の双方を用いて吸収することが可能となる。
また、請求項３記載の端子電極によれば、前記突起電極は、前記樹脂層上に盛り上がっていることを特徴とする。
これにより、突起電極の周囲を樹脂層で囲んだ場合においても、突起電極を樹脂層上に突出させることが可能となり、突起電極の接合を容易に行うことが可能となる。
また、請求項４記載の端子電極によれば、前記突起電極と前記樹脂層との段差がＡＣＦ粒子の径より小さくなるようにして、前記突起電極の表面は前記樹脂層の表面よりも低い位置に形成されていることを特徴とする。
これにより、突起電極上のＡＣＦ粒子が樹脂層上に突出することを可能としつつ、ＡＣＦ粒子を樹脂層の内側に閉じ込めることが可能となり、ＡＣＦ粒子を突起電極上に効率よく捕らえることが可能となる。
このため、異方性導電層を介して突起電極の接合を行う場合においても、ＡＣＦ粒子が突起電極上から流出することを防止することができ、異方性導電層による突起電極の接続信頼性を向上させることが可能となる。
また、請求項５記載の半導体装置によれば、能動領域が形成された半導体基板と、前記半導体基板に形成されたパッド電極と、前記パッド電極上に形成された突起電極と、前記突起電極を個別に取り囲むように設けられた樹脂層とを備えることを特徴とする。
これにより、突起電極の接合時のダメージを樹脂層で緩和することが可能となり、突起電極を硬い金属で構成した場合においても、半導体基板に及ぶダメージを軽減することが可能となる。
このため、半導体装置の信頼性の劣化を防止しつつ、接合時の突起電極の変形を抑制することが可能となり、突起電極間の狭ピッチ化を進めて、半導体装置の高密度化を図ることが可能となる。
また、請求項６記載の半導体モジュールによれば、能動領域が形成された半導体基板と、前記半導体基板に形成されたパッド電極と、前記パッド電極上に形成された突起電極と、前記突起電極を個別に取り囲むように設けられた樹脂層と、前記突起電極と接合されたリード電極が形成された回路基板とを備えることを特徴とする。
これにより、樹脂層でリード電極を支えながら、突起電極とリード電極とを接合することが可能となり、接合時のダメージを樹脂層で緩和することが可能となる。
このため、半導体基板に及ぶダメージを軽減しつつ、突起電極を硬い金属で構成することが可能となり、突起電極間の狭ピッチ化を進めて、回路基板の高密度化を図ることが可能となる。
また、請求項７記載の半導体モジュールによれば、能動領域が形成された半導体基板と、前記半導体基板に形成されたパッド電極と、前記パッド電極上に形成された突起電極と、前記突起電極との段差がＡＣＦ粒子の径より小さくなるようにして、前記突起電極を個別に取り囲むように設けられた樹脂層と、前記突起電極と対向配置されたリード電極が形成された回路基板と、前記半導体基板と前記回路基板との間に配置され、前記突起電極と前記リード電極とを導通させる異方性導電層とを備えることを特徴とする。
これにより、突起電極上のＡＣＦ粒子が樹脂層上に突出することを可能としつつ、ＡＣＦ粒子を樹脂層の内側に閉じ込めることが可能となり、ＡＣＦ粒子を突起電極上に効率よく捕らえることが可能となる。
このため、異方性導電層を介して突起電極とリード電極との接合を行う場合においても、ＡＣＦ粒子が突起電極上から流出することを防止することができ、異方性導電層を用いた突起電極とリード電極との接続信頼性を向上させることが可能となる。
また、請求項８記載の電子機器によれば、能動領域が形成された半導体基板と、前記半導体基板に形成されたパッド電極と、前記パッド電極上に形成された突起電極と、前記突起電極を個別に取り囲むように設けられた樹脂層と、前記突起電極と接合されたリード電極が形成された回路基板と、前記回路基板に接続された電子部品とを備えることを特徴とする。
これにより、接合時のダメージを樹脂層で緩和することが可能となり、突起電極を硬い金属で構成した場合においても、接合時のダメージを軽減することが可能となることから、突起電極間の狭ピッチ化を進めて、電子機器の小型化を図ることが可能となる。
また、請求項９記載の電子機器によれば、能動領域が形成された半導体基板と、前記半導体基板に形成されたパッド電極と、前記パッド電極上に形成された突起電極と、前記突起電極との段差がＡＣＦ粒子の径より小さくなるようにして、前記突起電極を個別に取り囲むように設けられた樹脂層と、前記突起電極と対向配置されたリード電極が形成された回路基板と、前記半導体基板と前記回路基板との間に配置され、前記突起電極と前記リード電極とを導通させる異方性導電層と、前記回路基板に接続された電子部品とを備えることを特徴とする。
これにより、ＡＣＦ粒子を突起電極上に効率よく捕らえることが可能となり、異方性導電層を介して突起電極とリード電極との接合を行う場合においても、突起電極とリード電極との接続信頼性を向上させることが可能となる。
また、請求項１０記載の端子電極の製造方法によれば、パッド電極が設けられた基板上に樹脂層を形成する工程と、前記パッド電極上の樹脂層に開口部を形成する工程と、前記開口部内に導電層を埋め込む工程と、前記導電層が前記樹脂層で取り囲まれるようにして前記樹脂層を分離する工程とを備えることを特徴とする。
これにより、導電層が埋め込まれた樹脂層のパターニングを行うことで、突起電極を樹脂層で個別に取り囲むことが可能となり、製造工程を複雑化することなく、突起電極の周囲に緩衝層を設けることが可能となる。
また、請求項１１記載の端子電極の製造方法によれば、パッド電極が設けられた基板上に樹脂層を形成する工程と、前記パッド電極上に開口部が形成されるようにして、前記樹脂層を円筒状にパターニングする工程と、前記開口部内に導電材料を吐出させることにより、前記開口部内に導電層を埋め込む工程とを備えることを特徴とする。
これにより、樹脂層を円筒状にパターニングすることで、樹脂層で個別に取り囲まれた突起電極を容易に形成することが可能となるとともに、様々の導電材料を用いて突起電極を形成することが可能となり、製造工程を複雑化することなく、突起電極の周囲に緩衝層を設けることが可能となる。
また、請求項１２記載の端子電極の製造方法によれば、パッド電極が露出された保護膜上にシード電極を形成する工程と、前記シード電極上に樹脂層を形成する工程と、前記シード電極上に形成された樹脂層に開口部を形成する工程と、電解メッキにより前記開口部内に導電層を埋め込む工程と、前記導電層が前記樹脂層で個別に取り囲まれるように前記樹脂層をパターニングし、前記シード電極を露出させる工程と、前記露出されたシード電極を除去する工程とを備えることを特徴とする。
これにより、導電層の埋め込み速度を容易に向上させることが可能となるとともに、導電層が埋め込まれた樹脂層のパターニングを行うことで、突起電極を樹脂層で個別に取り囲むことが可能となる。
このため、製造工程を複雑化およびスループットの低下を抑制しつつ、突起電極の周囲に緩衝層を設けることが可能となる。
また、請求項１３記載の端子電極の製造方法によれば、パッド電極が設けられた基板上に樹脂層を形成する工程と、前記パッド電極上の樹脂層に開口部を形成する工程と、前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、前記導電層が埋め込まれた樹脂層を平坦化する工程と、前記導電層の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程と、前記導電層が前記樹脂層で取り囲まれるようにして前記樹脂層を分離する工程とを備えることを特徴とする。
これにより、導電層が埋め込まれた樹脂層を平坦化する際に、導電層の厚みのばらつきと樹脂層の厚みのばらつきとの双方を均一化することができる。
このため、導電層と樹脂層との間の段差のばらつきを、導電層の一部を除去する際の厚みのばらつきで決定することが可能となり、導電層と樹脂層との間の段差のばらつきを低減させて、ＡＣＦ粒子を導電層上に安定して捕らえることが可能となる。
また、請求項１４記載の端子電極の製造方法によれば、前記導電層と前記樹脂層との段差がＡＣＦ粒子の径より小さくなるようにして、前記突起電極の表面は前記樹脂層の表面よりも低い位置に形成されていることを特徴とする。
これにより、突起電極の周囲に緩衝層を設けることを可能としつつ、ＡＣＦ粒子を突起電極上に効率よく捕らえることが可能となり、異方性導電層を介して突起電極とリード電極との接合を行う場合においても、突起電極とリード電極との接続信頼性を向上させることが可能となる。
また、請求項１５記載の端子電極の製造方法によれば、前記導電層は、硬さの異なる導電材料が積層された多層構造から構成され、前記多層構造の最上層には柔らかい導電材料が用いられていることを特徴とする。
これにより、積層時の導電材料を変えることで、硬い金属と柔らかい金属とを用いて突起電極を構成することが可能となり、製造工程の複雑化を抑制しつつ、突起電極の変形量およびダメージ吸収量を容易に調整することが可能となる。
また、請求項１６記載の半導体装置の製造方法によれば、半導体基板に能動領域を形成する工程と、前記能動領域が形成された半導体基板にパッド電極を形成する工程と、前記パッド電極が形成された半導体基板上に樹脂層を形成する工程と、前記パッド電極上の樹脂層に開口部を形成する工程と、前記開口部内に導電層を埋め込む工程と、前記導電層が前記樹脂層で取り囲まれるようにして前記樹脂層を分離する工程とを備えることを特徴とする。
これにより、製造工程を複雑化することなく、突起電極の周囲に緩衝層を設けることが可能となり、接合時のダメージから半導体基板を保護することを可能としつつ、突起電極の変形を抑制して、突起電極の狭ピッチ化を図ることが可能となる。
また、請求項１７記載の半導体装置の製造方法によれば、半導体基板に能動領域を形成する工程と、前記能動領域が形成された半導体基板にパッド電極を形成する工程と、前記パッド電極が形成された半導体基板上に樹脂層を形成する工程と、前記パッド電極上に開口部が形成されるようにして、前記樹脂層を円筒状にパターニングする工程と、前記開口部内に導電材料を吐出させることにより、前記開口部内に導電層を埋め込む工程とを備えることを特徴とする。
これにより、突起電極の周囲に緩衝層を設けることが可能としつつ、様々の導電材料を用いて突起電極を形成することが可能となり、接合時のダメージから半導体基板を保護することを可能としつつ、突起電極の特性を容易に調整することが可能となる。
また、請求項１８記載の半導体装置の製造方法によれば、半導体基板に能動領域を形成する工程と、前記能動領域が形成された半導体基板にパッド電極を形成する工程と、前記パッド電極上に保護膜を形成する工程と、前記パッド電極上の保護膜に第１の開口部を形成する工程と、前記第１の開口部が形成された保護膜上にシード電極を形成する工程と、前記シード電極上に樹脂層を形成する工程と、前記シード電極上に形成された樹脂層に第２の開口部を形成する工程と、電解メッキにより前記第１および第２の開口部内に導電層を埋め込む工程と、前記導電層が前記樹脂層で個別に取り囲まれるように前記樹脂層をパターニングし、前記シード電極を露出させる工程と、前記露出されたシード電極を除去する工程とを備えることを特徴とする。
これにより、製造工程を複雑化およびスループットの低下を抑制しつつ、緩衝層が周囲に設けられた突起電極を形成することが可能となり、接合時のダメージから半導体基板を保護することを可能としつつ、突起電極の狭ピッチ化を図ることが可能となる。
また、請求項１９記載の半導体装置の製造方法によれば、半導体基板に能動領域を形成する工程と、前記能動領域が形成された半導体基板にパッド電極を形成する工程と、前記パッド電極が形成された半導体基板上に樹脂層を形成する工程と、前記パッド電極上の樹脂層に開口部を形成する工程と、前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、前記導電層が埋め込まれた樹脂層を平坦化する工程と、前記導電の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程と、前記導電層が前記樹脂層で取り囲まれるようにして前記樹脂層を分離する工程とを備えることを特徴とする。
これにより、導電層と樹脂層との間の段差のばらつきを、導電層の一部を除去する際の厚みのばらつきで決定することが可能となり、導電層と樹脂層との間の段差のばらつきを低減させて、ＡＣＦ粒子を導電層上に安定して捕らえることが可能となる。
また、請求項２０記載の半導体装置の製造方法によれば、前記導電層と前記樹脂層との段差がＡＣＦ粒子の径より小さくなるようにして、前記突起電極の表面は前記樹脂層の表面よりも低い位置に形成されていることを特徴とする。
これにより、突起電極の周囲に緩衝層を設けることを可能としつつ、ＡＣＦ粒子を突起電極上に効率よく捕らえることが可能となり、接合時のダメージから半導体基板を保護することを可能としつつ、異方性導電層を用いた突起電極とリード電極との接続信頼性を向上させることが可能となる。
また、請求項２１記載の半導体装置の製造方法によれば、前記導電層は、硬さの異なる導電材料が積層された多層構造から構成され、前記多層構造の最上層には柔らかい導電材料が用いられていることを特徴とする。
これにより、製造工程の複雑化を抑制しつつ、突起電極の変形量およびダメージ吸収量を容易に調整することが可能となり、半導体装置の高密度化および高信頼性化を図ることが可能となる。
以上説明したように、本発明によれば、突起電極の周囲を樹脂層で囲むことにより、突起電極を硬い金属で構成した場合においても、突起電極にかかるダメージを樹脂層で緩和することが可能となり、突起電極間の狭ピッチ化を進めて、バンプ電極の高密度化を図ることが可能となる。
以下、本発明の実施形態に係る電極構造について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第１実施形態は、導電層６の周囲を感光性樹脂層４で覆うとともに、無電解メッキにより導電層６を形成するようにしたものである。
図１（ａ）において、能動領域が形成された半導体基板１にはパッド電極２が設けられ、パッド電極２を含む半導体基板１上には絶縁膜３が形成されている。なお、絶縁膜３は、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。
そして、絶縁膜３が形成された半導体基板１上に感光性樹脂層４を形成する。なお、感光性樹脂層４は、例えば、スピンコート、カーテンコート、スクリーン印刷、インクジェット法などを用いて形成することができる。
次に、図１（ｂ）に示すように、感光性樹脂層４の露光・現像を行うことにより、パッド電極２上に開口部５を形成する。そして、この開口部５が形成された感光性樹脂層４をマスクとして、絶縁膜３のエッチングを行うことにより、パッド電極２を露出させる。
次に、図１（ｃ）に示すように、無電解メッキを用いることにより、導電層６が感光性樹脂層４上に盛り上がるようにして、パッド電極２に接続された導電層６を開口部５内に形成する。なお、導電層６としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕなどを用いることができる。
また、無電解メッキとしては、例えば、パッド電極２がアルミニウムＡｌで構成され、導電層６としてニッケルＮｉを用いる場合、アルカリ性亜鉛溶液を用いて、パッド電極２にジンケート処理を施し、パッド電極２の表面に亜鉛Ｚｎを置換・析出させる。
そして、表面が亜鉛Ｚｎに置換されたパッド電極２を無電解ニッケルメッキ液に浸すことで、亜鉛ＺｎとニッケルＮｉとを置換させ、ニッケルＮｉで構成される導電層６をパッド電極２上に形成する。
また、ジンケート処理とは別の方法として、例えば、アルミニウムＡｌからなるパッド電極２をパラジウムなどの還元剤を含む溶液に浸した後、無電解ニッケルメッキ液に浸すことで、パラジウムなどを核として、ニッケルＮｉで構成される導電層６をパッド電極２上に析出させることもできる。
次に、図１（ｄ）に示すように、幅Ｗの感光性樹脂層４が導電層６の周囲に残るようにして、感光性樹脂層４を除去することにより、導電層６の周囲が感光性樹脂層４で覆われたバンプ電極を形成する。
これにより、導電層６の周囲を感光性樹脂層４で囲むことが可能となり、接合時に導電層６が変形した場合においても、導電層６同士が直接接触することを防止することが可能となる。
このため、導電層６をＡｕなどの柔らかい金属で構成した場合においても、バンプ電極間のショートを防止しつつ、バンプ電極間の狭ピッチ化を進めることが可能となり、感光性樹脂層４によるダメージの吸収を可能としつつ、バンプ電極の高密度化を図ることが可能となる。
また、導電層６の周囲を感光性樹脂層４で囲むことにより、導電層６をＮｉなどの硬い金属で構成した場合においても、導電層６の接合時のダメージを感光性樹脂層４で緩和することが可能となる。
このため、接合時のダメージを軽減しつつ、接合時の導電層６の変形を抑制することが可能となり、バンプ電極間の狭ピッチ化を進めて、バンプ電極の高密度化を図ることが可能となる。
また、導電層６が感光性樹脂層４上に盛り上がるようにして、導電層６を開口部５内に形成することにより、導電層６の周囲を感光性樹脂層４で囲んだ場合においても、導電層６を感光性樹脂層４上に突出させることが可能となり、導電層６の接合を容易に行うことが可能となる。
なお、導電層６の周囲を覆う感光性樹脂層４の形状は、必ずしも円形状に限定されることなく、例えば、矩形状や楕円状でもよく、また、導電層６同士の間隔が狭い領域では、感光性樹脂層４の幅Ｗを小さくし、導電層６同士の間隔が広い領域では、感光性樹脂層４の幅Ｗを大きくしてもよい。
また、感光性樹脂層４の幅Ｗが広いと、接合時の感光性樹脂層４による緩衝力は強くなるが、導電層６の接合力は弱くなり、感光性樹脂層４の幅Ｗが狭いと、接合時の感光性樹脂層４による緩衝力は弱くなるが、導電層６の接合力は強くなる。
このため、感光性樹脂層４の幅Ｗは、接合時における感光性樹脂層４の緩衝力および導電層６の接合力を考慮して適宜調整することができる。
図２は、本発明の第２実施形態に係るモジュール構造の製造方法を示す断面図である。なお、この第２実施形態は、感光性樹脂層４で周囲が覆われた導電層６をＴＣＰに実装するようにしたものである。
図２（ａ）において、ポリイミドフィルムなどからなるテープ基板１０にはリード端子１１が設けられている。そして、図１の半導体基板１をテープ基板１０上に実装する場合、感光性樹脂層４で囲まれた導電層６をリード端子１１に対向配置する。
次に、図２（ｂ）において、例えば、加熱・加圧下で導電層６とリード端子１１とを共晶接合させることにより、導電層６とリード端子１１とを接続する。
ここで、導電層６とリード端子１１とを接続するために、導電層６が加圧された場合においても、導電層６に加わる圧力を感光性樹脂層４で緩和することが可能となる。
このため、導電層６とリード端子１１とを接続する際に、半導体基板１にかかるダメージを軽減することができ、ＴＣＰを用いたバンプ電極の接合を安定して行うことが可能となる。
図３は、本発明の第３実施形態に係るモジュール構造の製造方法を示す断面図である。なお、この第３実施形態は、感光性樹脂層４で周囲が覆われた導電層６をＣＯＦに実装するようにしたものである。
図３において、ポリイミドフィルムなどからなるフィルム基板２１にはリード端子２２が設けられ、リード端子２２の一部はソルダレジストなどの保護膜２３で覆われている。そして、図１の半導体基板１をフィルム基板２１上に実装する場合、感光性樹脂層４で囲まれた導電層６をリード端子２２に対向配置する。
次に、図３（ｂ）において、例えば、加熱・加圧下で導電層６とリード端子２２とを共晶接合させることにより、導電層６とリード端子２２とを接続する。
ここで、導電層６とリード端子２２とを接続するために、導電層６が加圧された場合においても、導電層６に加わる圧力を感光性樹脂層４で緩和することが可能となる。
このため、導電層６とリード端子２２とを接続する際に、半導体基板１にかかるダメージを軽減することができ、ＣＯＦを用いたバンプ電極の接合を安定して行うことが可能となる。
図４は、本発明の第４実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第４実施形態は、導電層３６の周囲を感光性樹脂層３４で覆うとともに、インクジェット法により導電層３６を形成するようにしたものである。
図４（ａ）において、能動領域が形成された半導体基板３１にはパッド電極３２が設けられ、半導体基板３１上にはパッド電極３２が露出するようにして絶縁膜３３が形成されている。そして、絶縁膜３３が形成された半導体基板３１上に感光性樹脂層３４を形成する。
次に、図４（ｂ）に示すように、感光性樹脂層３４の露光・現像を行うことにより、パッド電極３２の周囲に感光性樹脂層３４が残るようにして、パッド電極３２上に開口部３５を形成する。
次に、図４（ｃ）に示すように、インクジェットヘッド３７を介して液滴３８を開口部３５内に吐出させ、導電層３６が感光性樹脂層３４上に盛り上がるようにして、パッド電極３２に接続された導電層３６を開口部３５内に形成する。なお、液滴３８としては、例えば、ニッケルＮｉ、金Ａｕまたは銅Ｃｕなどの金属粉が溶媒に分散された金属スラリーあるいは金属ペーストなどを用いることができる。
これにより、感光性樹脂層３４の露光・現像を行うことで、感光性樹脂層３４の開口部３５の形成および光性樹脂層３４の分離を一括して行うことが可能となり、製造工程の簡略化を図りつつ、導電層３６の周囲に感光性樹脂層３４を設けることが可能となる。
図５は、本発明の第５実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第５実施形態は、導電層４７の周囲を感光性樹脂層４４で覆うとともに、電解メッキにより導電層４７を形成するようにしたものである。
図５（ａ）において、能動領域が形成された半導体基板４１にはパッド電極４２が設けられ、半導体基板４１上にはパッド電極４２が露出するようにして絶縁膜４３が形成されている。そして、例えば、無電解メッキ、スパッタまたは蒸着などにより、パッド電極４２を含む絶縁膜４３上にシード電極４４を形成する。なお、シード電極４４としては、例えば、ニッケルＮｉ、クロムＣｒ、チタンＴｉ、タングステンＷなどの導電材料を用いることができる。
次に、図５（ｂ）に示すように、シード電極４４が形成された半導体基板４１上に感光性樹脂層４４を形成し、感光性樹脂層４４の露光・現像を行うことにより、パッド電極４２上に開口部４６を形成する。
次に、図５（ｃ）に示すように、シード電極４４をメッキリードとした電解メッキを行うことにより、導電層４７が感光性樹脂層４４上に盛り上がるようにして、シード電極４４に接続された導電層４７を開口部４６内に形成する。なお、導電層４６としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕなどを用いることができる。
次に、図５（ｄ）に示すように、感光性樹脂層４５が導電層４７の周囲に残るようにして、感光性樹脂層４５を除去することにより、導電層４７の周囲が感光性樹脂層４５で覆われたバンプ電極を形成する。そして、半導体基板４１上に残った感光性樹脂層４５および導電層４７をマスクとして、シード電極４４のエッチングを行うことにより、絶縁膜４３を露出させる。
これにより、導電層４７の周囲を感光性樹脂層４５で覆うことを可能としつつ、導電層４７の形成速度を向上させることが可能となり、製造工程を複雑化およびスループットの低下を抑制しつつ、導電層４７の周囲に緩衝層を設けることが可能となる。
図６は、本発明の第６実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第６実施形態は、バンプ電極の周囲を感光性樹脂層５４で覆うとともに、バンプ電極を導電層５６、５７からなる２層構造としたものである。
図６（ａ）において、能動領域が形成された半導体基板５１にはパッド電極５２が設けられ、パッド電極５２を含む半導体基板５１上には絶縁膜５３が形成されている。そして、絶縁膜５３が形成された半導体基板５１上に感光性樹脂層５４を形成する。
次に、図６（ｂ）に示すように、感光性樹脂層５４の露光・現像を行うことにより、パッド電極５２上に開口部５５を形成する。そして、この開口部５５が形成された感光性樹脂層５４をマスクとして、絶縁膜５３のエッチングを行うことにより、パッド電極５２を露出させる。
次に、図６（ｃ）に示すように、無電解メッキを用いることにより、パッド電極５２に接続された導電層５６を開口部５５内の途中の高さまで形成する。なお、導電層５６としては、例えば、ニッケルＮｉまたは銅Ｃｕなどの硬い金属を用いることができる。
次に、メッキ液を交換し、無電解メッキを行うことにより、導電層５７が感光性樹脂層５４上に盛り上がるようにして、導電層５６に接続された導電層５７を開口部５５内に形成する。なお、導電層５７としては、例えば、金Ａｕなどの柔らかい金属を用いることができる。また、導電層５７としては、例えば、Ｓｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｚｕなどのハンダ材を用いるようにしてもよい。
なお、導電層５６、５７を開口部５５内に形成する場合、無電解メッキの他、電解メッキやインクジェット法を用いるようにしてもよい。
次に、図６（ｄ）に示すように、感光性樹脂層５４が導電層５６、５７の周囲に残るようにして、感光性樹脂層５４を除去することにより、導電層５６、５７の周囲が感光性樹脂層５４で覆われたバンプ電極を形成する。
これにより、バンプ電極形成時のメッキ液を交換することで、硬い金属と柔らかい金属とを用いてバンプ電極を構成することが可能となる。
このため、バンプ電極の変形量の調整を可能としつつ、接合時のダメージ吸収をバンプ電極にも分担させることが可能となり、接合時のダメージをより効果的に吸収することが可能となる。
図７は、本発明の第７実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第７実施形態は、導電層６６の周囲を感光性樹脂層６４で覆うとともに、導電層６６と感光性樹脂層６４との間に段差を設けるようにしたものである。
図７（ａ）において、能動領域が形成された半導体基板６１にはパッド電極６２が設けられ、パッド電極６２を含む半導体基板６１上には絶縁膜６３が形成されている。そして、絶縁膜６３が形成された半導体基板６１上に感光性樹脂層６４を形成する。
次に、図７（ｂ）に示すように、感光性樹脂層６４の露光・現像を行うことにより、パッド電極６２上に開口部６５を形成する。そして、この開口部６５が形成された感光性樹脂層６４をマスクとして、絶縁膜６３のエッチングを行うことにより、パッド電極６２を露出させる。
次に、図７（ｃ）に示すように、無電解メッキを用いることにより、パッド電極６２に接続された導電層６６を開口部６５内の途中の高さまで形成し、感光性樹脂層６４と導電層６６との間に高さＤの段差を設ける。なお、段差の高さＤは、ＡＣＦ粒子の平均直径よりも小さいことが好ましい。
なお、導電層６６を開口部６５内に形成する場合、無電解メッキの他、電解メッキやインクジェット法を用いるようにしてもよい。
次に、図７（ｄ）に示すように、感光性樹脂層６４が導電層６６の周囲に残るようにして、感光性樹脂層６４を除去することにより、導電層６６の周囲が感光性樹脂層６４で覆われたバンプ電極を形成する。
これにより、導電層６６上に配置されるＡＣＦ粒子が樹脂層６４上に突出することを可能としつつ、ＡＣＦ粒子を導電層６６上に閉じ込めることが可能となり、ＡＣＦ粒子を導電層６６上に効率よく捕らえることが可能となる。
このため、異方性導電層を介して導電層６６の接合を行う場合においても、ＡＣＦ粒子が導電層６６上から流出することを防止することができ、異方性導電層を用いたバンプ電極の接続信頼性を向上させることが可能となる。
図８は、本発明の第８実施形態に係るモジュール構造の製造方法を示す断面図である。なお、この第８実施形態は、異方性導電性シート７２を介し、感光性樹脂層６４との間に段差が設けられた導電層６６をガラス基板７０上に実装するようにしたものである。
図８（ａ）において、ガラス基板７０には、例えば、ＩＴＯ電極などのリード端子７１が形成されている。そして、異方性導電性シート７２を介し、図７の半導体基板６１をガラス基板７０上に実装する場合、異方性導電性シート７２を間に挟んで、感光性樹脂層６４との間に段差が設けられた導電層６６をリード端子７１に対向配置する。
次に、図８（ｂ）において、異方性導電性シート７２を間に挟んだ状態で、加熱・加圧下でガラス基板７０と半導体基板６１とを接着することにより、導電層６６とリード端子７１とを電気的に接続する。
ここで、感光性樹脂層６４との間に段差を設け、段差の高さＤをＡＣＦ粒子７３の平均直径よりも小さくすることにより、図８（ｃ）に示すように、導電層６６上に配置されるＡＣＦ粒子が樹脂層６４上に突出することを可能としつつ、ＡＣＦ粒子を導電層６６上に閉じ込めることが可能となる。
このため、半導体基板６１に加わるダメージを感光性樹脂層５４で吸収させることを可能としつつ、ＡＣＦ粒子７３を導電層６６上に効率よく捕らえることが可能となり、異方性導電性シート７２を用いたバンプ電極の接続信頼性を容易に向上させることが可能となる。
図９は、本発明の第９実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第９実施形態は、バンプ電極と感光性樹脂層８４との間に段差を設けるとともに、バンプ電極を導電層８６、８７からなる２層構造としたものである。
図９（ａ）において、能動領域が形成された半導体基板８１にはパッド電極８２が設けられ、パッド電極８２を含む半導体基板８１上には絶縁膜８３が形成されている。そして、絶縁膜８３が形成された半導体基板８１上に感光性樹脂層８４を形成する。
次に、図９（ｂ）に示すように、感光性樹脂層８４の露光・現像を行うことにより、パッド電極８２上に開口部８５を形成する。そして、この開口部８５が形成された感光性樹脂層８４をマスクとして、絶縁膜８３のエッチングを行うことにより、パッド電極８２を露出させる。
次に、図９（ｃ）に示すように、無電解メッキを用いることにより、パッド電極８２に接続された導電層８６を開口部８５内の途中の高さまで形成する。なお、導電層８６としては、例えば、ニッケルＮｉ、銅Ｃｕなどの硬い金属を用いることができる。
次に、メッキ液を交換し、無電解メッキを用いることにより、導電層８６に接続された導電層８７を開口部８５内の途中の高さまで形成し、感光性樹脂層８４と導電層８７との間に段差を設ける。なお、段差の高さは、ＡＣＦ粒子の平均直径よりも小さいことが好ましい。また、導電層８７としては、例えば、金Ａｕなどの柔らかい金属を用いることができる。また、導電層８７としては、例えば、Ｓｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｚｕなどのハンダ材を用いるようにしてもよい。
次に、図９（ｄ）に示すように、感光性樹脂層８４が導電層８６、８７の周囲に残るようにして、感光性樹脂層８４を除去することにより、導電層８６、８７の周囲が感光性樹脂層８４で覆われたバンプ電極を形成する。
これにより、異なる材質の導電層８６、８７でバンプ電極を構成することを可能としつつ、ＡＣＦ粒子を導電層８７上に閉じ込めることが可能となり、接合時のダメージ吸収を導電層８７で行うことを可能としつつ、ＡＣＦ粒子を導電層８７上に効率よく捕らえることが可能となる。
このため、異方性導電層を介してパンプ電極の接合を行う場合においても、ＡＣＦ粒子がパンプ電極上から流出することを防止することが可能となるとともに、感光性樹脂層８４および導電層８７の双方を用いて接合時のダメージを緩和することが可能となり、異方性導電層を用いたバンプ電極の接続信頼性を向上させることが可能となる。
図１０、１１は、本発明の第１０実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第１０実施形態は、導電層９６が埋め込まれた感光性樹脂層９４を平坦化した後、導電層９６と感光性樹脂層９４との間に段差を設けるようにしたものである。
図１０（ａ）において、能動領域が形成された半導体基板９１にはパッド電極９２が設けられ、パッド電極９２を含む半導体基板９１上には絶縁膜９３が形成されている。そして、絶縁膜９３が形成された半導体基板９１上に感光性樹脂層９４を形成する。
次に、図１０（ｂ）に示すように、感光性樹脂層９４の露光・現像を行うことにより、パッド電極９２上に開口部９５を形成する。そして、この開口部９５が形成された感光性樹脂層９４をマスクとして、絶縁膜９３のエッチングを行うことにより、パッド電極９２を露出させる。
次に、図１０（ｃ）に示すように、無電解メッキを用いることにより、導電層９６が感光性樹脂層９４上に盛り上がるようにして、パッド電極９２に接続された導電層９６を開口部９５内に形成する。
なお、導電層９６を開口部９５内に形成する場合、無電解メッキの他、電解メッキやインクジェット法を用いるようにしてもよい。
次に、図１０（ｄ）に示すように、例えば、ＣＭＰ（化学的機械的研磨）などの方法を用いて、導電層９６が埋め込まれた感光性樹脂層９４の表面を研磨することにより、感光性樹脂層９４の表面を平坦化する。
次に、図１０（ｅ）に示すように、感光性樹脂層９４に埋め込まれた導電層９６をエッチングすることにより、感光性樹脂層９４と導電層９６との間に段差を設ける。なお、段差の高さは、ＡＣＦ粒子の平均直径よりも小さいことが好ましい。
次に、図１０（ｆ）に示すように、感光性樹脂層９４が導電層９６の周囲に残るようにして、感光性樹脂層９４を除去することにより、導電層９６の周囲が感光性樹脂層９４で覆われたバンプ電極を形成する。
これにより、導電層９６が埋め込まれた感光性樹脂層９４の表面を平坦化する際に、導電層９６の高さと感光性樹脂層９４の高さとを一致させることが可能となり、導電層９６の厚みのばらつきと樹脂層９４の厚みのばらつきとの双方を均一化することができる。
このため、導電層９６と樹脂層９４との間の段差のばらつきを、導電層９６をエッチングする際のばらつきで決定することが可能となり、導電層９６の表面が樹脂層９４の表面より低くなるように、開口部９５内に導電層９６を埋め込む方法に比べて、導電層９６と樹脂層９４との間の段差のばらつきを低減させることが可能となる。
図１２、１３は、本発明の第１１実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第１１実施形態は、バンプ電極が埋め込まれた感光性樹脂層１０４を平坦化した後、バンプ電極と感光性樹脂層１０４との間に段差を設けるとともに、バンプ電極を導電層１０６、１０７からなる２層構造としたものである。
図１２（ａ）において、能動領域が形成された半導体基板１０１にはパッド電極１０２が設けられ、パッド電極１０２を含む半導体基板１０１上には絶縁膜１０３が形成されている。そして、絶縁膜１０３が形成された半導体基板１０１上に感光性樹脂層１０４を形成する。
次に、図１２（ｂ）に示すように、感光性樹脂層１０４の露光・現像を行うことにより、パッド電極１０２上に開口部１０５を形成する。そして、この開口部１０５が形成された感光性樹脂層１０４をマスクとして、絶縁膜１０３のエッチングを行うことにより、パッド電極１０２を露出させる。
次に、図１２（ｃ）に示すように、無電解メッキを用いることにより、パッド電極１０２に接続された導電層１０６を開口部１０５内の途中の高さまで形成する。なお、導電層１０６としては、例えば、ニッケルＮｉ、銅Ｃｕなどの硬い金属を用いることができる。
さらに、メッキ液を交換し、無電解メッキを行うことにより、導電層１０７が感光性樹脂層１０４上に盛り上がるようにして、導電層１０６に接続された導電層１０７を開口部１０５内に形成する。なお、導電層１０７としては、例えば、金Ａｕなどの柔らかい金属を用いることができる。また、導電層１０７としては、例えば、Ｓｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｚｕなどのハンダ材を用いるようにしてもよい。
なお、導電層１０６、１０７を開口部１０５内に形成する場合、無電解メッキの他、電解メッキやインクジェット法を用いるようにしてもよい。
次に、図１２（ｄ）に示すように、例えば、ＣＭＰ（化学的機械的研磨）などの方法を用いて、導電層１０６、１０７が埋め込まれた感光性樹脂層１０４の表面を研磨することにより、感光性樹脂層１０４の表面を平坦化する。
次に、図１２（ｅ）に示すように、感光性樹脂層１０４に埋め込まれた導電層１０７をエッチングすることにより、感光性樹脂層１０４と導電層１０７との間に段差を設ける。なお、段差の高さは、ＡＣＦ粒子の平均直径よりも小さいことが好ましい。
次に、図１２（ｆ）に示すように、感光性樹脂層１０４が導電層１０６、１０７の周囲に残るようにして、感光性樹脂層１０４を除去することにより、導電層１０６の周囲が感光性樹脂層１０４で覆われたバンプ電極を形成する。
これにより、導電層１０６、１０７が埋め込まれた感光性樹脂層１０４の表面を平坦化する際に、導電層１０７の高さと感光性樹脂層１０４の高さとを一致させることが可能となり、導電層１０６、１０７の厚みのばらつきと樹脂層１０４の厚みのばらつきとの双方を均一化することができる。
このため、異なる材質の導電層１０６、１０７でバンプ電極を構成することを可能としつつ、導電層１０６と樹脂層１０４との間の段差のばらつきを、導電層１０７をエッチングする際のばらつきで決定することが可能となる。
従って、導電層１０６と樹脂層１０４との間の段差のばらつきを低減させることを可能としつつ、感光性樹脂層１０４および導電層１０７を用いて接合時のダメージを緩和することが可能となり、異方性導電層を用いたバンプ電極の接続信頼性を容易に向上させることが可能となる。
なお、上述した実施形態では、半導体基板上にバンプ電極を形成する方法について説明したが、本発明は、半導体基板に限定されることなく、例えば、ガラス基板、プリント基板、フィルム基板、テープ基板上などにバンプ電極を形成する方法に適用してもよい。
また、上述したバンプ電極構造は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の信頼性を劣化させることなく、電子機器の小型・軽量化を図ることが可能となる。
また、上述した実施形態では、バンプ電極の周囲を感光性樹脂で覆う方法について説明したが、エポキシ樹脂などの熱硬化性樹脂などでバンプ電極の周囲を覆うようにしてもよく、この場合、フォトリソグラフィー技術を用いて、熱硬化性樹脂などの非感光性樹脂のパターニングを行うことができる。
本発明の第１実施形態に係るバンプ電極の製造方法を示す断面図である。 本発明の第２実施形態に係るモジュール構造の製造方法を示す断面図である。 本発明の第３実施形態に係るモジュール構造の製造方法を示す断面図である。 本発明の第４実施形態に係るバンプ電極の製造方法を示す断面図である。 本発明の第５実施形態に係るバンプ電極の製造方法を示す断面図である。 本発明の第６実施形態に係るバンプ電極の製造方法を示す断面図である。 本発明の第７実施形態に係るバンプ電極の製造方法を示す断面図である。 本発明の第８実施形態に係るモジュール構造の製造方法を示す断面図である。 本発明の第９実施形態に係るバンプ電極の製造方法を示す断面図である。 本発明の第１０実施形態に係るバンプ電極の製造方法を示す断面図である。 本発明の第１０実施形態に係るバンプ電極の製造方法を示す断面図である。 本発明の第１１実施形態に係るバンプ電極の製造方法を示す断面図である。 本発明の第１１実施形態に係るバンプ電極の製造方法を示す断面図である。 従来のバンプ電極の製造方法を示す断面図である。
符号の説明
１、３１、４１、５１、６１、８１、９１、１０１ 半導体基板、２、３２、４２、５２、６２、８２、９２、１０２ パッド電極、３、３３、４３、５３、６３、８３、９３、１０３ 絶縁膜、４、３４、４５、５４、６４、８４、９４、１０４ 感光性樹脂層、５、３５、４６、５５、６５、８５、９５、１０５ 開口部、６、３６、４７、６６、９６ 導電層、１０ テープ基板、１１、２２ リード電極、２１ フィルム基板、２３ 保護膜、３７ インクジェットヘッド、３８ 液滴、４４ シード電極、５６、８６、１０６ 第１導電層、５７、８７、１０７ 第２導電層、７０ ガラス基板、７１ 電極、７２ 異方性導電性シート、７３ ＡＣＦ粒子

Claims (21)

  1. パッド電極上に形成された突起電極と、
    前記突起電極を個別に取り囲むように設けられた樹脂層とを備えることを特徴とする端子電極。
  2. 前記突起電極は、硬さの異なる導電材料が積層された多層構造から構成され、前記多層構造の最上層には柔らかい導電材料が用いられていることを特徴とする請求項１記載の端子電極。
  3. 前記突起電極は、前記樹脂層上に盛り上がっていることを特徴とする請求項１または２記載の端子電極。
  4. 前記突起電極と前記樹脂層との段差がＡＣＦ粒子の径より小さくなるようにして、前記突起電極の表面は前記樹脂層の表面よりも低い位置に形成されていることを特徴とする請求項１または２記載の端子電極。
  5. 能動領域が形成された半導体基板と、
    前記半導体基板に形成されたパッド電極と、
    前記パッド電極上に形成された突起電極と、
    前記突起電極を個別に取り囲むように設けられた樹脂層とを備えることを特徴とする半導体装置。
  6. 能動領域が形成された半導体基板と、
    前記半導体基板に形成されたパッド電極と、
    前記パッド電極上に形成された突起電極と、
    前記突起電極を個別に取り囲むように設けられた樹脂層と、
    前記突起電極と接合されたリード電極が形成された回路基板とを備えることを特徴とする半導体モジュール。
  7. 能動領域が形成された半導体基板と、
    前記半導体基板に形成されたパッド電極と、
    前記パッド電極上に形成された突起電極と、
    前記突起電極との段差がＡＣＦ粒子の径より小さくなるようにして、前記突起電極を個別に取り囲むように設けられた樹脂層と、
    前記突起電極と対向配置されたリード電極が形成された回路基板と、
    前記半導体基板と前記回路基板との間に配置され、前記突起電極と前記リード電極とを導通させる異方性導電層とを備えることを特徴とする半導体モジュール。
  8. 能動領域が形成された半導体基板と、
    前記半導体基板に形成されたパッド電極と、
    前記パッド電極上に形成された突起電極と、
    前記突起電極を個別に取り囲むように設けられた樹脂層と、
    前記突起電極と接合されたリード電極が形成された回路基板と、
    前記回路基板に接続された電子部品とを備えることを特徴とする電子機器。
  9. 能動領域が形成された半導体基板と、
    前記半導体基板に形成されたパッド電極と、
    前記パッド電極上に形成された突起電極と、
    前記突起電極との段差がＡＣＦ粒子の径より小さくなるようにして、前記突起電極を個別に取り囲むように設けられた樹脂層と、
    前記突起電極と対向配置されたリード電極が形成された回路基板と、
    前記半導体基板と前記回路基板との間に配置され、前記突起電極と前記リード電極とを導通させる異方性導電層と、
    前記回路基板に接続された電子部品とを備えることを特徴とする電子機器。
  10. パッド電極が設けられた基板上に樹脂層を形成する工程と、
    前記パッド電極上の樹脂層に開口部を形成する工程と、
    前記開口部内に導電層を埋め込む工程と、
    前記導電層が前記樹脂層で取り囲まれるようにして前記樹脂層を分離する工程とを備えることを特徴とする端子電極の製造方法。
  11. パッド電極が設けられた基板上に樹脂層を形成する工程と、
    前記パッド電極上に開口部が形成されるようにして、前記樹脂層を円筒状にパターニングする工程と、
    前記開口部内に導電材料を吐出させることにより、前記開口部内に導電層を埋め込む工程とを備えることを特徴とする端子電極の製造方法。
  12. パッド電極が露出された保護膜上にシード電極を形成する工程と、
    前記シード電極上に樹脂層を形成する工程と、
    前記シード電極上に形成された樹脂層に開口部を形成する工程と、
    電解メッキにより前記開口部内に導電層を埋め込む工程と、
    前記導電層が前記樹脂層で個別に取り囲まれるように前記樹脂層をパターニングし、前記シード電極を露出させる工程と、
    前記露出されたシード電極を除去する工程とを備えることを特徴とする端子電極の製造方法。
  13. パッド電極が設けられた基板上に樹脂層を形成する工程と、
    前記パッド電極上の樹脂層に開口部を形成する工程と、
    前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、
    前記導電層が埋め込まれた樹脂層を平坦化する工程と、
    前記導電層の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程と、
    前記導電層が前記樹脂層で取り囲まれるようにして前記樹脂層を分離する工程とを備えることを特徴とする端子電極の製造方法。
  14. 前記導電層と前記樹脂層との段差がＡＣＦ粒子の径より小さくなるようにして、前記突起電極の表面は前記樹脂層の表面よりも低い位置に形成されていることを特徴とする請求項１０〜１３のいずれか１項記載の端子電極の製造方法。
  15. 前記導電層は、硬さの異なる導電材料が積層された多層構造から構成され、前記多層構造の最上層には柔らかい導電材料が用いられていることを特徴とする請求項１０〜１４のいずれか１項記載の端子電極の製造方法。
  16. 半導体基板に能動領域を形成する工程と、
    前記能動領域が形成された半導体基板にパッド電極を形成する工程と、
    前記パッド電極が形成された半導体基板上に樹脂層を形成する工程と、
    前記パッド電極上の樹脂層に開口部を形成する工程と、
    前記開口部内に導電層を埋め込む工程と、
    前記導電層が前記樹脂層で取り囲まれるようにして前記樹脂層を分離する工程とを備えることを特徴とする半導体装置の製造方法。
  17. 半導体基板に能動領域を形成する工程と、
    前記能動領域が形成された半導体基板にパッド電極を形成する工程と、
    前記パッド電極が形成された半導体基板上に樹脂層を形成する工程と、
    前記パッド電極上に開口部が形成されるようにして、前記樹脂層を円筒状にパターニングする工程と、
    前記開口部内に導電材料を吐出させることにより、前記開口部内に導電層を埋め込む工程とを備えることを特徴とする半導体装置の製造方法。
  18. 半導体基板に能動領域を形成する工程と、
    前記能動領域が形成された半導体基板にパッド電極を形成する工程と、
    前記パッド電極上に保護膜を形成する工程と、
    前記パッド電極上の保護膜に第１の開口部を形成する工程と、
    前記第１の開口部が形成された保護膜上にシード電極を形成する工程と、
    前記シード電極上に樹脂層を形成する工程と、
    前記シード電極上に形成された樹脂層に第２の開口部を形成する工程と、
    電解メッキにより前記第１および第２の開口部内に導電層を埋め込む工程と、
    前記導電層が前記樹脂層で個別に取り囲まれるように前記樹脂層をパターニングし、前記シード電極を露出させる工程と、
    前記露出されたシード電極を除去する工程とを備えることを特徴とする半導体装置の製造方法。
  19. 半導体基板に能動領域を形成する工程と、
    前記能動領域が形成された半導体基板にパッド電極を形成する工程と、
    前記パッド電極が形成された半導体基板上に樹脂層を形成する工程と、
    前記パッド電極上の樹脂層に開口部を形成する工程と、
    前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、
    前記導電層が埋め込まれた樹脂層を平坦化する工程と、
    前記突起電極の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程と、
    前記導電層が前記樹脂層で取り囲まれるようにして前記樹脂層を分離する工程とを備えることを特徴とする半導体装置の製造方法。
  20. 前記導電層と前記樹脂層との段差がＡＣＦ粒子の径より小さくなるようにして、前記突起電極の表面は前記樹脂層の表面よりも低い位置に形成されていることを特徴とする請求項１６〜１９のいずれか１項記載の半導体装置の製造方法。
  21. 前記導電層は、硬さの異なる導電材料が積層された多層構造から構成され、前記多層構造の最上層には柔らかい導電材料が用いられていることを特徴とする請求項１６〜２０のいずれか１項記載の半導体装置の製造方法。
JP2007246978A 2007-09-25 2007-09-25 モジュールおよび電子機器 Expired - Fee Related JP4670851B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007246978A JP4670851B2 (ja) 2007-09-25 2007-09-25 モジュールおよび電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007246978A JP4670851B2 (ja) 2007-09-25 2007-09-25 モジュールおよび電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003083065A Division JP4069778B2 (ja) 2003-03-25 2003-03-25 端子電極の製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008034868A true JP2008034868A (ja) 2008-02-14
JP4670851B2 JP4670851B2 (ja) 2011-04-13

Family

ID=39123903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007246978A Expired - Fee Related JP4670851B2 (ja) 2007-09-25 2007-09-25 モジュールおよび電子機器

Country Status (1)

Country Link
JP (1) JP4670851B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177118A (ja) * 2008-01-22 2009-08-06 Samsung Electro-Mechanics Co Ltd ポストバンプ及びその形成方法
JP2011091087A (ja) * 2009-10-20 2011-05-06 Fujitsu Ltd 半導体装置とその製造方法
JP2012027644A (ja) * 2010-07-22 2012-02-09 Toppan Forms Co Ltd 電子回路基板の製造方法及びこれにより製造された電子回路基板
CN115579300A (zh) * 2022-11-24 2023-01-06 河北北芯半导体科技有限公司 一种倒装芯片封装堆叠方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186684A (ja) * 1997-12-19 1999-07-09 Ricoh Co Ltd ヒートシール接続物およびヒートシール接続方法
JP2001196418A (ja) * 2000-01-11 2001-07-19 Kyocera Corp 半導体装置
JP2002313832A (ja) * 2001-04-17 2002-10-25 Nagase & Co Ltd 突起電極とその製造方法
JP2004087805A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法、電気光学装置、電気光学装置の製造方法、電子機器及び接続構造
JP2004214374A (ja) * 2002-12-27 2004-07-29 Toshiba Matsushita Display Technology Co Ltd 半導体素子及び液晶表示パネル

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186684A (ja) * 1997-12-19 1999-07-09 Ricoh Co Ltd ヒートシール接続物およびヒートシール接続方法
JP2001196418A (ja) * 2000-01-11 2001-07-19 Kyocera Corp 半導体装置
JP2002313832A (ja) * 2001-04-17 2002-10-25 Nagase & Co Ltd 突起電極とその製造方法
JP2004087805A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法、電気光学装置、電気光学装置の製造方法、電子機器及び接続構造
JP2004214374A (ja) * 2002-12-27 2004-07-29 Toshiba Matsushita Display Technology Co Ltd 半導体素子及び液晶表示パネル

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177118A (ja) * 2008-01-22 2009-08-06 Samsung Electro-Mechanics Co Ltd ポストバンプ及びその形成方法
JP2011091087A (ja) * 2009-10-20 2011-05-06 Fujitsu Ltd 半導体装置とその製造方法
JP2012027644A (ja) * 2010-07-22 2012-02-09 Toppan Forms Co Ltd 電子回路基板の製造方法及びこれにより製造された電子回路基板
CN115579300A (zh) * 2022-11-24 2023-01-06 河北北芯半导体科技有限公司 一种倒装芯片封装堆叠方法

Also Published As

Publication number Publication date
JP4670851B2 (ja) 2011-04-13

Similar Documents

Publication Publication Date Title
WO2011089936A1 (ja) 機能素子内蔵基板及び配線基板
US20100044084A1 (en) Printed circuit board and method of manufacturing the same
JP2005045268A (ja) 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造
JP5590985B2 (ja) 半導体装置及びその製造方法
US20100078813A1 (en) Semiconductor module and method for manufacturing the semiconductor module
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
US20080128903A1 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
JP4670851B2 (ja) モジュールおよび電子機器
JP4069778B2 (ja) 端子電極の製造方法および半導体装置の製造方法
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
US8237258B2 (en) Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween
US8362611B2 (en) Semiconductor module, method for manufacturing semiconductor module, and portable device
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP5295211B2 (ja) 半導体モジュールの製造方法
JP4812673B2 (ja) 半導体装置
JP5466096B2 (ja) 半導体装置及びその製造方法
JP4900156B2 (ja) 端子電極、半導体装置、モジュールおよび電子機器
JP4900155B2 (ja) 端子電極、半導体装置、モジュールおよび電子機器
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP2008004967A (ja) 端子電極、半導体装置およびモジュール
JP5140961B2 (ja) 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
JP4111029B2 (ja) 端子電極の製造方法、半導体装置の製造方法および半導体モジュールの製造方法
JP2008004968A (ja) 端子電極、半導体装置およびモジュール
US20050006763A1 (en) Circuit substrate, semiconductor module and method of manufacturing circuit substrate
US7390733B2 (en) Method of manufacturing a semiconductor device including a protruding electrode bonded to a lead electrode

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110103

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees