JP2004212668A - 階調電圧出力装置 - Google Patents

Abstract

【課題】小型化が図られた階調電圧出力装置を提供する。
【解決手段】画像信号Ｓｉが入力されることにより、階調電圧を出力する階調電圧出力装置６が、複数の階調電圧を有する階調電圧群を出力する階調電圧群出力部であって、ソースバスＢｓの選択期間に対応する階調電圧群出力期間Ｐｖに複数の階調電圧を順次に出力する階調電圧群出力部を複数有する階調電圧群出力手段６００と、複数の階調電圧群出力部Ｏｕｔ１乃至Ｏｕｔ３２から出力された階調電圧群Ｇ１乃至Ｇ３２が入力される複数の階調電圧群入力部Ｉｎ１乃至Ｉｎ３２を有し、複数の階調電圧群入力部Ｉｎ１乃至Ｉｎ３２の各々に入力された階調電圧群Ｇ１乃至Ｇ３２を切替自在に選択し、選択した階調電圧群を出力するセレクタ６２と、セレクタ６２が出力した階調電圧群が有する複数の階調電圧のうち、階調電圧出力装置が出力すべき階調電圧を選択するスイッチ６３とを備える。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、画像信号が入力されることにより、階調電圧を出力する階調電圧出力装置に関する。
【０００２】
【従来の技術】
近年、カラー画像を表示する携帯電話等のモバイル装置が急速に普及しており、それに伴って、より多階調の画像を表示することが要求されている。
【０００３】
【発明が解決しようとする課題】
画像をより多階調で表示するためには、より多くの階調電圧を発生し、その発生した階調電圧の中から、画像信号に対応する階調電圧を出力することができる階調電圧出力装置が必要となる。従って、発生させるべき階調電圧が多くなるに従って、階調電圧出力装置の占有面積が増大し、モバイル装置の小型化が困難であるという問題がある。
【０００４】
本発明は、上記の事情に鑑み、小型化が図られた階調電圧出力装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成する本発明の階調電圧出力装置は、画像信号が入力されることにより、階調電圧を出力する階調電圧出力装置であって、上記階調電圧出力装置が、複数の階調電圧を有する階調電圧群を出力する階調電圧群出力部であって、データ線の選択期間に対応する階調電圧群出力期間に上記複数の階調電圧を順次に出力する階調電圧群出力部を複数有する階調電圧群出力手段と、上記複数の階調電圧群出力部から出力された上記階調電圧群が入力される複数の階調電圧群入力部を有し、上記複数の階調電圧群入力部の各々に入力された上記階調電圧群を切替自在に選択し、上記選択した階調電圧群を出力する階調電圧群選択手段と、上記階調電圧群選択手段が出力した上記階調電圧群が有する上記複数の階調電圧のうち、上記階調電圧出力装置が出力すべき階調電圧を選択する階調電圧選択手段とを備えたことを特徴とする。
【０００６】
本発明の階調電圧出力装置は階調電圧群出力手段を備えている。この階調電圧群出力手段は複数の階調電圧群出力部を有しており、複数の階調電圧群の各々は、データ線の選択期間に対応する階調電圧群出力期間に、複数の階調電圧を出力する。従って、本発明では、階調電圧群出力手段に必要な階調電圧群出力部の数は、階調電圧群出力手段が出力すべき階調電圧の数よりも少なくて済み、階調電圧群出力手段の小型化が図られる。また、本発明の階調電圧出力装置は、複数の階調電圧群入力部を有する階調電圧群選択手段を備えている。この複数の階調電圧群入力部には、複数の階調電圧群出力部から出力された階調電圧群が入力される。従って、１個の階調電圧群入力部には複数の階調電圧が入力される。このため、階調電圧群選択手段に必要とされる階調電圧群入力部は、階調電圧群出力手段が階調電圧群出力期間に出力する階調電圧の数よりも少なくて済み、階調電圧群選択手段の小型化が図られる。
【０００７】
上記階調電圧群出力手段は、上記複数の階調電圧群出力部の各々が出力する上記階調電圧群を発生する階調電圧群発生手段を有することができる。
【０００８】
また、本発明の階調電圧出力装置は、上記画像信号が複数のビットで構成され、上記階調電圧群発生手段が、上記複数のビットが取り得るビットパターンの数と同数の階調電圧を発生し、上記階調電圧群出力手段が、上記階調電圧群発生手段が発生した階調電圧を、上記階調電圧群出力期間に、上記複数の階調電圧群出力部から振り分けて出力するように構成することができる。
【０００９】
このような構成によって、階調電圧群出力手段は、階調電圧群発生手段が発生することができる全ての階調電圧を、階調電圧群出力期間に出力することができる。
【００１０】
また、本発明の階調電圧出力装置は、上記階調電圧群選択手段が、上記複数のビットのうちの少なくとも最上位ビットを含む上位ビットのビットパターンに基づいて、上記複数の階調電圧群入力部のうちの１つの階調電圧群入力部を選択し、上記選択した１つの階調電圧群入力部に入力された上記階調電圧群を出力し、上記階調電圧選択手段が、上記複数のビットのうちの少なくとも最下位ビットを含む下位ビットのビットパターンに基づいて、上記階調電圧群選択手段が出力した上記階調電圧群が有する上記複数の階調電圧から、上記階調電圧出力装置が出力すべき階調電圧を選択するように構成することができる。
【００１１】
このような構成によって、階調電圧出力装置は、画像信号に対応した階調電圧を出力することができる。
【００１２】
また、本発明の階調電圧出力装置は、上記画像信号が複数のビットで構成され、上記階調電圧群出力手段が、上記複数のビットが取り得るビットパターンの数よりも少ない数の階調電圧を、上記階調電圧群出力期間に、上記複数の階調電圧群出力部から振り分けて出力してもよい。この場合、上記階調電圧群出力手段が、複数の基準電圧を有する基準電圧群を出力する基準電圧群出力部であって、上記選択期間に対応する基準電圧群出力期間に上記複数の基準電圧を順次に出力する基準電圧群出力部を複数有する基準電圧群出力段と、上記複数の基準電圧群出力部のうちの２つの基準電圧群出力部が出力する２つの基準電圧群を選択する基準電圧群選択段とを備え、上記階調電圧群出力手段が、上記基準電圧群選択段が選択した上記２つの基準電圧群に基づいて、上記複数のビットが取り得るビットパターンの数よりも少ない数の階調電圧を、上記階調電圧群出力期間に、上記複数の階調電圧群出力部から振り分けて出力するように構成することができる。
【００１３】
このような構成によって、階調電圧群出力手段は、階調電圧群発生手段が発生することができる一部の階調電圧を、階調電圧群出力期間に出力することができる。
【００１４】
ここで、上記基準電圧群選択段が、上記基準電圧群選択段が、上記複数のビットのうちの少なくとも最上位ビットを含む上位ビットのビットパターンに基づいて、上記２つの基準電圧群を選択し、上記階調電圧群選択手段が、上記複数のビットのうちの中間位ビットのビットパターンに基づいて、上記複数の階調電圧群入力部のうちの１つの階調電圧群入力部を選択し、上記選択した１つの階調電圧群入力部に入力された上記階調電圧群を出力し、上記階調電圧選択手段が、上記複数のビットのうちの少なくとも最下位ビットを含む下位ビットのビットパターンに基づいて、上記階調電圧群選択手段が出力した上記階調電圧群が有する上記複数の階調電圧から、上記階調電圧出力装置が出力すべき階調電圧を選択するように構成することができる。
【００１５】
このような構成によって、階調電圧出力装置から、画像信号に対応した階調電圧を出力することができる。
【００１６】
また、本発明の階調電圧出力装置は、上記複数の基準電圧群のうちの少なくとも１つの基準電圧群が、上記階調電圧群として使用されることが好ましい。
【００１７】
基準電圧群を階調電圧群として使用することによって、階調電圧群出力装置を更に小型にすることができる。
【００１８】
ここで、上記階調電圧群出力期間が、第１の論理の最下位ビットを有する画像信号に対応した階調電圧を出力する第１の階調電圧出力期間と、第２の論理の最下位ビットを有する画像信号に対応した階調電圧を出力する第２の階調電圧出力期間とを有することができ、この場合、上記第１の階調電圧出力期間は、上記第２の階調電圧出力期間に対して先行し、上記第１の階調電圧出力期間が上記第２の階調電圧出力期間よりも長いことが好ましい。
【００１９】
第１の階調電圧出力期間が第２の階調電圧出力期間よりも長いことによって、より高品質の画像を表示することが可能となる。
【００２０】
また、本発明の階調電圧出力装置は、上記画像信号が複数のビットから構成され、上記画像信号が所定のビットパターンを有し、上記複数の階調電圧群出力部のうちの第１の階調電圧群出力部が、上記連続する複数のフレーム期間のうちの１つ又は幾つかのフレーム期間に、第１の階調電圧群を出力し、上記複数の階調電圧群出力部のうちの第２の階調電圧群出力部が、上記連続する複数のフレーム期間のうちの残りのフレーム期間に、第２の階調電圧群を出力し、上記第１の階調電圧群が、上記所定のビットパターンに対応した理想階調電圧よりも小さい下位階調電圧と、上記所定のビットパターンに対応した理想階調電圧よりも大きい上位階調電圧とのうちの一方の階調電圧を含む複数の階調電圧を有し、上記第２の階調電圧群が、上記下位階調電圧と上記上位階調電圧とのうちの他方の階調電圧を含む複数の階調電圧を有し、上記階調電圧群出力手段が、上記１つ又は幾つかのフレーム期間に上記第１の階調電圧群出力部から上記第１の階調電圧群を出力し、上記残りのフレーム期間に上記第２の階調電圧群出力部から上記第２の階調電圧群を出力し、上記階調電圧群選択手段が、上記１つ又は幾つかのフレーム期間に上記第１の階調電圧群を選択し、上記残りのフレーム期間に上記第２の階調電圧群を選択し、上記階調電圧選択手段が、上記階調電圧群選択手段が上記第１の階調電圧群を選択した場合、上記階調電圧出力装置が出力すべき階調電圧として上記一方の階調電圧を選択し、上記階調電圧群選択手段が上記第２の階調電圧群を選択した場合、上記階調電圧出力装置が出力すべき階調電圧として上記他方の階調電圧を選択するように構成することもできる。
【００２１】
このような構成では、連続する複数のフレーム期間を利用して高品質の画像を表示させることができる。
【００２２】
ここで、上記階調電圧群出力期間が、第１の論理の最下位ビットを有する画像信号に対応した階調電圧を出力する第１の階調電圧出力期間と、第２の論理の最下位ビットを有する画像信号に対応した階調電圧を出力する第２の階調電圧出力期間とを有することができ、この場合、上記第１の階調電圧出力期間は、上記第２の階調電圧出力期間に対して先行し、上記第１の階調電圧出力期間が上記第２の階調電圧出力期間よりも長いことが好ましい。
【００２３】
第１の階調電圧出力期間が第２の階調電圧出力期間よりも長いことによって、より高品質の画像を表示することが可能となる。
【００２４】
また、本発明の階調電圧出力装置は、上記階調電圧出力装置が、複数の画像信号からなる一連の画像信号を処理する画像信号処理手段を備え、上記画像信号処理手段が、上記複数の画像信号の各々の最下位ビットが上記第２の論理である場合、上記複数の画像信号のうちの１つ又は幾つかの画像信号を、ビットパターンが変更されていないビットパターン同一信号として出力し、一方、上記複数の画像信号のうちの残りの画像信号を、ビットパターンが変更されたビットパターン変更信号として出力し、上記階調電圧群選択手段が、上記階調電圧群選択手段に、上記ビットパターン同一信号の複数ビットのうちの上記最下位ビットを除く上位ビットを表す第１の上位ビット信号が入力された場合、上記１つ又は幾つかのフレーム期間に、上記第１の階調電圧群を選択し、上記階調電圧群選択手段に、上記ビットパターン変更信号の複数ビットのうちの上記最下位ビットを除く上位ビットを表す第２の上位ビット信号が入力された場合、上記残りのフレーム期間に、上記第２の階調電圧群を選択し、上記階調電圧選択手段が、上記１つ又は幾つかのフレーム期間には、上記一方の階調電圧を選択し、上記残りのフレーム期間には、上記他方の階調電圧を選択するように構成することができる。
【００２５】
このような構成によって、より高品質の画像を表示することが可能となる。
【００２６】
また、本発明の階調電圧出力装置は、上記階調電圧出力装置が、最大階調電圧又は最小階調電圧の理想階調電圧よりも小さい又は大きい追加の階調電圧を出力する追加電圧出力手段と、上記階調電圧群選択手段を上記階調電圧選択手段に接続する第１の接続モードと、上記追加電圧出力手段を上記階調電圧選択手段に接続する第２の接続モードとを切替自在に実行する接続切替手段とを備え、上記画像信号処理手段が、最大階調電圧又は最小階調電圧に対応する画像信号が入力された場合、上記１つ又は幾つかのフレーム期間では上記接続切替手段に上記第１の接続モードを実行させ、上記残りのフレーム期間では上記接続切替手段に上記第２の接続モードを実行させる旨の切替制御信号を出力することが好ましい。
【００２７】
このような構成によって、最大階調電圧又は最小階調電圧に対応する画像をより高品質に表示することが可能となる。
【００２８】
【発明の実施の形態】
以下、本発明の実施形態について、本発明の階調電圧出力装置を液晶表示装置に適用した例について説明するが、本発明の階調電圧出力装置は、液晶表示装置以外の画像表示装置にも適用することができる。
【００２９】
［第１実施形態］
この第１実施形態には、後述する階調電圧群出力手段６００が有する３２個の出力部Ｏｕｔ１乃至Ｏｕｔ３２の各々に２つの階調電圧を出力させることによって、図１に示す液晶表示装置１に６４階調の表示をさせることができる例が記載されている。
【００３０】
図１は、液晶表示装置１の概略ブロック図である。
【００３１】
この液晶表示装置１は階調電圧出力装置６を有している。この階調電圧出力装置６には６ビットの画像信号Ｓｉが入力される。階調電圧出力装置６は、この画像信号Ｓｉが入力されると、その画像信号Ｓｉのビットパターンが表す階調電圧を出力する。階調電圧出力装置６が出力した階調電圧は、映像ライン５、ソースドライバ４及びソースバスＢｓ（本発明にいうデータ線に相当する）を経由して表示部２の各画素に供給され、この結果表示部２に画像が表示される。
【００３２】
図２は、図１に示す液晶表示装置１が備えている階調電圧出力装置６の概略構成図である。
【００３３】
この階調電圧出力装置６は、６４レベルの階調電圧Ｖ１乃至Ｖ６４を発生することができる階調電圧群出力手段６００を備えている。この階調電圧群出力手段６００は３２個の階調電圧群出力部Ｏｕｔ１乃至Ｏｕｔ３２を有している。更に、この階調電圧群出力手段６００は電源回路６０と、直列接続された抵抗Ｒ１乃至Ｒ３１を有する抵抗チェーン６１とを備えている。この電源回路６０と抵抗チェーン６１とにより発生した電圧が、階調電圧群出力手段６００の出力部Ｏｕｔ１乃至Ｏｕｔ３２から出力される。尚、この電源回路６０と抵抗チェーン６１とを合わせたものが、本発明にいう階調電圧群発生手段に相当する。
【００３４】
図３は、階調電圧群出力手段６００の出力部Ｏｕｔ１乃至Ｏｕｔ３２から出力される階調電圧群Ｇ１乃至Ｇ３２を示すグラフである。図３には、フレーム期間Ｆにおいて、ソースバスの１つの選択期間Ｐｓに対応する階調電圧群出力期間Ｐｖに、出力部Ｏｕｔ１乃至Ｏｕｔ３２が出力する階調電圧群Ｇ１乃至Ｇ３２の電圧波形が概略的に示されている。尚、図３では、説明の便宜上、これらの階調電圧群Ｇ１乃至Ｇ３２の電圧値は、表示部２の共通電極（図示せず）に供給される電圧値との差の絶対値で示してあることに注意されたい。
【００３５】
階調電圧群出力手段６００の電源回路６０（図２参照）は、階調電圧群Ｇ１とＧ３２とを発生する。階調電圧群Ｇ１は階調電圧Ｖ１及びＶ２を有し、一方、階調電圧群Ｇ３２は階調電圧Ｖ６３及びＶ６４を有する。階調電圧群Ｇ１は、階調電圧群出力期間Ｐｖに階調電圧群出力手段６００の出力部Ｏｕｔ１から出力され、一方、階調電圧群Ｇ３２は、階調電圧群出力期間Ｐｖに階調電圧群出力手段６００の出力部Ｏｕｔ３２から出力される。階調電圧群出力期間Ｐｖは、奇数階調期間Ｐｏ（本発明にいう第１の階調電圧出力期間に相当する）と偶数階調期間Ｐｅ（本発明にいう第２の階調電圧出力期間に相当する）とに分けられている。階調電圧群Ｇ１の階調電圧Ｖ１は奇数階調期間Ｐｏに出力され、一方、階調電圧Ｖ２は偶数階調期間Ｐｏに出力される。更に、階調電圧群Ｇ３２の階調電圧Ｖ６３は奇数階調期間Ｐｏに出力され、一方、階調電圧Ｖ６４は偶数階調期間Ｐｏに出力される。階調電圧Ｖ２は階調電圧Ｖ１よりΔＶだけ小さい値に設定され、階調電圧Ｖ６４も階調電圧Ｖ６３よりΔＶだけ小さい値に設定されている。
【００３６】
また、電源回路６０が発生した階調電圧群Ｇ１及びＧ３２は、階調電圧群出力手段６００の出力部Ｏｕｔ１及びＯｕｔ３２から出力されるとともに、抵抗チェーン６１の両端に印加される。この抵抗チェーン６１に階調電圧群Ｇ１とＧ３２とが印加されることによって、この抵抗チェーン６１が階調電圧群Ｇ２乃至Ｇ３１を発生する。この発生した階調電圧群Ｇ２乃至Ｇ３１は、階調電圧群出力手段６００の出力部Ｏｕｔ２乃至Ｏｕｔ３１から出力される。従って、階調電圧群出力手段６００は、階調電圧群出力部Ｏｕｔ１乃至Ｏｕｔ３２から階調電圧群Ｇ１乃至Ｇ３２を出力することができる。奇数階調期間Ｐｏでは、抵抗チェーン６１の両端に階調電圧Ｖ１及びＶ６３が印加され、この結果、抵抗チェーン６１は階調電圧Ｖ１とＶ６３との間の階調電圧Ｖ３、Ｖ５、・・・、Ｖ５９、Ｖ６１を発生する。従って、階調電圧群出力手段６００の出力部Ｏｕｔ１乃至Ｏｕｔ３２から、奇数レベルの３２個の階調電圧Ｖ２ｎ−１（ｎ＝１、２、・・・、ｘ、ｘ＋１、・・・、３２）が出力される。つまり、奇数階調期間Ｐｏでは、６４レベルの階調電圧のうちの半分の階調電圧Ｖ２ｎ−１のみが出力される。
【００３７】
一方、偶数階調期間Ｐｅでは、抵抗チェーン６１の両端に階調電圧Ｖ２及びＶ６４が印加され、この結果、抵抗チェーン６１は、階調電圧Ｖ２とＶ６４との間の階調電圧Ｖ４、Ｖ６、・・・、Ｖ６０、Ｖ６２を発生する。従って、階調電圧群出力手段６００の出力部Ｏｕｔ１乃至Ｏｕｔ３２から、偶数レベルの３２種類の階調電圧Ｖ２ｎ（ｎ＝１、２、・・・、ｘ、ｘ＋１、・・・、３２）が出力される。
【００３８】
上述したように、出力部Ｏｕｔ１から偶数階調期間Ｐｅに出力される階調電圧Ｖ２は奇数階調期間Ｐｏに出力される階調電圧Ｖ１よりΔＶだけ小さい値に設定され、出力部Ｏｕｔ３２から偶数階調期間Ｐｅに出力される階調電圧Ｖ６４も奇数階調期間Ｐｏに出力される階調電圧Ｖ６３よりΔＶだけ小さい値に設定されている。従って、その他の出力部Ｏｕｔから偶数階調期間Ｐｅに出力される階調電圧も、奇数階調期間Ｐｏに出力される階調電圧よりΔＶだけ小さい値となる。この値ΔＶは、偶数レベルの階調電圧Ｖ２ｘが、奇数レベルの階調電圧Ｖ２ｘ−１とＶ２（ｘ＋１）−１との間に位置するように選択されている。従って、出力部Ｏｕｔ１乃至Ｏｕｔ３２の各々は、階調電圧群出力期間Ｐｖ内に、２つの階調電圧を出力する。この結果、階調電圧群出力手段６００が有する出力部Ｏｕｔ１乃至Ｏｕｔ３２は３２個であるが、階調電圧群出力手段６００は、階調電圧群出力期間Ｐｖが終了するまでに、６４レベルの階調電圧の全てを出力することができる。
【００３９】
また、階調電圧出力装置６はセレクタ６２を備えている。このセレクタ６２（本発明にいう階調電圧群選択手段に相当する）は、階調電圧群出力手段６００の３２個の出力部Ｏｕｔ１乃至Ｏｕｔ３２に対応して、３２個の階調電圧群入力部Ｉｎ１乃至Ｉｎ３２を備えている。階調電圧群出力手段６００の３２個の出力部Ｏｕｔ１乃至Ｏｕｔ３２から出力された階調電圧群Ｇ１乃至Ｇ３２は、セレクタ６２の対応する入力部Ｉｎ１乃至Ｉｎ３２に入力される。また、このセレクタ６２には、画像信号Ｓｉを構成する６ビットのうち、最上位ビットＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）を含む上位５ビットＦＨＢ（Ｆｉｖｅ Ｈｉｇｈｍｏｓｔ Ｂｉｔｓ）を表す上位ビット信号Ｓｆが入力される。セレクタ６２は、３２個の入力部Ｉｎ１乃至Ｉｎ３２のうち、上位ビット信号Ｓｆが表す上位５ビットのビットパターンに対応する１つの入力部を選択し、この選択した入力部に入力された階調電圧群を出力する。上位ビット信号Ｓｆは２^５＝３２通りのビットパターンを取り得るため、セレクタ６２は、上位ビット信号Ｓｆが表す上位５ビットのビットパターンに応じて、３２個の入力部Ｉｎ１乃至Ｉｎ３２の各々を選択することができる。従って、画像信号の６ビットのうちの上位５ビットのビットパターンに変更が無ければ、その６ビットのうちの最下位ビットが“０”であるか“１”であるかとは無関係に、セレクタ６２は同じ入力部を選択する。
【００４０】
また、階調電圧出力装置６は、セレクタ６２と映像ライン５とが接続されるか否かを切り替えるスイッチ６３（本発明にいう階調電圧選択手段に相当する）を備えている。このスイッチ６３の開閉は、画像信号Ｓｉの６ビットのうち、最下位ビットＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）を表す最下位ビット信号Ｓｌｓｂによって制御される。最下位ビットが“１”の場合、スイッチ６３は、各階調電圧群出力期間Ｐｖを通じて閉じた状態である。一方、最下位ビットが“０”の場合、スイッチ６３は、各階調電圧群出力期間Ｐｖのうち奇数階調期間Ｐｏは閉じた状態であるが、偶数階調期間Ｐｅは開いた状態になる。
【００４１】
以上説明したようにして、階調電圧出力装置６が構成される。
【００４２】
以下、この階調電圧出力装置６の動作を具体的に説明する。この動作の説明にあたっては、（１）表示部２に画像信号Ｓｉ“００００１０”が表す画像を表示する場合、及び（２）表示部２に画像信号Ｓｉ“００００１１”が表す画像を表示する場合の階調電圧出力装置６の動作を取り上げて説明する。
【００４３】
（１）表示部２に画像信号Ｓｉ“００００１０”が表す画像を表示する場合
この場合、階調電圧出力装置６に“００００１０”の画像信号Ｓｉが入力される。この入力された画像信号“００００１０”の上位５ビット“００００１”を表す上位ビット信号Ｓｆはセレクタ６２に入力され、一方、最下位ビット“０”を表す最下位ビット信号Ｓｌｓｂはスイッチ６３に入力される。
【００４４】
セレクタ６２に入力された信号Ｓｆは“００００１”であるので、セレクタ６２は、３２個の入力部Ｉｎ１乃至Ｉｎ３２のうち、上位５ビット“００００１”のビットパターンに対応した入力部Ｉｎ２を選択する。従って、セレクタ６２は、選択された入力部Ｉｎ２に入力された階調電圧群Ｇ２をスイッチ６３に出力する。階調電圧群Ｇ２は、図３に示すように、奇数階調期間Ｐｏにおいては階調電圧Ｖ３であるため、セレクタ６２は、奇数階調期間Ｐｏの間、階調電圧Ｖ３をスイッチ６３に出力する。一方、奇数階調期間Ｐｏから偶数階調期間Ｐｅに移行すると、階調電圧群Ｇ２は階調電圧Ｖ３から階調電圧Ｖ４に変化するため、セレクタ６２は、階調電圧Ｖ４をスイッチ６３に出力する。
【００４５】
スイッチ６３に入力される信号Ｓｌｓｂは“０”であるため、スイッチ６３は、階調電圧群出力期間Ｐｖのうち奇数階調期間Ｐｏは閉じた状態であるが、偶数階調期間Ｐｅは開いた状態になる。この結果、奇数階調期間Ｐｏにセレクタ６２が出力した階調電圧Ｖ３は映像ライン５に供給されるが、一方、偶数階調期間Ｐｅにセレクタ６２が出力した階調電圧Ｖ４は、スイッチ６３が開いているため映像ライン５には供給されない。従って、画像信号Ｓｉが“００００１０”の場合、セレクタ６２は階調電圧Ｖ３とＶ４との両方を出力するが、映像ライン５には階調電圧Ｖ３のみが供給される。この映像ライン５に供給された階調電圧Ｖ３は、ソースドライバ４を経由して選択期間Ｐｓの間にソースバスＢｓに供給される。図３を参照しながら説明したように、階調電圧Ｖ３は、選択期間Ｐｓに対応する階調電圧群出力期間Ｐｖの奇数階調期間Ｐｏに、階調電圧群出力手段６００から出力される。従って、階調電圧Ｖ３は、ソースバスＢｓの選択期間Ｐｓの間にソースバスＢｓに供給される。このソースバスＢｓに供給された階調電圧Ｖ３は、ゲートバスＢｇにより選択されている表示部２の画素に供給される。このようにして、表示部２に、画像信号“００００１０”が表す画像を表示することができる。
【００４６】
（２）表示部２に画像信号Ｓｉ“００００１１”が表す画像を表示する場合
この場合、階調電圧出力装置６に画像信号Ｓｉ“００００１１”が入力される。この入力された画像信号“００００１１”の上位５ビット‘００００１’を表す上位ビット信号Ｓｆはセレクタ６２に入力され、一方、最下位ビット‘０’を表す最下位ビット信号Ｓｌｓｂはスイッチ６３に入力される。
【００４７】
この上位ビット信号Ｓｆのビットパターン‘００００１’は、先に説明した画像信号“００００１０”の上位ビット信号Ｓｆと同一のビットパターンを有するため、セレクタ６２は入力部Ｉｎ２を選択する。従って、セレクタ６２は、奇数階調期間Ｐｏに階調電圧Ｖ３を出力し、一方、偶数階調期間Ｐｅに階調電圧Ｖ４を出力する。
【００４８】
このように、階調電圧出力装置６に画像信号“００００１１”が供給された場合は、画像信号“００００１０”が供給された場合と同様に、セレクタ６２は階調電圧Ｖ３及びＶ４を出力する。しかしながら、階調電圧出力装置６に画像信号“００００１１”が入力された場合、スイッチ６３に入力される信号Ｓｌｓｂは“１”であるため、スイッチ６３は、奇数階調期間Ｐｏだけでなく偶数階調期間Ｐｅも閉じた状態になる。従って、階調電圧Ｖ３が映像ライン５に供給された後、階調電圧Ｖ４も映像ライン５に供給される。この映像ライン５に供給された階調電圧Ｖ３及びＶ４は、ソースドライバ４を経由して選択期間Ｐｓの間にソースバスＢｓに供給される。図３を参照しながら説明したように、これら階調電圧Ｖ３及びＶ４は、選択期間Ｐｓに対応する階調電圧群出力期間Ｐｖに、階調電圧群出力手段６００から出力される。従って、ソースバスＢｓの選択期間Ｐｓの間に、階調電圧Ｖ３とＶ４との両方がソースバスＢｓに供給される。このソースバスＢｓに供給された階調電圧Ｖ３及びＶ４は、ゲートバスＢｇにより選択されている表示部２の画素に供給される。この画素には、階調電圧Ｖ３及びＶ４のうち、最初に階調電圧Ｖ３が供給されるが、続いて階調電圧Ｖ４が供給される。このようにして、表示部２に、画像信号“００００１１”が表す画像を表示することができる。
【００４９】
上記の説明では、表示部２に画像信号Ｓｉ“００００１０”及び“００００１１”が表す画像を表示する場合について記載したが、他のビットパターンを有する画像信号についても、同様に説明することができる。
【００５０】
このように、階調電圧出力装置６は、入力された画像信号Ｓｉの最下位ビットが‘１’であるか‘０’であるかに応じてスイッチ６３の開閉を制御するため、画像信号Ｓｉのビットパターンに対応した階調電圧を出力することができる。
【００５１】
この階調電圧出力装置６は、階調電圧群出力手段６００の出力部Ｏｕｔ１乃至Ｏｕｔ３２の各々から２つの階調電圧を出力することによって、合計６４個の階調電圧を出力させている。つまり、階調電圧群出力手段６００に必要な出力部の数は、出力すべき階調電圧の数の半分で済む。従って、階調電圧群出力手段６００に６４個の階調電圧に対応して出力部Ｏｕｔを６４個設ける必要は無く、階調電圧群出力手段６００の小型化が図られる。
【００５２】
また、セレクタ６２に必要な入力部Ｉｎ１乃至Ｉｎ３２の総数は、階調電圧群出力手段６００の出力部Ｏｕｔ１乃至Ｏｕｔ３２の総数と同じ３２個である。従って、セレクタ６２が、入力部Ｉｎ１乃至Ｉｎ３２の切替えに必要とするスイッチの数も３２個で済む。これによって、セレクタ６２に６４個の階調電圧に対応してスイッチを６４個も備える必要が無く、セレクタ６２の小型化が図られる。
【００５３】
また、本実施形態では、各階調電圧群出力期間Ｐｖの奇数階調期間Ｐｏの長さはできるだけ長いことが好ましいことに注意すべきである。この理由を説明するために、ソースバスＢｓの或る選択期間において画素Ｐｉｘ１に階調電圧Ｖαを供給した後に、このソースバスＢｓの次の選択期間において隣接画素Ｐｉｘ２に階調電圧Ｖβを供給する場合について考える。この場合、ソースバスＢｓの電位は或る選択期間に階調電圧Ｖαに対応した電位に到達し、次の選択期間に階調電圧ＶαからＶβに対応した電位に変化する。従って、表示部２は、或る選択期間において階調電圧Ｖαに対応した画像を表示し、次の選択期間において階調電圧Ｖβに対応した画像を表示する。表示部２が良好な品質の画像を表示できるようにするためには、或る選択期間において階調電圧Ｖαに対応した電位に到達していたソースバスＢｓの電位が、次の選択期間が終了するまでに階調電圧ＶαからＶβに対応した電位に変化しなければならない。もし、階調電圧ＶαとＶβとの差が小さい場合（例えば、階調電圧Ｖ１及びＶ２）、次の選択期間におけるソースバスの電位変化量も小さいため、ソースバスＢｓの電位は、階調電圧ＶαからＶβに対応した電位に瞬時に変化する。しかしながら、階調電圧ＶαとＶβとの差が大きい場合（例えば、階調電圧Ｖ１及びＶ６３）、次の選択期間におけるソースバスの電位変化量も大きいため、奇数階調期間Ｐｏがあまり短すぎると、ソースバスＢｓの電位が階調電圧ＶαからＶβに対応した電位に変化する前に、ソースバスＢｓへの階調電圧Ｖβの供給が終了してしまう。この場合、表示部２が表示する画像の品質が劣化する。
【００５４】
そこで、このような画質の劣化を防止するためには、奇数階調期間Ｐｏをできるだけ長くすることが好ましい。奇数階調期間Ｐｏが長ければ長いほど、次の選択期間内にソースバスＢｓに供給されるべき階調電圧Ｖβの供給期間も長くすることができるため、階調電圧ＶαとＶβとの差が大きくても、ソースバスＢｓの電位を階調電圧Ｖｙに対応する電位に到達させることができる。
【００５５】
尚、奇数階調期間Ｐｏを長くすると、それに応じて偶数階調期間Ｐｅを短くしなければならない。従って、偶数階調期間Ｐｅの階調電圧Ｖ２ｘがソースバスＢｓに供給される期間は、奇数階調期間Ｐｏの階調電圧Ｖ２ｘ−１がソースバスＢｓに供給される期間よりも短くなる。しかしながら、ソースバスＢｓには、偶数階調期間Ｐｅの階調電圧Ｖ２ｘが供給される直前まで、奇数階調期間Ｐｏの階調電圧Ｖ２ｘ−１が供給されており、この階調電圧Ｖ２ｘ−１とＶ２ｘとの差はごく僅かである。従って、偶数階調期間Ｐｅが短くても、ソースバスＢｓの電位は階調電圧Ｖ２ｘ−１からＶ２ｘに対応した電位に瞬時に到達する。従って、偶数階調期間Ｐｅが奇数階調期間Ｐｏより短くても特に問題は生じないことに注意されたい。
【００５６】
尚、本実施形態は、６４レベルの階調電圧Ｖ１乃至Ｖ６４を出力することができる階調電圧出力装置６を取り上げて説明されている。しかしながら、本発明は、６４レベルの階調電圧Ｖ１乃至Ｖ６４を出力することができる階調電圧出力装置に限られることは無く、例えば、５１２レベルの階調電圧Ｖ１乃至Ｖ５１２を出力することができる階調電圧出力装置にも適用できることに注意されたい。
【００５７】
［第２実施形態］
図４は、本発明の第２実施形態の階調電圧出力装置６を示す概略構成図である。
【００５８】
図４に示す階調電圧出力装置６について、図２に示す階調電圧出力装置６との相違点を中心に説明する。
【００５９】
図４に示す階調電圧出力装置６は、６４レベルの階調電圧Ｖ１乃至Ｖ６４を発生することができる階調電圧群出力手段７００を備えている。図２に示す階調電圧群出力手段６００は３２個の階調電圧群出力部Ｏｕｔ１乃至Ｏｕｔ３２を有していたが、図４に示す階調電圧群出力手段７００は４個の階調電圧群出力部Ｏｕｔ１乃至Ｏｕｔ４を有していることに注意されたい。
【００６０】
図４に示す階調電圧群出力手段７００は基準電圧群出力段７０１を有している。この基準電圧群出力段７０１は９個の基準電圧群出力部ＯｕｔＡ乃至ＯｕｔＩを有している。更に、この基準電圧群出力段７０１は電源回路７０と、直列接続された抵抗Ｒ１乃至Ｒ８を有する抵抗チェーン７１とを備えている。この電源回路７０と抵抗チェーン７１とにより発生した電圧が、基準電圧群出力段７０１の基準電圧群出力部ＯｕｔＡ乃至ＯｕｔＩから出力される。
【００６１】
図５は、図４に示す基準電圧群出力段７０１の個の基準電圧群出力部ＯｕｔＡ乃至ＯｕｔＩが出力する基準電圧群Ｇａ乃至Ｇｉを示すグラフである。図５には、フレーム期間Ｆにおいて、ソースバスの１つの選択期間Ｐｓに対応する基準電圧群出力期間Ｐｒｖに、基準電圧群出力部ＯｕｔＡ乃至ＯｕｔＩが出力する電圧群の電圧波形が概略的に示されている。尚、図５では、説明の便宜上、これらの電圧群の電圧値は、図１に示す表示部２の共通電極（図示せず）に供給される電圧値との差の絶対値で示してあることに注意されたい。
【００６２】
電源回路７０（図４参照）は、階調電圧Ｖ１とＶ２とを有する基準電圧群Ｇａと、階調電圧には使用されない非階調電圧ＶａとＶｂとを有する基準電圧群Ｇｉとを発生する。非階調電圧Ｖａ及びＶｂは階調電圧として使用される電圧ではなく、基準電圧群出力段７０１の８個の基準電圧群出力部ＯｕｔＡ乃至ＯｕｔＨから出力することができない階調電圧を後段の抵抗チェーン７３で発生させるために使用される電圧であることに注意されたい。
【００６３】
基準電圧群Ｇａは、基準電圧群出力期間Ｐｒｖに基準電圧群出力段７０１の出力部ＯｕｔＡから出力され、一方、基準電圧群Ｇｉは、基準電圧群出力期間Ｐｒｖに基準電圧群出力段７０１の出力部ＯｕｔＩから出力される。基準電圧群出力期間Ｐｒｖは、基準奇数階調期間Ｐｒｏと基準偶数階調期間Ｐｒｅとに分けられている。基準電圧群Ｇａの階調電圧Ｖ１は基準奇数階調期間Ｐｒｏに出力され、一方、階調電圧Ｖ２は基準偶数階調期間Ｐｒｏに出力される。更に、基準電圧群Ｇｉの非階調電圧Ｖａは基準奇数階調期間Ｐｒｏに出力され、一方、非階調電圧Ｖｂは基準偶数階調期間Ｐｒｏに出力される。階調電圧Ｖ２は階調電圧Ｖ１よりΔＶだけ小さい値に設定され、非階調電圧Ｖｂも非階調電圧ＶａよりΔＶだけ小さい値に設定されている。
【００６４】
また、電源回路７０が発生した基準電圧群Ｇａ及び基準電圧群Ｇｉは、基準電圧群出力段７０１の基準電圧群出力部ＯｕｔＡ及びＯｕｔＩから出力されるとともに、抵抗チェーン７１の両端に印加される。この抵抗チェーン７１に基準電圧群Ｇａと基準電圧群Ｇｉとが印加されることによって、この抵抗チェーン７１が基準電圧群Ｇｂ乃至Ｇｈを発生する。この発生した基準電圧群Ｇｂ乃至Ｇｈは、基準電圧群出力段７０１の出力部ＯｕｔＢ乃至ＯｕｔＨから出力される。従って、基準電圧群出力段７０１は、基準電圧群出力部ＯｕｔＡ乃至ＯｕｔＩから基準電圧群Ｇａ乃至Ｇｉを出力することができる。基準奇数階調期間Ｐｒｏでは、抵抗チェーン７１の両端に階調電圧Ｖ１及び非階調電圧Ｖａが印加され、この結果、抵抗チェーン７１は階調電圧Ｖ１と非階調電圧Ｖａとの間の階調電圧Ｖ９、Ｖ１７、Ｖ２５、Ｖ３３、Ｖ４１、Ｖ４９及びＶ５７を発生する。従って、基準電圧群出力段７０１の８個の基準電圧群出力部ＯｕｔＡ乃至ＯｕｔＨから、奇数レベルの８個の階調電圧Ｖ１、Ｖ９、Ｖ１７、Ｖ２５、Ｖ３３、Ｖ４１、Ｖ４９及びＶ５７が出力され、基準電圧群出力部ＯｕｔＩから、非階調電圧Ｖａが出力される。
【００６５】
一方、基準偶数階調期間Ｐｒｅでは、抵抗チェーン７１の両端に階調電圧Ｖ２及び非階調電圧Ｖｂが印加され、この結果、抵抗チェーン７１は、階調電圧Ｖ２と非階調電圧Ｖｂとの間の階調電圧Ｖ１０、Ｖ１８、Ｖ２６、Ｖ３４、Ｖ４２、Ｖ５０及びＶ５８を発生する。従って、基準電圧群出力段７０１の８個の基準電圧群出力部ＯｕｔＡ乃至ＯｕｔＨから、偶数レベルの８個の階調電圧Ｖ２、Ｖ１０、Ｖ１８、Ｖ２６、Ｖ３４、Ｖ４２、Ｖ５０及びＶ５８が出力され、基準電圧群出力部ＯｕｔＩから、非階調電圧Ｖｂが出力される。
【００６６】
上述したように、出力部ＯｕｔＡから基準偶数階調期間Ｐｒｅに出力される階調電圧Ｖ２は基準奇数階調期間Ｐｒｏに出力される階調電圧Ｖ１よりΔＶだけ小さい値に設定され、出力部ＯｕｔＩから基準偶数階調期間Ｐｒｅに出力される非階調電圧Ｖｂも基準奇数階調期間Ｐｒｏに出力される非階調電圧ＶａよりΔＶだけ小さい値に設定されている。従って、その他の出力部ＯｕｔＢ乃至ＯｕｔＨから基準偶数階調期間Ｐｒｅに出力される階調電圧も、奇数階調期間Ｐｒｏに出力される階調電圧よりΔＶだけ小さい値となる。
【００６７】
基準電圧群出力段７０１は、基準奇数階調期間Ｐｒｏに、奇数レベルの８個の階調電圧Ｖ８ｎ−７（ｎ＝１乃至８の整数）と非階調電圧Ｖａとを出力し、更に、基準偶数階調期間Ｐｒｅに、偶数レベルの８個の階調電圧Ｖ８ｎ−６（ｎ＝１乃至８の整数）と非階調電圧Ｖｂとを出力する。非階調電圧Ｖａ及びＶｂは階調電圧として使用されない電圧であるため、基準電圧群出力段７０１は、６４個の階調電圧Ｖ１乃至Ｖ６４のうち、１６個の階調電圧Ｖ８ｎ−７及びＶ８ｎ−６（ｎ＝１乃至８の整数）を出力する。図４に示す階調電圧群出力手段７００は、残りの４８個の階調電圧を発生できるようにするために、更に以下のような構成を有する。
【００６８】
階調電圧群出力手段７００はセレクタ７２を有している。このセレクタ７２（本発明にいう基準電圧群選択段に相当する）は、基準電圧群出力段７０１の９個の基準電圧群出力部ＯｕｔＡ乃至ＯｕｔＩに対応して、９個の基準電圧群入力部ＩｎＡ乃至ＩｎＩを備えている。基準電圧群出力段７０１の基準電圧群出力部ＯｕｔＡ乃至ＯｕｔＩから出力された電圧群は、セレクタ７２の対応する基準電圧群入力部ＩｎＡ乃至ＩｎＩに入力される。また、このセレクタ７２には、画像信号Ｓｉを構成する６ビットのうち、最上位ビットＭＳＢを含む上位３ビットＴＨＢ（Ｔｈｒｅｅ Ｈｉｇｈｍｏｓｔ Ｂｉｔｓ）を表す上位ビット信号Ｓｔが入力される。セレクタ７２は、基準電圧群入力部ＩｎＡ乃至ＩｎＩのうち、上位ビット信号Ｓｔが表す上位３ビットのビットパターンに対応する隣接する２つの入力部のペアを選択し、この選択した２つの入力部のペアに入力された電圧群を、出力部Ｏｕｔα及びＯｕｔβから電圧群Ｇα及びＧβとして出力する。このセレクタ７２は、９個の基準電圧群入力部ＩｎＡ乃至ＩｎＩを有しているため、隣接する２つの入力部は、全部で８通り（ＩｎＡ，ＩｎＢ）、（ＩｎＢ，ＩｎＣ）、・・・、（ＩｎＧ，ＩｎＨ）及び（ＩｎＨ及びＩｎＩ）存在する。上位ビット信号Ｓｔは２^３＝８通りのビットパターンを取り得るため、セレクタ７２は、上位ビット信号Ｓｔが表す上位３ビットのビットパターンに応じて、８通りの隣接する２つの入力部のペアの各々を選択することができる。従って、画像信号の６ビットのうちの上位３ビットのビットパターンに変更が無ければ、セレクタ７２は同じ入力部のペアを選択する。例えば、上位ビット信号Ｓｔのビットパターンが‘０００’であれば、セレクタ７２は入力部ＩｎＡとＩｎＢとを選択し、この結果、セレクタ７２は基準電圧群Ｇａを電圧群Ｇαとして出力するとともに、基準電圧群Ｇｂを電圧群Ｇβとして出力する。また、上位ビット信号Ｓｔのビットパターンが‘１１１’であれば、セレクタ７２は入力部ＩｎＨとＩｎＩとを選択し、この結果、セレクタ７２は基準電圧群Ｇｈを電圧群Ｇαとして出力し、基準電圧群Ｇｉを電圧群Ｇβとして出力する。
【００６９】
また、階調電圧群出力手段７００は抵抗チェーン７３を有している。セレクタ７２が出力した電圧群Ｇα及びＧβはこの抵抗チェーン７３の両端に印加され、この結果、抵抗分割によって抵抗チェーン７３は階調電圧群Ｇ２、Ｇ３及びＧ４を発生する。これら階調電圧群Ｇ２、Ｇ３及びＧ４はそれぞれ階調電圧群出力部Ｏｕｔ２、Ｏｕｔ３及びＯｕｔ４から出力される。また、セレクタ７２が出力した電圧群Ｇα及びＧβのうち電圧群Ｇαは、階調電圧群出力部Ｏｕｔ１から階調電圧群Ｇ１として出力される。従って、階調電圧群出力手段７００は、４つの階調電圧群出力部Ｏｕｔ１乃至Ｏｕｔ４から階調電圧群Ｇ１乃至Ｇ４を出力する。階調電圧群Ｇ１乃至Ｇ４の電圧値は、セレクタ７２がどの２つの入力部のペアを選択するかによって変化する。
【００７０】
図６は、階調電圧群出力手段７００の４つの出力部Ｏｕｔ１乃至Ｏｕｔ４それぞれから出力される階調電圧群の一例を示すグラフである。図６には、セレクタ７２が２つの基準電圧群入力部ＩｎＨ及びＩｎＩを選択した場合に、フレーム期間Ｆの階調電圧群出力期間Ｐｖに出力部Ｏｕｔ１乃至Ｏｕｔ４から出力される階調電圧群Ｇ１乃至Ｇ４の電圧波形が概略的に示されている。尚、図６では、説明の便宜上、これらの階調電圧群Ｇ１乃至Ｇ４の電圧値は、表示部２の共通電極（図示せず）に供給される電圧値との差の絶対値で示してあることに注意されたい。
【００７１】
セレクタ７２が２つの基準電圧群入力部ＩｎＨ及びＩｎＩを選択すると、セレクタ７２は、入力部ＩｎＨに入力した基準電圧群Ｇｈを出力部Ｇαから電圧群Ｇαとして出力するとともに、入力部ＩｎＩに入力した基準電圧群Ｇｉを出力部Ｇβから電圧群Ｇβとして出力する。電圧群Ｇα（＝Ｇｈ）は、階調電圧群出力期間Ｐｖに、階調電圧群出力手段７００の出力部Ｏｕｔ１から階調電圧群Ｇ１として出力される。階調電圧群出力期間Ｐｖは、奇数階調期間Ｐｏ（本発明にいう第１の階調電圧出力期間に相当する）と偶数階調期間Ｐｅ（本発明にいう第２の階調電圧出力期間に相当する）とに分けられている。階調電圧群Ｇ１（＝Ｇｈ）の階調電圧Ｖ５７は奇数階調期間Ｐｏに出力され、一方、階調電圧Ｖ５８は偶数階調期間Ｐｏに出力される。
【００７２】
また、セレクタ７２から出力された電圧群Ｇα（＝Ｇｈ）及びＧβ（＝Ｇｉ）は抵抗チェーン７３の両端に印加される。この抵抗チェーン７３に電圧群Ｇα（＝Ｇｈ）とＧβ（＝Ｇｉ）とが印加されることによって、この抵抗チェーン７３が階調電圧群Ｇ２乃至Ｇ４を発生する。この発生した階調電圧群Ｇ２乃至Ｇ４は、階調電圧群出力手段７００の出力部Ｏｕｔ２乃至Ｏｕｔ４から出力される。従って、階調電圧群出力手段７００は、４つの階調電圧群出力部Ｏｕｔ１乃至Ｏｕｔ４から、階調電圧出力期間Ｐｖに階調電圧群Ｇ１乃至Ｇ４を出力することができる。奇数階調期間Ｐｏでは、抵抗チェーン７３の両端に階調電圧Ｖ５７及び非階調電圧Ｖａが印加され、この結果、抵抗チェーン７３は階調電圧Ｖ５７と非階調電圧Ｖａとの間の階調電圧Ｖ５９、Ｖ６１及びＶ６３を発生する（ここで、非階調電圧Ｖａは、階調電圧群出力手段７００から階調電圧Ｖ５９、Ｖ６１及びＶ６３が出力されるような値に設定されていることに注意されたい）。従って、奇数階調期間Ｐｏには、階調電圧群出力手段７００の出力部Ｏｕｔ１乃至Ｏｕｔ４から、奇数レベルの４個の階調電圧Ｖ５７、Ｖ５９、Ｖ６１及びＶ６３が出力される。
【００７３】
一方、偶数階調期間Ｐｅでは、抵抗チェーン７３の両端に階調電圧Ｖ５８及びＶｂが印加され、この結果、抵抗チェーン７３は、階調電圧Ｖ５８と非階調電圧Ｖｂとの間の階調電圧Ｖ６０、Ｖ６２及びＶ６４を発生する（ここで、非階調電圧Ｖｂは、階調電圧群出力手段７００から階調電圧Ｖ６０、Ｖ６２及びＶ６４が出力されるような値に設定されていることに注意されたい）。従って、階調電圧群出力手段７００の出力部Ｏｕｔ１乃至Ｏｕｔ４から、偶数レベルの４種類の階調電圧Ｖ５８、Ｖ６０、Ｖ６２及びＶ６４が出力される。
【００７４】
セレクタ７２の出力部Ｏｕｔαから出力される階調電圧Ｖ５８は階調電圧Ｖ５７よりΔＶだけ小さい値に設定され（図５参照）、出力部Ｏｕｔβから出力される非階調電圧Ｖｂも非階調電圧ＶａよりΔＶだけ小さい値に設定されている。従って、階調電圧群出力手段７００の４つの出力部Ｏｕｔ１乃至Ｏｕｔ４が偶数階調期間Ｐｅに出力する階調電圧Ｖ５８、Ｖ６０、Ｖ６２及びＶ６４は、奇数階調期間Ｐｏに出力する階調電圧Ｖ５７、Ｖ５９、Ｖ６１及びＶ６３よりΔＶだけ小さい値となる。
【００７５】
以上説明したようにして、階調電圧群出力手段７００は、８個の階調電圧Ｖ５７乃至Ｖ６４を出力することができる。
【００７６】
上記の例では、セレクタ７２が入力部ＩｎＨ及びＩｎＩのペアを選択した場合について説明した。しかしながら、セレクタ７２が、別の出力部のペアを選択した場合も同様に説明することができる。例えば、セレクタ７２が、入力部ＩｎＡ及びＩｎＢのペアを選択した場合、セレクタ７２は出力部Ｏｕｔαから基準電圧群Ｇａ（階調電圧Ｖ１及びＶ２）を出力し、出力部Ｏｕｔβから基準電圧群Ｇｂ（階調電圧Ｖ９及びＶ１０）を出力する。この場合、出力部Ｏｕｔαから出力された基準電圧群Ｇａ（階調電圧Ｖ１及びＶ２）は階調電圧群出力手段７００の出力部Ｏｕｔ１から出力されるが、一方、出力部Ｏｕｔβから出力された基準電圧群Ｇｂ（階調電圧Ｖ９及びＶ１０）は、階調電圧群出力手段７００の４つの出力部Ｏｕｔ１乃至Ｏｕｔ４からは出力されない。しかしながら、基準電圧群Ｇａ（階調電圧Ｖ１及びＶ２）及び基準電圧群Ｇｂ（階調電圧Ｖ９及びＶ１０）が抵抗チェーン７３の両端に印加されることによって、階調電圧群出力手段７００の４つの出力部Ｏｕｔ１乃至Ｏｕｔ４から８個の階調電圧Ｖ１乃至Ｖ８を出力することができる。また、セレクタ７２が、入力部ＩｎＢ及びＩｎＣのペアを選択した場合、セレクタ７２は出力部Ｏｕｔαから基準電圧群Ｇｂ（階調電圧Ｖ９及びＶ１０）を出力し、出力部Ｏｕｔβから基準電圧群Ｇｃ（階調電圧Ｖ１７及びＶ１８）を出力する。この場合、出力部Ｏｕｔβから出力された基準電圧群Ｇｃ（階調電圧Ｖ１７及びＶ１８）は、階調電圧群出力手段７００の４つの出力部Ｏｕｔ１乃至Ｏｕｔ４からは出力されない。しかしながら、基準電圧群Ｇｂ（階調電圧Ｖ９及びＶ１０）及び基準電圧群Ｇｂ（階調電圧Ｖ１７及びＶ１８）が抵抗チェーン７３の両端に印加されることによって、階調電圧群出力手段７００の４つの出力部Ｏｕｔ１乃至Ｏｕｔ４から８個の階調電圧Ｖ９乃至Ｖ１６を出力することができる。従って、セレクタ７２が、選択する２つの入力部のペアを変更することによって、階調電圧群出力手段７００は、全ての階調電圧Ｖ１乃至Ｖ６４を出力することが可能である。
【００７７】
階調電圧群出力手段７００が出力した階調電圧は、セレクタ７４に入力される。このセレクタ７４（本発明にいう階調電圧群選択手段に相当する）は、階調電圧群出力手段７００の４個の出力部Ｏｕｔ１乃至Ｏｕｔ４に対応して、４個の階調電圧群入力部Ｉｎ１乃至Ｉｎ４を備えている。階調電圧群出力手段７００の４個の出力部Ｏｕｔ１乃至Ｏｕｔ４から出力された階調電圧群Ｇ１乃至Ｇ４は、セレクタ７４の対応する入力部Ｉｎ１乃至Ｉｎ４に入力される。また、このセレクタ６２には、画像信号Ｓｉを構成する６ビットのうち、中間位２ビットＴＩＢ（Ｔｗｏ Ｉｍｍｅｄｉａｔｅ Ｂｉｔｓ）を表す中間位ビット信号Ｓｔｉｂが入力される。セレクタ７４は、４個の入力部Ｉｎ１乃至Ｉｎ４のうち、中間位ビット信号Ｓｔｉｂが表す中間位２ビットのビットパターンに対応する１つの入力部を選択し、この選択した入力部に入力された階調電圧群を出力する。中間位ビット信号Ｓｔｉｂは２^２＝４通りのビットパターンを取り得るため、セレクタ７４は、中間位ビット信号Ｓｔｉｂが表す中間位２ビットのビットパターンに応じて、４個の入力部Ｉｎ１乃至Ｉｎ４の各々を選択することができる。従って、画像信号の６ビットのうちの中間位２ビットのビットパターンに変更が無ければ、セレクタ７４は同じ入力部を選択する。
【００７８】
また、階調電圧出力装置６は、セレクタ７４と映像ライン５とが接続されるか否かを切り替えるスイッチ７５（本発明にいう階調電圧選択手段に相当する）を備えている。このスイッチ７５の開閉は、画像信号Ｓｉの６ビットのうち、最下位ビットＬＳＢを表す最下位ビット信号Ｓｌｓｂによって制御される。最下位ビットが“１”の場合、スイッチ７５は、各階調電圧群出力期間Ｐｖを通じて閉じた状態である。一方、最下位ビットが“０”の場合、スイッチ７５は、各階調電圧群出力期間Ｐｖのうち奇数階調期間Ｐｏは閉じた状態であるが、偶数階調期間Ｐｅは開いた状態になる。
【００７９】
以上説明したようにして、階調電圧出力装置６が構成される。
【００８０】
以下、この階調電圧出力装置６の動作を具体的に説明する。この動作の説明にあたっては、（１）表示部２に画像信号Ｓｉ“１１１１１０”が表す画像を表示する場合、及び（２）表示部２に画像信号Ｓｉ“１１１１１１”が表す画像を表示する場合の階調電圧出力装置６の動作を取り上げて説明する。
【００８１】
（１）表示部２に画像信号Ｓｉ“１１１１１０”が表す画像を表示する場合
この場合、階調電圧出力装置６に“１１１１１０”の画像信号Ｓｉが入力される。この入力された画像信号“１１１１１０”の上位３ビット“１１１”を表す上位ビット信号Ｓｔがセレクタ７２に入力される。
【００８２】
セレクタ７２に入力された信号Ｓｔは“１１１”であるので、セレクタ７２は、基準電圧群入力部ＩｎＡ乃至ＩｎＩのうち、“１１１”のビットパターンに対応した２つの入力部ＩｎＨ及びＩｎＩのペアを選択する。従って、セレクタ７２は、入力部ＩｎＨに入力された基準電圧群Ｇｈを出力部Ｏｕｔαから出力し、一方、入力部ＩｎＩに入力された基準電圧群Ｇｉを出力部Ｏｕｔβから出力する。基準電圧群Ｇｈは、図５に示すように、基準奇数階調期間Ｐｒｏにおいて階調電圧Ｖ５７、基準偶数階調期間Ｐｒｅにおいて階調電圧Ｖ５８であるため、セレクタ７２は、基準奇数階調期間Ｐｒｏにおいて階調電圧Ｖ５７を出力し、基準偶数階調期間Ｐｒｅにおいて階調電圧Ｖ５８を出力する。また、基準電圧群Ｇｉは、図５に示すように、基準奇数階調期間Ｐｒｏにおいて非階調電圧Ｖａ、基準偶数階調期間Ｐｒｅにおいて非階調電圧Ｖｂであるため、セレクタ７３は、基準奇数階調期間Ｐｒｏにおいて非階調電圧Ｖａを出力し、基準偶数階調期間Ｐｒｅにおいて非階調電圧Ｖｂを出力する。
【００８３】
セレクタ７２は、出力部Ｏｕｔαから基準電圧群Ｇｈ（階調電圧Ｖ５７及びＶ５８）を出力し、一方、出力部Ｏｕｔβから基準電圧群Ｇｉ（非階調電圧Ｖａ及びＶｂ）を出力する。従って、階調電圧群出力手段７００の４つの出力部Ｏｕｔ１乃至Ｏｕｔ４は、図６を参照しながら説明したように階調電圧群Ｇ１（階調電圧Ｖ５７及びＶ５８）、階調電圧群Ｇ２（階調電圧Ｖ５９及びＶ６０）、階調電圧群Ｇ３（階調電圧Ｖ６１及びＶ６２）及び階調電圧群Ｇ４（階調電圧Ｖ６３及びＶ６４）を出力する。
【００８４】
階調電圧群出力手段７００の出力部Ｏｕｔ１乃至Ｏｕｔ４から出力された階調電圧群Ｇ１乃至Ｇ４は、セレクタ７４に入力される。また、階調電圧出力装置６に供給された画像信号Ｓｉのビットパターンは“１１１１１０”であるため、セレクタ７４に入力される中間位ビット信号Ｓｔｉｂは“１１”である。中間位ビット信号Ｓｔｉｂが“１１”の場合、セレクタ７４は、４個の入力部Ｉｎ１乃至Ｉｎ４のうち、“１１”のビットパターンに対応した入力部Ｉｎ４を選択する。従って、セレクタ７４は、選択された入力部Ｉｎ４に入力された階調電圧群Ｇ４をスイッチ７５に出力する。階調電圧群Ｇ４は、図６に示すように、階調電圧Ｖ６３及びＶ６４であるため、セレクタ７４は、奇数階調期間Ｐｏにおいて階調電圧Ｖ６３をスイッチ７５に出力し、一方、偶数階調期間Ｐｅにおいて階調電圧Ｖ６４をスイッチ７５に出力する。
【００８５】
また、階調電圧出力装置６に供給される画像信号のビットパターンは“１１１１１０”であるため、スイッチ７５に入力される最下位ビット信号Ｓｌｓｂは“０”である。従って、スイッチ７５は、奇数階調期間Ｐｏは閉じた状態であるが、偶数階調期間Ｐｅは開いた状態になる。この結果、奇数階調期間Ｐｏにセレクタ７４が出力した階調電圧Ｖ６３は映像ライン５に供給されるが、一方、偶数階調期間Ｐｅにセレクタ７４が出力した階調電圧Ｖ６４は、スイッチ７５が開いているため映像ライン５には供給されない。従って、画像信号Ｓｉが“１１１１１０”の場合、セレクタ７４は階調電圧Ｖ６３とＶ６４との両方を出力するが、映像ライン５には階調電圧Ｖ６３のみが供給される。この映像ライン５に供給された階調電圧Ｖ６３は、ソースドライバ４を経由して選択期間Ｐｓの間にソースバスＢｓに供給される。図６を参照しながら説明したように、階調電圧Ｖ６３は、選択期間Ｐｓに対応する階調電圧群出力期間Ｐｖの奇数階調期間Ｐｏに、階調電圧群出力手段７００から出力される。従って、階調電圧Ｖ６３は、ソースバスＢｓの選択期間Ｐｓの間にソースバスＢｓに供給される。このソースバスＢｓに供給された階調電圧Ｖ６３は、ゲートバスＢｇにより選択されている表示部２の画素に供給される。従って、表示部２に、画像信号“１１１１１０”が表す画像を表示することができる。
【００８６】
（２）表示部２に画像信号Ｓｉ“１１１１１１”が表す画像を表示する場合
この場合、階調電圧出力装置６に“１１１１１１”の画像信号Ｓｉが入力される。画像信号“１１１１１１”の上位ビット信号Ｓｔは、先に説明した画像信号“１１１１１０”の上位ビット信号Ｓｔと同一のビットパターン“１１１”を有する。従って、階調電圧群出力手段７００の４つの出力部Ｏｕｔ１乃至Ｏｕｔ４は、図６を参照しながら説明したように階調電圧群Ｇ１（階調電圧Ｖ５７及びＶ５８）、階調電圧群Ｇ２（階調電圧Ｖ５９及びＶ６０）、階調電圧群Ｇ３（階調電圧Ｖ６１及びＶ６２）及び階調電圧群Ｇ４（階調電圧Ｖ６３及びＶ６４）を出力する。
【００８７】
階調電圧群出力手段７００の出力部Ｏｕｔ１乃至Ｏｕｔ４から出力された階調電圧群Ｇ１乃至Ｇ４は、セレクタ７４に入力される。また、セレクタ７４に供給される中間位ビット信号Ｓｔｉｂは、先に説明した画像信号“１１１１１０”の中間位ビット信号Ｓｔｉｂと同一のビットパターン“１１”を有する。従って、セレクタ７４は、奇数階調期間Ｐｏにおいて階調電圧Ｖ６３をスイッチ７５に出力し、一方、偶数階調期間Ｐｅにおいて階調電圧Ｖ６４をスイッチ７５に出力する。
【００８８】
ここで、階調電圧出力装置６に供給される画像信号のビットパターンは“１１１１１１”であるため、スイッチ７５に供給される最下位ビット信号Ｓｌｓｂは“１”であることに注意されたい。この場合、スイッチ７５は、奇数階調期間Ｐｏだけでなく偶数階調期間Ｐｅも閉じた状態になる。従って、階調電圧Ｖ６３が映像ライン５に供給された後、階調電圧Ｖ６４も映像ライン５に供給される。この映像ライン５に供給された階調電圧Ｖ６３及びＶ６４は、ソースドライバ４を経由して選択期間Ｐｓの間にソースバスＢｓに供給される。図６を参照しながら説明したように、これら階調電圧Ｖ６３及びＶ６４は、選択期間Ｐｓに対応する階調電圧群出力期間Ｐｖに、階調電圧群出力手段７００から出力される。従って、ソースバスＢｓの選択期間Ｐｓの間に、階調電圧Ｖ６３とＶ６４との両方がソースバスＢｓに供給される。このソースバスＢｓに供給された階調電圧Ｖ６３及びＶ６４は、ゲートバスＢｇにより選択されている表示部２の画素に供給される。この画素には、階調電圧Ｖ６３及びＶ６４のうち、最初に階調電圧Ｖ６３が供給されるが、続いて階調電圧Ｖ６４が供給される。従って、表示部２に画像信号“１１１１１１”が表す画像を表示することができる。
【００８９】
上記の説明では、表示部２に画像信号Ｓｉ“１１１１１０”及び“１１１１１１”が表す画像を表示する場合について記載したが、他のビットパターンを有する画像信号についても、同様に説明することができる。
【００９０】
このような階調電圧出力装置６では、基準電圧群出力段７０１は９個の基準電圧群出力部ＯｕｔＡ乃至ＯｕｔＩの各々から２つの階調電圧（又は２つの非階調電圧）を出力することによって、合計１８個の基準電圧（階調電圧及び非階調電圧）を発生させている。つまり、基準電圧群出力段７０１に必要な出力部の数は、出力すべき基準電圧の数の半分で済む。従って、基準電圧群出力段７０１の小型化が図られる。
【００９１】
また、基準電圧群出力段７０１に必要な出力部の数を半分にすることができるため、これに応じて、セレクタ７２、抵抗チェーン７３及びセレクタ７４の小型化も図られる。特に、セレクタ７２は、基準電圧群出力段７０１が出力した電圧を選択するのに必要なスイッチの数を半分にすることができ、セレクタ７４は、階調電圧群出力手段７００が出力した電圧を選択するのに必要なスイッチの数を半分にすることができるため、大幅な小型化が図られる。
【００９２】
また、第２実施形態では、セレクタ７２の出力部Ｏｕｔαから出力される基準電圧群Ｇαは、階調電圧群Ｇ１として使用される。このように、基準電圧群が階調電圧群を兼ねることによって、階調電圧群出力手段７００を更に小型にすることができる。
【００９３】
これまで、２つの階調電圧出力装置６（図２及び図４参照）の動作について記載したが、以下に、図１に示す液晶表示装置１が表示部２に表示する画像の品質について考察する。
【００９４】
６４個の階調電圧Ｖ１乃至Ｖ６４それぞれを表示部２に供給すると、表示部２の透過率Ｔは各階調電圧に対応した透過率Ｔを示す。この透過率Ｔの値は、表示部２が表示する画像の品質に影響を与える。表示部２が良好な品質を有する画像を表示できるようにするためには、６４個の階調電圧Ｖ１乃至Ｖ６４それぞれを表示部２に供給したときに、表示部２の透過率が最良の品質を有する画像を表示することができる透過率（以下、「理想透過率」と呼ぶ）にできるだけ近い値を有することが重要である。理想透過率は、６４個の階調電圧Ｖ１乃至Ｖ６４それぞれによって異なるため、表示部２が良好な品質を有する画像を表示できるようにするには、６４個の階調電圧Ｖ１乃至Ｖ６４の各々を、理想透過率が得られるような階調電圧（以下、「理想階調電圧」という）にできるだけ近づければよい。例えば、図２に示す階調電圧出力装置６の場合、階調電圧Ｖ１乃至Ｖ６４の値は抵抗チェーン６１の抵抗Ｒ１乃至Ｒ３１の値に依存するので、抵抗チェーン６１の抵抗値Ｒ１乃至Ｒ３１を調整することによって、６４個の階調電圧Ｖ１乃至Ｖ６４の各々を理想階調電圧に近づけることが可能である。しかしながら、図３に示す階調電圧出力装置６の場合、奇数レベルの階調電圧Ｖ２ｎ−１と偶数レベルの階調電圧Ｖ２ｎとは、同時に発生するものではない。従って、奇数レベルの階調電圧Ｖ２ｎ−１が理想階調電圧に一致するように抵抗チェーン６１の抵抗Ｒ１乃至Ｒ３１の値を設定すると、偶数レベルの階調電圧Ｖ２ｎが理想階調電圧からずれる。このずれが生じる理由について、図７を参照しながら具体的に説明する。
【００９５】
図７は、表示部２のＶ−Ｔ特性を表すＶ−Ｔ曲線Ｃを示す図である。
【００９６】
３２個の奇数レベルの階調電圧Ｖ２ｎ−１が理想階調電圧に一致するように抵抗チェーン６１の抵抗Ｒ１乃至Ｒ３１の値を設定した場合、表示部２に階調電圧Ｖ２ｎ−１が供給されたときの透過率Ｔは理想透過率に一致する（図７には、奇数レベルの階調電圧Ｖ２ｎ−１のうち、代表して階調電圧Ｖ１、Ｖ３、Ｖ３１、Ｖ３３及びＶ６３が具体的に図示されている）。階調電圧群出力手段６００は、奇数レベルの階調電圧Ｖ２ｎ−１を出力した後、この階調電圧Ｖ２ｎ−１をΔＶだけ変化させて偶数レベルの階調電圧Ｖ２ｎを出力している（図３参照）。図７には、偶数レベルの階調電圧Ｖ２ｎのうち、代表して階調電圧Ｖ２、Ｖ３２及びＶ６４が具体的に図示されている。このΔＶの値を、例えば、階調電圧Ｖ３２が理想階調電圧に一致するように選択した場合、Ｖ−Ｔ曲線Ｃが線形性を示す領域Ｒ１では、階調電圧Ｖ２ｎは、理想階調電圧にほぼ一致する。しかしながら、Ｖ−Ｔ曲線Ｃが非線形性を示す領域Ｒ２では、階調電圧Ｖ２ｎと理想階調電圧とのずれが大きくなる。例えば、階調電圧Ｖ２の理想階調電圧Ｖ２ｉは、図７に示すように、階調電圧Ｖ１とＶ３との間のやや階調電圧Ｖ３寄りに存在するのであるが、階調電圧群出力手段６００が実際に出力する階調電圧Ｖ２は階調電圧Ｖ１寄りに存在し、理想階調電圧Ｖ２ｉに一致させることができない。また、階調電圧Ｖ６４の理想階調電圧Ｖ６４ｉは、図７に示すように、透過率Ｔが１００％となる位置に存在するのであるが、階調電圧群出力手段６００が実際に出力する階調電圧Ｖ２は、階調電圧Ｖ６３寄りに存在し、理想階調電圧Ｖ６４ｉに一致させることができない。
【００９７】
図７には、奇数レベルの階調電圧Ｖ２ｎ−１が理想階調電圧に一致するように抵抗チェーン６１の抵抗Ｒ１乃至Ｒ３１の値が設定された場合について説明したが、偶数レベルの階調電圧Ｖ２ｎが理想階調電圧に一致するように抵抗チェーン６１の抵抗Ｒ１乃至Ｒ３１の値が設定された場合も同様に説明できる。
【００９８】
このように、図２に示す階調電圧出力装置６は、非線形性領域Ｒ２において階調電圧を理想階調電圧に近づけることは難しい。そこで、表示部２で表示される画像の品質をより良好にしたい場合は、以下に説明するような階調電圧出力装置６を使用することもできる。
【００９９】
［第３実施形態］
図８は、本発明の第３実施形態の階調電圧出力装置６の概略構成図である。
【０１００】
この階調電圧出力装置６は、連続する４つのフレーム期間を使って一つの画像を表示するＦＲＣ（フレームレートコントロール）方式が採用される画像表示装置に使用できる。
【０１０１】
この階調電圧出力装置６は、６４レベルの階調電圧Ｖ１乃至Ｖ６４を発生することができる階調電圧群出力手段８００を備えている。この階調電圧群出力手段８００は、３２個の階調電圧群出力部Ｏｕｔ１乃至Ｏｕｔ３２と、理想階調電圧Ｖ６４ｉ（図７参照）に対応した画像を表示させるために追加された１個の電圧出力部ＯｕｔＡＤＤ（本発明にいう追加電圧出力手段に相当する）とを有している。更に、この階調電圧群出力手段８００は電源回路８０と、直列接続された抵抗Ｒ１乃至Ｒ３２を有する抵抗チェーン８１とを備えている。この電源回路８０と抵抗チェーン８１とにより発生した電圧が、階調電圧群出力手段８００の出力部Ｏｕｔ１乃至Ｏｕｔ３２及びＯｕｔＡＤＤから出力される。尚、この電源回路８０と抵抗チェーン８１とを合わせたものが、本発明にいう階調電圧群発生手段に相当する。
【０１０２】
図９は、階調電圧群出力手段８００の出力部Ｏｕｔ１乃至Ｏｕｔ３２及び出力部ＯｕｔＡＤＤから出力される電圧を示すグラフである。図９には、連続する４つのフレーム期間Ｆ１乃至Ｆ４において、ソースバスの１つの選択期間Ｐｓに対応する階調電圧群出力期間Ｐｖに、出力部Ｏｕｔ１乃至Ｏｕｔ３２及び出力部ＯｕｔＡＤＤから出力される電圧波形が概略的に示されている。尚、図９では、説明の便宜上、出力部Ｏｕｔ１乃至Ｏｕｔ３２及び出力部ＯｕｔＡＤＤから出力される電圧の値は、表示部２の共通電極（図示せず）に供給される電圧の値との差の絶対値で示してあることに注意されたい。
【０１０３】
電源回路８０（図８参照）は、第１の出力部Ｐ１から、階調電圧Ｖ１及びＶ２を有する階調電圧群Ｇ１と、階調電圧Ｖ１及び非階調電圧Ｖｎ１を有する混合電圧群Ｇｍｉｘ１とを発生する。階調電圧Ｖ１及びＶ２は階調電圧として使用されるものであるが、非階調電圧Ｖｎ１は階調電圧として使用されるものではない。
【０１０４】
この階調電圧群Ｇ１及び混合電圧群Ｇｍｉｘ１は、いずれも階調電圧群出力手段８００の出力部Ｏｕｔ１から出力される。しかしながら、階調電圧群Ｇ１は、４つの連続するフレーム期間Ｆ１乃至Ｆ４のうちの前半の２つのフレーム期間Ｆ１及びＦ２の階調電圧群出力期間Ｐｖに出力部Ｏｕｔ１から出力される。一方、混合電圧群Ｇｍｉｘ１は、４つの連続するフレーム期間Ｆ１乃至Ｆ４のうちの後半の２つのフレーム期間Ｆ３及びＦ４の階調電圧群出力期間Ｐｖに出力部Ｏｕｔ１から出力される。各階調電圧群出力期間Ｐｖは、奇数階調期間Ｐｏ（本発明にいう第１の階調電圧出力期間に相当する）と偶数階調期間Ｐｅ（本発明にいう第２の階調電圧出力期間に相当する）とに分けられている。階調電圧群Ｇ１の階調電圧Ｖ１は奇数階調期間Ｐｏに出力され、階調電圧Ｖ２は偶数階調期間Ｐｏに出力される。階調電圧Ｖ２は階調電圧Ｖ１よりΔＶだけ小さい値に設定されている。混合電圧群Ｇｍｉｘ１の階調電圧Ｖ１は奇数階調期間Ｐｏに出力され、非階調電圧Ｖｎ１は偶数階調期間Ｐｏに出力される。非階調電圧Ｖｎ１は階調電圧Ｖ１よりΔＶだけ大きい値に設定されている。従って、前半の２つのフレーム期間Ｆ１及びＦ２では、偶数階調期間Ｐｅの階調電圧Ｖ２は奇数階調期間Ｐｏの階調電圧Ｖ１よりΔＶだけ小さいのに対して、後半の２つのフレーム期間Ｆ３及びＦ４では、偶数階調期間Ｐｅの非階調電圧Ｖｎ１は奇数階調期間Ｐｏの階調電圧Ｖ１よりΔＶだけ大きいことに注意されたい。
【０１０５】
更に、電源回路８０（図８参照）は、第２の出力部Ｐ２から、非階調電圧Ｖｎ２及びＶｎ３を有する非階調電圧群Ｇｎｏｎと、非階調電圧Ｖｎ２及び階調電圧Ｖ６４’を有する混合電圧群Ｇｍｉｘ２とを発生する。階調電圧Ｖ６４’（本発明にいう最小階調電圧に相当する）は階調電圧として使用されるものであるが、非階調電圧Ｖｎ２及びＶｎ３は階調電圧として使用されるものではない。この階調電圧Ｖ６４’がどのようにして階調電圧として使用されるかについては後に詳述する。
【０１０６】
この非階調電圧群Ｇｎｏｎ及び混合電圧群Ｇｍｉｘ２は、いずれも階調電圧群出力手段８００の出力部ＯｕｔＡＤＤから出力される。しかしながら、非階調電圧群Ｇｎｏｎは、４つの連続するフレーム期間Ｆ１乃至Ｆ４のうちの前半の２つのフレーム期間Ｆ１及びＦ２の階調電圧群出力期間Ｐｖに、出力部ＯｕｔＡＤＤから出力される。一方、混合電圧群Ｇｍｉｘ２は、４つの連続するフレーム期間Ｆ１乃至Ｆ４のうちの後半の２つのフレーム期間Ｆ３及びＦ４の階調電圧群出力期間Ｐｖに、出力部ＯｕｔＡＤＤから出力される。非階調電圧群Ｇｎｏｎの非階調電圧Ｖｎ２は奇数階調期間Ｐｏに出力され、非階調電圧Ｖｎ３は偶数階調期間Ｐｏに出力される。非階調電圧Ｖｎ３は非階調電圧Ｖｎ２よりΔＶだけ小さい値に設定されている。混合電圧群Ｇｍｉｘ２の非階調電圧Ｖｎ２は奇数階調期間Ｐｏに出力され、階調電圧Ｖ６４’は偶数階調期間Ｐｏに出力される。階調電圧Ｖ６４’は非階調電圧Ｖｎ２よりΔＶだけ大きい値に設定されている。
【０１０７】
このように、電源回路８０は、前半の２つのフレーム期間Ｆ１及びＦ２では電圧群Ｇ１及びＧｎｏｎを出力するが、後半の２つのフレーム期間Ｆ３及びＦ４では電圧群Ｇｍｉｘ１及びＧｍｉｘ２を出力することに注意されたい。以下に、電源回路８０が電圧群Ｇ１及びＧｎｏｎを出力する前半の２つのフレーム期間Ｆ１及びＦ２と、電源回路８０が電圧群Ｇ１及びＧｎｏｎを出力する後半の２つのフレーム期間Ｆ３及びＦ４とに分けて、図８及び図９の説明を続ける。
【０１０８】
前半の２つのフレーム期間Ｆ１及びＦ２に電源回路８０が発生した電圧群Ｇ１及びＧｎｏｎは、階調電圧群出力手段８００の出力部Ｏｕｔ１及びＯｕｔＡＤＤから出力されるとともに、抵抗チェーン８１の両端に印加される。この抵抗チェーン８１に電圧群Ｇ１とＧｎｏｎとが印加されることによって、この抵抗チェーン８１が階調電圧群Ｇ２乃至Ｇ３２を発生する。この発生した階調電圧群Ｇ２乃至Ｇ３２は、階調電圧群出力手段８００の出力部Ｏｕｔ２乃至Ｏｕｔ３２から出力される。従って、階調電圧群出力手段８００は、階調電圧群出力部Ｏｕｔ１乃至Ｏｕｔ３２から階調電圧群Ｇ１乃至Ｇ３２を出力することができる。奇数階調期間Ｐｏでは、抵抗チェーン８１の両端に階調電圧Ｖ１及び非階調電圧Ｖｎ２が印加され、この結果、抵抗チェーン８１は階調電圧Ｖ１と非階調電圧Ｖｎ２との間の階調電圧Ｖ３、Ｖ５、・・・、Ｖ６１、Ｖ６３を発生する。従って、階調電圧群出力手段８００の出力部Ｏｕｔ１乃至Ｏｕｔ３２及びＯｕｔＡＤＤから、奇数レベルの３２個の階調電圧Ｖ２ｎ−１（ｎ＝１乃至３２の整数）及び非階調電圧Ｖｎ２が出力される。ここで、階調電圧Ｖ１及び非階調電圧Ｖｎ２の値、並びに抵抗チェーン８１の各抵抗Ｒ１乃至Ｒ３２の値は、奇数レベルの３２種類の階調電圧Ｖ２ｎ−１の各々が理想階調電圧に一致するように選択されていることに注意されたい。
【０１０９】
一方、偶数階調期間Ｐｅでは、抵抗チェーン８１の両端に階調電圧Ｖ２及び非階調電圧Ｖｎ３が印加され、この結果、抵抗チェーン８１は、階調電圧Ｖ２と非階調電圧Ｖｎ３との間の階調電圧Ｖ４、Ｖ６、・・・、Ｖ６２、Ｖ６４を発生する。従って、階調電圧群出力手段８００の出力部Ｏｕｔ１乃至Ｏｕｔ３２及びＯｕｔＡＤＤから、偶数レベルの３２種類の階調電圧Ｖ２ｎ（ｎ＝１乃至３２の整数）及び非階調電圧Ｖｎ３が出力される。
【０１１０】
上述したように、出力部Ｏｕｔ１から偶数階調期間Ｐｅに出力される階調電圧Ｖ２は奇数階調期間Ｐｏに出力される階調電圧Ｖ１よりΔＶだけ小さい値に設定され、出力部ＯｕｔＡＤＤから偶数階調期間Ｐｅに出力される非階調電圧Ｖｎ３も奇数階調期間Ｐｏに出力される非階調電圧Ｖｎ２よりΔＶだけ小さい値に設定されている。従って、その他の出力部Ｏｕｔから偶数階調期間Ｐｅに出力される階調電圧も、奇数階調期間Ｐｏに出力される階調電圧よりΔＶだけ小さい値となる。このΔＶの値は、出力部Ｏｕｔ１６から出力される階調電圧Ｖ３２が理想階調電圧Ｖ３２ｉに一致するように選択されている。従って、図７を参照しながら説明したように、線形性を示す領域Ｒ１では、階調電圧Ｖ２ｎは理想階調電圧にほぼ一致する。しかしながら、非線形性を示す領域Ｒ２では、階調電圧Ｖ２ｎと理想階調電圧とのずれが大きくなる。例えば、図９に示すように、階調電圧Ｖ２の理想階調電圧Ｖ２ｉは、階調電圧Ｖ１よりもαだけ小さいのであるが、偶数階調期間Ｐｅに実際に出力される階調電圧Ｖ２は階調電圧Ｖ１よりもΔＶだけしか小さくないので、階調電圧Ｖ２は理想階調電圧Ｖ２ｉよりもΔＶ２^＋だけ大きい。また、階調電圧Ｖ６４の理想階調電圧Ｖ６４ｉは、階調電圧Ｖ６３よりもβだけ小さいのであるが、偶数階調期間Ｐｅに実際に出力される階調電圧Ｖ６４は階調電圧Ｖ６３よりもΔＶだけしか小さくないので、階調電圧Ｖ６４は理想階調電圧Ｖ６４ｉよりもΔＶ６４^＋だけ大きい。
【０１１１】
従って、前半の２つのフレーム期間Ｆ１及びＦ２において、奇数レベルの３２個の階調電圧Ｖ２ｎ−１（ｎ＝１乃至３２の整数）、及び線形性を示す領域Ｒ１内に存在する偶数レベルの階調電圧Ｖ２ｎは、理想階調電圧にほぼ一致する。しかしながら、非線形性を示す領域Ｒ２では、階調電圧Ｖ２ｎは理想階調電圧よりも大きくなっている。
【０１１２】
次に、電源回路８０が電圧群Ｇ１及びＧｎｏｎを出力する後半の２つのフレーム期間Ｆ３及びＦ４について説明する。
【０１１３】
後半の２つのフレーム期間Ｆ３及びＦ４に電源回路８０が発生した電圧群Ｇｍｉｘ１及びＧｍｉｘ２（図８及び図９参照）は、階調電圧群出力手段８００の出力部Ｏｕｔ１及びＯｕｔＡＤＤから出力されるとともに、抵抗チェーン８１の両端に印加される。この抵抗チェーン８１に電圧群電圧群Ｇｍｉｘ１とＧｍｉｘ２とが印加されることによって、この抵抗チェーン８１が階調電圧群Ｇ２’乃至Ｇ３２’を発生する。この発生した階調電圧群Ｇ２’乃至Ｇ３２’は、階調電圧群出力手段８００の出力部Ｏｕｔ２乃至Ｏｕｔ３２から出力される。従って、階調電圧群出力手段８００は、階調電圧群出力部Ｏｕｔ１乃至Ｏｕｔ３２から電圧群Ｇｍｉｘ１乃至Ｇ３２’を出力し、電圧出力部ＯｕｔＡＤＤから電圧群Ｇｍｉｘ２をすることができる。後半の２つのフレーム期間Ｆ３及びＦ４の奇数階調期間Ｐｏでは、前半の２つのフレーム期間Ｆ１及びＦ２と同様に、抵抗チェーン８１の両端に階調電圧Ｖ１及び非階調電圧Ｖｎ２が印加され、この結果、抵抗チェーン８１は階調電圧Ｖ１と非階調電圧Ｖｎ２との間の階調電圧Ｖ３、Ｖ５、・・・、Ｖ６１、Ｖ６３を発生する。
【０１１４】
一方、偶数階調期間Ｐｅでは、抵抗チェーン８１の両端に非階調電圧Ｖｎ１及び階調電圧Ｖ６４’が印加され、この結果、抵抗チェーン８１は、非階調電圧Ｖｎ１と階調電圧Ｖ６４’との間の階調電圧Ｖ２’、Ｖ４、・・・、Ｖ６０’、Ｖ６２’を発生する。従って、階調電圧群出力手段８００の出力部Ｏｕｔ１乃至Ｏｕｔ３２及びＯｕｔＡＤＤから、非階調電圧Ｖｎ１と偶数レベルの３２種類の階調電圧Ｖ２ｎ’（ｎ＝１乃至３２の整数）とが出力される。
【０１１５】
上述したように、後半の２つのフレーム期間Ｆ３及びＦ４において、出力部Ｏｕｔ１から偶数階調期間Ｐｅに出力される非階調電圧Ｖｎ１は、奇数階調期間Ｐｏに出力される階調電圧Ｖ１よりΔＶだけ大きい値に設定され、出力部ＯｕｔＡＤＤから偶数階調期間Ｐｅに出力される階調電圧Ｖ６４’も奇数階調期間Ｐｏに出力される非階調電圧Ｖｎ２よりΔＶだけ大きい値に設定されている。この結果、その他の出力部Ｏｕｔから偶数階調期間Ｐｅに出力される階調電圧も、奇数階調期間Ｐｏに出力される階調電圧よりΔＶだけ大きい値となる。従って、前半の２つのフレーム期間Ｆ１及びＦ２では、偶数階調期間Ｐｅに出力される電圧が、奇数階調期間Ｐｏに出力される電圧よりもΔＶだけ小さいのに対して、後半の２つのフレーム期間Ｆ３及びＦ４では、偶数階調期間Ｐｅに出力される電圧は奇数階調期間Ｐｏに出力される電圧よりもΔＶだけ大きいことに注意されたい。
【０１１６】
後半の２つのフレーム期間Ｆ３及びＦ４では、このΔＶの値は、出力部Ｏｕｔ１７から出力される階調電圧Ｖ３２’が理想階調電圧Ｖ３２ｉに一致するように選択されている。従って、図７を参照しながら説明したように、線形性を示す領域Ｒ１では、階調電圧Ｖ２ｎ’は理想階調電圧にほぼ一致する。しかしながら、非線形性を示す領域Ｒ２では、階調電圧Ｖ２ｎ’と理想階調電圧とのずれが大きくなる。例えば、図９に示すように、階調電圧Ｖ２’の理想階調電圧Ｖ２ｉは、階調電圧Ｖ３よりもγだけ大きいのであるが、偶数階調期間Ｐｅに実際に出力される階調電圧Ｖ２’は階調電圧Ｖ１よりもΔＶだけしか大きくないので、階調電圧Ｖ２’は理想階調電圧Ｖ２ｉよりもΔＶ２⁻だけ小さい。また、階調電圧Ｖ６４’の理想階調電圧Ｖ６４ｉは、非階調電圧Ｖｎ２よりもδだけ大きいのであるが、偶数階調期間Ｐｅに実際に出力される階調電圧Ｖ６４’は階調電圧Ｖ６３よりもΔＶだけしか大きくないので、階調電圧Ｖ６４’は理想階調電圧Ｖ６４ｉよりもΔＶ６４⁻だけ小さい。
【０１１７】
従って、後半の２つのフレーム期間Ｆ３及びＦ４において、奇数レベルの３２個の階調電圧Ｖ２ｎ−１（ｎ＝１乃至３２の整数）、及び線形性を示す領域Ｒ１内に存在する偶数レベルの階調電圧Ｖ２ｎ’は、理想階調電圧にほぼ一致する。しかしながら、非線形性を示す領域Ｒ２では、階調電圧Ｖ２ｎ’（ｎ＝１乃至３２の整数）は理想階調電圧よりも小さくなっている。
【０１１８】
図８に示す階調電圧群出力手段８００は、４つの連続するフレーム期間Ｆ１乃至Ｆ４に渡って、上記のような電圧を出力するように構成されている。尚、階調電圧Ｖ２ｎが本発明にいう上位階調電圧に相当し、階調電圧Ｖ２ｎ’が本発明にいう下位階調電圧に相当する。
【０１１９】
また、図８の階調電圧出力装置６は、画像信号Ｓｉを処理する画像信号処理回路８２を備えている。この画像信号処理回路８２は、６ビットの画像信号Ｓｉが入力される入力部８２ａと、６ビットの画像信号Ｓｉと同じビット幅を有する出力信号Ｓｉ’を出力する第１の出力部８２ｂと、１ビットのビット幅を有する切替制御信号Ｓｃを出力する第２の出力部８２ｃとを有する。この画像信号処理回路８２は、画像信号処理回路８２に入力された画像信号Ｓｉの最下位ビットが‘０’の場合、入力された画像信号Ｓｉのビットパターンと同じビットパターンの出力信号Ｓｉ’を第１の出力部８２ｂから出力し、第２の出力部８２ｃから‘０’の切替制御信号Ｓｃを出力する。
【０１２０】
一方、画像信号処理回路８２は、入力された画像信号Ｓｉの最下位ビットが‘１’の場合、画像信号Ｓｉが４つのフレーム期間Ｆ１乃至Ｆ４のうちのどのフレーム期間に属しているかに応じて、以下のように画像信号Ｓｉを処理する。
【０１２１】
最下位ビット‘１’を有する画像信号Ｓｉが、４つのフレーム期間Ｆ１乃至Ｆ４のうちの前半のフレーム期間Ｆ１又はＦ２に属している場合、画像信号処理回路８２は、入力された画像信号Ｓｉのビットパターンと同じビットパターンの出力信号Ｓｉ’を第１の出力部８２ｂから出力し、第２の出力部８２ｃから‘０’の切替制御信号Ｓｃを出力する。
【０１２２】
ところが、最下位ビット‘１’を有する画像信号Ｓｉが、後半のフレーム期間Ｆ３及びＦ４に属している場合、画像信号処理回路８２は、第１の出力部８２ｂから、画像信号Ｓｉに‘１０’が加算された信号を出力信号Ｓｉ’として出力し、第２の出力部８２ｃから‘０’の切替制御信号Ｓｃを出力する。例えば、画像信号Ｓｉが“０００００１”の場合、第１の出力部８２ｂから、ビットパターンが変更された“００００１１”の出力信号Ｓｉ’が出力される。但し、画像信号処理回路８２に入力された画像信号が“１１１１１１”の場合は、第１の出力部８２ｂから“００００００”が出力信号Ｓｉ’として出力され、第２の出力部８２ｃから‘１’の切替制御信号Ｓｃが出力されることに注意されたい。
【０１２３】
尚、入力された画像信号Ｓｉのビットパターンと同じビットパターンの出力信号Ｓｉ’が、本発明にいう「ビットパターン同一信号」に相当し、ビットパターンが変更された出力信号Ｓｉ’が、本発明にいう「ビットパターン変更信号」に相当する。
【０１２４】
また、階調電圧出力装置６はセレクタ８３を備えている。このセレクタ８３（本発明にいう階調電圧群選択手段に相当する）は、階調電圧群出力手段８００の３３個の出力部Ｏｕｔ１乃至ＯｕｔＡＤＤのうちの、３２個の出力部Ｏｕｔ１乃至Ｏｕｔ３２に対応して、３２個の階調電圧群入力部Ｉｎ１乃至Ｉｎ３２を備えている。従って、階調電圧群出力手段８００の出力部Ｏｕｔ１乃至Ｏｕｔ３２から出力された電圧は、セレクタ８３の対応する入力部Ｉｎ１乃至Ｉｎ３２に入力されるが、階調電圧群出力手段８００の出力部ＯｕｔＡＤＤから出力される電圧はセレクタ８３に入力されないことに注意されたい。また、このセレクタ８３には、画像信号処理回路８２から出力された出力信号Ｓｉ’を構成する６ビットのうち、最上位ビットＭＳＢを含む上位５ビットＦＨＢを表す上位ビット信号Ｓｆ’が入力される。セレクタ８３は、３２個の入力部Ｉｎ１乃至Ｉｎ３２のうち、上位ビット信号Ｓｆ’が表す上位５ビットのビットパターンに対応する１つの入力部を選択し、この選択した入力部に入力された電圧群を出力部８３ａから出力する。上位ビット信号Ｓｆ’は２^５＝３２通りのビットパターンを取り得るため、セレクタ８３は、上位ビット信号Ｓｆ’が表す上位５ビットのビットパターンに応じて、３２個の入力部Ｉｎ１乃至Ｉｎ３２の各々を選択することができる。
【０１２５】
また、階調電圧出力装置６は、接続切替部８４及びスイッチ８５を備えている。接続切替部８４は、画像信号処理回路８２の出力部８２ｃから出力された切替制御信号Ｓｃによって制御される。一方、スイッチ８５（本発明にいう階調電圧選択手段に相当する）は、画像信号処理回路８２の出力部８２ｂから出力された出力信号Ｓｉ’の最下位ビットＬＳＢを表す最下位ビット信号Ｓｌｓｂ’により制御される。接続切替部８４は、切替制御信号Ｓｃが‘０’の場合、セレクタ８３の出力部８３ａをスイッチ８５に接続し、切替制御信号Ｓｃが‘１’の場合、階調電圧群出力手段８００の出力部ＯｕｔＡＤＤをスイッチ８５に接続するように、動作する。スイッチ８５は、接続切替部８４によりスイッチ８５に接続されたセレクタ８３の出力部８３ａ又は階調電圧群出力手段８００の出力部ＯｕｔＡＤＤと、映像ライン５とが接続されるか否かを切り替える。最下位ビット信号Ｓｌｓｂ’が“１”の場合、スイッチ８５は、各階調電圧群出力期間Ｐｖを通じて閉じた状態である。一方、最下位ビット信号Ｓｌｓｂ’が“０”の場合、スイッチ８５は、各階調電圧群出力期間Ｐｖのうち奇数階調期間Ｐｏは閉じた状態であるが、偶数階調期間Ｐｅは開いた状態になる。
【０１２６】
以上説明したようにして、階調電圧出力装置６が構成される。
【０１２７】
以下、この階調電圧出力装置６の動作を具体的に説明する。この動作の説明にあたっては、（１）表示部２に画像信号Ｓｉ“０１１１１０”が表す画像を表示する場合、（２）表示部２に画像信号Ｓｉ“０１１１１１”が表す画像を表示する場合、（３）表示部２に画像信号Ｓｉ“０００００１”が表す画像を表示する場合の階調電圧出力装置６の動作を取り上げて説明する。
【０１２８】
（１）表示部２に画像信号Ｓｉ“０１１１１０”が表す画像を表示する場合
【０１２９】
この場合、階調電圧出力装置６は、４つのフレーム期間Ｆ１乃至Ｆ４の各々において、以下のように動作する。
【０１３０】
階調電圧群出力手段８００は、先ず、４つのフレーム期間Ｆ１乃至Ｆ４のうちの最初のフレーム期間Ｆ１において、出力部ｏｕｔ１乃至ｏｕｔ３２から階調電圧群Ｇ１乃至Ｇ３２を出力するとともに、出力部ＯｕｔＡＤＤから非階調電圧群Ｇｎｏｎを出力する。出力部ｏｕｔ１乃至ｏｕｔ３２から出力された階調電圧群Ｇ１乃至Ｇ３２はセレクタ８３の入力部Ｉｎ１乃至Ｉｎ３２に入力されるが、出力部ＯｕｔＡＤＤから出力された非階調電圧群Ｇｎｏｎは、セレクタ８３には入力されないことに再度注意されたい。また、画像信号処理回路８２には、“０１１１１０”の画像信号Ｓｉが入力される。この画像信号Ｓｉの最下位ビットは“０”であるため、画像信号処理回路８２は、第１の出力部８２ｂから、入力された画像信号Ｓｉと同じビットパターン“０１１１１０”を有する出力信号Ｓｉ’を出力し、第２の出力部８２ｃから‘０’の切替制御信号Ｓｃ２を出力する。出力信号Ｓｉ’が表すビットパターン“０１１１１０”のうち、上位５ビットＦＨＢのビットパターン‘０１１１１’を表す信号Ｓｆ’がセレクタ８３に入力される。セレクタ８３は、３２個の入力部Ｉｎ１乃至Ｉｎ３２のうち、上位５ビットのビットパターン‘０１１１１’に対応した入力部Ｉｎ１６を選択する。従って、セレクタ８３は、選択された入力部Ｉｎ１６に入力された階調電圧群Ｇ１６を出力部８３ａから出力する。階調電圧群Ｇ１６は、図９に示すように、奇数階調期間Ｐｏにおいては階調電圧Ｖ３１であるため、セレクタ８３は、奇数階調期間Ｐｏの間、階調電圧Ｖ３１を出力部８３ａから出力する。一方、奇数階調期間Ｐｏから偶数階調期間Ｐｅに移行すると、階調電圧群Ｇ１６は階調電圧Ｖ３１から階調電圧Ｖ３２に変化するため、セレクタ８３は、階調電圧Ｖ３２を出力部８３ａから出力する。
【０１３１】
また、画像信号処理回路８２の第２の出力部８２ｃから出力された切替制御信号Ｓｃは‘０’であるため、接続切替部８４はセレクタ８３側に閉じられる。従って、階調電圧群出力手段８００の出力部ＯｕｔＡＤＤから出力された非階調電圧群Ｇｎｏｎはスイッチ８５に供給されないが、セレクタ８３から出力された階調電圧群Ｇ１６がスイッチ８５に供給される。
【０１３２】
また、画像信号処理回路８２から出力された出力信号Ｓｉ’は“０１１１１０”であるため、最下位ビット信号Ｓｌｓｂ’は‘０’である。従って、スイッチ８５は、階調電圧群出力期間Ｐｖのうち奇数階調期間Ｐｏは閉じた状態であるが、偶数階調期間Ｐｅは開いた状態になる。この結果、奇数階調期間Ｐｏにセレクタ８３が出力した階調電圧Ｖ３１はスイッチ８５を経由して映像ライン５に供給されるが、一方、偶数階調期間Ｐｅにセレクタ８３が出力した階調電圧Ｖ３２は、スイッチ８５が開いているため映像ライン５には供給されない。従って、画像信号Ｓｉが“０１１１１０”の場合、セレクタ８３は階調電圧Ｖ３１とＶ３２との両方を出力するが、映像ライン５には階調電圧Ｖ３１のみが供給される。この映像ライン５に供給された階調電圧Ｖ３１は、ソースドライバ４を経由して選択期間Ｐｓの間にソースバスＢｓに供給される。従って、階調電圧Ｖ３１は、ソースバスＢｓの選択期間Ｐｓの間にソースバスＢｓに供給される。このソースバスＢｓに供給された階調電圧Ｖ３１は、ゲートバスＢｇにより選択されている表示部２の画素に供給される。この階調電圧Ｖ３１は、上述したように、理想階調電圧に一致しているため、表示部２は良好な画質を有する画像を表示することができる。
【０１３３】
上記の説明では、４つのフレーム期間Ｆ１乃至Ｆ４のうちの最初のフレーム期間Ｆ１における階調電圧出力装置６の動作について説明したが、次のフレーム期間Ｆ２の階調電圧出力装置６の動作も、同様に説明することができ、表示部２は良好な画質を有する画像を表示することができる。
【０１３４】
次に、後半のフレーム期間Ｆ３及びＦ４について考察する。画像信号処理回路８２には、前半のフレーム期間Ｆ１及びＦ２と同様に、“０１１１１０”の画像信号Ｓｉが入力される。従って、セレクタ８３は入力部Ｏｕｔ１６を選択する。但し、図９に示すように、階調電圧群出力手段８００が後半のフレーム期間Ｆ３及びＦ４の奇数階調期間Ｐｏに出力する電圧は、前半のフレーム期間Ｆ１及びＦ２の奇数階調期間Ｐｏに出力する電圧と同じであるが、一方、階調電圧群出力手段８００が後半のフレーム期間Ｆ３及びＦ４の偶数階調期間Ｐｅに出力する電圧は、前半のフレーム期間Ｆ１及びＦ２の偶数階調期間Ｐｅに出力する電圧とは異なる。つまり、セレクタ８３は、前半のフレーム期間Ｆ１及びＦ２では階調電圧Ｖ３１とＶ３２とを出力していたが、後半のフレーム期間Ｆ３及びＦ４では階調電圧Ｖ３１と階調電圧Ｖ３０’とを出力することになる。しかしながら、スイッチ８５に供給される信号Ｓｌｓｂ’は、前半のフレーム期間Ｆ１及びＦ２と同様に‘０’であるため、偶数階調期間Ｐｅにおいてスイッチ８５は開いている。従って、階調電圧Ｖ３１は映像ライン５に出力されるが、階調電圧Ｖ３０’は映像ライン５には出力されない。従って、表示部２には、画像信号“０１１１１０”が表す階調電圧Ｖ３１が供給される。この階調電圧Ｖ３１は、上述したように、理想階調電圧に一致しているため、後半のフレーム期間Ｆ３及びＦ４においても、表示部２は良好な画質を有する画像を表示することができる。
【０１３５】
従って、連続する４フレーム期間Ｆ１乃至Ｆ４に渡って、表示部２は良好な画質を有する画像を表示することができる。尚、前半の２つのフレーム期間Ｆ１及びＦ２が本発明にいう１つの又は幾つかのフレーム期間に相当し、後半の２つのフレーム期間Ｆ３及びＦ４が本発明にいう残りのフレーム期間に相当する。
【０１３６】
上記の説明では、画像信号“０１１１１０”について説明したが、最下位ビットがビットパターン“０”を有する他の画像信号“ｘｘｘｘｘ０”（ｘは‘０’又は‘１’）についても、セレクタ８３が選択する入力部が異なるだけで、その他の動作は、画像信号“０１１１１０”の場合と同様に説明できる。
【０１３７】
（２）表示部２に画像信号Ｓｉ“０１１１１１”が表す画像を表示する場合
【０１３８】
この場合、階調電圧出力装置６は、４つのフレーム期間Ｆ１乃至Ｆ４の各々において、以下のように動作する。
【０１３９】
先ず、４つのフレーム期間Ｆ１乃至Ｆ４のうちの最初のフレーム期間Ｆ１において、階調電圧群出力手段８００の出力部ｏｕｔ１乃至ｏｕｔ３２から階調電圧群Ｇ１乃至Ｇ３２がセレクタ８３の入力部Ｉｎ１乃至Ｉｎ３２に入力される。また、画像信号処理回路８２には、“０１１１１１”の画像信号Ｓｉが入力される。画像信号処理回路８２は、第１の出力部８２ｂから、入力された画像信号Ｓｉと同じビットパターン“０１１１１１”を有する出力信号Ｓｉ’を出力し、第２の出力部８２ｃから、‘０’の切替制御信号Ｓｃ２を出力する。出力信号Ｓｉ’が表すビットパターン“０１１１１１”のうち、上位５ビットＦＨＢのビットパターン‘０１１１１’を表す信号Ｓｆ’がセレクタ８３に入力される。セレクタ８３は、３２個の入力部Ｉｎ１乃至Ｉｎ３２のうち、上位５ビットのビットパターン‘０１１１１’に対応した入力部Ｉｎ１６を選択する。従って、セレクタ８３は、図９に示すように、奇数階調期間Ｐｏに階調電圧Ｖ３１を出力し、一方、偶数階調期間Ｐｅに階調電圧Ｖ３２を出力する。
【０１４０】
また、画像信号処理回路８２の第２の出力部８２ｃから出力された切替制御信号Ｓｃは‘０’であるため、接続切替部８４はセレクタ８３側に閉じられる。従って、階調電圧群出力手段８００の出力部ＯｕｔＡＤＤから出力された非階調電圧群Ｇｎｏｎはスイッチ８５に供給されないが、セレクタ８３から出力された階調電圧群Ｇ１６がスイッチ８５に供給される。
【０１４１】
また、画像信号処理回路８２から出力された出力信号Ｓｉ’は“０１１１１１”であるため、最下位ビット信号Ｓｌｓｂ’は‘１’である。従って、スイッチ８５は、奇数階調期間Ｐｏ及び偶数階調期間Ｐｅに渡って閉じた状態になる。この結果、セレクタ８３から出力された階調電圧Ｖ３１がスイッチ８５を経由して映像ライン５に供給された後、階調電圧Ｖ３２も映像ライン５に供給される。この映像ライン５に供給された階調電圧Ｖ３１及びＶ３２は、ソースドライバ４を経由して選択期間Ｐｓの間にソースバスＢｓに供給される。図９を参照しながら説明したように、これら階調電圧Ｖ３１及びＶ３２は、ソースバスＢｓの選択期間Ｐｓに対応する階調電圧群出力期間Ｐｖに、階調電圧群出力手段８００から出力される。従って、ソースバスＢｓの選択期間Ｐｓの間に、階調電圧Ｖ３１とＶ３２との両方がソースバスＢｓに供給される。このソースバスＢｓに供給された階調電圧Ｖ３１及びＶ３２は、ゲートバスＢｇにより選択されている表示部２の画素に供給される。この画素には、階調電圧Ｖ３１及びＶ３２のうち、最初に階調電圧Ｖ３１が供給されるが、続いて階調電圧Ｖ３２が供給される。従って、表示部２には最終的に階調電圧Ｖ３２が供給される。この階調電圧Ｖ３２は、上述したように、理想階調電圧Ｖ３２ｉに一致しているため、表示部２は良好な画質を有する画像を表示することができる。
【０１４２】
上記の説明では、４つのフレーム期間Ｆ１乃至Ｆ４のうちの最初のフレーム期間Ｆ１における階調電圧出力装置６の動作について説明したが、次のフレーム期間Ｆ２の階調電圧出力装置６の動作も、同様に説明することができ、表示部２は良好な画質を有する画像を表示することができる。
【０１４３】
次に、後半のフレーム期間Ｆ３及びＦ４について考察する。画像信号処理回路８２には、前半のフレーム期間Ｆ１及びＦ２と同様に、“０１１１１１”の画像信号Ｓｉが入力される。但し、後半のフレーム期間Ｆ３及びＦ４では、前半のフレーム期間Ｆ１及びＦ２とは異なり、“０１１１１１”の画像信号Ｓｉに‘１０’が加算されるため、画像信号処理回路８２の出力部８２ｂから、‘１００００１’の出力信号Ｓｉ’が出力される。従って、出力信号Ｓｉ’が表すビットパターン“１００００１”のうち、上位５ビットＦＨＢのビットパターン‘１００００’を表す信号Ｓｆ’がセレクタ８３に入力される。セレクタ８３は、３２個の入力部Ｉｎ１乃至Ｉｎ３２のうち、上位５ビットのビットパターン‘１００００’に対応した入力部Ｉｎ１７を選択する。従って、セレクタ８３は、前半のフレーム期間Ｆ１及びＦ２では入力部Ｉｎ１６を選択していたが、後半のフレーム期間Ｆ３及びＦ４では、入力部Ｉｎ１７を選択することになる。しかしながら、図９に示すように、階調電圧群出力手段８００は、後半のフレーム期間Ｆ３及びＦ４では、偶数階調期間Ｐｅに出力する電圧は、奇数階調期間Ｐｏに出力する電圧よりもΔＶだけ大きい。このため、出力部Ｏｕｔ１７が後半のフレーム期間Ｆ３及びＦ４に出力する階調電圧群Ｇ１７’は、図９に示すように、階調電圧Ｖ３３及びＶ３２’である。従って、セレクタ８３は、奇数階調期間Ｐｏに階調電圧Ｖ３３を出力するが、偶数階調期間Ｐｅに階調電圧Ｖ３２’を出力する。
【０１４４】
また、画像信号処理回路８２の第２の出力部８２ｃから‘０’の切替制御信号Ｓｃが出力される。従って、接続切替部８４はセレクタ８３側に閉じられ、この結果、階調電圧群出力手段８００の出力部ＯｕｔＡＤＤから出力された混合電圧群Ｇｍｉｘ２はスイッチ８５に供給されないが、セレクタ８３から出力された階調電圧群Ｇ１７’がスイッチ８５に供給される。
【０１４５】
また、画像信号処理回路８２から出力された出力信号Ｓｉ’は“１００００１”であるため、最下位ビット信号Ｓｌｓｂ’は‘１’である。従って、スイッチ８５は、奇数階調期間Ｐｏ及び偶数階調期間Ｐｅに渡って閉じた状態になる。この結果、セレクタ８３から出力された階調電圧Ｖ３３がスイッチ８５を経由して映像ライン５に供給された後、階調電圧Ｖ３２’も映像ライン５に供給される。この映像ライン５に供給された階調電圧Ｖ３３及びＶ３２’は、ソースドライバ４を経由して選択期間Ｐｓの間にソースバスＢｓに供給される。図９を参照しながら説明したように、これら階調電圧Ｖ３３及びＶ３２’は、ソースバスＢｓの選択期間Ｐｓに対応する階調電圧群出力期間Ｐｖに、階調電圧群出力手段８００から出力される。従って、ソースバスＢｓの選択期間Ｐｓの間に、階調電圧Ｖ３３とＶ３２’との両方がソースバスＢｓに供給される。このソースバスＢｓに供給された階調電圧Ｖ３３及びＶ３２’は、ゲートバスＢｇにより選択されている表示部２の画素に供給される。この画素には、階調電圧Ｖ３３及びＶ３２’のうち、最初に階調電圧Ｖ３３が供給されるが、続いて階調電圧Ｖ３２’が供給される。従って、表示部２には最終的に階調電圧Ｖ３２’が供給される。この階調電圧Ｖ３２’は、上述したように、理想階調電圧Ｖ３２ｉに一致しているため（図９参照）、表示部２は良好な画質を有する画像を表示することができる。
【０１４６】
映像ライン５に供給された階調電圧Ｖ３２’は、ソースドライバ４を経由して表示部２に供給される。この階調電圧Ｖ３２’は、階調電圧Ｖ３２と同様に、理想階調電圧Ｖ３２ｉに一致した電圧である。
【０１４７】
従って、連続する４フレーム期間Ｆ１乃至Ｆ４に渡って、表示部２は良好な画質を有する画像を表示することができる。
【０１４８】
（３）表示部２に画像信号Ｓｉ“０００００１”が表す画像を表示する場合
【０１４９】
この場合、階調電圧出力装置６は、４つのフレーム期間Ｆ１乃至Ｆ４の各々において、以下のように動作する。
【０１５０】
先ず、４つのフレーム期間Ｆ１乃至Ｆ４のうちの最初のフレーム期間Ｆ１において、階調電圧群出力手段８００の出力部ｏｕｔ１乃至ｏｕｔ３２から階調電圧群Ｇ１乃至Ｇ３２がセレクタ８３の入力部Ｉｎ１乃至Ｉｎ３２に入力される。また、画像信号処理回路８２には、“０００００１”の画像信号Ｓｉが入力される。画像信号処理回路８２は、第１の出力部８２ｂから、入力された画像信号Ｓｉと同じビットパターン“０００００１”を有する出力信号Ｓｉ’を出力し、第２の出力部８２ｃから、‘０’の切替制御信号Ｓｃ２を出力する。出力信号Ｓｉ’が表すビットパターン“０００００１”のうち、上位５ビットＦＨＢのビットパターン‘０００００’を表す信号Ｓｆ’がセレクタ８３に入力される。セレクタ８３は、３２個の入力部Ｉｎ１乃至Ｉｎ３２のうち、上位５ビットのビットパターン‘０００００’に対応した入力部Ｉｎ１を選択する。従って、セレクタ８３は、図９に示すように、奇数階調期間Ｐｏに階調電圧Ｖ１（本発明にいう最大階調電圧に相当する）を出力し、一方、偶数階調期間Ｐｅに階調電圧Ｖ２を出力する。
【０１５１】
また、画像信号処理回路８２の第２の出力部８２ｃから出力された切替制御信号Ｓｃは‘０’であるため、接続切替部８４はセレクタ８３側に閉じられる。従って、階調電圧群出力手段８００の出力部ＯｕｔＡＤＤから出力された非階調電圧群Ｇｎｏｎはスイッチ８５に供給されないが、セレクタ８３から出力された階調電圧群Ｇ１６がスイッチ８５に供給される。
【０１５２】
また、画像信号処理回路８２から出力された出力信号Ｓｉ’は“０００００１”であるため、最下位ビット信号Ｓｌｓｂ’は‘１’である。従って、スイッチ８５は、奇数階調期間Ｐｏ及び偶数階調期間Ｐｅに渡って閉じた状態になる。この結果、セレクタ８３から出力された階調電圧Ｖ１がスイッチ８５を経由して映像ライン５に供給された後、階調電圧Ｖ２も映像ライン５に供給される。この映像ライン５に供給された階調電圧Ｖ１及びＶ２は、ソースドライバ４を経由して選択期間Ｐｓの間にソースバスＢｓに供給される。図９を参照しながら説明したように、これら階調電圧Ｖ１及びＶ２は、ソースバスＢｓの選択期間Ｐｓに対応する階調電圧群出力期間Ｐｖに、階調電圧群出力手段８００から出力される。従って、ソースバスＢｓの選択期間Ｐｓの間に、階調電圧Ｖ１とＶ２との両方がソースバスＢｓに供給される。このソースバスＢｓに供給された階調電圧Ｖ１及びＶ２は、ゲートバスＢｇにより選択されている表示部２の画素に供給される。この画素には、階調電圧Ｖ１及びＶ２のうち、最初に階調電圧Ｖ１が供給されるが、続いて階調電圧Ｖ２が供給される。従って、表示部２には最終的に階調電圧Ｖ２が供給される。
【０１５３】
上記の説明では、４つのフレーム期間Ｆ１乃至Ｆ４のうちの最初のフレーム期間Ｆ１における階調電圧出力装置６の動作について説明したが、次のフレーム期間Ｆ２の階調電圧出力装置６の動作も、同様に説明することができ、表示部２には階調電圧Ｖ２が供給される。
【０１５４】
但し、表示部２に供給される階調電圧Ｖ２は、図９に示すように、理想階調電圧Ｖ２ｉよりもΔＶ２^＋だけ大きいことに注意されたい。即ち、階調電圧Ｖ２は、理想階調電圧Ｖ２ｉに一致していない。従って、表示部２が実際に表示する画像の品質は、表示部２に理想階調電圧Ｖ２ｉが供給されたときにその表示部２が表示する画像の品質よりも劣る。そこで、図８に示す階調電圧出力装置６では、表示部２が表示する画像の品質を向上させるために、後半のフレーム期間Ｆ３及びＦ４において、以下のように動作する。
【０１５５】
画像信号処理回路８２には、“０００００１”の画像信号Ｓｉが入力される。但し、後半のフレーム期間Ｆ３及びＦ４では、前半のフレーム期間Ｆ１及びＦ２とは異なり、“０００００１”の画像信号Ｓｉに‘１０’が加算されるため、画像信号処理回路８２の出力部８２ｂから、‘００００１１’の出力信号Ｓｉ’が出力される。従って、出力信号Ｓｉ’が表すビットパターン“００００１１”のうち、上位５ビットＦＨＢのビットパターン‘００００１’を表す信号Ｓｆ’がセレクタ８３に入力される。セレクタ８３は、３２個の入力部Ｉｎ１乃至Ｉｎ３２のうち、上位５ビットのビットパターン‘００００１’に対応した入力部Ｉｎ２を選択する。従って、セレクタ８３は、前半のフレーム期間Ｆ１及びＦ２では入力部Ｉｎ１を選択していたが、後半のフレーム期間Ｆ３及びＦ４では、入力部Ｉｎ２を選択することになる。しかしながら、図９に示すように、階調電圧群出力手段８００は、後半のフレーム期間Ｆ３及びＦ４では、偶数階調期間Ｐｅに出力する電圧は、奇数階調期間Ｐｏに出力する電圧よりもΔＶだけ大きい。このため、出力部Ｏｕｔ２が後半のフレーム期間Ｆ３及びＦ４に出力する階調電圧群Ｇ２’は、図９に示すように、階調電圧Ｖ３及びＶ２’である。従って、セレクタ８３は、奇数階調期間Ｐｏに階調電圧Ｖ３を出力するが、偶数階調期間Ｐｅに階調電圧Ｖ２’を出力する。
【０１５６】
また、画像信号処理回路８２の第２の出力部８２ｃから‘０’の切替制御信号Ｓｃが出力される。従って、接続切替部８４はセレクタ８３側に閉じられ、この結果、階調電圧群出力手段８００の出力部ＯｕｔＡＤＤから出力された混合電圧群Ｇｍｉｘ２はスイッチ８５に供給されないが、セレクタ８３から出力された階調電圧群Ｇ２’（階調電圧Ｖ３及びＶ２’）がスイッチ８５に供給される。
【０１５７】
また、画像信号処理回路８２から出力された出力信号Ｓｉ’は“００００１１”であるため、最下位ビット信号Ｓｌｓｂ’は‘１’である。従って、スイッチ８５は、奇数階調期間Ｐｏ及び偶数階調期間Ｐｅに渡って閉じた状態になる。この結果、セレクタ８３から出力された階調電圧Ｖ３がスイッチ８５を経由して映像ライン５に供給された後、階調電圧Ｖ２’も映像ライン５に供給される。この映像ライン５に供給された階調電圧Ｖ３及びＶ２’は、ソースドライバ４を経由して選択期間Ｐｓの間にソースバスＢｓに供給される。図９を参照しながら説明したように、これら階調電圧Ｖ３及びＶ２’は、ソースバスＢｓの選択期間Ｐｓに対応する階調電圧群出力期間Ｐｖに、階調電圧群出力手段８００から出力される。従って、ソースバスＢｓの選択期間Ｐｓの間に、階調電圧Ｖ３とＶ２’との両方がソースバスＢｓに供給される。このソースバスＢｓに供給された階調電圧Ｖ３及びＶ２’は、ゲートバスＢｇにより選択されている表示部２の画素に供給される。この画素には、階調電圧Ｖ３及びＶ２’のうち、最初に階調電圧Ｖ３が供給されるが、続いて階調電圧Ｖ２’が供給される。従って、表示部２には最終的に階調電圧Ｖ２’が供給される。
【０１５８】
この表示部２に供給される階調電圧Ｖ２’は、図９に示すように、理想階調電圧Ｖ２ｉよりもΔＶ２⁻だけ小さい。即ち、階調電圧Ｖ２’は、理想階調電圧Ｖ２ｉに一致していない。
【０１５９】
しかしながら、図８に示す階調電圧出力装置６は、上記のように、前半の２つのフレーム期間Ｆ１及びＦ２では階調電圧Ｖ２を出力し、一方、後半の２つのフレーム期間Ｆ３及びＦ４では階調電圧Ｖ２’を出力している。図９に示すように、この階調電圧Ｖ２は、理想階調電圧Ｖ２ｉよりもΔＶ２^＋だけ大きいが、一方、階調電圧Ｖ２’は理想階調電圧Ｖ２ｉよりもΔＶ２⁻だけ小さい。従って、４つのフレーム期間Ｆ１乃至Ｆ４の全体で考えると、表示部２には、階調電圧Ｖ２とＶ２’とを平均した平均電圧Ｖ２ｍ（図９参照）が実質的に供給されていると考えることができる。この平均電圧Ｖ２ｍは、理想階調電圧Ｖ２ｉに一致してはいないが、平均電圧Ｖ２ｍと理想階調電圧Ｖ２ｉとの差は、階調電圧Ｖ２及びＶ２’と理想階調電圧Ｖ２ｉとの差よりも小さい。従って、表示部２に階調電圧Ｖ２又はＶ２’のみを供給する場合と比較して、表示部２を見るユーザは、より高品質の画像を認識することができる。
【０１６０】
また、上記の説明では、最下位ビットが‘１’である画像信号Ｓｉとして、２つの画像信号Ｓｉ“０１１１１１”及び“０００００１”を取り上げて説明したが、その他の画像信号Ｓｉ“ｘｘｘｘｘ１”についても、同様に考えることができる。但し、画像信号Ｓｉが“１１１１１１”の場合は、階調電圧出力装置６は、上記の説明とはやや異なる動作をする。以下に、画像信号Ｓｉが“１１１１１１”の場合の階調電圧出力装置６の動作について説明する。
【０１６１】
４つのフレーム期間Ｆ１乃至Ｆ４のうち、前半の２つのフレーム期間Ｆ１及びＦ２については、上記の画像信号“０１１１１１”及び“０００００１”の場合と同様に考えることができる。即ち、セレクタ８３は、階調電圧群出力手段８００の出力部Ｏｕｔ１乃至Ｏｕｔ３２のうち、画像信号“１１１１１１”の上位５ビットＦＨＢのビットパターン“１１１１１”に対応する出力部Ｏｕｔ３２を選択する。従って、階調電圧出力装置６は、前半の２つのフレーム期間Ｆ１及びＦ２については、階調電圧Ｖ６３及びＶ６４を出力し、この階調電圧Ｖ６３及びＶ６４が映像ライン５に供給される。
【０１６２】
この映像ライン５に供給された階調電圧Ｖ６３及びＶ６４は、ソースドライバ４を経由して選択期間Ｐｓの間にソースバスＢｓに供給される。このソースバスＢｓに供給された階調電圧Ｖ６３及びＶ６４は、ゲートバスＢｇにより選択されている表示部２の画素に供給される。この画素には、階調電圧Ｖ６３及びＶ６４のうち、最初に階調電圧Ｖ６３が供給されるが、続いて階調電圧Ｖ６４が供給される。従って、表示部２には最終的に階調電圧Ｖ６４が供給される。但し、表示部２に供給される階調電圧Ｖ６４は、図９に示すように、理想階調電圧Ｖ６４ｉよりもΔＶ６４^＋だけ大きいことに注意されたい。即ち、階調電圧Ｖ６４は、理想階調電圧Ｖ６４ｉに一致していない。従って、表示部２が実際に表示する画像の品質は、表示部２に理想階調電圧Ｖ６４ｉが供給されたときにその表示部２が表示する画像の品質よりも劣る。そこで、図８に示す階調電圧出力装置６では、表示部２が表示する画像の品質を向上させるために、後半のフレーム期間Ｆ３及びＦ４において、以下のように動作する。
【０１６３】
画像信号処理回路８２には、“１１１１１１”の画像信号Ｓｉが入力される。但し、画像信号処理回路８２は、後半のフレーム期間Ｆ３及びＦ４では、前半のフレーム期間Ｆ１及びＦ２とは異なり、入力された画像信号Ｓｉ“１１１１１１”に‘１０’が加算された７ビットの信号“１０００００１”を生成する。この７ビットの信号“１０００００１”のうち、最上位ビット‘１’が切替制御信号Ｓｃとして第２の出力部８２ｃから出力され、残りの上位６ビット‘１０００００’が出力信号Ｓｉ’として第１の出力部８２ｂから出力される。出力信号Ｓｉ’が表すビットパターン“１０００００”のうち、上位５ビットＦＨＢ‘１００００’を表す信号Ｓｆ’がセレクタ８３に供給され、最下位ビットＬＳＢ‘０’を表す信号Ｓｌｓｂ’がスイッチ８５に供給される。また、切替制御信号Ｓｃは接続切替部８４に供給される。この切替制御信号Ｓｃは‘１’であるため、接続切替部８４はセレクタ８３側ではなく、階調電圧群出力手段８００の出力部ＯｕｔＡＤＤ側に閉じる。従って、セレクタ８３が出力する電圧ではなく、階調電圧群出力手段８００の出力部ＯｕｔＡＤＤが出力した混合電圧群Ｇｍｉｘ２がスイッチ８５に供給される。
【０１６４】
混合電圧群Ｇｍｉｘ２は、図９に示すように、奇数階調期間Ｐｏにおいては非階調電圧Ｖｎ２であるため、階調電圧群出力手段８００の出力部ＯｕｔＡＤＤは、奇数階調期間Ｐｏの間、スイッチ８５に非階調電圧Ｖｎ２を出力する。一方、奇数階調期間Ｐｏから偶数階調期間Ｐｅに移行すると、混合電圧群Ｇｍｉｘ２は非階調電圧Ｖｎ２から階調電圧Ｖ６４’に変化するため、階調電圧群出力手段８００の出力部ＯｕｔＡＤＤは、スイッチ８５に階調電圧Ｖ６４’を出力する。
【０１６５】
また、画像信号処理回路８２から出力された出力信号Ｓｉ’は“０００００１”であるため、最下位ビット信号Ｓｌｓｂ’は‘１’である。従って、スイッチ８５は、奇数階調期間Ｐｏ及び偶数階調期間Ｐｅに渡って閉じた状態になる。この結果、階調電圧群出力手段８００の出力部ＯｕｔＡＤＤから出力された非階調電圧Ｖｎ２がスイッチ８５を経由して映像ライン５に供給された後、階調電圧Ｖ６４’も映像ライン５に供給される。この映像ライン５に供給された非階調電圧Ｖｎ２及び階調電圧Ｖ６４’は、ソースドライバ４を経由して選択期間Ｐｓの間にソースバスＢｓに供給される。従って、ソースバスＢｓの選択期間Ｐｓの間に、非階調電圧Ｖｎ２と階調電圧Ｖ６４’との両方がソースバスＢｓに供給される。このソースバスＢｓに供給された非階調電圧Ｖｎ２及び階調電圧Ｖ６４’は、ゲートバスＢｇにより選択されている表示部２の画素に供給される。この画素には、非階調電圧Ｖｎ２及び階調電圧Ｖ６４’のうち、最初に非階調電圧Ｖｎ２が供給されるが、続いて階調電圧Ｖ６４’が供給される。従って、表示部２には最終的に階調電圧Ｖ６４’が供給される。
【０１６６】
この表示部２に供給される階調電圧Ｖ６４’は、図９に示すように、理想階調電圧Ｖ６４ｉよりもΔＶ６４⁻だけ小さい。即ち、階調電圧Ｖ６４’は、理想階調電圧Ｖ６４ｉに一致していない。
【０１６７】
しかしながら、図８に示す階調電圧出力装置６は、上記のように、前半の２つのフレーム期間Ｆ１及びＦ２では階調電圧Ｖ６４を出力し、一方、後半の２つのフレーム期間Ｆ３及びＦ４では階調電圧Ｖ６４’を出力している。図９に示すように、階調電圧Ｖ６４は、理想階調電圧Ｖ６４ｉよりもΔＶ６４^＋だけ大きいが、一方、階調電圧Ｖ６４’は理想階調電圧Ｖ６４ｉよりもΔＶ６４⁻だけ小さい。従って、４つのフレーム期間Ｆ１乃至Ｆ４の全体で考えると、表示部２には、階調電圧Ｖ６４とＶ６４’とを平均した平均電圧Ｖ６４ｍが実質的に供給されていると考えることができる。平均電圧Ｖ６４ｍは階調電圧Ｖ６４’に依存する値であるため、この階調電圧Ｖ６４’を適正値に設定することによって、平均電圧Ｖ６４ｍを理想階調電圧Ｖ６４ｉに一致させることができる。階調電圧Ｖ６４’は、抵抗チェーン８１の抵抗Ｒ３２の抵抗値及び非階調電圧Ｖｎ２の電圧値に依存するため、抵抗Ｒ３２の抵抗値及び非階調電圧Ｖｎ２の電圧値を調整することによって、平均電圧Ｖ６４ｍを理想階調電圧Ｖ６４ｉに一致させることができる。この場合、非階調電圧Ｖｎ２の値は、階調電圧Ｖ６４’が上記適正値に設定されるように選択されるため、非階調電圧Ｖｎ２の値は自由に選択できる値ではない。しかしながら、非階調電圧Ｖｎ２は、階調電圧として使用される電圧ではないため、非階調電圧Ｖｎ２がどのような値に選択されても、表示部２が表示する画像の品質には影響しないことに注意されたい。
【０１６８】
図８に示す階調電圧出力装置６では、‘１’の最下位ビットを有する画像信号Ｓｉが表す画像を表示する場合、セレクタ８３は、前半のフレーム期間Ｆ１及びＦ２と後半のフレーム期間Ｆ３及びＦ４とで、選択する入力部Ｉｎ１乃至Ｉｎ３２を変更している。特に、画像信号Ｓｉ“１１１１１１”が表す画像を表示する場合、接続切替部８４は、スイッチ８５がセレクタ８３の出力部８３ａに接続されるか又は階調電圧群出力手段８００の出力部ＯｕｔＡＤＤに接続されるかを、前半のフレーム期間Ｆ１及びＦ２と後半のフレーム期間Ｆ３及びＦ４とで切り替えている。このようにセレクタ８３及び切替接続部８４を動作させることによって、表示部２に６４階調の画像を高品質で表示することが可能となる。
【０１６９】
以上説明したように、図８に示す階調電圧出力装置６を使用することによって、表示部２に６４階調の画像を高品質で表示することができるが、階調電圧群出力手段８００が有する出力部は３３個で済む。従って、階調電圧群出力手段８００の小型化が図られる。
【０１７０】
また、セレクタ８３が有する入力部Ｉｎ１乃至Ｉｎ３２は３２個であるため、セレクタ８３が入力部Ｉｎ１乃至Ｉｎ３２の切替えに必要とするスイッチの数も３２個で済み、セレクタ８３の小型化が図られる。
【０１７１】
また、第３実施形態では、階調電圧群出力手段８００が出力する電圧群Ｇ１乃至Ｇ３２等は前半の２つのフレーム期間Ｆ１及びＦ２に出力され、電圧群Ｇ２’乃至Ｇ３２’等は後半の２つのフレーム期間Ｆ３及びＦ４に出力されている。即ち、階調電圧群出力手段８００は、電圧群Ｇ１乃至Ｇ３２等及び電圧群Ｇ２’乃至Ｇ３２’等を、２つのフレーム期間毎に交互に出力している。しかしながら、階調電圧群出力手段８００が出力する電圧群Ｇ１乃至Ｇ３２等及び電圧群Ｇ２’乃至Ｇ３２’等は、例えば、１フレーム期間毎に交互に出力されたり、３つ以上のフレーム期間毎に交互に出力されてもよい。
【０１７２】
尚、上記の３つの実施形態の階調電圧出力装置６（図２、図４及び図８参照）では、階調電圧群出力期間Ｐｖにおいて、選択奇数レベルの階調電圧Ｖ２ｎ−１を最初に出力し、次に偶数レベルの階調電圧Ｖ２ｎを出力している（図３、図６及び図９参照）。しかしながら、偶数レベルの階調電圧Ｖ２ｎを最初に出力し、次に奇数レベルの階調電圧Ｖ２ｎ−１を出力してもよい。
【０１７３】
また、上記の３つの実施形態の階調電圧出力装置６が有する階調電圧群出力手段６００、７００及び８００は、１つの出力部Ｏｕｔから、階調電圧出力期間Ｐｖに２つの階調電圧を出力している。しかしながら、本発明では、１つの出力部Ｏｕｔから３つ以上の階調電圧を出力することも可能である。この場合、階調電圧出力装置６の更なる小型化を図ることが可能となる。
【０１７４】
【発明の効果】
以上説明したように、本発明によれば、小型化が図られた階調電圧出力装置が得られる。
【図面の簡単な説明】
【図１】液晶表示装置１の概略ブロック図である。
【図２】図１に示す液晶表示装置１が備えている階調電圧出力装置６の概略構成図である。
【図３】階調電圧群出力手段６００の出力部Ｏｕｔ１乃至Ｏｕｔ３２から出力される階調電圧群Ｇ１乃至Ｇ３２を示すグラフである。
【図４】本発明の第２実施形態の階調電圧出力装置６を示す概略構成図である。
【図５】図４に示す基準電圧群出力段７０１の個の基準電圧群出力部ＯｕｔＡ乃至ＯｕｔＩが出力する基準電圧群Ｇａ乃至Ｇｉを示すグラフである。
【図６】階調電圧群出力手段７００の４つの出力部Ｏｕｔ１乃至Ｏｕｔ４それぞれから出力される階調電圧群の一例を示すグラフである。
【図７】表示部２のＶ−Ｔ特性を表すＶ−Ｔ曲線Ｃを示す図である。
【図８】本発明の第３実施形態の階調電圧出力装置６の概略構成図である。
【図９】階調電圧群出力手段８００の出力部Ｏｕｔ１乃至Ｏｕｔ３２及び出力部ＯｕｔＡＤＤから出力される電圧を示すグラフである。
【符号の説明】
１ 液晶表示装置
２ 表示部
３ ゲートドライバ
４ ソースドライバ
５ 映像ライン
６ 電圧出力装置
６０、７０、８０ 電源回路
６１、７１、７３、８１ 抵抗チェーン
６２、７２、７４、８３ セレクタ
６３、７５、８５ スイッチ
８２ 画像信号処理回路
８２ａ 入力部
８２ｂ、８２ｃ 出力部
８４ 接続切替部
６００、７００、８００ 階調電圧群出力手段
７０１ 基準電圧群出力段

Claims (15)

1. 画像信号が入力されることにより、階調電圧を出力する階調電圧出力装置であって、
   前記階調電圧出力装置が、
   複数の階調電圧を有する階調電圧群を出力する階調電圧群出力部であって、データ線の選択期間に対応する階調電圧群出力期間に前記複数の階調電圧を順次に出力する階調電圧群出力部を複数有する階調電圧群出力手段と、
   前記複数の階調電圧群出力部から出力された前記階調電圧群が入力される複数の階調電圧群入力部を有し、前記複数の階調電圧群入力部の各々に入力された前記階調電圧群を切替自在に選択し、前記選択した階調電圧群を出力する階調電圧群選択手段と、
   前記階調電圧群選択手段が出力した前記階調電圧群が有する前記複数の階調電圧のうち、前記階調電圧出力装置が出力すべき階調電圧を選択する階調電圧選択手段と、
   を備えたことを特徴とする階調電圧出力装置。
2. 前記階調電圧群出力手段が、前記複数の階調電圧群出力部の各々が出力する前記階調電圧群を発生する階調電圧群発生手段を有することを特徴とする請求項１に記載の階調電圧出力装置。
3. 前記画像信号が複数のビットで構成され、
   前記階調電圧群発生手段が、前記複数のビットが取り得るビットパターンの数と同数の階調電圧を発生し、
   前記階調電圧群出力手段が、前記階調電圧群発生手段が発生した階調電圧を、前記階調電圧群出力期間に、前記複数の階調電圧群出力部から振り分けて出力することを特徴とする請求項２に記載の階調電圧出力装置。
4. 前記階調電圧群選択手段が、前記複数のビットのうちの少なくとも最上位ビットを含む上位ビットのビットパターンに基づいて、前記複数の階調電圧群入力部のうちの１つの階調電圧群入力部を選択し、前記選択した１つの階調電圧群入力部に入力された前記階調電圧群を出力し、
   前記階調電圧選択手段が、前記複数のビットのうちの少なくとも最下位ビットを含む下位ビットのビットパターンに基づいて、前記階調電圧群選択手段が出力した前記階調電圧群が有する前記複数の階調電圧から、前記階調電圧出力装置が出力すべき階調電圧を選択することを特徴とする請求項３に記載の階調電圧出力装置。
5. 前記画像信号が複数のビットで構成され、
   前記階調電圧群出力手段が、前記複数のビットが取り得るビットパターンの数よりも少ない数の階調電圧を、前記階調電圧群出力期間に、前記複数の階調電圧群出力部から振り分けて出力することを特徴とする請求項１に記載の階調電圧出力装置。
6. 前記階調電圧群出力手段が、
   複数の基準電圧を有する基準電圧群を出力する基準電圧群出力部であって、前記選択期間に対応する基準電圧群出力期間に前記複数の基準電圧を順次に出力する基準電圧群出力部を複数有する基準電圧群出力段と、
   前記複数の基準電圧群出力部のうちの２つの基準電圧群出力部が出力する２つの基準電圧群を選択する基準電圧群選択段とを備え、
   前記階調電圧群出力手段が、前記基準電圧群選択段が選択した前記２つの基準電圧群に基づいて、前記複数のビットが取り得るビットパターンの数よりも少ない数の階調電圧を、前記階調電圧群出力期間に、前記複数の階調電圧群出力部から振り分けて出力することを特徴とする請求項５に記載の階調電圧出力装置。
7. 前記基準電圧群選択段が、前記複数のビットのうちの少なくとも最上位ビットを含む上位ビットのビットパターンに基づいて、前記２つの基準電圧群を選択し、
   前記階調電圧群選択手段が、前記複数のビットのうちの中間位ビットのビットパターンに基づいて、前記複数の階調電圧群入力部のうちの１つの階調電圧群入力部を選択し、前記選択した１つの階調電圧群入力部に入力された前記階調電圧群を出力し、
   前記階調電圧選択手段が、前記複数のビットのうちの少なくとも最下位ビットを含む下位ビットのビットパターンに基づいて、前記階調電圧群選択手段が出力した前記階調電圧群が有する前記複数の階調電圧から、前記階調電圧出力装置が出力すべき階調電圧を選択することを特徴とする請求項６に記載の階調電圧出力装置。
8. 前記複数の基準電圧群のうちの少なくとも１つの基準電圧群が、前記階調電圧群として使用されることを特徴とする請求項６又は７に記載の階調電圧出力装置。
9. 前記階調電圧群出力期間が、第１の論理の最下位ビットを有する画像信号に対応した階調電圧を出力する第１の階調電圧出力期間と、第２の論理の最下位ビットを有する画像信号に対応した階調電圧を出力する第２の階調電圧出力期間とを有することを特徴とする請求項１乃至８のうちのいずれか１項に記載の階調電圧出力装置。
10. 前記第１の階調電圧出力期間は、前記第２の階調電圧出力期間に対して先行し、前記第１の階調電圧出力期間が前記第２の階調電圧出力期間よりも長いことを特徴とする請求項９に記載の階調電圧出力装置。
11. 前記画像信号が複数のビットから構成され、
    前記画像信号が所定のビットパターンを有し、
    前記複数の階調電圧群出力部のうちの第１の階調電圧群出力部が、前記連続する複数のフレーム期間のうちの１つ又は幾つかのフレーム期間に、第１の階調電圧群を出力し、
    前記複数の階調電圧群出力部のうちの第２の階調電圧群出力部が、前記連続する複数のフレーム期間のうちの残りのフレーム期間に、第２の階調電圧群を出力し、
    前記第１の階調電圧群が、前記所定のビットパターンに対応した理想階調電圧よりも小さい下位階調電圧と、前記所定のビットパターンに対応した理想階調電圧よりも大きい上位階調電圧とのうちの一方の階調電圧を含む複数の階調電圧を有し、
    前記第２の階調電圧群が、前記下位階調電圧と前記上位階調電圧とのうちの他方の階調電圧を含む複数の階調電圧を有し、
    前記階調電圧群出力手段が、前記１つ又は幾つかのフレーム期間に前記第１の階調電圧群出力部から前記第１の階調電圧群を出力し、前記残りのフレーム期間に前記第２の階調電圧群出力部から前記第２の階調電圧群を出力し、
    前記階調電圧群選択手段が、前記１つ又は幾つかのフレーム期間に前記第１の階調電圧群を選択し、前記残りのフレーム期間に前記第２の階調電圧群を選択し、
    前記階調電圧選択手段が、前記階調電圧群選択手段が前記第１の階調電圧群を選択した場合、前記階調電圧出力装置が出力すべき階調電圧として前記一方の階調電圧を選択し、前記階調電圧群選択手段が前記第２の階調電圧群を選択した場合、前記階調電圧出力装置が出力すべき階調電圧として前記他方の階調電圧を選択することを特徴とする請求項１又は２に記載の階調電圧出力装置。
12. 前記階調電圧群出力期間が、第１の論理の最下位ビットを有する画像信号に対応した階調電圧を出力する第１の階調電圧出力期間と、第２の論理の最下位ビットを有する画像信号に対応した階調電圧を出力する第２の階調電圧出力期間とを有することを特徴とする請求項１１に記載の階調電圧出力装置。
13. 前記第１の階調電圧出力期間は、前記第２の階調電圧出力期間に対して先行し、前記第１の階調電圧出力期間が前記第２の階調電圧出力期間よりも長いことを特徴とする請求項１２に記載の階調電圧出力装置。
14. 前記階調電圧出力装置が、複数の画像信号からなる一連の画像信号を処理する画像信号処理手段を備え、
    前記画像信号処理手段が、前記複数の画像信号の各々の最下位ビットが前記第２の論理である場合、前記複数の画像信号のうちの１つ又は幾つかの画像信号を、ビットパターンが変更されていないビットパターン同一信号として出力し、一方、前記複数の画像信号のうちの残りの画像信号を、ビットパターンが変更されたビットパターン変更信号として出力し、
    前記階調電圧群選択手段が、前記階調電圧群選択手段に、前記ビットパターン同一信号の複数ビットのうちの前記最下位ビットを除く上位ビットを表す第１の上位ビット信号が入力された場合、前記１つ又は幾つかのフレーム期間に、前記第１の階調電圧群を選択し、前記階調電圧群選択手段に、前記ビットパターン変更信号の複数ビットのうちの前記最下位ビットを除く上位ビットを表す第２の上位ビット信号が入力された場合、前記残りのフレーム期間に、前記第２の階調電圧群を選択し、
    前記階調電圧選択手段が、前記１つ又は幾つかのフレーム期間には、前記一方の階調電圧を選択し、前記残りのフレーム期間には、前記他方の階調電圧を選択することを特徴とする請求項１２又は１３に記載の階調電圧出力装置。
15. 前記階調電圧出力装置が、
    最大階調電圧又は最小階調電圧の理想階調電圧よりも小さい又は大きい追加の階調電圧を出力する追加電圧出力手段と、
    前記階調電圧群選択手段を前記階調電圧選択手段に接続する第１の接続モードと、前記追加電圧出力手段を前記階調電圧選択手段に接続する第２の接続モードとを切替自在に実行する接続切替手段とを備え、
    前記画像信号処理手段が、最大階調電圧又は最小階調電圧に対応する画像信号が入力された場合、前記１つ又は幾つかのフレーム期間では前記接続切替手段に前記第１の接続モードを実行させ、前記残りのフレーム期間では前記接続切替手段に前記第２の接続モードを実行させる旨の切替制御信号を出力することを特徴とする請求項１４に記載の階調電圧出力装置。

Images