JP2004206480A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2004206480A JP2004206480A JP2002375576A JP2002375576A JP2004206480A JP 2004206480 A JP2004206480 A JP 2004206480A JP 2002375576 A JP2002375576 A JP 2002375576A JP 2002375576 A JP2002375576 A JP 2002375576A JP 2004206480 A JP2004206480 A JP 2004206480A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- clock signal
- frequency
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
Abstract
【課題】処理内容に適した周波数のクロック信号を用いることにより、消費電力を低減することの可能な半導体集積回路を提供する。
【解決手段】この半導体集積回路は、クロック信号を分周することにより、複数の周波数をそれぞれ有する複数の分周クロック信号を生成する分周クロック信号生成手段41、42、・・・と、命令信号を解読して制御信号及びクロック選択信号を出力する解読手段10と、解読手段から出力されたクロック選択信号に従って、クロック信号及び複数の分周クロック信号の内の1つを選択することにより動作クロック信号を出力する動作クロック信号選択手段50と、動作クロック信号選択手段から出力される動作クロック信号に同期して、解読手段から出力される制御信号に従って命令を実行する命令実行手段61、62、・・・とを具備する。
【選択図】 図1
【解決手段】この半導体集積回路は、クロック信号を分周することにより、複数の周波数をそれぞれ有する複数の分周クロック信号を生成する分周クロック信号生成手段41、42、・・・と、命令信号を解読して制御信号及びクロック選択信号を出力する解読手段10と、解読手段から出力されたクロック選択信号に従って、クロック信号及び複数の分周クロック信号の内の1つを選択することにより動作クロック信号を出力する動作クロック信号選択手段50と、動作クロック信号選択手段から出力される動作クロック信号に同期して、解読手段から出力される制御信号に従って命令を実行する命令実行手段61、62、・・・とを具備する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、CPUを含む半導体集積回路に関し、特に、CPUにおける消費電力を低減させることが可能な半導体集積回路に関する。
【0002】
【従来の技術】
従来より、クロック信号に同期して動作するCPU及びその他の回路を含む半導体集積回路において、クロック信号の周波数は、システムの仕様により固定されていた。また、分周回路を切り換えてクロック信号の周波数を設定できる半導体集積回路においても、クロック信号の周波数が一旦設定されると、クロック信号の周波数は固定されていた。
【0003】
ところで、CPUにおいては、実行する命令によって、必要とされる動作速度は異なる。しかしながら、必要とされる動作速度が遅い命令を実行する場合においても、命令実行部に入力されるクロック信号の周波数は固定されているので、消費電力を抑えることができないという問題があった。そこで、無駄な消費電力を抑える技術が検討されている。
【0004】
下記の特許文献1には、演算に要する時間のみ高速化してクロックの周波数を高くしメモリーや結果の表示はクロックの周波数を落として消費電力を激減できる小型計算機について述べられている。この小型計算機においては、演算中信号に基づいて、演算に要する時間以外では、分周段で落とされたクロックの周波数を用いることにより、消費電力を減少させている。
【0005】
しかしながら、このような計算機においては、小型計算機の演算ボタンを押下する等により演算中信号を生成しており、命令の種類に応じてクロック信号の周波数を変化させることはできない。
【0006】
また、特許文献2には、中央処理装置の処理が停止され、補助処理装置の処理を駆動するクロック信号の周波数が低く抑えられたサスペンド・モード時において、補助処理装置は、割り込み等に応じた処理を可能とするために、供給されるクロック信号の周波数を高めるための制御を制御レジスタに対し行う情報処理装置について述べられている。この情報処理装置においては、動作モードとして、通常の処理や制御が行われる通常モードと、消費電力の削減のために処理や制御が制限されるサスペンド・モードとを有し、中央処理装置が制御レジスタを制御することにより、サスペンド・モード時に使用されるクロック信号の周波数を通常モード時に使用されるクロック信号の周波数よりも低くし、補助処理装置によって演算や制御を行うことで消費電力の削減を行っている。
【0007】
しかしながら、特許文献2によれば、通常モード又はサスペンド・モード時における複数種類の処理に、それぞれ同一の周波数のクロック信号を用いているので、各モード時における各処理に適した周波数のクロック信号を用いることはできない。
【0008】
【特許文献1】
特開昭52−144938号公報 (第1頁、第1図)
【特許文献2】
特開平10−27037号公報 (第1頁、図1)
【0009】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、処理内容に適した周波数のクロック信号を用いることにより、消費電力をさらに低減することが可能な半導体集積回路を提供することを目的とする。
【0010】
【課題を解決するための手段】
以上の課題を解決するため、本発明の第1の観点に係る半導体集積回路は、クロック信号を分周することにより、複数の周波数をそれぞれ有する複数の分周クロック信号を生成する分周クロック信号生成手段と、命令信号を解読して制御信号及びクロック選択信号を出力する解読手段と、解読手段から出力されたクロック選択信号に従って、クロック信号及び複数の分周クロック信号の内の1つを選択することにより動作クロック信号を出力する動作クロック信号選択手段と、動作クロック信号選択手段から出力される動作クロック信号に同期して、解読手段から出力される制御信号に従って命令を実行する命令実行手段とを具備する。
【0011】
また、本発明の第2の観点に係る半導体集積回路は、クロック信号を分周することにより、複数の周波数をそれぞれ有する複数の分周クロック信号を生成する分周クロック信号生成手段と、命令信号を解読して制御信号及び分周比選択信号を出力する解読手段と、複数のクロック選択信号を格納するレジスタと、解読手段から出力される分周比選択信号に従って、レジスタに格納されている複数のクロック選択信号の1つを選択して出力する分周比選択手段と、分周比選択手段から出力されるクロック選択信号に従って、クロック信号及び複数の分周クロック信号の内の1つを選択することにより動作クロック信号を出力する動作クロック信号選択手段と、動作クロック信号選択手段から出力される動作クロック信号に同期して、解読手段から出力される制御信号に従って命令を実行する命令実行手段とを具備する。
【0012】
ここで、解読手段が、命令信号を解読して得られる数列を分解し、複数のクロック選択信号として前記レジスタに供給するようにしても良い。
【0013】
本発明によれば、処理内容に適した周波数のクロック信号を用いることにより、消費電力をさらに低減することが可能である。
【0014】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1は、本発明の第1の実施形態に係る半導体集積回路の構成を示す図である。図1に示すように、この半導体集積回路は、命令信号を解読(デコード)してマシン語(2進数列)を生成し、そのマシン語に基づいて実行部制御信号とクロック選択信号とを生成して出力する命令解読部10と、クロック信号を分周し、それぞれ2分周、3分周、4分周、・・・の複数の分周クロック信号を生成する2分周回路41、3分周回路42、4分周回路43、・・・と、クロック選択信号に従って、クロック信号及び複数の分周クロック信号の内の1つを選択することにより動作クロック信号を出力するマルチプレクサ50と、動作クロック信号に同期して、実行部制御信号に従って命令を実行する複数の命令実行部61、62、・・・とによって構成される。
【0015】
次に、本実施形態に係る半導体集積回路の動作について説明する。
例えば、「加算」を意味する命令を含む命令信号が、命令解読部10に入力されたとする。命令解読部10は、命令信号を解読し、「加算」の場合には、クロック選択信号を「0011」としてマルチプレクサ50に出力する。
【0016】
マルチプレクサ50は、クロック選択信号「0011」に従って、4分周回路43においてクロック信号を4分周して得られる分周クロック信号を選択し、命令実行部61、62、・・・に出力する。
【0017】
命令実行部61、62、・・・は、4分周された分周クロック信号に同期して、実行部制御信号に従って加算処理を行う。例えば、命令実行部61、62、・・・は、「2と3との加算」を表す実行部制御信号が入力された場合に、2+3=5という計算を、4分周されたクロック信号に同期して行う。
【0018】
ここで、命令実行部に入力される分周クロック信号の周波数は、命令内容に基づいて求められる処理速度に応じて決定され、この例のように、加算の場合には、命令実行部において行う処理数が少ないため、処理速度を落とすことによって消費電力を抑えている。
【0019】
同様に、「乗算」の場合には、命令解読部10は、クロック選択信号を「0001」としてマルチプレクサ50に出力する。マルチプレクサ50は、クロック選択信号「0001」に従って、2分周回路41においてクロック信号を2分周して得られた分周クロック信号を選択し、これを命令実行部61、62、・・・に出力する。命令実行部61、62、・・・は、2分周された分周クロック信号に同期して、実行部制御信号に従って乗算処理を行う。
【0020】
「読み出し」の場合には、命令解読部10は、クロック選択信号を「0000」としてマルチプレクサ50に出力する。マルチプレクサ50は、クロック選択信号「0000」に従って、分周されていないクロック信号を選択し、これを命令実行部61、62、・・・に出力する。命令実行部61、62、・・・は、分周されていないクロック信号に同期して、実行部制御信号に従って読み出し処理を行う。
【0021】
このように、本実施形態によれば、命令実行部における処理内容に応じて、周波数の異なるクロック信号及び複数の分周クロック信号の内のいずれかを用いることにより、消費電力を低減することが可能である。
【0022】
次に、本発明の第2の実施形態について説明する。
図2は、本発明の第2の実施形態に係る半導体集積回路の構成を示す図である。図2に示すように、この半導体集積回路は、命令信号を解読してマシン語を生成し、そのマシン語に基づいて実行部制御信号と分周比選択信号とを生成して出力する命令解読部11と、それぞれ異なるクロック選択信号を格納する複数のクロック選択信号格納部21、22、・・・を含むレジスタ20と、分周比選択信号に従って、レジスタ20に格納されている複数のクロック選択信号の内の1つを選択して出力するマルチプレクサ30と、クロック信号を分周し、それぞれ2分周、3分周、4分周、・・・の複数の分周クロック信号を生成する2分周回路41、3分周回路42、4分周回路43、・・・と、クロック選択信号に従って、クロック信号及び複数の分周クロック信号の内の1つを選択することにより動作クロック信号を出力するマルチプレクサ50と、動作クロック信号に同期して、実行部制御信号に従って命令を実行する複数の命令実行部61、62、・・・とによって構成される。
【0023】
次に、本実施形態に係る半導体集積回路の動作について説明する。
例えば、「加算」を意味する命令を含む命令信号が、命令解読部11に入力されたとする。命令解読部11は、命令信号を解読し、「加算」の場合には、分周比選択信号を「0011」としてマルチプレクサ30に出力する。
【0024】
ここで、レジスタ20のクロック選択信号格納部21、22、23、24、・・・には、予め、「0000」、「0001」、「0010」、「0011」、・・・のクロック選択信号が格納されている。マルチプレクサ30は、分周比選択信号「0011」に従って、クロック選択格納部24に格納されているクロック選択信号「0011」を出力する。
【0025】
マルチプレクサ50は、クロック選択信号「0011」に従って、4分周回路43においてクロック信号を4分周して得られた分周クロック信号を選択し、命令実行部61、62、・・・に出力する。命令実行部61、62、・・・は、4分周された分周クロック信号に同期して、実行部制御信号に従って加算処理を行う。
【0026】
ここで、命令内容に基づいて処理速度を落とすことによって、消費電力を抑えている。さらに、クロック選択信号を生成するためにレジスタ20及びマルチプレクサ30を用いることにより、マルチプレクサ50におけるクロック信号の選択動作を安定させている。
【0027】
同様に、「乗算」の場合には、命令解読部11は、分周比選択信号を「0001」としてマルチプレクサ30に出力する。マルチプレクサ30は、分周比選択信号「0001」に従って、クロック選択格納部22に格納されているクロック選択信号「0001」を出力する。
【0028】
マルチプレクサ50は、クロック選択信号「0001」に従って、2分周回路41においてクロック信号を2分周して得られた分周クロック信号を選択し、これを命令実行部61、62、・・・に出力する。命令実行部61、62、・・・は、2分周された分周クロック信号に同期して、実行部制御信号に従って乗算処理を行う。
【0029】
「読み出し」の場合には、命令解読部11は、分周比選択信号を「0000」としてマルチプレクサ30に出力する。マルチプレクサ30は、分周比選択信号「0000」に従って、クロック選択格納部21に格納されているクロック選択信号「0000」を出力する。
【0030】
マルチプレクサ50は、クロック選択信号「0000」に従って、分周されていないクロック信号を選択し、これを命令実行部61、62、・・・に出力する。命令実行部61、62、・・・は、分周されていないクロック信号に同期して、実行部制御信号に従って読み出し処理を行う。
【0031】
次に、本発明の第3の実施形態について説明する。
図3は、本発明の第3の実施形態に係る半導体集積回路の構成を示す図である。図3に示すように、この半導体集積回路は、命令信号を解読してマシン語を生成し、そのマシン語に基づいて実行部制御信号と分周比選択信号とを生成して出力すると共に、マシン語を分割して複数のクロック選択信号として出力する命令解読部11と、命令解読部11から出力されたクロック選択信号を格納するクロック選択信号格納部26及び27を含むレジスタ25と、分周比選択信号に従って、レジスタ20に格納されている複数のクロック選択信号の内の1つを選択して出力するマルチプレクサ30と、クロック信号を分周し、それぞれ2分周、3分周、4分周、・・・の複数の分周クロック信号を生成する2分周回路41、3分周回路42、4分周回路43、・・・と、クロック選択信号に従って、クロック信号及び複数の分周クロック信号の内の1つを選択することにより動作クロック信号を出力するマルチプレクサ50と、動作クロック信号に同期して、実行部制御信号に従って命令を実行する複数の命令実行部61、62、・・・とによって構成される。
【0032】
次に、本実施形態に係る半導体集積回路の動作について説明する。ここでは、マシン語を8ビットとし、マシン語の一部によって構成されるクロック選択信号を4ビットとする。
【0033】
命令解読部11は、例えば、「加算」を意味する命令を含む命令信号を解読したマシン語が「10100011」であるとすると、マシン語「10100011」を上位から順に4ビットずつに分割し、「1010」と「0011」のクロック選択信号をレジスタ20に出力する。
【0034】
レジスタ20に入力されたクロック選択信号「1010」及び「0011」は、クロック選択信号格納部26及び27に格納され、マルチプレクサ30に出力される。
【0035】
また、命令解読部11は、命令信号を解読し、「加算」の場合には、分周比選択信号を「1」としてマルチプレクサ30に出力する。マルチプレクサ30は、分周比選択信号「1」に従って、クロック選択信号格納部27に格納されているクロック選択信号「0011」を選択してマルチプレクサ50に出力する。
【0036】
マルチプレクサ50は、クロック選択信号「0011」に従って、4分周回路43においてクロック信号を4分周して得られた分周クロック信号を選択し、命令実行部61、62、・・・に出力する。命令実行部61、62、・・・は、4分周された分周クロック信号に同期して、実行部制御信号に従って加算処理を行う。
【0037】
同様に、「書き込み」、「読み出し」及び「減算」等の場合には、例えば、「書き込み」、「読み出し」及び「減算」を意味する命令を含む命令信号をデコードしたマシン語が、それぞれ、「10010000」、「00110000」及び「00111111」であるとする。
【0038】
「書き込み」の場合には、分周比選択信号「1」をマルチプレクサ30に入力することにより、クロック選択信号格納部27に格納されている下位ビットの「0000」を選択し、マルチプレクサ50において分周されていないクロック信号を選択する。
【0039】
「読み出し」の場合には、分周比選択信号「1」をマルチプレクサ30に入力することにより、クロック選択信号格納部27に格納されている下位ビットの「0000」を選択し、マルチプレクサ50において分周されていないクロック信号を選択する。
【0040】
「減算」の場合には、分周比選択信号「0」をマルチプレクサ30に入力することにより、クロック選択信号格納部26に格納されている上位ビットの「0011」を選択し、「加算」と同様に4分周された分周クロック信号を選択する。
【0041】
このように、命令実行部に入力する分周クロック信号は、命令内容に従って求められる処理速度によって決定されることによって消費電力を抑えている。さらに、クロック選択信号格納部の数を低減することにより、回路素子数及び基板面積を抑えている。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体集積回路の構成を示す図。
【図2】本発明の第2の実施形態に係る半導体集積回路の構成を示す図。
【図3】本発明の第3の実施形態に係る半導体集積回路の構成を示す図。
【符号の説明】
10、11 命令解読部、 20、25 レジスタ、 21〜24、26、27 クロック選択信号格納部、 30、50 マルチプレクサ、 41 2分周回路、 42 3分周回路、 43 4分周回路、 61〜64 命令実行部
【発明の属する技術分野】
本発明は、CPUを含む半導体集積回路に関し、特に、CPUにおける消費電力を低減させることが可能な半導体集積回路に関する。
【0002】
【従来の技術】
従来より、クロック信号に同期して動作するCPU及びその他の回路を含む半導体集積回路において、クロック信号の周波数は、システムの仕様により固定されていた。また、分周回路を切り換えてクロック信号の周波数を設定できる半導体集積回路においても、クロック信号の周波数が一旦設定されると、クロック信号の周波数は固定されていた。
【0003】
ところで、CPUにおいては、実行する命令によって、必要とされる動作速度は異なる。しかしながら、必要とされる動作速度が遅い命令を実行する場合においても、命令実行部に入力されるクロック信号の周波数は固定されているので、消費電力を抑えることができないという問題があった。そこで、無駄な消費電力を抑える技術が検討されている。
【0004】
下記の特許文献1には、演算に要する時間のみ高速化してクロックの周波数を高くしメモリーや結果の表示はクロックの周波数を落として消費電力を激減できる小型計算機について述べられている。この小型計算機においては、演算中信号に基づいて、演算に要する時間以外では、分周段で落とされたクロックの周波数を用いることにより、消費電力を減少させている。
【0005】
しかしながら、このような計算機においては、小型計算機の演算ボタンを押下する等により演算中信号を生成しており、命令の種類に応じてクロック信号の周波数を変化させることはできない。
【0006】
また、特許文献2には、中央処理装置の処理が停止され、補助処理装置の処理を駆動するクロック信号の周波数が低く抑えられたサスペンド・モード時において、補助処理装置は、割り込み等に応じた処理を可能とするために、供給されるクロック信号の周波数を高めるための制御を制御レジスタに対し行う情報処理装置について述べられている。この情報処理装置においては、動作モードとして、通常の処理や制御が行われる通常モードと、消費電力の削減のために処理や制御が制限されるサスペンド・モードとを有し、中央処理装置が制御レジスタを制御することにより、サスペンド・モード時に使用されるクロック信号の周波数を通常モード時に使用されるクロック信号の周波数よりも低くし、補助処理装置によって演算や制御を行うことで消費電力の削減を行っている。
【0007】
しかしながら、特許文献2によれば、通常モード又はサスペンド・モード時における複数種類の処理に、それぞれ同一の周波数のクロック信号を用いているので、各モード時における各処理に適した周波数のクロック信号を用いることはできない。
【0008】
【特許文献1】
特開昭52−144938号公報 (第1頁、第1図)
【特許文献2】
特開平10−27037号公報 (第1頁、図1)
【0009】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、処理内容に適した周波数のクロック信号を用いることにより、消費電力をさらに低減することが可能な半導体集積回路を提供することを目的とする。
【0010】
【課題を解決するための手段】
以上の課題を解決するため、本発明の第1の観点に係る半導体集積回路は、クロック信号を分周することにより、複数の周波数をそれぞれ有する複数の分周クロック信号を生成する分周クロック信号生成手段と、命令信号を解読して制御信号及びクロック選択信号を出力する解読手段と、解読手段から出力されたクロック選択信号に従って、クロック信号及び複数の分周クロック信号の内の1つを選択することにより動作クロック信号を出力する動作クロック信号選択手段と、動作クロック信号選択手段から出力される動作クロック信号に同期して、解読手段から出力される制御信号に従って命令を実行する命令実行手段とを具備する。
【0011】
また、本発明の第2の観点に係る半導体集積回路は、クロック信号を分周することにより、複数の周波数をそれぞれ有する複数の分周クロック信号を生成する分周クロック信号生成手段と、命令信号を解読して制御信号及び分周比選択信号を出力する解読手段と、複数のクロック選択信号を格納するレジスタと、解読手段から出力される分周比選択信号に従って、レジスタに格納されている複数のクロック選択信号の1つを選択して出力する分周比選択手段と、分周比選択手段から出力されるクロック選択信号に従って、クロック信号及び複数の分周クロック信号の内の1つを選択することにより動作クロック信号を出力する動作クロック信号選択手段と、動作クロック信号選択手段から出力される動作クロック信号に同期して、解読手段から出力される制御信号に従って命令を実行する命令実行手段とを具備する。
【0012】
ここで、解読手段が、命令信号を解読して得られる数列を分解し、複数のクロック選択信号として前記レジスタに供給するようにしても良い。
【0013】
本発明によれば、処理内容に適した周波数のクロック信号を用いることにより、消費電力をさらに低減することが可能である。
【0014】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1は、本発明の第1の実施形態に係る半導体集積回路の構成を示す図である。図1に示すように、この半導体集積回路は、命令信号を解読(デコード)してマシン語(2進数列)を生成し、そのマシン語に基づいて実行部制御信号とクロック選択信号とを生成して出力する命令解読部10と、クロック信号を分周し、それぞれ2分周、3分周、4分周、・・・の複数の分周クロック信号を生成する2分周回路41、3分周回路42、4分周回路43、・・・と、クロック選択信号に従って、クロック信号及び複数の分周クロック信号の内の1つを選択することにより動作クロック信号を出力するマルチプレクサ50と、動作クロック信号に同期して、実行部制御信号に従って命令を実行する複数の命令実行部61、62、・・・とによって構成される。
【0015】
次に、本実施形態に係る半導体集積回路の動作について説明する。
例えば、「加算」を意味する命令を含む命令信号が、命令解読部10に入力されたとする。命令解読部10は、命令信号を解読し、「加算」の場合には、クロック選択信号を「0011」としてマルチプレクサ50に出力する。
【0016】
マルチプレクサ50は、クロック選択信号「0011」に従って、4分周回路43においてクロック信号を4分周して得られる分周クロック信号を選択し、命令実行部61、62、・・・に出力する。
【0017】
命令実行部61、62、・・・は、4分周された分周クロック信号に同期して、実行部制御信号に従って加算処理を行う。例えば、命令実行部61、62、・・・は、「2と3との加算」を表す実行部制御信号が入力された場合に、2+3=5という計算を、4分周されたクロック信号に同期して行う。
【0018】
ここで、命令実行部に入力される分周クロック信号の周波数は、命令内容に基づいて求められる処理速度に応じて決定され、この例のように、加算の場合には、命令実行部において行う処理数が少ないため、処理速度を落とすことによって消費電力を抑えている。
【0019】
同様に、「乗算」の場合には、命令解読部10は、クロック選択信号を「0001」としてマルチプレクサ50に出力する。マルチプレクサ50は、クロック選択信号「0001」に従って、2分周回路41においてクロック信号を2分周して得られた分周クロック信号を選択し、これを命令実行部61、62、・・・に出力する。命令実行部61、62、・・・は、2分周された分周クロック信号に同期して、実行部制御信号に従って乗算処理を行う。
【0020】
「読み出し」の場合には、命令解読部10は、クロック選択信号を「0000」としてマルチプレクサ50に出力する。マルチプレクサ50は、クロック選択信号「0000」に従って、分周されていないクロック信号を選択し、これを命令実行部61、62、・・・に出力する。命令実行部61、62、・・・は、分周されていないクロック信号に同期して、実行部制御信号に従って読み出し処理を行う。
【0021】
このように、本実施形態によれば、命令実行部における処理内容に応じて、周波数の異なるクロック信号及び複数の分周クロック信号の内のいずれかを用いることにより、消費電力を低減することが可能である。
【0022】
次に、本発明の第2の実施形態について説明する。
図2は、本発明の第2の実施形態に係る半導体集積回路の構成を示す図である。図2に示すように、この半導体集積回路は、命令信号を解読してマシン語を生成し、そのマシン語に基づいて実行部制御信号と分周比選択信号とを生成して出力する命令解読部11と、それぞれ異なるクロック選択信号を格納する複数のクロック選択信号格納部21、22、・・・を含むレジスタ20と、分周比選択信号に従って、レジスタ20に格納されている複数のクロック選択信号の内の1つを選択して出力するマルチプレクサ30と、クロック信号を分周し、それぞれ2分周、3分周、4分周、・・・の複数の分周クロック信号を生成する2分周回路41、3分周回路42、4分周回路43、・・・と、クロック選択信号に従って、クロック信号及び複数の分周クロック信号の内の1つを選択することにより動作クロック信号を出力するマルチプレクサ50と、動作クロック信号に同期して、実行部制御信号に従って命令を実行する複数の命令実行部61、62、・・・とによって構成される。
【0023】
次に、本実施形態に係る半導体集積回路の動作について説明する。
例えば、「加算」を意味する命令を含む命令信号が、命令解読部11に入力されたとする。命令解読部11は、命令信号を解読し、「加算」の場合には、分周比選択信号を「0011」としてマルチプレクサ30に出力する。
【0024】
ここで、レジスタ20のクロック選択信号格納部21、22、23、24、・・・には、予め、「0000」、「0001」、「0010」、「0011」、・・・のクロック選択信号が格納されている。マルチプレクサ30は、分周比選択信号「0011」に従って、クロック選択格納部24に格納されているクロック選択信号「0011」を出力する。
【0025】
マルチプレクサ50は、クロック選択信号「0011」に従って、4分周回路43においてクロック信号を4分周して得られた分周クロック信号を選択し、命令実行部61、62、・・・に出力する。命令実行部61、62、・・・は、4分周された分周クロック信号に同期して、実行部制御信号に従って加算処理を行う。
【0026】
ここで、命令内容に基づいて処理速度を落とすことによって、消費電力を抑えている。さらに、クロック選択信号を生成するためにレジスタ20及びマルチプレクサ30を用いることにより、マルチプレクサ50におけるクロック信号の選択動作を安定させている。
【0027】
同様に、「乗算」の場合には、命令解読部11は、分周比選択信号を「0001」としてマルチプレクサ30に出力する。マルチプレクサ30は、分周比選択信号「0001」に従って、クロック選択格納部22に格納されているクロック選択信号「0001」を出力する。
【0028】
マルチプレクサ50は、クロック選択信号「0001」に従って、2分周回路41においてクロック信号を2分周して得られた分周クロック信号を選択し、これを命令実行部61、62、・・・に出力する。命令実行部61、62、・・・は、2分周された分周クロック信号に同期して、実行部制御信号に従って乗算処理を行う。
【0029】
「読み出し」の場合には、命令解読部11は、分周比選択信号を「0000」としてマルチプレクサ30に出力する。マルチプレクサ30は、分周比選択信号「0000」に従って、クロック選択格納部21に格納されているクロック選択信号「0000」を出力する。
【0030】
マルチプレクサ50は、クロック選択信号「0000」に従って、分周されていないクロック信号を選択し、これを命令実行部61、62、・・・に出力する。命令実行部61、62、・・・は、分周されていないクロック信号に同期して、実行部制御信号に従って読み出し処理を行う。
【0031】
次に、本発明の第3の実施形態について説明する。
図3は、本発明の第3の実施形態に係る半導体集積回路の構成を示す図である。図3に示すように、この半導体集積回路は、命令信号を解読してマシン語を生成し、そのマシン語に基づいて実行部制御信号と分周比選択信号とを生成して出力すると共に、マシン語を分割して複数のクロック選択信号として出力する命令解読部11と、命令解読部11から出力されたクロック選択信号を格納するクロック選択信号格納部26及び27を含むレジスタ25と、分周比選択信号に従って、レジスタ20に格納されている複数のクロック選択信号の内の1つを選択して出力するマルチプレクサ30と、クロック信号を分周し、それぞれ2分周、3分周、4分周、・・・の複数の分周クロック信号を生成する2分周回路41、3分周回路42、4分周回路43、・・・と、クロック選択信号に従って、クロック信号及び複数の分周クロック信号の内の1つを選択することにより動作クロック信号を出力するマルチプレクサ50と、動作クロック信号に同期して、実行部制御信号に従って命令を実行する複数の命令実行部61、62、・・・とによって構成される。
【0032】
次に、本実施形態に係る半導体集積回路の動作について説明する。ここでは、マシン語を8ビットとし、マシン語の一部によって構成されるクロック選択信号を4ビットとする。
【0033】
命令解読部11は、例えば、「加算」を意味する命令を含む命令信号を解読したマシン語が「10100011」であるとすると、マシン語「10100011」を上位から順に4ビットずつに分割し、「1010」と「0011」のクロック選択信号をレジスタ20に出力する。
【0034】
レジスタ20に入力されたクロック選択信号「1010」及び「0011」は、クロック選択信号格納部26及び27に格納され、マルチプレクサ30に出力される。
【0035】
また、命令解読部11は、命令信号を解読し、「加算」の場合には、分周比選択信号を「1」としてマルチプレクサ30に出力する。マルチプレクサ30は、分周比選択信号「1」に従って、クロック選択信号格納部27に格納されているクロック選択信号「0011」を選択してマルチプレクサ50に出力する。
【0036】
マルチプレクサ50は、クロック選択信号「0011」に従って、4分周回路43においてクロック信号を4分周して得られた分周クロック信号を選択し、命令実行部61、62、・・・に出力する。命令実行部61、62、・・・は、4分周された分周クロック信号に同期して、実行部制御信号に従って加算処理を行う。
【0037】
同様に、「書き込み」、「読み出し」及び「減算」等の場合には、例えば、「書き込み」、「読み出し」及び「減算」を意味する命令を含む命令信号をデコードしたマシン語が、それぞれ、「10010000」、「00110000」及び「00111111」であるとする。
【0038】
「書き込み」の場合には、分周比選択信号「1」をマルチプレクサ30に入力することにより、クロック選択信号格納部27に格納されている下位ビットの「0000」を選択し、マルチプレクサ50において分周されていないクロック信号を選択する。
【0039】
「読み出し」の場合には、分周比選択信号「1」をマルチプレクサ30に入力することにより、クロック選択信号格納部27に格納されている下位ビットの「0000」を選択し、マルチプレクサ50において分周されていないクロック信号を選択する。
【0040】
「減算」の場合には、分周比選択信号「0」をマルチプレクサ30に入力することにより、クロック選択信号格納部26に格納されている上位ビットの「0011」を選択し、「加算」と同様に4分周された分周クロック信号を選択する。
【0041】
このように、命令実行部に入力する分周クロック信号は、命令内容に従って求められる処理速度によって決定されることによって消費電力を抑えている。さらに、クロック選択信号格納部の数を低減することにより、回路素子数及び基板面積を抑えている。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体集積回路の構成を示す図。
【図2】本発明の第2の実施形態に係る半導体集積回路の構成を示す図。
【図3】本発明の第3の実施形態に係る半導体集積回路の構成を示す図。
【符号の説明】
10、11 命令解読部、 20、25 レジスタ、 21〜24、26、27 クロック選択信号格納部、 30、50 マルチプレクサ、 41 2分周回路、 42 3分周回路、 43 4分周回路、 61〜64 命令実行部
Claims (3)
- クロック信号を分周することにより、複数の周波数をそれぞれ有する複数の分周クロック信号を生成する分周クロック信号生成手段と、
命令信号を解読して制御信号及びクロック選択信号を出力する解読手段と、
前記解読手段から出力されたクロック選択信号に従って、クロック信号及び複数の分周クロック信号の内の1つを選択することにより動作クロック信号を出力する動作クロック信号選択手段と、
前記動作クロック信号選択手段から出力される動作クロック信号に同期して、前記解読手段から出力される制御信号に従って命令を実行する命令実行手段と、を具備する半導体集積回路。 - クロック信号を分周することにより、複数の周波数をそれぞれ有する複数の分周クロック信号を生成する分周クロック信号生成手段と、
命令信号を解読して制御信号及び分周比選択信号を出力する解読手段と、
複数のクロック選択信号を格納するレジスタと、
前記解読手段から出力される分周比選択信号に従って、前記レジスタに格納されている複数のクロック選択信号の1つを選択して出力する分周比選択手段と、前記分周比選択手段から出力されるクロック選択信号に従って、クロック信号及び複数の分周クロック信号の内の1つを選択することにより動作クロック信号を出力する動作クロック信号選択手段と、
前記動作クロック信号選択手段から出力される動作クロック信号に同期して、前記解読手段から出力される制御信号に従って命令を実行する命令実行手段と、を具備する半導体集積回路。 - 前記解読手段が、命令信号を解読して得られる数列を分解し、複数のクロック選択信号として前記レジスタに供給する、請求項2記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375576A JP2004206480A (ja) | 2002-12-25 | 2002-12-25 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375576A JP2004206480A (ja) | 2002-12-25 | 2002-12-25 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004206480A true JP2004206480A (ja) | 2004-07-22 |
Family
ID=32813262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002375576A Withdrawn JP2004206480A (ja) | 2002-12-25 | 2002-12-25 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004206480A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009104721A (ja) * | 2007-10-24 | 2009-05-14 | Nec Electronics Corp | Ddrメモリコントローラ及び半導体装置 |
JP2010282399A (ja) * | 2009-06-04 | 2010-12-16 | Renesas Electronics Corp | クロック切替回路 |
US8928385B2 (en) | 2011-12-12 | 2015-01-06 | Samsung Electronics Co., Ltd. | Methods of controlling clocks in system on chip including function blocks, systems on chips and semiconductor systems including the same |
US9275711B2 (en) | 2013-12-30 | 2016-03-01 | Samsung Electronics Co., Ltd. | Command processing circuit, memory device and memory system including the same |
KR101623887B1 (ko) | 2014-06-25 | 2016-05-24 | 한국전기연구원 | 대기전력 저감모드를 가지는 클록생성회로 및 이를 이용한 플라이백 컨버터 |
-
2002
- 2002-12-25 JP JP2002375576A patent/JP2004206480A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009104721A (ja) * | 2007-10-24 | 2009-05-14 | Nec Electronics Corp | Ddrメモリコントローラ及び半導体装置 |
JP2010282399A (ja) * | 2009-06-04 | 2010-12-16 | Renesas Electronics Corp | クロック切替回路 |
US8928385B2 (en) | 2011-12-12 | 2015-01-06 | Samsung Electronics Co., Ltd. | Methods of controlling clocks in system on chip including function blocks, systems on chips and semiconductor systems including the same |
US9054680B2 (en) | 2011-12-12 | 2015-06-09 | Samsung Electronics Co., Ltd. | Methods of controlling clocks in system on chip including function blocks, systems on chips and semiconductor systems including the same |
US9275711B2 (en) | 2013-12-30 | 2016-03-01 | Samsung Electronics Co., Ltd. | Command processing circuit, memory device and memory system including the same |
KR101623887B1 (ko) | 2014-06-25 | 2016-05-24 | 한국전기연구원 | 대기전력 저감모드를 가지는 클록생성회로 및 이를 이용한 플라이백 컨버터 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6625740B1 (en) | Dynamically activating and deactivating selected circuit blocks of a data processing integrated circuit during execution of instructions according to power code bits appended to selected instructions | |
US8281113B2 (en) | Processor having ALU with dynamically transparent pipeline stages | |
JP2007133527A (ja) | クロック信号生成回路、半導体集積回路及び分周率制御方法 | |
KR100958966B1 (ko) | 클럭 분배 도메인들로의 클럭 분배 순서 제어 | |
JP2005339310A (ja) | 半導体装置 | |
JP2009026199A (ja) | クロック周波数制御方法及びコンピュータプログラム | |
US7020787B2 (en) | Microprocessor | |
JP2004206480A (ja) | 半導体集積回路 | |
JP2007065756A (ja) | クロック制御回路、クロック制御方法、半導体集積回路装置、及び電子機器 | |
JPH10149237A (ja) | 半導体回路 | |
JP2006072961A (ja) | 演算処理装置のメモリ回路 | |
JP2011028543A (ja) | 情報処理システム及びその情報処理方法 | |
JPH1091430A (ja) | 命令解読装置 | |
JP3867804B2 (ja) | 集積回路装置 | |
JP4284559B2 (ja) | マイクロプロセッサ、マイクロコンピュータ、電子機器 | |
JPH0683616A (ja) | 半導体集積回路 | |
JPH1020959A (ja) | 低消費電力マイクロプロセッサ | |
US20050251658A1 (en) | Processing unit | |
JP2007207121A (ja) | データ処理装置及びその制御方法 | |
JPH1049248A (ja) | マイクロコンピュータ | |
JP2004234047A (ja) | 電子回路およびアセンブラ | |
JPH0358207A (ja) | マイクロコンピュータ | |
JPH08101820A (ja) | マイクロプロセッサ | |
JP2846876B2 (ja) | 情報処理装置 | |
JP2004110450A (ja) | プロセッサのクロック制御方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |