JP2004200720A - Multilayer printed board and method of manufacturing the same - Google Patents
Multilayer printed board and method of manufacturing the same Download PDFInfo
- Publication number
- JP2004200720A JP2004200720A JP2004072926A JP2004072926A JP2004200720A JP 2004200720 A JP2004200720 A JP 2004200720A JP 2004072926 A JP2004072926 A JP 2004072926A JP 2004072926 A JP2004072926 A JP 2004072926A JP 2004200720 A JP2004200720 A JP 2004200720A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- multilayer printed
- substrate
- filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、多層プリント配線板およびその製造方法に関し、特に、配線の高密度化が容易に実現でき、しかもヒートサイクルなどでスルーホール部分にクラック等が発生しない多層プリント配線板について提案する。 The present invention relates to a multilayer printed wiring board and a method for manufacturing the same, and more particularly, to a multilayer printed wiring board that can easily realize high-density wiring and that does not generate cracks or the like in through holes due to a heat cycle or the like.
一般に、両面多層プリント配線板におけるコア基板には、表面と裏面を電気的に接続するためのスルーホールが形成される。ところが、このスルーホールがデッドスペースとなり、配線の高密度化が著しく阻害される。
これに対し従来、このデッドスペースを少なくするために、例えば、特開平９−8424号公報には、スルーホールに樹脂を充填し、この樹脂の表面を粗化してその粗化面に実装パッドをめっきで形成する技術が開示されている。
また、特開平２−196494号公報には、スルーホールに導電ペーストを充填し、スルーホールを覆う電着膜を溶解除去してランドレススルーホールを形成する技術が開示されている。
また、特開平１−143292号公報には、貫通孔内に導電ペーストを充填し、銅めっきを施してペーストを覆うめっき膜を形成する技術が開示されている。
さらに、特開平４−92496 号公報には、スルーホールの内壁を含む基板表面全域に無電解めっきにより、例えば銅めっき膜を形成した後に、そのスルーホールに導電性材料（導電ペースト）を充填し、その導電性材料をスルーホールに封じるように銅めっき膜で被覆する技術が開示されている。
Generally, a through hole for electrically connecting a front surface and a back surface is formed in a core substrate of a double-sided multilayer printed wiring board. However, this through hole becomes a dead space, and the increase in wiring density is significantly impaired.
On the other hand, conventionally, in order to reduce the dead space, for example, in Japanese Patent Application Laid-Open No. 9-8424, a resin is filled in a through hole, a surface of the resin is roughened, and a mounting pad is formed on the roughened surface. A technique of forming by plating is disclosed.
Japanese Patent Application Laid-Open No. 2-196494 discloses a technique in which a through hole is filled with a conductive paste and an electrodeposition film covering the through hole is dissolved and removed to form a landless through hole.
Further, Japanese Patent Application Laid-Open No. 1-143292 discloses a technique in which a conductive paste is filled in a through hole and copper plating is performed to form a plating film covering the paste.
Further, Japanese Patent Application Laid-Open No. 4-92496 discloses that, for example, a copper plating film is formed by electroless plating on the entire surface of a substrate including the inner wall of a through hole, and then the through hole is filled with a conductive material (conductive paste). A technique is disclosed in which the conductive material is covered with a copper plating film so as to be sealed in a through hole.
しかしながら、特開平９−8424号公報に記載されているような両面多層プリント配線板では、スルーホールに充填された樹脂と実装パッドとの密着を確保するために、その樹脂表面を粗化処理しなければならず、また樹脂と金属では熱膨張率が異なるため、ヒートサイクルによって、スルーホール上の導体層が剥離したり、クラックが発生したりするという問題があった。 However, in a double-sided multilayer printed wiring board as described in Japanese Patent Application Laid-Open No. 9-8424, the resin surface is roughened in order to secure the adhesion between the resin filled in the through holes and the mounting pads. In addition, since the resin and the metal have different coefficients of thermal expansion, there has been a problem that the conductor layer on the through hole is peeled off or cracked by a heat cycle.
特開平２−196494号公報に記載の技術では、層間樹脂絶縁層のスルーホール直上の位置にレーザ光でバイアホール用開口を形成しようとすると、その開口から導電ペーストが露出するため、導電ペースト中の樹脂成分まで浸食されるという問題があった。 According to the technology described in Japanese Patent Application Laid-Open No. 2-196494, when a via hole opening is to be formed by a laser beam at a position immediately above a through hole in an interlayer resin insulating layer, the conductive paste is exposed from the opening. However, there is a problem that the resin component is eroded.
特開平１−143292号公報に記載されているようなプリント配線板では、導電ペーストが樹脂基板の貫通孔内壁に直接接触しているので、吸湿した場合に、金属イオンが壁面から基板内部に拡散しやすく、その金属イオンの拡散（マイグレーション）が原因となって、導体（スルーホール）間のショートを引き起こすという問題があった。 In a printed wiring board as described in JP-A-1-143292, since the conductive paste is in direct contact with the inner wall of the through hole of the resin substrate, when moisture is absorbed, metal ions diffuse from the wall surface into the substrate. There is a problem that the diffusion (migration) of the metal ions causes a short circuit between conductors (through holes).
特開平４−92496 号公報に記載されているようなプリント配線板では、スルーホールの導体膜と導電材料との密着が悪いために、これらの間に空隙が存在しやすい。そのため、導電性材料とスルーホールの間に空隙が存在すると、高温多湿条件下において、空隙中の空気や水が起因して、スルーホール上の導体層が剥離したり、クラックが発生したりするという問題があった。 In a printed wiring board as described in Japanese Patent Application Laid-Open No. 4-92496, a gap is easily formed between the conductive film of the through hole and the conductive material due to poor adhesion. Therefore, if there is a gap between the conductive material and the through hole, under high temperature and high humidity conditions, the air or water in the gap causes the conductor layer on the through hole to peel or crack. There was a problem.
本発明は、従来技術が抱える上記課題を解決するためになされたものであり、その主たる目的は、配線の高密度化を容易に実現でき、しかも剥離やクラックの発生の抑制、導電ペースト（充填材）中の金属イオンの拡散防止、レーザ光による導電ペースト（充填材）の浸食防止を有利に実現できる多層プリント配線板を提供することにある。本発明の他の目的は、このような多層プリント配線板を有利に製造できる方法を提案することにある。 The present invention has been made to solve the above-mentioned problems of the prior art, and its main purpose is to easily realize high-density wiring, to suppress the occurrence of peeling and cracking, and to use conductive paste (filling). It is an object of the present invention to provide a multilayer printed wiring board capable of advantageously preventing diffusion of metal ions in the material and preventing erosion of the conductive paste (filler) by laser light. Another object of the present invention is to propose a method by which such a multilayer printed wiring board can be advantageously manufactured.
発明者らは、上記目的の実現に向け鋭意研究した。その結果、発明者らが想到した発明の要旨構成は以下のとおりである。
(1) 基板上に、層間樹脂絶縁層を介して導体回路が形成されてなり、該基板にはスルーホールが設けられ、そのスルーホールには金属粒子を含有する充填材が充填された構造を有する多層プリント配線板において、前記スルーホールの内壁には、粗化層が形成されていることを特徴とすることを特徴とする多層プリント配線板である。
(2) 基板上に、層間樹脂絶縁層を介して導体回路が形成されてなり、該基板にはスルーホールが設けられ、そのスルーホールには充填材が充填された構造を有する多層プリント配線板において、前記スルーホールの直上には、充填材のスルーホールからの露出面を覆う導体層が形成されてなり、前記スルーホールの内壁には、粗化層が形成されていることを特徴とする多層プリント配線板である。
(3) 基板上に、層間樹脂絶縁層を介して導体回路が形成されてなり、該基板にはスルーホールが設けられ、そのスルーホールには充填材が充填された構造を有する多層プリント配線板において、前記スルーホールの直上に位置する部分には、バイアホールが形成されてなるとともに、そのスルーホールの内壁には、粗化層が形成されていることを特徴とする多層プリント配線板である。
The inventors have conducted intensive studies to achieve the above object. As a result, the gist configuration of the invention conceived by the inventors is as follows.
(1) A structure in which a conductor circuit is formed on a substrate via an interlayer resin insulating layer, a through hole is provided in the substrate, and the through hole is filled with a filler containing metal particles. The multilayer printed wiring board according to claim 1, wherein a roughening layer is formed on an inner wall of said through hole.
(2) A multilayer printed wiring board having a structure in which a conductive circuit is formed on a substrate via an interlayer resin insulating layer, a through hole is provided in the substrate, and the through hole is filled with a filler. A conductor layer covering a surface of the filler exposed from the through hole is formed directly above the through hole, and a roughened layer is formed on an inner wall of the through hole. It is a multilayer printed wiring board.
(3) A multilayer printed wiring board having a structure in which a conductor circuit is formed on a substrate via an interlayer resin insulating layer, the substrate is provided with through holes, and the through holes are filled with a filler. , A via hole is formed in a portion located immediately above the through hole, and a roughened layer is formed on an inner wall of the through hole. .
なお、上記(1),(2) に記載の多層プリント配線板において、前記層間樹脂絶縁層のスルーホール直上に位置する部分には、バイアホールが形成されていることが好ましい。また、上記(2) に記載の多層プリント配線板において、前記スルーホール直上の導体層には粗化層が形成されていることが好ましい。さらに、上記(2) に記載の多層プリント配線板において、前記充填材は、金属粒子と、熱硬化性または熱可塑性の樹脂からなることが好ましい。 In the multilayer printed wiring board described in (1) or (2) above, it is preferable that a via hole is formed in a portion of the interlayer resin insulating layer located immediately above the through hole. Further, in the multilayer printed wiring board according to the above (2), it is preferable that a roughened layer is formed on the conductor layer immediately above the through hole. Further, in the multilayer printed wiring board according to the above (2), the filler is preferably made of metal particles and a thermosetting or thermoplastic resin.
(4) 少なくとも下記(i)〜(iv)の工程、即ち、
(i)．基板にスルーホールを形成する工程、
(ii)．前記スルーホールの内壁に粗化層を設ける工程、
(iii)．スルーホールに金属粒子を含有する充填材を充填する工程、
(iv)．層間樹脂絶縁層および導体回路を形成する工程、を含むことを特徴とする多層プリント配線板の製造方法である。
(5) 少なくとも下記(i)〜(v)の工程、即ち、
(i)．基板にスルーホールを形成する工程、
(ii)．前記スルーホールの内壁に粗化層を設ける工程、
(iii)．スルーホールに充填材を充填する工程、
(iv)．スルーホールの直上に、充填材のスルーホールからの露出面を覆う導体層を形成する工程、
(v)．層間樹脂絶縁層および導体回路を形成する工程、を含むことを特徴とする多層プリント配線板の製造方法である。
(6) 少なくとも下記(i)〜(vi)の工程、即ち、
(i)．基板にスルーホールを形成する工程、
(ii)．前記スルーホールの内壁に粗化層を設ける工程、
(iii)．スルーホールに充填材を充填する工程、
(iv)．層間樹脂絶縁層を形成する工程、
(v)．バイアホール用の開口をスルーホールの直上に設ける工程、
(vi)．バイアホールおよび導体回路を形成する工程、を含むことを特徴とする多層プリント配線板の製造方法である。
(4) At least the following steps (i) to (iv):
(i). Forming a through hole in the substrate,
(ii). Providing a roughened layer on the inner wall of the through hole,
(iii). A step of filling the through hole with a filler containing metal particles,
(iv). A method for manufacturing a multilayer printed wiring board, comprising a step of forming an interlayer resin insulating layer and a conductor circuit.
(5) At least the following steps (i) to (v), that is,
(i). Forming a through hole in the substrate,
(ii). Providing a roughened layer on the inner wall of the through hole,
(iii). A process of filling the through hole with a filler,
(iv). A step of forming a conductor layer directly above the through hole to cover an exposed surface of the filler from the through hole,
(v). A method for manufacturing a multilayer printed wiring board, comprising a step of forming an interlayer resin insulating layer and a conductor circuit.
(6) At least the following steps (i) to (vi):
(i). Forming a through hole in the substrate,
(ii). Providing a roughened layer on the inner wall of the through hole,
(iii). A process of filling the through hole with a filler,
(iv). Forming an interlayer resin insulation layer,
(v). A step of providing an opening for a via hole directly above a through hole,
(vi). A method of manufacturing a multilayer printed wiring board, comprising a step of forming a via hole and a conductor circuit.
なお、上記(4),(5) に記載の製造方法では、前記層間樹脂絶縁層のスルーホール直上に位置する部分に開口を設けて、導体回路およびバイアホールを形成することが好ましい。また、上記(5) に記載の製造方法では、前記導体層を形成した後、該導体層の表面に粗化層を形成することが好ましい。さらに、上記(5) に記載の製造方法では、前記充填材として、金属粒子と、熱硬化性または熱可塑性の樹脂からなるものを用いることが好ましい。 In the manufacturing methods described in (4) and (5) above, it is preferable that an opening is provided in a portion of the interlayer resin insulating layer located immediately above the through hole to form a conductor circuit and a via hole. Further, in the manufacturing method according to the above (5), after forming the conductor layer, it is preferable to form a roughened layer on the surface of the conductor layer. Further, in the production method according to the above (5), it is preferable to use, as the filler, one composed of metal particles and a thermosetting or thermoplastic resin.
以上説明したように本発明の多層プリント配線板によれば、配線の高密度化を容易に実現でき、しかも剥離やクラックの発生を抑制したり、充填材中の金属イオンの拡散を防止でき、さらに、スルーホールに充填した充填材上に導体層を形成することにより、レーザ光による充填材の浸食を防止できる、多層プリント配線板を提供することができる。 As described above, according to the multilayer printed wiring board of the present invention, it is possible to easily realize high-density wiring, suppress the occurrence of peeling and cracks, and prevent the diffusion of metal ions in the filler, Further, by forming a conductor layer on the filler filled in the through hole, it is possible to provide a multilayer printed wiring board that can prevent erosion of the filler by laser light.
本発明の多層プリント配線板は、充填材が充填されたスルーホールの内壁導体表面に粗化層が形成され、さらに望ましくは、このスルーホールに充填された充填材上にはスルーホールからの露出面を覆う導体層が形成されている点に特徴がある。このような本発明の構成によれば、スルーホール直上にバイアホールを形成することができるので、デッドスペースを無くして配線の高密度化を容易に実現することができる。 In the multilayer printed wiring board of the present invention, the roughened layer is formed on the inner wall conductor surface of the through hole filled with the filler, and more preferably, the exposed portion from the through hole is formed on the filler filled in the through hole. It is characterized in that a conductor layer covering the surface is formed. According to such a configuration of the present invention, since the via hole can be formed directly above the through hole, the dead space can be eliminated and the high density of the wiring can be easily realized.
本発明において、スルーホール内壁の導体表面に粗化層が形成されるのは、充填材とスルーホールとが粗化層を介して密着し隙間が発生しないからである。もし、充填材とスルーホールとの間に空隙が存在すると、その直上に電解めっきで形成される導体層は、平坦なものとならなかったり、空隙中の空気が熱膨張してクラックや剥離を引き起こしたりし、また一方で、空隙に水が溜まってマイグレーションやクラックの原因となったりする。この点、粗化層が形成されているとこのような不良発生を防止することができる。 In the present invention, the roughened layer is formed on the conductor surface on the inner wall of the through-hole because the filler and the through-hole are in close contact with each other via the roughened layer and no gap is generated. If there is a gap between the filler and the through-hole, the conductor layer formed by electrolytic plating directly above it does not become flat, or the air in the gap thermally expands, causing cracks and peeling. This causes water to accumulate in the voids, causing migration and cracks. In this regard, the formation of the roughened layer can prevent such defects from occurring.
また本発明において、スルーホールに充填された充填材上に導体層が形成されるのは、層間樹脂絶縁層中のスルーホール直上の位置にレーザ光でバイアホール用開口を形成する際に、前記導体層が、充填材中の樹脂成分まで浸食されるのを防止するからである。 Further, in the present invention, the conductor layer is formed on the filler filled in the through hole, when forming a via hole opening with laser light at a position immediately above the through hole in the interlayer resin insulating layer, This is because the conductor layer is prevented from eroding to the resin component in the filler.
本発明において、充填材のスルーホールからの露出面を覆う上記導体層の表面には、スルーホール内壁の導体表面に形成した粗化層と同様の粗化層が形成されていることが有利である。この理由は、粗化層により層間樹脂絶縁層やバイアホールとの密着性を改善することができるからである。特に、導体層の側面に粗化層が形成されていると、導体層側面と層間樹脂絶縁層との密着不足によってこれらの界面を起点として層間樹脂絶縁層に向けて発生するクラックを抑制することができる。 In the present invention, it is advantageous that a roughened layer similar to the roughened layer formed on the conductor surface of the inner wall of the through hole is formed on the surface of the conductor layer covering the exposed surface of the filler from the through hole. is there. The reason is that the roughened layer can improve the adhesion to the interlayer resin insulating layer and the via hole. In particular, when the roughened layer is formed on the side surface of the conductor layer, it is possible to suppress cracks generated from the interface between the conductor layer side surface and the interlayer resin insulation layer due to insufficient adhesion between the conductor layer side surface and the interlayer resin insulation layer. Can be.
このような粗化層の厚さは、 0.1〜10μｍがよい。この理由は、厚すぎると層間ショートの原因となり、薄すぎると被着体との密着力が低くなるからである。この粗化層としては、スルーホール内壁の導体あるいは導体層の表面を、酸化（黒化）−還元処理して形成したもの、有機酸と第二銅錯体の混合水溶液で処理して形成したもの、あるいは銅−ニッケル−リン針状合金のめっき処理にて形成したものがよい。 The thickness of such a roughened layer is preferably 0.1 to 10 μm. The reason for this is that if it is too thick, it causes interlayer short-circuiting, and if it is too thin, the adhesion to the adherend decreases. The roughened layer is formed by subjecting the conductor on the inner wall of the through hole or the surface of the conductor layer to an oxidation (blackening) -reduction treatment, or a treatment formed with a mixed aqueous solution of an organic acid and a cupric complex. Alternatively, it is preferably formed by plating a copper-nickel-phosphorus needle-like alloy.
これらの処理のうち、酸化（黒化）−還元処理による方法では、NaOH（10ｇ／ｌ）、NaClO2（40ｇ／ｌ）、Na3PO4（６ｇ／ｌ）を酸化浴（黒化浴）、NaOH（10ｇ／ｌ）、NaBH4 （６ｇ／ｌ）を還元浴とする。 Of these processes, the oxidation (blackening) - In the process according to the reduction treatment, NaOH (10g / l), NaClO 2 (40g / l), Na 3 PO 4 (6g / l) oxide bath (blackening bath) , NaOH (10 g / l) and NaBH 4 (6 g / l) as the reducing bath.
また、有機酸−第二銅錯体の混合水溶液を用いた処理では、スプレーやバブリングなどの酸素共存条件下で次のように作用し、導体回路である銅などの金属箔を溶解させる。
Ｃｕ＋Ｃｕ（II）Ａn →２Ｃｕ（Ｉ）Ａn/2
２Ｃｕ（Ｉ）Ａn/2 ＋ｎ／４Ｏ2 ＋ｎＡＨ（エアレーション）
→２Ｃｕ（II）Ａn ＋ｎ／２Ｈ2 Ｏ
Ａは錯化剤（キレート剤として作用）、ｎは配位数である。
Further, in the treatment using the mixed aqueous solution of the organic acid-cupric complex, the metal foil such as copper serving as a conductor circuit is dissolved under the condition of coexistence of oxygen such as spraying and bubbling, as follows.
Cu + Cu (II) A n → 2Cu (I) A n / 2
2Cu (I) A n / 2 + n / 4O 2 + nAH (aeration)
→ 2Cu (II) A n + n / 2H 2 O
A is a complexing agent (acting as a chelating agent), and n is a coordination number.
この処理で用いられる第二銅錯体は、アゾール類の第二銅錯体がよい。このアゾール類の第二銅錯体は、金属銅などを酸化するための酸化剤として作用する。アゾール類としては、ジアゾール、トリアゾール、テトラゾールがよい。なかでもイミダゾール、２−メチルイミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−ウンデシルイミダゾールなどがよい。
このアゾール類の第二銅錯体の含有量は、１〜15重量％がよい。この範囲内にあれば、溶解性および安定性に優れるからである。
The cupric complex used in this treatment is preferably an azole cupric complex. The cupric complex of azoles acts as an oxidizing agent for oxidizing metallic copper and the like. As the azoles, diazole, triazole and tetrazole are preferable. Among them, imidazole, 2-methylimidazole, 2-ethylimidazole, 2-ethyl-4-methylimidazole, 2-phenylimidazole, 2-undecylimidazole and the like are preferable.
The content of the cupric complex of azoles is preferably 1 to 15% by weight. This is because, when it is in this range, solubility and stability are excellent.
また、有機酸は、酸化銅を溶解させるために配合させるものである。
具体例としては、ギ酸、酢酸、プロピオン酸、酪酸、吉草酸、カプロン酸、アクリル酸、クロトン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、マレイン酸、安息香酸、グリコール酸、乳酸、リンゴ酸、スルファミン酸から選ばれるいずれか少なくとも１種がよい。
この有機酸の含有量は、 0.1〜30重量％がよい。酸化された銅の溶解性を維持し、かつ溶解安定性を確保するためである。
なお、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。
The organic acid is added to dissolve the copper oxide.
Specific examples include formic acid, acetic acid, propionic acid, butyric acid, valeric acid, caproic acid, acrylic acid, crotonic acid, oxalic acid, malonic acid, succinic acid, glutaric acid, maleic acid, benzoic acid, glycolic acid, lactic acid, apple At least one selected from acids and sulfamic acids is preferred.
The content of the organic acid is preferably 0.1 to 30% by weight. This is for maintaining the solubility of the oxidized copper and ensuring the solubility stability.
The generated cuprous complex dissolves under the action of an acid and combines with oxygen to form a cupric complex, which again contributes to copper oxidation.
この有機酸−第二銅錯体からなるエッチング液には、銅の溶解やアゾール類の酸化作用を補助するために、ハロゲンイオン、例えば、フッ素イオン、塩素イオン、臭素イオンなどを加えてもよい。このハロゲンイオンは、塩酸、塩化ナトリウムなどを添加して供給できる。
ハロゲンイオン量は、0.01〜20重量％がよい。この範囲内にあれば、形成された粗化層は層間樹脂絶縁層との密着性に優れるからである。
A halogen ion, for example, a fluorine ion, a chlorine ion, a bromine ion, or the like may be added to the etching solution composed of the organic acid-cupric complex to assist in dissolving copper and oxidizing azoles. This halogen ion can be supplied by adding hydrochloric acid, sodium chloride or the like.
The amount of halogen ions is preferably 0.01 to 20% by weight. This is because if it is within this range, the formed roughened layer has excellent adhesion to the interlayer resin insulating layer.
この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製する。 The etching solution comprising the organic acid-cupric complex is prepared by dissolving a cupric complex of azoles and an organic acid (halogen ion as required) in water.
また、銅−ニッケル−リンからなる針状合金のめっき処理では、硫酸銅１〜40ｇ／ｌ、硫酸ニッケル 0.1〜6.0 ｇ／ｌ、クエン酸10〜20ｇ／ｌ、次亜リン酸塩10〜100 ｇ／ｌ、ホウ酸10〜40ｇ／ｌ、界面活性剤0.01〜10ｇ／ｌからなる液組成のめっき浴を用いることが望ましい。
Further, in the plating treatment of a needle-shaped alloy composed of copper-nickel-phosphorus, copper sulfate 1 to 40 g / l, nickel sulfate 0.1 to 6.0 g / l,
本発明において、充填材は、金属粒子、熱硬化性の樹脂および硬化剤からなるか、あるいは金属粒子および熱可塑性の樹脂からなることが好ましく、必要に応じて溶剤を添加してもよい。このような充填材は、金属粒子が含まれていると、その表面を研磨することにより金属粒子が露出し、この露出した金属粒子を介してその上に形成されるめっき膜と一体化するため、ＰＣＴ（pressure cooker test）のような過酷な高温多湿条件下でも導体層との界面で剥離が発生しにくくなる。また、この充填材は、壁面に金属膜が形成されたスルーホールに充填されるので、金属イオンのマイグレーションが発生しない。
金属粒子としては、銅、金、銀、アルミニウム、ニッケル、チタン、クロム、すず／鉛、パラジウム、プラチナなどが使用できる。なお、この金属粒子の粒子径は、 0.1〜50μｍがよい。この理由は、 0.1μｍ未満であると、銅表面が酸化して樹脂に対する濡れ性が悪くなり、50μｍを超えると、印刷性が悪くなるからである。また、この金属粒子の配合量は、全体量に対して30〜90wt％がよい。この理由は、30wt％より少ないと、スルーホールから露出する充填材を覆う導体層の密着性が悪くなり、90wt％を超えると、印刷性が悪化するからである。
使用される樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）等のフッ素樹脂、ビスマレイミドトリアジン（ＢＴ）樹脂、ＦＥＰ、ＰＦＡ、ＰＰＳ、ＰＥＮ、ＰＥＳ、ナイロン、アラミド、ＰＥＥＫ、ＰＥＫＫ、ＰＥＴなどが使用できる。
硬化剤としては、イミダゾール系、フェノール系、アミン系などの硬化剤が使用できる。
溶剤としては、ＮＭＰ（ノルマルメチルピロリドン）、ＤＭＤＧ（ジエチレングリコールジメチルエーテル）、グリセリン、水、１−又は２−又は３−のシクロヘキサノール、シクロヘキサノン、メチルセロソルブ、メチルセロソルブアセテート、メタノール、エタノール、ブタノール、プロパノール、ビスフェノールＡ型エポキシなどが使用できる。
In the present invention, the filler is preferably made of metal particles, a thermosetting resin and a curing agent, or is preferably made of metal particles and a thermoplastic resin, and a solvent may be added as necessary. When such a filler contains metal particles, the metal particles are exposed by polishing the surface thereof, and are integrated with the plating film formed thereon through the exposed metal particles. Also, even under severe high-temperature and high-humidity conditions such as PCT (pressure cooker test), peeling is less likely to occur at the interface with the conductor layer. In addition, since the filler is filled in the through hole having the metal film formed on the wall surface, migration of metal ions does not occur.
As the metal particles, copper, gold, silver, aluminum, nickel, titanium, chromium, tin / lead, palladium, platinum and the like can be used. The metal particles preferably have a particle size of 0.1 to 50 μm. The reason for this is that if the thickness is less than 0.1 μm, the copper surface is oxidized and the wettability to the resin deteriorates, and if it exceeds 50 μm, the printability deteriorates. The amount of the metal particles is preferably 30 to 90% by weight based on the total amount. The reason is that if the amount is less than 30% by weight, the adhesion of the conductor layer covering the filler exposed from the through-hole will be poor, and if it exceeds 90% by weight, the printability will be deteriorated.
Examples of the resin used include epoxy resin, phenol resin, polyimide resin, fluorine resin such as polytetrafluoroethylene (PTFE), bismaleimide triazine (BT) resin, FEP, PFA, PPS, PEN, PES, nylon, and aramid. PEEK, PEKK, PET and the like can be used.
As the curing agent, an imidazole-based, phenol-based, or amine-based curing agent can be used.
Examples of the solvent include NMP (normal methyl pyrrolidone), DMDG (diethylene glycol dimethyl ether), glycerin, water, 1- or 2- or 3-cyclohexanol, cyclohexanone, methyl cellosolve, methyl cellosolve acetate, methanol, ethanol, butanol, propanol, Bisphenol A type epoxy can be used.
特に、この充填材の最適組成としては、重量比で６：４〜９：１のCu粉とビスフェノールＦ型の無溶剤エポキシ（油化シェル製、商品名：Ｅ-807）の混合物と硬化剤の組合せ、あるいは重量比で８：２：３のCu粉とＰＰＳとＮＭＰの組合せが好ましい。
この充填材は、非導電性（比抵抗108Ω・cm以上）であることが望ましい。非導電性の方が硬化収縮が小さく、導体層やバイアホールとの剥離が起こりにくいからである。
In particular, the optimum composition of the filler is a mixture of Cu powder in a weight ratio of 6: 4 to 9: 1 and a non-solvent epoxy of bisphenol F type (trade name: E-807, manufactured by Yuka Shell) and a curing agent Or a combination of Cu powder with a weight ratio of 8: 2: 3, PPS and NMP is preferred.
This filler is desirably non-conductive (specific resistance of 10 8 Ω · cm or more). This is because the non-conductive material has a smaller curing shrinkage and is less likely to peel off from the conductor layer or via hole.
本発明において、層間樹脂絶縁層としては、熱硬化性樹脂、熱可塑性樹脂、あるいは熱硬化性樹脂と熱可塑性樹脂の複合体を用いることができる。
熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、熱硬化性ポリフェニレンエーテル（ＰＰＥ）などが使用できる。
熱可塑性樹脂としては、ポリテトラフルオロエチレン（ＰＴＦＥ）等のフッ素樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルフィド（ＰＰＳ）、熱可塑型ポリフェニレンエーテル（ＰＰＥ）、ポリエーテルスルフォン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンスルフォン（ＰＰＥＳ）、４フッ化エチレン６フッ化プロピレン共重合体（ＦＥＰ）、４フッ化エチレンパーフロロアルコキシ共重合体（ＰＦＡ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリオレフィン系樹脂などが使用できる。
熱硬化性樹脂と熱可塑性樹脂の複合体としては、エポキシ樹脂−ＰＥＳ、エポキシ樹脂−ＰＳＦ、エポキシ樹脂−ＰＰＳ、エポキシ樹脂−ＰＰＥＳなどが使用できる。
In the present invention, a thermosetting resin, a thermoplastic resin, or a composite of a thermosetting resin and a thermoplastic resin can be used as the interlayer resin insulating layer.
As the thermosetting resin, an epoxy resin, a polyimide resin, a phenol resin, a thermosetting polyphenylene ether (PPE), or the like can be used.
Examples of the thermoplastic resin include fluororesins such as polytetrafluoroethylene (PTFE), polyethylene terephthalate (PET), polysulfone (PSF), polyphenylene sulfide (PPS), thermoplastic polyphenylene ether (PPE), and polyether sulfone (PES). ), Polyetherimide (PEI), polyphenylene sulfone (PPES), tetrafluoroethylene hexafluoropropylene copolymer (FEP), tetrafluoroethylene perfluoroalkoxy copolymer (PFA), polyethylene naphthalate (PEN) , Polyetheretherketone (PEEK), polyolefin-based resins, and the like.
As a composite of a thermosetting resin and a thermoplastic resin, epoxy resin-PES, epoxy resin-PSF, epoxy resin-PPS, epoxy resin-PPES, or the like can be used.
本発明では、層間樹脂絶縁層としてガラスクロス含浸樹脂複合体を用いることができる。このガラスクロス含浸樹脂複合体としては、ガラスクロス含浸エポキシ、ガラスクロス含浸ビスマレイミドトリアジン、ガラスクロス含浸ＰＴＦＥ、ガラスクロス含浸ＰＰＥ、ガラスクロス含浸ポリイミドなどがある。 In the present invention, a glass cloth-impregnated resin composite can be used as the interlayer resin insulating layer. Examples of the glass cloth impregnated resin composite include glass cloth impregnated epoxy, glass cloth impregnated bismaleimide triazine, glass cloth impregnated PTFE, glass cloth impregnated PPE, and glass cloth impregnated polyimide.
また本発明において、層間樹脂絶縁層としては、無電解めっき用接着剤を用いることができる。
この無電解めっき用接着剤としては、硬化処理された酸あるいは酸化剤に可溶性の耐熱性樹脂粒子が、硬化処理によって酸あるいは酸化剤に難溶性となる未硬化の耐熱性樹脂中に分散されてなるものが最適である。この理由は、酸や酸化剤で処理することにより、耐熱性樹脂粒子が溶解除去されて、表面に蛸つぼ状のアンカーからなる粗化面が形成できるからである。
In the present invention, an adhesive for electroless plating can be used as the interlayer resin insulating layer.
As the adhesive for electroless plating, heat-resistant resin particles soluble in a cured acid or oxidizing agent are dispersed in an uncured heat-resistant resin which becomes hardly soluble in an acid or an oxidizing agent by the curing treatment. Is best. The reason for this is that by treating with an acid or an oxidizing agent, the heat-resistant resin particles are dissolved and removed, and a roughened surface composed of an octopus pot-shaped anchor can be formed on the surface.
上記無電解めっき用接着剤において、特に硬化処理された前記耐熱性樹脂粒子としては、(i)平均粒径が10μｍ以下の耐熱性樹脂粉末、(ii)平均粒径が２μｍ以下の耐熱性樹脂粉末を凝集させた凝集粒子、(iii)平均粒径が２〜10μｍの耐熱性樹脂粉末と平均粒径が２μｍ以下の耐熱性樹脂粉末との混合物、(iv)平均粒径が２〜10μｍの耐熱性樹脂粉末の表面に平均粒径が２μｍ以下の耐熱性樹脂粉末または無機粉末のいずれか少なくとも１種を付着させてなる疑似粒子、(v)平均粒径が 0.1〜0.8 μｍの耐熱性樹脂粉末と平均粒径が 0.8μｍを超え２μｍ未満の耐熱性樹脂粉末との混合物、(vi)平均粒径が 0.1〜1.0 μｍの耐熱性樹脂粉末、から選ばれるいずれか少なくとも１種を用いることが望ましい。これらは、より複雑なアンカーを形成できるからである。この無電解めっき用接着剤で使用される耐熱性樹脂は、前述の熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱可塑性樹脂の複合体を使用できる。 In the adhesive for electroless plating, particularly as the heat-resistant resin particles subjected to the curing treatment, (i) a heat-resistant resin powder having an average particle diameter of 10 μm or less, and (ii) a heat-resistant resin having an average particle diameter of 2 μm or less Agglomerated particles obtained by aggregating the powder, (iii) a mixture of a heat-resistant resin powder having an average particle diameter of 2 to 10 μm and a heat-resistant resin powder having an average particle diameter of 2 μm or less, and (iv) an average particle diameter of 2 to 10 μm. Pseudo particles obtained by adhering at least one of a heat-resistant resin powder or an inorganic powder having an average particle size of 2 μm or less to the surface of the heat-resistant resin powder, (v) a heat-resistant resin having an average particle size of 0.1 to 0.8 μm A mixture of powder and a heat-resistant resin powder having an average particle size of more than 0.8 μm and less than 2 μm, and (vi) a heat-resistant resin powder having an average particle size of 0.1 to 1.0 μm, may be used. desirable. This is because they can form more complex anchors. As the heat-resistant resin used in the adhesive for electroless plating, the above-described thermosetting resin, thermoplastic resin, or a composite of the thermosetting resin and the thermoplastic resin can be used.
本発明において、基板上に形成された導体層（スルーホールに充填された充填材を覆うものを含む）と層間樹脂絶縁層上に形成された導体回路は、バイアホールで接続することができる。この場合、バイアホールは、めっき膜や充填材で充填してもよい。 In the present invention, the conductor layer formed on the substrate (including the one covering the filler filled in the through hole) and the conductor circuit formed on the interlayer resin insulating layer can be connected by a via hole. In this case, the via holes may be filled with a plating film or a filler.
以下、本発明の多層プリント配線板を製造する方法について一例を挙げて具体的に説明する。なお、以下に述べる方法は、セミアディティブ法による多層プリント配線板の製造方法に関するものであるが、本発明における多層プリント配線板の製造方法では、フルアディティブ法やマルチラミネーション法、ピンラミネーション法を採用することができる。 Hereinafter, the method for manufacturing the multilayer printed wiring board of the present invention will be specifically described by way of an example. The method described below relates to a method for manufacturing a multilayer printed wiring board by a semi-additive method, but the method for manufacturing a multilayer printed wiring board in the present invention employs a full additive method, a multi-lamination method, and a pin lamination method. can do.
(1) スルーホールの形成
(i)．まず、基板にドリルで貫通孔を明け、貫通孔の壁面および銅箔表面に無電解めっきを施してスルーホールを形成する。
基板としては、ガラスエポキシ基板やポリイミド基板、ビスマレイミド−トリアジン樹脂基板、フッ素樹脂基板などの樹脂基板、あるいはこれらの樹脂基板の銅張積層板、セラミック基板、金属基板などを用いることができる。特に、誘電率を考慮する場合は、両面銅張フッ素樹脂基板を用いることが好ましい。この基板は、片面が粗化された銅箔をポリテトラフルオロエチレン等のフッ素樹脂基板に熱圧着したものである。無電解めっきとしては銅めっきがよい。フッ素樹脂基板のようにめっきのつきまわりが悪い基板の場合は、有機金属ナトリウムからなる前処理剤（商品名：潤工社製：テトラエッチ）、プラズマ処理などの表面改質を行う。
(1) Through-hole formation
(i). First, a through hole is drilled in a substrate, and a through hole is formed by applying electroless plating to the wall surface of the through hole and the surface of the copper foil.
As the substrate, a resin substrate such as a glass epoxy substrate, a polyimide substrate, a bismaleimide-triazine resin substrate, a fluororesin substrate, or a copper-clad laminate of these resin substrates, a ceramic substrate, a metal substrate, or the like can be used. In particular, when the dielectric constant is considered, it is preferable to use a double-sided copper-clad fluororesin substrate. This substrate is obtained by thermocompression bonding a copper foil having one surface roughened to a fluororesin substrate such as polytetrafluoroethylene. Copper plating is preferred as the electroless plating. In the case of a substrate with poor plating coverage such as a fluororesin substrate, a surface treatment such as a pretreatment agent made of organometallic sodium (trade name: manufactured by Junko Co., Tetra Etch), plasma treatment or the like is performed.
(ii)．次に、厚付けのために電解めっきを行う。この電解めっきとしては銅めっきがよい。
(iii)．そしてさらに、スルーホール内壁および電解めっき膜表面を粗化処理して粗化層を設ける。この粗化層には、黒化（酸化）−還元処理によるもの、有機酸と第二銅錯体の混合水溶液をスプレー処理して形成したもの、あるいは銅−ニッケル−リン針状合金めっきによるものがある。
(ii). Next, electrolytic plating is performed for thickening. Copper plating is preferred as the electrolytic plating.
(iii). Further, the inner wall of the through hole and the surface of the electrolytic plating film are roughened to provide a roughened layer. The roughened layer may be formed by a blackening (oxidation) -reduction treatment, by a spray treatment of a mixed aqueous solution of an organic acid and a cupric complex, or by a copper-nickel-phosphorus needle-like alloy plating. is there.
(2) 充填材の充填
(i)．前記(1) で形成したスルーホールに充填材を充填する。具体的には、充填材は、スルーホール部分に開口を設けたマスクを載置した基板上に、印刷法にて塗布することによりスルーホールに充填され、充填後、乾燥、硬化させる。
(2) Filling filler
(i). The through hole formed in (1) is filled with a filler. Specifically, the filler is filled in the through-hole by applying by a printing method onto a substrate on which a mask having an opening formed in the through-hole is placed, and then the filler is dried and cured.
この充填材には、金属粉と樹脂の密着力を上げるために、シランカップリング剤などの金属表面改質剤を添加してもよい。また、その他の添加剤として、アクリル系消泡剤やシリコン系消泡剤などの消泡剤、シリカやアルミナ、タルクなどの無機充填剤を添加してもよい。また、金属粒子の表面には、シランカップリング剤を付着させてもよい。 A metal surface modifier such as a silane coupling agent may be added to the filler to increase the adhesion between the metal powder and the resin. As other additives, an antifoaming agent such as an acrylic antifoaming agent or a silicon-based antifoaming agent, or an inorganic filler such as silica, alumina, or talc may be added. Further, a silane coupling agent may be attached to the surface of the metal particles.
このような充填材は、例えば、以下の条件にて印刷される。即ち、テトロン製メッシュ版の印刷マスク版と45℃の角スキージを用い、Cuペースト粘度： 120Pa・ｓ、スキージ速度：13mm／min 、スキージ押込み量：１mmの条件で印刷する。 Such a filler is printed, for example, under the following conditions. That is, using a printing mask plate of a Tetron mesh plate and a square squeegee at 45 ° C., printing is performed under the conditions of a Cu paste viscosity: 120 Pa · s, a squeegee speed: 13 mm / min, and a squeegee pushing amount: 1 mm.
(ii)．スルーホールからはみ出した充填材および基板の電解めっき膜表面の粗化層を研磨により除去して、基板表面を平坦化する。研磨は、ベルトサンダーやバフ研磨がよい。 (ii). The filler protruding from the through hole and the roughened layer on the surface of the electrolytic plating film of the substrate are removed by polishing to flatten the surface of the substrate. Polishing is preferably performed using a belt sander or buffing.
(3) 導体層の形成（なお、請求項１または６に記載の発明では、この工程を経ずに直接、工程(4) が実施される。）
(i)．前記(2) で平坦化した基板の表面に触媒核を付与した後、無電解めっき、電解めっきを施し、さらにエッチングレジストを形成し、レジスト非形成部分をエッチングすることにより、導体回路部分および充填材を覆う導体層部分を形成する。そのエッチング液としては、硫酸−過酸化水素の水溶液、過硫酸アンモニウムや過硫酸ナトリウム、過硫酸カリウムなどの過硫酸塩水溶液、塩化第二鉄や塩化第二銅の水溶液がよい。
(3) Formation of a conductor layer (In the invention described in
(i). After applying catalyst nuclei to the surface of the substrate planarized in the above (2), electroless plating and electrolytic plating are performed, an etching resist is further formed, and the resist non-formed portion is etched, so that the conductive circuit portion and the filled portion are filled. A conductor layer portion covering the material is formed. As the etchant, an aqueous solution of sulfuric acid-hydrogen peroxide, an aqueous solution of persulfate such as ammonium persulfate, sodium persulfate, or potassium persulfate, and an aqueous solution of ferric chloride or cupric chloride are preferable.
(ii)．そして、エッチングレジストを剥離して、独立した導体回路および導体層とした後、その導体回路および導体層の表面に、粗化層を形成する。導体回路および充填材を覆う導体層の表面に粗化層を形成すると、その導体は、層間樹脂絶縁層との密着性に優れるので、導体回路および充填材を覆う導体層の側面と樹脂絶縁層との界面を起点とするクラックが発生しない。また一方で、充填材を覆う導体層は、電気的に接続されるバイアホールとの密着性が改善される。
この粗化層の形成方法は、前述したとおりであり、黒化（酸化）−還元処理、針状合金めっき、あるいはエッチングして形成する方法などがある。
(ii). Then, after removing the etching resist to form an independent conductor circuit and conductor layer, a roughened layer is formed on the surface of the conductor circuit and conductor layer. If a roughened layer is formed on the surface of the conductor layer covering the conductor circuit and the filler, the conductor has excellent adhesion to the interlayer resin insulation layer, so that the side of the conductor layer covering the conductor circuit and the filler and the resin insulation layer Cracks originating from the interface with the surface do not occur. On the other hand, the conductor layer covering the filler has improved adhesion to via holes that are electrically connected.
The method of forming the roughened layer is as described above, and includes a method of blackening (oxidation) -reduction, needle-like alloy plating, or etching.
さらに、粗化後に、基板表面の導体層に起因する凹凸を無くすため、導体回路間に樹脂を塗布して充填し、これを硬化し、表面を導体が露出するまで研磨して平坦化することが望ましい。
樹脂としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂などのビスフェノール型エポキシ樹脂、イミダゾール硬化剤および無機粒子からなる樹脂を使用することが望ましい。ビスフェノール型エポキシ樹脂は、粘度が低く、塗布しやすいからである。特に、ビスフェノールＦ型エポキシ樹脂は、溶剤を使用しなくてもよいため、加熱硬化時に溶剤が揮発することに起因するクラックや剥離を防止でき、有利である。
そしてさらに、研磨後に導体層表面に粗化層を設けることが望ましい。
Furthermore, after roughening, in order to eliminate irregularities due to the conductor layer on the substrate surface, apply and fill a resin between the conductor circuits, cure it, and polish the surface until the conductor is exposed, and flatten it. Is desirable.
As the resin, it is desirable to use a bisphenol-type epoxy resin such as a bisphenol A-type epoxy resin and a bisphenol F-type epoxy resin, a resin comprising an imidazole curing agent and inorganic particles. This is because the bisphenol type epoxy resin has a low viscosity and is easy to apply. In particular, the bisphenol F type epoxy resin does not require the use of a solvent, so that cracks and peeling due to volatilization of the solvent during heating and curing can be advantageously prevented.
Further, it is desirable to provide a roughened layer on the surface of the conductor layer after polishing.
なお、導体層の形成方法として、以下の工程を採用することができる。
即ち、前記(1),(2) の工程を終えた基板にめっきレジストを形成し、次いで、レジスト非形成部分に電解めっきを施して導体回路および導体層部分を形成し、これらの導体上に、ホウフッ化スズ、ホウフッ化鉛、ホウフッ化水素酸、ペプトンからなる電解半田めっき液を用いて半田めっき膜を形成した後、めっきレジストを除去し、そのめっきレジスト下の無電解めっき膜および銅箔をエッチング除去して独立パターンを形成し、さらに、半田めっき膜をホウフッ酸水溶液で溶解除去して導体層を形成する。
The following steps can be adopted as a method for forming the conductor layer.
That is, a plating resist is formed on the substrate after the steps (1) and (2), and then a portion where the resist is not formed is subjected to electrolytic plating to form a conductor circuit and a conductor layer portion. After forming a solder plating film using an electrolytic solder plating solution consisting of tin borofluoride, lead borofluoride, borofluoric acid, and peptone, the plating resist is removed, and the electroless plating film and copper foil under the plating resist are removed. Is removed by etching to form an independent pattern, and the solder plating film is dissolved and removed with a borofluoric acid aqueous solution to form a conductor layer.
(4) 層間樹脂絶縁層および導体回路の形成
(i)．このようにして作製した配線基板の上に、層間樹脂絶縁層を形成する。層間樹脂絶縁層としては、熱硬化性樹脂、熱可塑性樹脂、あるいは熱硬化性樹脂と熱可塑性樹脂の複合体を使用できる。また、本発明では、層間樹脂絶縁材として前述した無電解めっき用接着剤を用いることができる。
層間樹脂絶縁層は、これらの樹脂の未硬化液を塗布したり、フィルム状の樹脂を熱圧着してラミネートすることにより形成される。
(4) Formation of interlayer resin insulation layer and conductor circuit
(i). An interlayer resin insulating layer is formed on the wiring board thus manufactured. As the interlayer resin insulating layer, a thermosetting resin, a thermoplastic resin, or a composite of a thermosetting resin and a thermoplastic resin can be used. In the present invention, the above-mentioned adhesive for electroless plating can be used as the interlayer resin insulating material.
The interlayer resin insulation layer is formed by applying an uncured liquid of these resins, or by laminating a film-shaped resin by thermocompression bonding.
(ii)．次に、この層間樹脂絶縁層に被覆される下層の導体回路との電気的接続を確保するために層間樹脂絶縁層に開口を設ける。
この開口の穿孔は、層間樹脂絶縁層が感光性樹脂からなる場合は、露光、現像処理にて行い、熱硬化性樹脂や熱可塑性樹脂からなる場合は、レーザ光にて行う。このとき、使用されるレーザ光としては、炭酸ガスレーザ、紫外線レーザ、エキシマレーザなどがある。レーザ光にて孔明けした場合は、デスミア処理を行ってもよい。このデスミア処理は、クロム酸、過マンガン酸塩などの水溶液からなる酸化剤を使用して行うことができ、また酸素プラズマなどで処理してもよい。
(ii). Next, an opening is provided in the interlayer resin insulating layer in order to secure electrical connection with a lower conductive circuit covered by the interlayer resin insulating layer.
The opening is formed by exposure and development when the interlayer resin insulation layer is made of a photosensitive resin, and is formed by laser light when the interlayer resin insulation layer is made of a thermosetting resin or a thermoplastic resin. At this time, the laser light used includes a carbon dioxide gas laser, an ultraviolet laser, an excimer laser, and the like. When the laser beam is used to make holes, desmearing may be performed. This desmear treatment can be performed using an oxidizing agent composed of an aqueous solution such as chromic acid or permanganate, or may be performed using oxygen plasma or the like.
(iii)．開口を有する層間樹脂絶縁層を形成した後、必要に応じてその表面を粗化する。
上述した無電解めっき用接着剤を層間樹脂絶縁層として使用した場合は、表面を酸化剤で処理して耐熱性樹脂粒子のみを選択的に除去して粗化する。また、熱硬化性樹脂や熱可塑性樹脂を使用した場合でも、クロム酸、過マンガン酸塩などの水溶液から選ばれる酸化剤による表面粗化処理が有効である。なお、酸化剤では粗化されないフッ素樹脂（ポリテトラフルオロエチレン等）などの樹脂の場合は、プラズマ処理やテトラエッチなどにより表面を粗化する。
(iii). After forming the interlayer resin insulation layer having openings, the surface is roughened as necessary.
When the above-mentioned adhesive for electroless plating is used as an interlayer resin insulating layer, the surface is treated with an oxidizing agent to selectively remove only heat-resistant resin particles and roughen the surface. Further, even when a thermosetting resin or a thermoplastic resin is used, a surface roughening treatment using an oxidizing agent selected from aqueous solutions such as chromic acid and permanganate is effective. In the case of a resin such as a fluororesin (eg, polytetrafluoroethylene) which is not roughened by an oxidizing agent, the surface is roughened by plasma treatment or tetraetch.
(iv)．次に、無電解めっき用の触媒核を付与する。
一般に触媒核は、パラジウム−スズコロイドであり、この溶液に基板を浸漬、乾燥、加熱処理して樹脂表面に触媒核を固定する。また、金属核をＣＶＤ、スパッタ、プラズマにより樹脂表面に打ち込んで触媒核とすることができる。この場合、樹脂表面に金属核が埋め込まれることになり、この金属核を中心にめっきが析出して導体回路が形成されるため、粗化しにくい樹脂やフッ素樹脂（ポリテトラフルオロエチレン等）のように樹脂と導体回路との密着が悪い樹脂でも、密着性を確保できる。この金属核としては、パラジウム、銀、金、白金、チタン、銅およびニッケルから選ばれる少なくとも１種以上がよい。なお、金属核の量は、20μｇ／cm2 以下がよい。この量を超えると金属核を除去しなければならないからである。
(iv). Next, a catalyst core for electroless plating is provided.
Generally, the catalyst core is a palladium-tin colloid, and the substrate is immersed in this solution, dried, and heat-treated to fix the catalyst core on the resin surface. Further, a metal nucleus can be used as a catalyst nucleus by being driven into the resin surface by CVD, sputtering, or plasma. In this case, a metal nucleus is embedded in the resin surface, and plating is deposited around the metal nucleus to form a conductor circuit. Therefore, it is difficult to roughen the resin or fluororesin (polytetrafluoroethylene or the like). Even if the resin has poor adhesion between the resin and the conductor circuit, the adhesion can be ensured. The metal nucleus is preferably at least one selected from palladium, silver, gold, platinum, titanium, copper and nickel. The amount of metal nuclei is preferably 20 μg / cm 2 or less. If the amount exceeds this, metal nuclei must be removed.
(v)．次に、層間樹脂絶縁層の表面に無電解めっきを施し、全面に無電解めっき膜を形成する。無電解めっき膜の厚みは 0.1〜５μｍ、より望ましくは 0.5〜３μｍである。
(vi)．そして、無電解めっき膜上にめっきレジストを形成する。めっきレジストは、前述のように感光性ドライフィルムをラミネートして露光、現像処理して形成される。
(vii)．さらに、電解めっきを行い、導体回路部分を厚付けする。電解めっき膜は、５〜30μｍがよい。
(viii)．そしてさらに、めっきレジストを剥離した後、そのめっきレジスト下の無電解めっき膜をエッチングにて溶解除去し、独立した導体回路（バイアホールを含む）を形成する。エッチング液としては、硫酸−過酸化水素の水溶液、過硫酸アンモニウムや過硫酸ナトリウム、過硫酸カリウムなどの過硫酸塩水溶液、塩化第二鉄や塩化第二銅の水溶液がよい。以下、実施例をもとに説明する。
(v). Next, electroless plating is performed on the surface of the interlayer resin insulating layer, and an electroless plating film is formed on the entire surface. The thickness of the electroless plating film is 0.1 to 5 μm, more preferably 0.5 to 3 μm.
(vi). Then, a plating resist is formed on the electroless plating film. The plating resist is formed by laminating a photosensitive dry film, exposing, and developing as described above.
(vii). Further, electrolytic plating is performed to thicken the conductor circuit portion. The thickness of the electrolytic plating film is preferably 5 to 30 μm.
(viii). Further, after the plating resist is removed, the electroless plating film under the plating resist is dissolved and removed by etching to form an independent conductor circuit (including a via hole). As the etchant, an aqueous solution of sulfuric acid-hydrogen peroxide, an aqueous solution of persulfate such as ammonium persulfate, sodium persulfate, or potassium persulfate, or an aqueous solution of ferric chloride or cupric chloride is preferable. Hereinafter, description will be made based on embodiments.
（実施例１）
(1) 厚さ 0.8ｍｍのポリテトラフルオロエチレン樹脂（以下、商品名：テフロンと略記する）基板１に、基板側の片面が粗化された18μｍの銅箔２がラミネートされてなる銅張積層板（松下電工製のガラスフッ素樹脂基板、商品名：Ｒ4737）を出発材料とした（図１(a) 参照）。まず、この銅張積層板をドリル削孔し、内壁面を有機酸からなる改質剤（潤工社製、商品名：テトラエッチ）で処理して表面の濡れ性を改善した（図１(b) 参照）。
(Example 1)
(1) A copper-clad laminate obtained by laminating a 18
次に、パラジウム−スズコロイドを付着させ、下記組成で無電解めっきを施して、基板全面に２μｍの無電解めっき膜を形成した。
〔無電解めっき水溶液〕
ＥＤＴＡ 150 ｇ／ｌ
硫酸銅 20 ｇ／ｌ
ＨＣＨＯ 30 ml／ｌ
ＮａＯＨ 40 ｇ／ｌ
α、α�−ビピリジル 80 mg／ｌ
ＰＥＧ 0.1 ｇ／ｌ
〔無電解めっき条件〕
70℃の液温度で30分
Next, a palladium-tin colloid was adhered, and electroless plating was performed with the following composition to form a 2 μm electroless plating film on the entire surface of the substrate.
[Electroless plating aqueous solution]
EDTA 150 g / l
Copper sulfate 20 g / l
HCHO 30 ml / l
NaOH 40 g / l
α, α � -bipyridyl 80 mg / l
PEG 0.1 g / l
[Electroless plating conditions]
30 minutes at 70 ° C liquid temperature
さらに、以下の条件で電解銅めっきを施し、厚さ15μｍの電解銅めっき膜を形成した（図１(c) 参照）。
〔電解めっき水溶液〕
硫酸 180 ｇ／ｌ
硫酸銅 80 ｇ／ｌ
添加剤（アトテックジャパン製、商品名：カパラシドＧＬ）
１ ml／ｌ
〔電解めっき条件〕
電流密度 １Ａ／dm2
時間 30分
温度 室温
Further, electrolytic copper plating was performed under the following conditions to form an electrolytic copper plating film having a thickness of 15 μm (see FIG. 1 (c)).
[Electroplating aqueous solution]
180 g / l sulfuric acid
Copper sulfate 80 g / l
Additives (Atotech Japan, trade name: Capalaside GL)
1 ml / l
[Electroplating conditions]
Current density 1A / dm 2
Time 30 minutes Temperature Room temperature
(2) 全面に無電解銅めっき膜と電解銅めっき膜からなる導体（スルーホール３を含む）を形成した基板を、水洗いし、乾燥した後、NaOH（10ｇ／ｌ）、NaClO2（40ｇ／ｌ）、Na3PO4（６ｇ／ｌ）を酸化浴（黒化浴）、NaOH（10ｇ／ｌ）、NaBH4 （６ｇ／ｌ）を還元浴とする酸化還元処理に供し、そのスルーホール３を含む導体の全表面に粗化層４を設けた（図１(d) 参照）。 (2) A substrate having a conductor (including through-hole 3) formed of an electroless copper plating film and an electrolytic copper plating film formed on the entire surface is washed with water and dried, and then NaOH (10 g / l), NaClO 2 (40 g / l), Na 3 PO 4 (6 g / l) was subjected to an oxidation-reduction treatment using an oxidation bath (blackening bath), NaOH (10 g / l), and NaBH 4 (6 g / l) as a reduction bath. A roughened layer 4 was provided on the entire surface of the conductor containing (see FIG. 1 (d)).
(3) 次に、平均粒径10μｍの銅粒子を含む充填材５（タツタ電線製の非導電性穴埋め銅ペースト、商品名：ＤＤペースト）を、スルーホール３にスクリーン印刷によって充填し、乾燥、硬化させた。そして、導体上面の粗化層４およびスルーホール３からはみ出した充填材５を、＃600 のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により除去し、さらにこのベルトサンダー研磨による傷を取り除くためのバフ研磨を行い、基板表面を平坦化した（図１(e) 参照）。
(3) Next, a
(4) 前記(3) で平坦化した基板表面に、パラジウム触媒（アトテック製）を付与し、常法に従って無電解銅めっきを施すことにより、厚さ 0.6μｍの無電解銅めっき膜６を形成した（図１(f) 参照）。
(4) An electroless
(5) ついで、以下の条件で電解銅めっきを施し、厚さ15μｍの電解銅めっき膜７を形成し、導体回路９となる部分の厚付け、およびスルーホール３に充填された充填材５を覆う導体層10となる部分を形成した。
〔電解めっき水溶液〕
硫酸 180 ｇ／ｌ
硫酸銅 80 ｇ／ｌ
添加剤（アトテックジャパン製、商品名：カパラシドＧＬ）
１ ml／ｌ
〔電解めっき条件〕
電流密度 １Ａ／dm2
時間 30分
温度 室温
(5) Next, electrolytic copper plating is performed under the following conditions to form an electrolytic copper plating film 7 having a thickness of 15 μm, thickening a portion to be a
[Electroplating aqueous solution]
180 g / l sulfuric acid
Copper sulfate 80 g / l
Additives (Atotech Japan, trade name: Capalaside GL)
1 ml / l
[Electroplating conditions]
Current density 1A / dm 2
Time 30 minutes Temperature Room temperature
(6) 導体回路９および導体層10となる部分を形成した基板の両面に、市販の感光性ドライフィルムを張り付け、マスク載置して、100 mJ／cm2 で露光、0.8 ％炭酸ナトリウムで現像処理し、厚さ15μｍのエッチングレジスト８を形成した（図２(a) 参照）。
(6) A commercially available photosensitive dry film is stuck on both sides of the substrate on which the portions to be the
(7) そして、エッチングレジスト８を形成してない部分のめっき膜を、硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、さらに、エッチングレジスト８を５％ＫＯＨで剥離除去して、独立した導体回路９および充填材５を覆う導体層10を形成した（図２(b) 参照）。
(7) Then, the plating film in a portion where the etching resist 8 is not formed is dissolved and removed by etching using a mixed solution of sulfuric acid and hydrogen peroxide, and the etching resist 8 is peeled and removed with 5% KOH. Then, a
(8) 次に、導体回路９および充填材５を覆う導体層10の表面にCu−Ni−Ｐ合金からなる厚さ 2.5μｍの粗化層（凹凸層）11を形成し、さらにこの粗化層11の表面に厚さ 0.3μｍのSn層を形成した（図２(c) 参照、Sn層については図示しない）。
その形成方法は以下のようである。即ち、基板を酸性脱脂してソフトエッチングし、次いで、塩化パラジウムと有機酸からなる触媒溶液で処理して、Ｐｄ触媒を付与し、この触媒を活性化した後、硫酸銅８ｇ／ｌ、硫酸ニッケル 0.6ｇ／ｌ、クエン酸15ｇ／ｌ、次亜リン酸ナトリウム29ｇ／ｌ、ホウ酸31ｇ／ｌ、界面活性剤 0.1ｇ／ｌ、ｐＨ＝９からなる無電解めっき浴にてめっきを施し、導体回路７および充填材５を覆う導体層８の表面にCu−Ni−Ｐ合金の粗化層10を設けた。ついで、ホウフッ化スズ 0.1 mol／ｌ、チオ尿素 1.0 mol／ｌ、温度50℃、ｐＨ＝1.2 の条件でCu−Sn置換反応させ、粗化層10の表面に厚さ 0.3μｍのSn層を設けた（Sn層については図示しない）。
(8) Next, on the surface of the
The forming method is as follows. That is, the substrate was acid-degreased and soft-etched, and then treated with a catalyst solution comprising palladium chloride and an organic acid to provide a Pd catalyst. After activating this catalyst, copper sulfate 8 g / l, nickel sulfate Conducting plating in an electroless plating bath consisting of 0.6 g / l, citric acid 15 g / l, sodium hypophosphite 29 g / l, boric acid 31 g / l, surfactant 0.1 g / l, pH = 9 A roughened
(9) 基板の両面に、厚さ25μｍのテフロンシート（デュポン製のＦＥＰフィルム、商品名：テフロンR ＦＥＰ）を温度 200℃、圧力20kg／cm2 で積層した後、290 ℃でアニーリングして層間樹脂絶縁層12を設けた（図２(d) 参照）。
(9) on both sides of a substrate, a Teflon sheet (DuPont of FEP film, trade name: Teflon R FEP) having a thickness of 25μm temperature 200 ° C., after stacking a pressure 20 kg / cm 2, and annealed at 290 ° C. interlayer A
(10)波長10.6μｍの紫外線レーザにて、テフロン樹脂絶縁層12に直径25μｍのバイアホール用開口13を設けた（図２(e) 参照）。さらに、テフロン樹脂絶縁層12の表面をプラズマ処理して粗化した。プラズマ処理条件は、 500Ｗ，500mTorr，10分である。
(10) Via holes 13 having a diameter of 25 μm were formed in the Teflon
(11)Ｐｄをターゲットにしたスパッタリングを、気圧 0.6Pa、温度 100℃、電圧200Ｗ、時間１分間の条件で行い、Ｐｄ核をテフロン樹脂絶縁層12の表面に打ち込んだ。このとき、スパッタリングのための装置は、日本真空技術（株）製のSV−4540を使用した。
打ち込まれるＰｄ量は、20μｇ／cm2 以下とした。このＰｄ量は、基板を６Ｎ塩酸水溶液に浸漬し、溶出した総Ｐｄ量を原子吸光法にて測定し、その総Ｐｄ量を露出面積で除して求めた。
(11) Sputtering using Pd as a target was performed under the conditions of a pressure of 0.6 Pa, a temperature of 100 ° C., a voltage of 200 W and a time of 1 minute, and a Pd nucleus was implanted into the surface of the Teflon
The amount of Pd to be implanted was 20 μg / cm 2 or less. This Pd amount was determined by immersing the substrate in a 6N aqueous hydrochloric acid solution, measuring the total eluted Pd amount by an atomic absorption method, and dividing the total Pd amount by the exposed area.
(12)前記(11)の処理を終えた基板に対して前記(1) の無電解めっきを施し、厚さ0.7μｍの無電解めっき膜14をテフロン樹脂絶縁層12の表面に形成した（図３(a) 参照）。
(12) The electroless plating of (1) was performed on the substrate after the treatment of (11), and an
(13)前記(12)で無電解めっき膜14を形成した基板の両面に、市販の感光性ドライフィルムを張り付け、フォトマスクフィルムを載置して、 100mJ／cm2 で露光、0.8％炭酸ナトリウムで現像処理し、厚さ15μｍのめっきレジスト16を設けた（図３(b) 参照）。
(13) Commercially available photosensitive dry films are attached to both sides of the substrate on which the
(14)さらに、前記(1) の電解めっきを施して、厚さ15μｍの電解めっき膜15を形成し、導体回路９の部分の厚付け、およびバイアホール17の部分のめっき充填を行った（図３(c) 参照）。
(15)そしてさらに、めっきレジスト16を５％ＫＯＨで剥離除去した後、そのめっきレジスト16下の無電解めっき膜14を硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、無電解銅めっき膜14と電解銅めっき膜15からなる厚さ16μｍの導体回路９（バイアホール17を含む）を形成して、多層プリント配線板を製造した（図３(d) 参照）。
(14) Further, the electrolytic plating of (1) was performed to form an electrolytic plated
(15) Further, after the plating resist 16 is peeled off and removed with 5% KOH, the
（実施例２）
スルーホールに銅ペーストを充填したが、その銅ペーストのスルーホールからの露出面を覆う導体層を設けなかったこと以外は、実施例１と同様にして多層プリント配線板を製造した。この方法では、レーザ光で樹脂絶縁層に開口を設ける際に、銅ペーストの表面まで除去されやすく、窪みが発生する場合があった。
(Example 2)
A multilayer printed wiring board was manufactured in the same manner as in Example 1, except that the through-hole was filled with a copper paste, but no conductor layer was provided to cover the exposed surface of the copper paste from the through-hole. In this method, when an opening is formed in the resin insulating layer with a laser beam, the resin paste is easily removed to the surface of the copper paste, and a dent may occur.
（実施例３）
充填剤として下記の組成物を使用したこと以外は、実施例１と同様にして多層プリント配線板を製造した。
ビスフェノールＦ型エポキシ樹脂（油化シェル製、Ｅ−807 ） 100 重量部
イミダゾール硬化剤（四国化成製、2E4MZ-CN） 5 重量部
粒子径15μｍ以下の銅粉（福田金属箔粉工業製、SCR-Cu-15） 735 重量部
アエロジル（＃200 ） 10 重量部
消泡剤（サンノプコ製、ペレノールＳ４） 0.5 重量部
(Example 3)
A multilayer printed wiring board was manufactured in the same manner as in Example 1 except that the following composition was used as a filler.
Bisphenol F type epoxy resin (E-807, made by Yuka Shell) 100 parts by weight imidazole curing agent (2E4MZ-CN, made by Shikoku Chemicals) 5 parts by weight Copper powder with a particle diameter of 15 μm or less (FCR, SCR- Cu-15) 735 parts by weight Aerosil (# 200) 10 parts by weight Defoamer (manufactured by San Nopco, Perenol S4) 0.5 part by weight
（比較例１）
基板に貫通孔を設け、その貫通孔に直接銅ペーストを充填したこと以外は、実施例１と同様にして多層プリント配線板を製造した。
(Comparative Example 1)
A multilayer printed wiring board was manufactured in the same manner as in Example 1, except that a through-hole was provided in the substrate, and the through-hole was directly filled with copper paste.
（比較例２）
スルーホールにエポキシ樹脂を充填し、そのスルーホールから露出したエポキシ樹脂表面をクロム酸で粗化した後に導体層で被覆したこと以外は、実施例１と同様にして多層プリント配線板を製造した。
(Comparative Example 2)
A multilayer printed wiring board was manufactured in the same manner as in Example 1, except that the through-hole was filled with epoxy resin, and the surface of the epoxy resin exposed from the through-hole was roughened with chromic acid and then covered with a conductor layer.
（比較例３）
スルーホール内壁の導体表面に粗化層を設けなかったこと以外は、実施例１と同様にして多層プリント配線板を製造した。
(Comparative Example 3)
A multilayer printed wiring board was manufactured in the same manner as in Example 1, except that the roughened layer was not provided on the conductor surface on the inner wall of the through hole.
このようにして製造した実施例および比較例の多層プリント配線板について、−55℃×15分、常温×10分、125 ℃×15分で1000回のヒートサイクル試験を実施した。
また、湿度 100％、温度 121℃、圧力２気圧の条件下で 200時間のＰＣＴ試験（pressure cooker test） を実施し、スルーホール間の銅マイグレーションの有無を観察した。
The multilayer printed wiring boards of the examples and the comparative examples thus manufactured were subjected to a heat cycle test at −55 ° C. × 15 minutes, normal temperature × 10 minutes, and 125 ° C. × 15 minutes 1,000 times.
In addition, a 200-hour PCT test (pressure cooker test) was performed under the conditions of 100% humidity, 121 ° C temperature, and 2 atmospheres pressure, and the presence or absence of copper migration between through holes was observed.
その結果、実施例の多層プリント配線板によれば、スルーホールの直上にバイアホールを形成できるので容易に高密度化を実現でき、しかもヒートサイクル試験やＰＣＴ試験によるクラックおよびマイグレーションは観察されなかった。これに対し、比較例１の多層プリント配線板では、テフロン基板中のガラスクロスに沿って銅の拡散（マイグレーション）が観察された。また、比較例２および３の多層プリント配線板では、スルーホール付近に被覆した導体層の剥離が観察された。 As a result, according to the multilayer printed wiring board of the example, a via hole can be formed immediately above a through hole, so that high density can be easily realized, and cracks and migration by a heat cycle test or a PCT test were not observed. . On the other hand, in the multilayer printed wiring board of Comparative Example 1, copper diffusion (migration) was observed along the glass cloth in the Teflon substrate. In the multilayer printed wiring boards of Comparative Examples 2 and 3, peeling of the conductor layer covering the vicinity of the through hole was observed.
１ 基板
２ 銅箔
３ スルーホール
４,11 粗化層
５ 充填材
６,14 無電解めっき膜
７,15 電解めっき膜
８ エッチングレジスト
９ 導体回路
10 導体層
12 層間樹脂絶縁層（テフロン樹脂絶縁層）
13 バイアホール用開口
16 めっきレジスト
17 バイアホール
DESCRIPTION OF SYMBOLS 1
10 conductor layer
12 Interlayer resin insulation layer (Teflon resin insulation layer)
13 Via hole openings
16 Plating resist
17 Via Hole
Claims (12)
前記スルーホールの内壁には、粗化層が形成されていることを特徴とすることを特徴とする多層プリント配線板。 A multilayer printed circuit having a structure in which a conductive circuit is formed on a substrate via an interlayer resin insulating layer, the substrate is provided with through holes, and the through holes are filled with a filler containing metal particles. In the wiring board,
A multilayer printed wiring board, wherein a roughened layer is formed on an inner wall of the through hole.
前記スルーホールの直上には、充填材のスルーホールからの露出面を覆う導体層が形成されてなり、前記スルーホールの内壁には、粗化層が形成されていることを特徴とすることを特徴とする多層プリント配線板。 On a substrate, a conductor circuit is formed via an interlayer resin insulating layer, a through hole is provided in the substrate, and the through hole is a multilayer printed wiring board having a structure filled with a filler.
Immediately above the through hole, a conductor layer is formed to cover the exposed surface of the filler from the through hole, and on the inner wall of the through hole, a roughened layer is formed. Characteristic multilayer printed wiring board.
前記スルーホールの直上に位置する部分には、バイアホールが形成されてなるとともに、そのスルーホールの内壁には、粗化層が形成されていることを特徴とする多層プリント配線板。 On a substrate, a conductor circuit is formed via an interlayer resin insulating layer, a through hole is provided in the substrate, and the through hole is a multilayer printed wiring board having a structure filled with a filler.
A multilayer printed wiring board, wherein a via hole is formed in a portion located immediately above the through hole, and a roughening layer is formed on an inner wall of the through hole.
(i)．基板にスルーホールを形成する工程、
(ii)．前記スルーホールの内壁に粗化層を設ける工程、
(iii)．スルーホールに金属粒子を含有する充填材を充填する工程、
(iv)．層間樹脂絶縁層および導体回路を形成する工程、を含むことを特徴とする多層プリント配線板の製造方法。 At least the following steps (i) to (iV):
(i). Forming a through hole in the substrate,
(ii). Providing a roughened layer on the inner wall of the through hole,
(iii). A step of filling the through hole with a filler containing metal particles,
(iv). Forming a interlayer resin insulating layer and a conductive circuit.
(i)．基板にスルーホールを形成する工程、
(ii)．前記スルーホールの内壁に粗化層を設ける工程、
(iii)．スルーホールに充填材を充填する工程、
(iv)．スルーホールの直上に、充填材のスルーホールからの露出面を覆う導体層を形成する工程、
(v)．層間樹脂絶縁層および導体回路を形成する工程、を含むことを特徴とする多層プリント配線板の製造方法。 At least the following steps (i) to (v):
(i). Forming a through hole in the substrate,
(ii). Providing a roughened layer on the inner wall of the through hole,
(iii). A process of filling the through hole with a filler,
(iv). A step of forming a conductor layer directly above the through hole to cover an exposed surface of the filler from the through hole,
(v). A method for manufacturing a multilayer printed wiring board, comprising: a step of forming an interlayer resin insulating layer and a conductor circuit.
(i)．基板にスルーホールを形成する工程、
(ii)．前記スルーホールの内壁に粗化層を設ける工程、
(iii)．スルーホールに充填材を充填する工程、
(iv)．層間樹脂絶縁層を形成する工程、
(v)．バイアホール用の開口をスルーホールの直上に設ける工程、
(vi)．バイアホールおよび導体回路を形成する工程、
を含むことを特徴とする多層プリント配線板の製造方法。
At least the following steps (i) to (vi):
(i). Forming a through hole in the substrate,
(ii). Providing a roughened layer on the inner wall of the through hole,
(iii). A process of filling the through hole with a filler,
(iv). Forming an interlayer resin insulation layer,
(v). A step of providing an opening for a via hole directly above a through hole,
(vi). Forming via holes and conductive circuits,
A method for manufacturing a multilayer printed wiring board, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004072926A JP2004200720A (en) | 1997-10-14 | 2004-03-15 | Multilayer printed board and method of manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28049997 | 1997-10-14 | ||
| JP2004072926A JP2004200720A (en) | 1997-10-14 | 2004-03-15 | Multilayer printed board and method of manufacturing the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34018297A Division JP3564981B2 (en) | 1997-10-14 | 1997-12-10 | Multilayer printed wiring board and method of manufacturing the same |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007121277A Division JP2007235164A (en) | 1997-10-14 | 2007-05-01 | Multilayer printed wiring board |
| JP2007121229A Division JP2007251190A (en) | 1997-10-14 | 2007-05-01 | Multilayer printed wiring board |
| JP2007121278A Division JP2007235165A (en) | 1997-10-14 | 2007-05-01 | Multilayer printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004200720A true JP2004200720A (en) | 2004-07-15 |
Family
ID=38595072
Family Applications (7)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34018197A Pending JPH11186729A (en) | 1997-10-14 | 1997-12-10 | Multilayered printed wiring board |
| JP34018097A Pending JPH11186728A (en) | 1997-10-14 | 1997-12-10 | Multilayered printed wiring board |
| JP34018297A Expired - Lifetime JP3564981B2 (en) | 1997-10-14 | 1997-12-10 | Multilayer printed wiring board and method of manufacturing the same |
| JP2004072926A Pending JP2004200720A (en) | 1997-10-14 | 2004-03-15 | Multilayer printed board and method of manufacturing the same |
| JP2007121229A Withdrawn JP2007251190A (en) | 1997-10-14 | 2007-05-01 | Multilayer printed wiring board |
| JP2007121277A Withdrawn JP2007235164A (en) | 1997-10-14 | 2007-05-01 | Multilayer printed wiring board |
| JP2007121278A Withdrawn JP2007235165A (en) | 1997-10-14 | 2007-05-01 | Multilayer printed wiring board |
Family Applications Before (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34018197A Pending JPH11186729A (en) | 1997-10-14 | 1997-12-10 | Multilayered printed wiring board |
| JP34018097A Pending JPH11186728A (en) | 1997-10-14 | 1997-12-10 | Multilayered printed wiring board |
| JP34018297A Expired - Lifetime JP3564981B2 (en) | 1997-10-14 | 1997-12-10 | Multilayer printed wiring board and method of manufacturing the same |
Family Applications After (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007121229A Withdrawn JP2007251190A (en) | 1997-10-14 | 2007-05-01 | Multilayer printed wiring board |
| JP2007121277A Withdrawn JP2007235164A (en) | 1997-10-14 | 2007-05-01 | Multilayer printed wiring board |
| JP2007121278A Withdrawn JP2007235165A (en) | 1997-10-14 | 2007-05-01 | Multilayer printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (7) | JPH11186729A (en) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3413462B2 (en) * | 1998-04-21 | 2003-06-03 | タツタ電線株式会社 | Hole filling paste |
| JP4480236B2 (en) * | 1999-08-06 | 2010-06-16 | イビデン株式会社 | Electrolytic plating solution, method for producing multilayer printed wiring board using the liquid, and multilayer printed wiring board |
| DE60042976D1 (en) | 1999-08-06 | 2009-10-29 | Ibiden Co Ltd | SOLUTION FOR ELECTROCHEMICAL DEPOSITION, METHOD, MAKING A PCB WITH THE USE OF THIS SOLUTION, AND MULTILAYER CONDUCTOR PLATE |
| JP2002050868A (en) * | 1999-08-06 | 2002-02-15 | Ibiden Co Ltd | Method of manufacturing multilayered printed wiring board |
| JP2001094264A (en) * | 1999-09-22 | 2001-04-06 | Ibiden Co Ltd | Multilayer printed wiring board and manufacturing method |
| CN100521868C (en) | 1999-10-26 | 2009-07-29 | 伊比登株式会社 | Multilayer printed wiring board and method of producing multilayer printed wiring board |
| JP2001230551A (en) | 2000-02-14 | 2001-08-24 | Ibiden Co Ltd | Printed wiring board, multil ayered printed wiring board and its manufacturing method |
| JP3944493B2 (en) * | 2000-07-13 | 2007-07-11 | 日本特殊陶業株式会社 | Printed wiring board, method for manufacturing the same, and multilayer printed wiring board |
| JP4691797B2 (en) * | 2001-02-15 | 2011-06-01 | イビデン株式会社 | Printed wiring board and manufacturing method thereof |
| TWI335195B (en) | 2003-12-16 | 2010-12-21 | Ngk Spark Plug Co | Multilayer wiring board |
| JP2008294244A (en) * | 2007-05-25 | 2008-12-04 | Ricoh Co Ltd | Wiring pattern connecting method, wiring sheet, and wiring sheet laminate |
| JP2009200294A (en) * | 2008-02-22 | 2009-09-03 | Koa Corp | Laminated substrate, and its manufacturing method |
| JP5176205B2 (en) * | 2008-04-30 | 2013-04-03 | ハリマ化成株式会社 | Manufacturing method of multilayer wiring board |
| JP5056722B2 (en) * | 2008-10-31 | 2012-10-24 | 富士通株式会社 | Circuit board manufacturing method and circuit board |
| JP2010263249A (en) * | 2010-08-23 | 2010-11-18 | Ibiden Co Ltd | Multilayer printed wiring board, and method of manufacturing the same |
| JP5928601B2 (en) * | 2012-09-20 | 2016-06-01 | 株式会社村田製作所 | WIRING BOARD AND WIRING BOARD MANUFACTURING METHOD |
| JP2019101223A (en) * | 2017-12-01 | 2019-06-24 | 株式会社ジャパンディスプレイ | Display device and inter-substrate conduction structure |
| CN114521060A (en) * | 2020-11-18 | 2022-05-20 | 深南电路股份有限公司 | Printed circuit board and preparation method thereof |
-
1997
- 1997-12-10 JP JP34018197A patent/JPH11186729A/en active Pending
- 1997-12-10 JP JP34018097A patent/JPH11186728A/en active Pending
- 1997-12-10 JP JP34018297A patent/JP3564981B2/en not_active Expired - Lifetime
-
2004
- 2004-03-15 JP JP2004072926A patent/JP2004200720A/en active Pending
-
2007
- 2007-05-01 JP JP2007121229A patent/JP2007251190A/en not_active Withdrawn
- 2007-05-01 JP JP2007121277A patent/JP2007235164A/en not_active Withdrawn
- 2007-05-01 JP JP2007121278A patent/JP2007235165A/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11186728A (en) | 1999-07-09 |
| JP2007235165A (en) | 2007-09-13 |
| JP3564981B2 (en) | 2004-09-15 |
| JPH11186730A (en) | 1999-07-09 |
| JPH11186729A (en) | 1999-07-09 |
| JP2007251190A (en) | 2007-09-27 |
| JP2007235164A (en) | 2007-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007235165A (en) | Multilayer printed wiring board | |
| EP1030544B1 (en) | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole | |
| KR100466488B1 (en) | Multilayer printed wiring board and production method thereof | |
| KR20080017496A (en) | Multilayer printed wiring board having filled-via structure | |
| JPH11214846A (en) | Multilayer printed wiring board | |
| KR20010110735A (en) | Multilayer printed wiring board | |
| JP3373406B2 (en) | Printed wiring board and method of manufacturing the same | |
| JP4159136B2 (en) | Multilayer printed wiring board | |
| JP2003115663A (en) | Multilayer printed wiring board | |
| JP4275369B2 (en) | Multilayer printed wiring board | |
| JPH11243279A (en) | Multilayer printed wiring board having field via structure | |
| JPH11266078A (en) | Through-hole filling resin composition and multilayer printed wiring board | |
| JPH11199738A (en) | Fluororesin composition and multilayer printed wiring board | |
| JPH11266082A (en) | Multilayer printed wiring board | |
| JPH11243277A (en) | Multilayer printed wiring board having filled via structure | |
| JPH11243280A (en) | Multilayer printed wiring board having filled via structure | |
| JP2007201508A (en) | Multilayer printed wiring board | |
| JPH1117336A (en) | Multilayer printed wiring board and its manufacture | |
| JP2007251189A (en) | Multilayer printed wiring board | |
| JPH11243278A (en) | Multilayer printed wiring board having filled via structure | |
| JP4812065B2 (en) | Multilayer printed wiring board having fill via structure | |
| JP4875776B2 (en) | Method for manufacturing multilayer printed wiring board having fill via structure | |
| JP2009038390A (en) | Method for manufacturing multilayer printed wiring board | |
| JP2009055059A (en) | Multi-layer printed wiring board having filled via structure | |
| JP2007201509A (en) | Multilayer printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070704 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070824 |