JP4812065B2 - Multilayer printed wiring board having fill via structure - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、微細パターンを形成できるフィルドビア構造を有し、表面平滑性および接続信頼性に優れるビルドアップ多層プリント配線板について提案する。
【０００２】
【従来の技術】
ビルドアップ多層プリント配線板は、導体回路と層間樹脂絶縁層とが交互に積層されたものであり、下層の導体回路と上層の導体回路とが、層間絶縁層を開口してそこにめっき膜を設けてなるいわゆるバイアホールによって、電気的に接続されたものである。
【０００３】
このようなビルドアップ多層プリント配線板において、バイアホールは、層間絶縁層の開口部内面にめっき膜を被覆して形成したものが一般的であったが、めっき析出不良やヒートサイクルによる断線が発生しやすいという問題があった。そのため最近では、その開口部をめっきで充填して充填バイアホールとする方法が採用されるようになった。例えば、特開平2−188992号公報、特開平3−3298号公報、特開平7−34048 号公報には、その充填バイアホールを開示する図面がある。
【０００４】
しかしながら、このような充填バイアホールによってもなお、その表面に窪みが生じるという他の問題があった。この充填バイアホール表面の窪みは、さらに上層に層間樹脂絶縁層を形成した場合に、その表面にも窪みを引き起こし、ひいては断線や実装不良の原因になったりした。
【０００５】
また、層間樹脂を複数回塗布して、充填バイアホール表面を平坦化することも可能であるが、バイアホールの窪み直上部分の層間樹脂絶縁層の厚みが、他の導体回路上の層間樹脂絶層の厚みより厚くなる。そのため、露光、現像処理やレーザ光にて層間樹脂絶縁層に開口を設けると、樹脂残りが発生してバイアホールの接続信頼性を低下させてしまうという問題があった。特に量産において、層間樹脂絶縁層に開口を設ける場合は、バイアホール上とそれ以外の導体回路上とで露光、現像条件を変更することが困難であるため、このような樹脂残りが発生しやすかった。
【０００６】
このような問題を解決すべく、特開平9−312472号公報などでは、充填バイアホールを有するビルドアップ多層プリント配線板が提案されている。この多層プリント配線板では、導体回路の厚さをバイアホール径の１／２以上にしてバイアホールを充填して、導体回路の高さとバイアホールの高さを同一としている。
【０００７】
ところが、このようなビルドアップ多層プリント配線板では、バイアホール径に比べて導体回路の厚みが厚くなってしまう。そのため、めっきレジストの厚さも厚くする必要があり、その結果、露光、現像しにくくなり、微細パターンが形成できないという問題があった。また、特開平9−312472号公報の実施例にあるように、導体膜を形成した後にエッチングにより導体回路を形成する場合には、導体回路の厚みが厚いために、エッチングによって微細パターンを形成することができないという問題があった。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、微細パターンを形成できるフィルドビア構造を有し、表面平滑性および接続信頼性に優れるビルドアップ多層プリント配線板を提供することにある。
【０００９】
【課題を解決するための手段】
発明者らは、上記目的の実現に向け鋭意研究した結果、下記(1)〜(5)を必須の構成要件とする発明に想到した。
すなわち、導体回路と層間樹脂絶縁層とが交互に積層されてなるビルドアップ配線層を有する多層プリント配線板であることを前提として、
(1) 導体回路は、層間樹脂絶縁層上に形成された無電解めっき膜と、その無電解めっき膜上に形成された電解めっき膜とからなること、
(2) 前記層間樹脂絶縁層には開口部が設けられ、その開口部には、その開口部の内壁表面に形成された粗化面に追従して形成された無電解めっき膜と、その無電解めっき膜によって囲まれた開口内部に充填された電解めっき膜とからなるバイアホールが形成されること、
(3) 前記バイアホールの電解めっき膜が、レベリング剤と光沢剤とを含む電解めっき液を用いて前記導体回路の電解めっき膜と一緒に形成されることで、前記バイアホールの表面が、そのバイアホールと同じ層に位置する導体回路の表面と同一の高さに平坦に形成されること、
(4)
前記導体回路の厚さがバイアホール径の１／２未満であること。
【００１０】
すなわち、本発明の多層プリント配線板は、導体回路と層間樹脂絶縁層とが交互に積層された多層プリント配線板において、
前記導体回路は、層間樹脂絶縁層上に形成された無電解めっき膜と、その無電解めっき膜上に形成された電解めっき膜とからなり、
前記層間樹脂絶縁層には、開口部が設けられ、その開口部には、その開口部の内壁表面に形成された粗化面に追従して形成された無電解めっき膜と、その無電解めっき膜によって囲まれた開口内部に充填された電解めっき膜とからなるバイアホールが形成され、
前記バイアホールの電解めっき膜が、レベリング剤と光沢剤とを含む電解めっき液を用いて前記導体回路の電解めっき膜と一緒に形成されることで、前記バイアホールの表面が、そのバイアホールと同じ層に位置する導体回路の表面と同一の高さに平坦に形成されると共に、
前記導体回路は、その厚さがバイアホール径の１／２未満であることを特徴とする。
ここで、本発明におけるバイアホール径とは、バイアホール用開口の上端における開口径を意味する。
【００１１】
このような本発明の多層プリント配線板において、
(1) バイアホールおよび導体回路の表面は粗化処理されていることがより望ましい構成である。この理由は、上層の層間樹脂絶縁層との密着性を改善するためである。
(2) 層間樹脂絶縁層に設けた開口部の内壁面は粗化処理されていることがより望ましい構成である。この理由は、その開口部に形成されるバイアホールとの密着性を改善するためである。
(3) バイアホールが接続する下層側の導体回路（内層パッド）は、その表面が粗化処理されており、その粗化面を介して前記バイアホールと接続していることがより望ましい構成である。この理由は、バイアホールと内層パッド（下層導体回路）との密着性を向上させるためである。
【００１２】
特に、上記 (2)と(3) の組合せの構成では、内層パッドが層間樹脂絶縁層に密着し、かつバイアホールも層間樹脂絶縁層に密着するので、層間樹脂絶縁層を介して、内層パッドとバイアホールとが完全に一体化する。
【００１３】
また、本発明の多層プリント配線板において、
(4) バイアホール上に、さらに他のバイアホールが形成されていることがより望ましい構成である。この理由は、バイアホールによる配線のデットスペースを無くし、より一層の高密度化が達成できるからである。
(5) バイアホールが形成された層間樹脂絶縁層は、熱可塑性樹脂と熱硬化性樹脂との複合体、もしくは熱可塑性樹脂からなることがより望ましい構成である。この理由は、めっきを充填して形成してなる充填バイアホールは、ヒートサイクル時に発生する応力が大きく、通常の熱硬化性樹脂からなる層間樹脂絶縁層ではクラックが発生しやすいが、熱可塑性樹脂を添加した熱硬化性樹脂、あるいは熱可塑性樹脂のみからなる層間樹脂絶縁層によれば、靱性が高く、クラックを確実に抑制することができるからである。
(6) （バイアホールの直径）／（層間樹脂絶縁層の厚み）の比が１〜４であること、また導体回路の厚さが25μｍ未満であることがより望ましい構成である。この理由は、ファインパターンが形成しやすいからである。
【００１４】
【発明の実施の形態】
導体回路と層間樹脂絶縁層とが交互に積層された本発明の多層プリント配線板は、層間樹脂絶縁層上に形成された無電解めっき膜と、その無電解めっき膜上に形成された電解めっき膜とからなる導体回路を有し、層間樹脂絶縁層には、開口部が設けられ、その開口部には、その開口部の内壁表面に形成された粗化面に追従して形成された無電解めっき膜と、その無電解めっき膜によって囲まれた開口内部に充填された電解めっき膜とからなるバイアホールが形成され、前記バイアホールの電解めっき膜が、レベリング剤と光沢剤とを含む電解めっき液を用いて前記導体回路の電解めっき膜と一緒に形成されることで、前記バイアホールの表面が、それと同じ層に位置する導体回路の表面と同一の高さに平坦に形成されており、前記導体回路の厚さがバイアホール径の１／２未満である点に特徴がある。
【００１５】
このような本発明の構成によれば、
▲１▼．バイアホールがめっきで充填されているので、開口がめっき膜で被覆されたものに比べて、めっきの析出不良やヒートサイクルに起因する断線不良が発生しにくくなる。
▲２▼．バイアホール部分に表面の窪みがなく、層間樹脂絶縁層の表面平坦性に優れるので、窪みに起因する断線やＩＣチップ等の実装不良が発生しにくくなる。
▲３▼．バイアホールおよび導体回路上の層間樹脂絶縁層の厚みが均一になり、開口を形成した場合の樹脂残りが少なくなる。
▲４▼．導体回路の厚さがバイアホール径の１／２未満であるため、バイアホールにめっきを充填した場合でも導体回路の厚さが厚くならず、めっきレジストを薄くすることができ、微細なパターンの形成が可能となる。
【００１６】
このような本発明において、層間樹脂絶縁層の開口内壁面には、粗化面が形成されていることが好ましい。この理由は、充填めっきからなるバイアホールと層間樹脂絶縁層との密着性を向上させるためである。
【００１７】
本発明の多層プリント配線板は、下層導体回路の表面に設けた粗化層を介してバイアホールが電気的に接続されていることが好ましい。これにより、その粗化層が導体回路とバイアホールの密着性を改善しているので、ＰＣＴのような高温多湿条件下やヒートサイクル条件下でもその導体回路とバイアホールとの界面で剥離が発生しにくくなる。
【００１８】
なお、前記導体回路の側面にも粗化層が形成されていると、導体回路側面と層間樹脂絶縁層との密着不足によりこれらの界面を起点として層間樹脂絶縁層に向けて垂直に発生するクラックを抑制することができる点で有利である。
【００１９】
このような導体回路の表面に形成される粗化層の厚さは、１〜10μｍがよい。
この理由は、厚すぎると層間ショートの原因となり、薄すぎると被着体との密着力が低くなるからである。この粗化層を形成する粗化処理としては、導体回路の表面を、酸化（黒化）−還元処理するか、有機酸と第二銅錯体の混合水溶液でスプレー処理するか、あるいは銅−ニッケル−リン針状合金めっきで処理する方法がよい。
【００２０】
これらの処理のうち、酸化（黒化）−還元処理による方法では、NaOH（20ｇ／ｌ）、NaClO₂（50ｇ／ｌ）、Na₃PO₄（15.0ｇ／ｌ）を酸化浴（黒化浴）、NaOH（2.7ｇ／ｌ）、NaBH₄ （1.0ｇ／ｌ）を還元浴とする。
【００２１】
また、有機酸−第二銅錯体の混合水溶液を用いた処理では、スプレーやバブリングなどの酸素共存条件下で次のように作用し、下層導体回路である銅などの金属箔を溶解させる。
Ｃｕ＋Ｃｕ（II）Ａ_n →２Ｃｕ（Ｉ）Ａ_n/2
２Ｃｕ（Ｉ）Ａ_n/2 ＋ｎ／４Ｏ₂ ＋ｎＡＨ （エアレーション）
→２Ｃｕ（II）Ａ_n ＋ｎ／２Ｈ₂ Ｏ
ただし、Ａは錯化剤（キレート剤として作用）、ｎは配位数である。
【００２２】
この処理で用いられる第二銅錯体は、アゾール類の第二銅錯体がよい。このアゾール類の第二銅錯体は、金属銅などを酸化するための酸化剤として作用する。アゾール類としては、ジアゾール、トリアゾール、テトラゾールがよい。なかでもイミダゾール、２−メチルイミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−ウンデシルイミダゾールなどがよい。このアゾール類の第二銅錯体の含有量は、１〜15重量％がよい。この範囲内にあれば、溶解性および安定性に優れるからである。
【００２３】
また、有機酸は、酸化銅を溶解させるために配合させるものである。具体例としては、ギ酸、酢酸、プロピオン酸、酪酸、吉草酸、カプロン酸、アクリル酸、クロトン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、マレイン酸、安息香酸、グリコール酸、乳酸、リンゴ酸、スルファミン酸から選ばれるいずれか少なくとも１種がよい。この有機酸の含有量は、 0.1〜30重量％がよい。酸化された銅の溶解性を維持し、かつ溶解安定性を確保するためである。なお、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。
【００２４】
この有機酸−第二銅錯体からなるエッチング液には、銅の溶解やアゾール類の酸化作用を補助するために、ハロゲンイオン、例えば、フッ素イオン、塩素イオン、臭素イオンなどを加えてもよい。このハロゲンイオンは、塩酸、塩化ナトリウムなどを添加して供給できる。ハロゲンイオン量は、0.01〜20重量％がよい。この範囲内にあれば、形成された粗化層は層間樹脂絶縁層との密着性に優れるからである。
【００２５】
この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製する。
【００２６】
また、銅−ニッケル−リンからなる針状合金のめっき処理では、硫酸銅１〜40ｇ／ｌ、硫酸ニッケル 0.1〜6.0 ｇ／ｌ、クエン酸10〜20ｇ／ｌ、次亜リン酸塩10〜100 ｇ／ｌ、ホウ酸10〜40ｇ／ｌ、界面活性剤0.01〜10ｇ／ｌからなる液組成のめっき浴を用いることが望ましい。
【００２７】
本発明の多層プリント配線板は、充填バイアホール上に、さらに他のバイアホールが形成されていることが好ましい。これにより、バイアホール直上に他のバイアホールを形成することができるので、バイアホールによる配線のデッドスペースなどを無くして配線の高密度化を実現することができる。
【００２８】
本発明において、層間樹脂絶縁層としては、熱硬化性樹脂、熱可塑性樹脂、あるいは熱硬化性樹脂と熱可塑性樹脂の複合体を用いることができる。特に本発明では、バイアホールが形成される層間樹脂絶縁層として、熱硬化性樹脂と熱可塑性樹脂の複合体を用いることが好ましい。
熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、熱硬化性ポリフェニレンエーテル（ＰＰＥ）などが使用できる。
熱可塑性樹脂としては、ポリテトラフルオロエチレン（ＰＴＦＥ）等のフッ素樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルフィド（ＰＰＳ）、熱可塑型ポリフェニレンエーテル（ＰＰＥ）、ポリエーテルスルフォン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンスルフォン（ＰＰＥＳ）、４フッ化エチレン６フッ化プロピレン共重合体（ＦＥＰ）、４フッ化エチレンパーフロロアルコキシ共重合体（ＰＦＡ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリオレフィン系樹脂などが使用できる。
熱硬化性樹脂と熱可塑性樹脂の複合体としては、エポキシ樹脂−ＰＥＳ、エポキシ樹脂−ＰＳＦ、エポキシ樹脂−ＰＰＳ、エポキシ樹脂−ＰＰＥＳなどが使用できる。
【００２９】
また本発明では、層間樹脂絶縁層として、フッ素樹脂繊維の布とその布の空隙に充填された熱硬化性樹脂とからなる複合体を用いることが望ましい。かかる複合体は、低誘電率であり、形状安定性に優れるからである。この場合、熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、フェノール樹脂から選ばれるいずれか少なくとも１種以上を用いることが望ましい。フッ素樹脂繊維の布としては、その繊維を織った布や不織布などを用いることが望ましい。不織布は、フッ素樹脂繊維の短繊維または長繊維をバインダーとともに抄造してシートを作り、このシートを加熱して繊維同士を融着させて製造する。
【００３０】
また本発明において、層間樹脂絶縁層としては、無電解めっき用接着剤を用いることができる。この無電解めっき用接着剤としては、硬化処理された酸あるいは酸化剤に可溶性の耐熱性樹脂粒子が、硬化処理によって酸あるいは酸化剤に難溶性となる未硬化の耐熱性樹脂中に分散されてなるものが最適である。この理由は、酸や酸化剤で処理することにより、耐熱性樹脂粒子が溶解除去されて、表面に蛸つぼ状のアンカーからなる粗化面を形成できるからである。
【００３１】
上記無電解めっき用接着剤において、特に硬化処理された前記耐熱性樹脂粒子としては、▲１▼平均粒径が10μｍ以下の耐熱性樹脂粉末、▲２▼平均粒径が2μｍ以下の耐熱性樹脂粉末を凝集させた凝集粒子、▲３▼平均粒径が2〜10μｍの耐熱性樹脂粉末と平均粒径が2μｍ以下の耐熱性樹脂粉末との混合物、▲４▼平均粒径が2〜10μｍの耐熱性樹脂粉末の表面に平均粒径が2μｍ以下の耐熱性樹脂粉末または無機粉末のいずれか少なくとも１種を付着させてなる疑似粒子、▲５▼平均粒径が 0.1〜0.8 μｍの耐熱性樹脂粉末と平均粒径が 0.8μｍを超え2μｍ未満の耐熱性樹脂粉末との混合物、▲６▼平均粒径が 0.1〜1.0 μｍの耐熱性樹脂粉末、から選ばれるいずれか少なくとも１種を用いることが望ましい。これらは、より複雑なアンカーを形成できるからである。
この無電解めっき用接着剤で使用される耐熱性樹脂は、前述の熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱可塑性樹脂の複合体を使用できる。特に本発明では、熱硬化性樹脂と熱可塑性樹脂の複合体を用いることが好ましい。
【００３２】
次に、本発明の多層プリント配線板を製造する一方法について説明する。
(1) まず、コア基板の表面に内層銅パターンを形成した配線基板を作製する。このコア基板への銅パターンの形成は、銅張積層板をエッチングして行うか、あるいは、ガラスエポキシ基板やポリイミド基板、セラミック基板、金属基板などの基板に無電解めっき用接着剤層を形成し、この接着剤層表面を粗化して粗化面とし、ここに無電解めっきを施す方法、もしくはいわゆるセミアディティブ法（その粗化面全体に無電解めっきを施し、めっきレジストを形成し、めっきレジスト非形成部分に電解めっきを施した後、めっきレジストを除去し、エッチング処理して、電解めっき膜と無電解めっき膜とからなる導体回路を形成する方法）により形成される。
【００３３】
さらに必要に応じて、上記配線基板の銅パターン表面（下層導体回路の表面）に銅−ニッケル−リンからなる粗化層を形成する。この粗化層は、無電解めっきにより形成される。この無電解めっき水溶液の液組成は、銅イオン濃度、ニッケルイオン濃度、次亜リン酸イオン濃度が、それぞれ 2.2×10^-2〜 4.1×10^-2 mol／ｌ、 2.2×10^-3〜 4.1×10^-3 mol／ｌ、0.20〜0.25 mol／ｌであることが望ましい。この範囲で析出する被膜の結晶構造は針状構造になるため、アンカー効果に優れるからである。
この無電解めっき水溶液には上記化合物に加えて錯化剤や添加剤を加えてもよい。粗化層の形成方法としては、前述したように、銅−ニッケル−リン針状合金めっきによる処理、酸化−還元処理、銅表面を粒界に沿ってエッチングする処理にて粗化面を形成する方法などがある。
【００３４】
なお、コア基板には、スルーホールが形成され、このスルーホールを介して表面と裏面の配線層を電気的に接続することができる。また、スルーホールおよびコア基板の導体回路間には樹脂が充填されて、平坦性を確保してもよい。
【００３５】
(2) 次に、前記(1) で作製した配線基板の上に、層間樹脂絶縁層を形成する。特に本発明では、バイアホールを形成する層間樹脂絶縁材として、熱硬化性樹脂と熱可塑性樹脂の複合体を樹脂マトリックスとした無電解めっき用接着剤を用いることが望ましい。
【００３６】
(3) 前記(2) で形成した無電解めっき用接着剤層を乾燥した後、バイアホール形成用開口を設ける。感光性樹脂の場合は、露光，現像してから熱硬化することにより、また、熱硬化性樹脂の場合は、熱硬化したのち、レーザー加工することにより、前記接着剤層にバイアホール形成用の開口部を設ける。このとき、（バイアホールの直径）／（層間樹脂絶縁層の厚み）の比が１〜４であることが好ましい。この理由は、その比が１未満であると、開口部に電解めっき液が入らず、開口部にめっきが析出しないからであり、一方、その比が４を超えると、開口部のめっき充填の程度が悪くなるからである。
【００３７】
(4) 次に、硬化した前記接着剤層の表面に存在するエポキシ樹脂粒子を酸あるいは酸化剤によって分解または溶解して除去し、接着剤層表面を粗化処理する。ここで、上記酸としては、リン酸、塩酸、硫酸、あるいは蟻酸や酢酸などの有機酸があるが、特に有機酸を用いることが望ましい。粗化処理した場合に、バイアホールから露出する金属導体層を腐食させにくいからである。一方、上記酸化剤としては、クロム酸、過マンガン酸塩（過マンガン酸カリウムなど）を用いることが望ましい。
【００３８】
(5) 次に、接着剤層表面を粗化した配線基板に触媒核を付与する。触媒核の付与には、貴金属イオンや貴金属コロイドなどを用いることが望ましく、一般的には、塩化パラジウムやパラジウムコロイドを使用する。なお、触媒核を固定するために加熱処理を行うことが望ましい。このような触媒核としてはパラジウムがよい。
【００３９】
(6) 次に、無電解めっき用接着剤表面に無電解めっきを施し、粗化面全面に追従するように、無電解めっき膜を形成する。このとき、無電解めっき膜の厚みは、0.1〜5μｍ、より望ましくは 0.5〜3μｍとする。つぎに、無電解めっき膜上にめっきレジストを形成する。
めっきレジスト組成物としては、特にクレゾールノボラック型エポキシ樹脂やフェノールノボラック型エポキシ樹脂のアクリレートとイミダゾール硬化剤からなる組成物を用いることが望ましいが、他に市販品のドライフィルムを使用することもできる。
【００４０】
(7) 次に、めっきレジスト非形成部に電解めっきを施し、導体回路、ならびに開口部にめっきを充填したバイアホールを形成する。このとき、電解めっき膜の厚みは、5〜30μｍが望ましく、導体回路としての厚みがバイアホール径の１／２未満となるようにする。ここで、上記電解めっきとしては、銅めっきを用いることが望ましい。
【００４１】
(8) さらに、めっきレジストを除去した後、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウムなどのエッチング液でめっきレジスト下の無電解めっき膜を溶解除去して、独立した導体回路と充填バイアホールとする。
【００４２】
(9) 次に、導体回路の表面に粗化層を形成する。粗化層の形成方法としては、エッチング処理、研磨処理、酸化還元処理、めっき処理がある。これらの処理のうち酸化還元処理は、NaOH（20ｇ／ｌ）、NaClO₂（50ｇ／ｌ）、Na₃PO₄（15.0ｇ／ｌ）を酸化浴（黒化浴）、NaOH（2.7ｇ／ｌ）、NaBH₄ （1.0ｇ／ｌ）を還元浴とする。
また、銅−ニッケル−リン合金層からなる粗化層は、無電解めっき処理による析出により形成される。この合金の無電解めっき液としては、硫酸銅１〜40ｇ／ｌ、硫酸ニッケル 0.1〜6.0 ｇ／ｌ、クエン酸10〜20ｇ／ｌ、次亜リン酸塩10〜100 ｇ／ｌ、ホウ酸10〜40ｇ／ｌ、界面活性剤0.01〜10ｇ／ｌからなる液組成のめっき浴を用いることが望ましい。
【００４３】
さらに、この粗化層表面をイオン化傾向が銅より大きくチタン以下である金属もしくは貴金属の層にて被覆する。スズの場合は、ホウフッ化スズ−チオ尿素、塩化スズ−チオ尿素液を使用する。このとき、Cu−Snの置換反応により 0.1〜2μｍ程度のSn層が形成される。貴金属の場合は、スパッタや蒸着などの方法が採用できる。
【００４４】
(10)次に、この基板上に層間樹脂絶縁層として、無電解めっき用接着剤層を形成する。
(11)さらに、前記 (3)〜(8) の工程を繰り返してさらに上層の導体回路を設ける。この導体回路は、はんだパッドとして機能する導体パッドあるいはバイアホールである。
【００４５】
(12)次に、こうして得られた配線基板の表面に、ソルダーレジスト組成物を塗布し、その塗膜を乾燥した後、この塗膜に、開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体回路のうちはんだパッド（導体パッド、バイアホールを含む）部分を露出させた開口部を形成する。ここで、前記開口部の開口径は、はんだパッドの径よりも大きくすることができ、はんだパッドを完全に露出させてもよい。また、逆に前記開口部の開口径は、はんだパッドの径よりも小さくすることができ、はんだパッドの縁周をソルダーレジスト層で被覆することができる。この場合、はんだパッドをソルダーレジスト層で抑えることができ、はんだパッドの剥離を防止できる。
【００４６】
(13)次に、前記開口部から露出した前記はんだパッド部上に「ニッケル−金」の金属層を形成する。ニッケル層は1〜7μｍが望ましく、金層は0.01〜0.06μｍがよい。この理由は、ニッケル層は、厚すぎると抵抗値の増大を招き、薄すぎると剥離しやすいからである。一方金層は、厚すぎるとコスト増になり、薄すぎるとはんだ体との密着効果が低下するからである。
【００４７】
(14)次に、前記開口部から露出した前記はんだパッド部上にはんだ体を供給する。はんだ体の供給方法としては、はんだ転写法や印刷法を用いることができる。ここで、はんだ転写法は、プリプレグにはんだ箔を貼合し、このはんだ箔を開口部分に相当する箇所のみを残してエッチングすることによりはんだパターンを形成してはんだキャリアフィルムとし、このはんだキャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、はんだパターンがパッドに接触するように積層し、これを加熱して転写する方法である。一方、印刷法は、パッドに相当する箇所に貫通孔を設けたメタルマスクを基板に載置し、はんだペーストを印刷して加熱処理する方法である。
【００４８】
【実施例】
（実施例１）
(1) 下記▲１▼〜▲３▼で得た組成物を混合攪拌し無電解めっき用接着剤を調製した。
▲１▼．クレゾールノボラック型エポキシ樹脂（日本化薬製、分子量2500）の25％アクリル化物を35重量部（固形分80％）、感光性モノマー（東亜合成製、アロニックスＭ315 ）４重量部、消泡剤（サンノプコ製、Ｓ−65）0.5 重量部、ＮＭＰ3.6重量部を攪拌混合した。
▲２▼．ポリエーテルスルフォン（ＰＥＳ）８重量部、エポキシ樹脂粒子（三洋化成製、ポリマーポール）の平均粒径 0.5μｍのものを 7.245重量部、を混合した後、さらにＮＭＰ20重量部を添加し攪拌混合した。
▲３▼．イミダゾール硬化剤（四国化成製、2E4MZ-CN）２重量部、光開始剤（チバガイギー製、イルガキュア Ｉ−907 ）２重量部、光増感剤（日本化薬製、DETX-S） 0.2重量部、ＮＭＰ 1.5重量部を攪拌混合した。
【００４９】
(2) 表面に導体回路２を形成したビスマレイミドトリアジン（ＢＴ）樹脂基板１（図１ (a) 参照）を、硫酸銅8ｇ／ｌ、硫酸ニッケル 0.6ｇ、クエン酸15ｇ／ｌ、次亜リン酸ナトリウム29ｇ／ｌ、ホウ酸31ｇ／ｌ、界面活性剤 0.1ｇ／ｌからなるｐＨ＝９の無電解めっき液に浸漬し、該導体回路２の表面に厚さ３μｍの銅−ニッケル−リンからなる粗化層３を形成した。次いで、その基板を水洗いし、0.1mol／ｌホウふっ化スズ−1.0mol／ｌチオ尿素液からなる無電解スズ置換めっき浴に50℃で１時間浸漬し、前記粗化層３の表面に 0.3μｍのスズ層を設けた（図１(b) 参照、但し、スズ層については図示しない）。
【００５０】
(3) 前記(1) で調製した無電解めっき用接着剤を前記 (2)の処理を施した基板に塗布し（図１(c) 参照）、乾燥させた後、フォトマスクフィルムを載置して、露光、現像処理し、さらに熱硬化処理することにより、直径60μｍの開口部（バイアホール用開口５）を有する厚さ20μｍの層間樹脂絶縁層４を形成した（図１(d) 参照）。
【００５１】
(4) 層間樹脂絶縁層４を形成した基板をクロム酸に19分間浸漬し、その表面に深さ４μｍの粗化面６を形成した（図１(e) 参照）。
(5) 粗化面６を形成した基板を無電解めっき液に浸漬し、粗面全体に厚さ 0.6μｍの無電解銅めっき膜７を形成した（図１(f) 参照）。
(6) めっきレジスト８を常法に従い形成した（図２(a) 参照）。
【００５２】
(7) 次に、以下の条件にて、めっきレジスト非形成部分に電解めっきを施し、厚さ20μｍの電解めっき膜９を設けて導体回路を形成すると同時に、開口部内をめっきで充填してバイアホール10を形成した（図２(b) 参照）。
〔電解めっき水溶液〕
硫酸銅・５水和物 ： 60 ｇ／ｌ
レベリング剤（アトテック製、ＨＬ）： 40 ml／ｌ
硫酸 ： 190 ｇ／ｌ
光沢剤（アトテック製、ＵＶ） ： 0.5 ml／ｌ
塩素イオン ： 40 ppm
〔電解めっき条件〕
バブリング ： 3.0リットル／分
電流密度 ： 0.5Ａ／dm²
設定電流値 ： 0.18 Ａ
めっき時間 ： 130分
【００５３】
(8) めっきレジスト８を剥離除去した後、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウムなどのエッチング液でめっきレジスト下の無電解めっき膜７を溶解除去して、無電解めっき膜７と電解銅めっき膜９からなる厚さ約20μｍ、Ｌ／Ｓ＝25μｍ／25μｍの導体回路11を形成した。このとき、バイアホール10の表面は平坦であり、導体回路表面とバイアホール表面の高さは同一であった。なお、発明者らの知見によれば、層間樹脂絶縁層４の厚さが20μｍの場合、バイアホール10の直径を25μｍ、40μｍ、60μｍ、80μｍにすると、それぞれの充填に必要なめっき膜の厚さは、10.2μｍ、11.7μｍ、14.8μｍ、23.8μｍである。
【００５４】
(9) この基板に前記(2) と同様にして粗化層３を形成し、さらに前記 (3)〜(8)の工程を繰り返して多層プリント配線板を製造した（図２(c) 参照）。
【００５５】
（実施例２）
層間樹脂絶縁層を、厚さ20μｍのフッ素樹脂フィルムを熱圧着させることにより形成し、紫外線レーザを照射して直径60μｍの開口を設けたこと以外は、実施例１と同様にして多層プリント配線板を製造した。
【００５６】
（実施例３）
(1) Ｗ．Ｌ．ゴア社（W.L. Gore ＆ Associates, Inc．）のゴアテックス（登録商標 ＧＯＲＥ−ＴＥＸ、延伸ＰＴＦＥ織物用繊維として入手できる延伸テトラフルオロエチレン樹脂（ＰＴＦＥ）の繊維を用いて布を織ったものである。この布の構造は、長手方向2.54センチメートル当たり53本の 400デニールの繊維、および横方向2.54センチメートル当たり52本の 400デニールの繊維を有する）を、層間樹脂絶縁層を構成するフッ素樹脂繊維布として用いた。
【００５７】
(2) このフッ素樹脂繊維布を、15.24 センチメートル×15.24 センチメートルのシートに裁断し、同じくＷ．Ｌ．ゴア社のテトラエッチ（登録商標 ＴＥＴＲＡ−ＥＴＣＨ）として入手できるアルカリ金属−ナフタレン溶液中に浸漬した。この処理の後、布を温水で洗ってアセトンによりすすぎ洗いをした。このとき、繊維は、テトラエッチによって暗褐色になり、布は、長手方向および横方向に20％収縮した。そこで、この布を、縁を手でつかんで元の寸法に引延ばした。一方、上記フッ素樹脂繊維布に含浸させる熱硬化性樹脂として、ダウエポキシ樹脂 521−Ａ80用のダウケミカル社製品カタログの＃296-396-783 のガイドラインに従って液状エポキシ樹脂を調製した。
【００５８】
(3) この液状エポキシ樹脂を前記(2) で得たフッ素樹脂繊維布に含浸させ、その樹脂含浸布を 160℃で加熱乾燥させてＢステージのシートとした。このとき、シートの厚さは0.3556センチメートルで、シート中の含浸樹脂量は５ｇであった。
【００５９】
(4) このＢステージのシートを実施例１の(2) の基板に積層し、175 ℃で80kg／cm² の圧力でプレスして層間樹脂絶縁層を形成した。さらに、この層間樹脂絶縁層に波長 220nmの紫外線レーザを照射して直径60μｍのバイアホール形成用開口を設けた。以後、実施例１の (4)〜(9) の工程に従って多層プリント配線板を製造した。
【００６０】
（比較例１）
特開平２−188992号公報に準じ、硫酸銅：0.06 mol／ｌ、ホルマリン：0.3mol／ｌ、NaOH：0.35 mol／ｌ、ＥＤＴＡ：0.35 mol／ｌ、添加剤：少々、温度：75℃、ｐＨ＝12.4の無電解めっき水溶液に11時間浸漬し、厚さ25μｍの無電解めっき膜のみからなる導体回路とバイアホールを形成したこと以外は、実施例１と同様にして多層プリント配線板を製造した。この配線板においては、層間樹脂絶縁層の開口部はめっきで充填されていてもその中央部には、20〜25μｍ程度の窪みが観察された。
【００６１】
（比較例２）
特開平９−312472号公報に準じて多層プリント配線板を製造した。即ち、実施例１の (1)〜(5) までを実施し、次いで、硫酸銅0.05mol ／リットル、ホルマリン0.3mol／リットル、水酸化ナトリウム0.35mol ／リットル、エチレンジアミン四酢酸(EDTA) 0.35mol／リットルの水溶液からなる無電解めっき液に浸漬し、厚さ40μｍのめっき膜を形成した。さらにドライフィルムを貼着し、露光、現像してＬ／Ｓ＝25μｍ／25μｍのエッチングレジストを形成し、硫酸と過酸化水素の混合液によりエッチングしたところ、導体回路がアンダーカットにより剥離してしまった。
【００６２】
このように製造した実施例１，２，３および比較例１の多層プリント配線板について、▲１▼層間樹脂絶縁層の表面平坦性、ならびに▲２▼バイアホールの接続信頼性を調べた。▲１▼については、１回の塗布後で層間樹脂絶縁層に窪みが生じるか否かで判断した。また、▲２▼については、バイアホール上にさらにバイアホールを形成した場合に、上側のバイアホールに導通不良が存在するか否かについてプローブにて調べた。その結果を表１に示す。
【００６３】
この表１に示す結果から明らかなように、実施例１，２，３の多層プリント配線板は、層間樹脂絶縁層の表面平坦性に優れるので、バイアホール上にさらにバイアホールを形成した場合にも、窪みに起因したパターンの断線不良がなく接続信頼性に優れ、しかも、ＩＣチップ等の実装性にも優れる。さらに、本発明にかかる実施例１，２，３の多層プリント配線板は、量産した場合でも、バイアホールの接続信頼性に優れるものであった。また、実施例１，２，３の多層プリント配線板によれば、Ｌ／Ｓ＝25／25μｍのような微細なパターンを形成できる。
【００６４】
【表１】

【００６５】
【発明の効果】
以上説明したように本発明によれば、微細パターンを形成できるフィルドビア構造を有し、表面平滑性および接続信頼性に優れた多層プリント配線板を提供することができる。
【図面の簡単な説明】
【図１】発明にかかる多層プリント配線板の各製造工程を示す図である。
【図２】発明にかかる多層プリント配線板の各製造工程を示す図である。
【符号の説明】
１ 基板
２,11 導体回路
３ 粗化層
４ 層間樹脂絶縁層
５ バイアホール用開口
６ 粗化面
７ 無電解めっき膜
８ めっきレジスト
９ 電解めっき膜
10 充填バイアホール[0001]
BACKGROUND OF THE INVENTION
The present invention proposes a build-up multilayer printed wiring board having a filled via structure capable of forming a fine pattern and having excellent surface smoothness and connection reliability.
[0002]
[Prior art]
A build-up multilayer printed wiring board is made by alternately laminating conductor circuits and interlayer resin insulation layers. The lower conductor circuit and the upper conductor circuit open the interlayer insulation layer and deposit the plating film there. They are electrically connected by so-called via holes.
[0003]
In such a build-up multilayer printed wiring board, the via hole was generally formed by coating the inner surface of the opening of the interlayer insulating layer with a plating film, but plating deposition failure and disconnection due to heat cycle occurred. There was a problem that it was easy to do. Therefore, recently, a method of filling the opening with plating to form a filled via hole has been adopted. For example, JP-A-2-1888992, JP-A-3-3298, and JP-A-7-34048 have drawings that disclose the filled via holes.
[0004]
However, such a filled via hole still has another problem that a depression is generated on the surface thereof. This depression on the surface of the filled via hole caused a depression on the surface when an interlayer resin insulating layer was further formed on the upper layer, which could cause disconnection or mounting failure.
[0005]
It is also possible to apply the interlayer resin a plurality of times to flatten the surface of the filled via hole. However, the thickness of the interlayer resin insulating layer immediately above the depression of the via hole depends on the interlayer resin insulation on other conductor circuits. Thicker than the thickness of the layer. Therefore, if an opening is provided in the interlayer resin insulation layer by exposure, development processing or laser light, there is a problem that resin residue is generated and the connection reliability of the via hole is lowered. Particularly in mass production, when an opening is provided in the interlayer resin insulation layer, it is difficult to change the exposure and development conditions between the via hole and the other conductor circuit. It was.
[0006]
In order to solve such problems, JP-A-9-312472 and the like propose a build-up multilayer printed wiring board having a filled via hole. In this multilayer printed wiring board, the thickness of the conductor circuit is set to ½ or more of the via hole diameter, and the via hole is filled, so that the height of the conductor circuit is the same as the height of the via hole.
[0007]
However, in such a build-up multilayer printed wiring board, the conductor circuit is thicker than the via hole diameter. Therefore, it is necessary to increase the thickness of the plating resist. As a result, it is difficult to expose and develop, and there is a problem that a fine pattern cannot be formed. Further, as in the example of JP-A-9-312472, when a conductor circuit is formed by etching after forming a conductor film, a fine pattern is formed by etching because the conductor circuit is thick. There was a problem that I could not.
[0008]
[Problems to be solved by the invention]
An object of the present invention is to provide a build-up multilayer printed wiring board having a filled via structure capable of forming a fine pattern and having excellent surface smoothness and connection reliability.
[0009]
[Means for Solving the Problems]
  As a result of diligent research toward the realization of the above object, the inventors have come up with an invention having the following (1) to (5) as essential constituent requirements.
  That is, on the premise that it is a multilayer printed wiring board having a build-up wiring layer in which conductor circuits and interlayer resin insulation layers are alternately laminated,
(1) The conductor circuit is composed of an electroless plating film formed on the interlayer resin insulation layer and an electroplating film formed on the electroless plating film,
(2) The interlayer resin insulation layer is provided with an opening,In the opening,On the inner wall surface of the openingBeen formedA via hole is formed which includes an electroless plating film formed following the roughened surface and an electrolytic plating film filled in an opening surrounded by the electroless plating film;
(3)The via hole electroplating film is formed together with the electroplating film of the conductor circuit by using an electroplating solution containing a leveling agent and a brightening agent,The surface of the via holeThe same height as the surface of the conductor circuit located in the same layer as the via holeflatFormed intothing,
(Four)
SaidThe thickness of the conductor circuit is less than 1/2 of the via hole diameter.
[0010]
  That is, the multilayer printed wiring board of the present invention is a multilayer printed wiring board in which conductor circuits and interlayer resin insulating layers are alternately laminated,
  The conductor circuit comprises an electroless plating film formed on an interlayer resin insulating layer, and an electroplating film formed on the electroless plating film,
  The interlayer resin insulation layer is provided with an opening,In the opening,On the inner wall surface of the openingBeen formedAn electroless plating film formed following the roughened surface, and an electroplating film filled in the opening surrounded by the electroless plating filmBecomeVia holes are formed,
  The via-hole electroplating film is formed together with the conductor circuit electroplating film using an electroplating solution containing a leveling agent and a brightening agent.Surface of the via holeButThe surface of the conductor circuit located in the same layer as the via holeWhenIt is formed flat at the same height,
  The conductor circuit is characterized in that its thickness is less than ½ of the via hole diameter.
  Here, the via hole diameter in the present invention means the opening diameter at the upper end of the via hole opening.
[0011]
In such a multilayer printed wiring board of the present invention,
(1) It is more desirable that the surface of the via hole and the conductor circuit is roughened. The reason for this is to improve the adhesion with the upper interlayer resin insulation layer.
(2) It is more desirable that the inner wall surface of the opening provided in the interlayer resin insulation layer is roughened. The reason for this is to improve the adhesion to the via hole formed in the opening.
(3) The conductor circuit (inner layer pad) on the lower layer side to which the via hole is connected has a roughened surface, and is preferably connected to the via hole through the roughened surface. is there. The reason for this is to improve the adhesion between the via hole and the inner layer pad (lower conductor circuit).
[0012]
In particular, in the configuration of the combination of (2) and (3) above, the inner layer pad is in close contact with the interlayer resin insulating layer and the via hole is also in close contact with the interlayer resin insulating layer. And the via hole are completely integrated.
[0013]
In the multilayer printed wiring board of the present invention,
(4) It is more desirable that another via hole is formed on the via hole. The reason for this is that the dead space of the wiring due to the via hole is eliminated, and a higher density can be achieved.
(5) The interlayer resin insulating layer in which the via hole is formed is more preferably composed of a composite of a thermoplastic resin and a thermosetting resin, or a thermoplastic resin. The reason for this is that the filled via hole formed by filling the plating has a large stress generated during the heat cycle, and cracks are likely to occur in the interlayer resin insulating layer made of a normal thermosetting resin, but the thermoplastic resin. This is because the interlaminar resin insulating layer made of only the thermosetting resin or the thermoplastic resin to which is added has high toughness and can reliably suppress cracks.
(6) It is more desirable that the ratio of (diameter of via hole) / (thickness of interlayer resin insulation layer) is 1 to 4, and that the thickness of the conductor circuit is less than 25 μm. This is because a fine pattern is easily formed.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
  The multilayer printed wiring board of the present invention in which conductor circuits and interlayer resin insulation layers are alternately laminated includes an electroless plating film formed on the interlayer resin insulation layer, and an electrolytic plating formed on the electroless plating film A conductive circuit comprising a film, and an interlayer resin insulation layer is provided with an opening,In the opening,On the inner wall surface of the openingBeen formedAn electroless plating film formed following the roughened surface, and an electroplating film filled in the opening surrounded by the electroless plating filmBecomeVia holes are formed,The via hole electroplating film is formed together with the electroplating film of the conductor circuit by using an electroplating solution containing a leveling agent and a brightening agent,Via holeThe surface of, Conductor circuit located in the same layer as itWith the surface ofSameFlat to the height ofFormed of the conductor circuitofIt is characterized in that the thickness is less than ½ of the via hole diameter.
[0015]
According to such a configuration of the present invention,
(1). Since the via hole is filled with plating, it is less likely to cause plating deposition failure and disconnection failure due to heat cycle compared to the case where the opening is covered with a plating film.
(2). Since there is no surface depression in the via hole portion and the surface resin insulating layer is excellent in surface flatness, disconnection due to the depression and mounting failure such as an IC chip are less likely to occur.
(3). The thickness of the via hole and the interlayer resin insulation layer on the conductor circuit becomes uniform, and the resin residue when the opening is formed is reduced.
(4). Since the thickness of the conductor circuit is less than ½ of the via hole diameter, even when the via hole is filled with plating, the thickness of the conductor circuit does not increase, and the plating resist can be reduced. Formation is possible.
[0016]
In the present invention, it is preferable that a roughened surface is formed on the inner wall surface of the opening of the interlayer resin insulation layer. The reason for this is to improve the adhesion between the via hole made of filling plating and the interlayer resin insulation layer.
[0017]
In the multilayer printed wiring board of the present invention, it is preferable that via holes are electrically connected via a roughened layer provided on the surface of the lower conductor circuit. As a result, the roughened layer improves the adhesion between the conductor circuit and the via hole, and peeling occurs at the interface between the conductor circuit and the via hole even under high-temperature and high-humidity conditions such as PCT and heat cycle conditions. It becomes difficult to do.
[0018]
If a roughened layer is also formed on the side surface of the conductor circuit, cracks are generated perpendicularly to the interlayer resin insulating layer starting from these interfaces due to insufficient adhesion between the side surface of the conductor circuit and the interlayer resin insulating layer. This is advantageous in that it can be suppressed.
[0019]
The thickness of the roughened layer formed on the surface of such a conductor circuit is preferably 1 to 10 μm.
This is because if it is too thick, it will cause a short circuit between layers, and if it is too thin, the adhesion to the adherend will be low. As a roughening treatment for forming this roughened layer, the surface of the conductor circuit is oxidized (blackened) -reduced, sprayed with a mixed aqueous solution of an organic acid and a cupric complex, or copper-nickel. -The method of processing by phosphorous needle-like alloy plating is good.
[0020]
Among these treatments, in the method based on oxidation (blackening) -reduction treatment, NaOH (20 g / l), NaClO₂(50g / l), Na_ThreePO_Four(15.0 g / l) for oxidation bath (blackening bath), NaOH (2.7 g / l), NaBH_Four(1.0 g / l) is used as a reducing bath.
[0021]
Moreover, in the process using the mixed aqueous solution of an organic acid-cupric complex, it acts as follows under oxygen coexistence conditions such as spraying and bubbling to dissolve a metal foil such as copper which is a lower conductor circuit.
Cu + Cu (II) A_n→ 2Cu (I) A_{n / 2}
2Cu (I) A_{n / 2}+ N / 4O₂+ NAH (Aeration)
→ 2Cu (II) A_n+ N / 2H₂O
However, A is a complexing agent (acts as a chelating agent), and n is a coordination number.
[0022]
The cupric complex used in this treatment is preferably an azole cupric complex. This cupric complex of azoles acts as an oxidizing agent for oxidizing metallic copper and the like. As azoles, diazole, triazole, and tetrazole are preferable. Of these, imidazole, 2-methylimidazole, 2-ethylimidazole, 2-ethyl-4-methylimidazole, 2-phenylimidazole, 2-undecylimidazole and the like are preferable. The content of the cupric complex of the azole is preferably 1 to 15% by weight. It is because it is excellent in solubility and stability if it is within this range.
[0023]
The organic acid is added to dissolve the copper oxide. Specific examples include formic acid, acetic acid, propionic acid, butyric acid, valeric acid, caproic acid, acrylic acid, crotonic acid, oxalic acid, malonic acid, succinic acid, glutaric acid, maleic acid, benzoic acid, glycolic acid, lactic acid, apple Any one selected from acids and sulfamic acids is preferable. The content of the organic acid is preferably 0.1 to 30% by weight. This is to maintain the solubility of oxidized copper and to ensure dissolution stability. In addition, the generated cuprous complex is dissolved by the action of an acid and combined with oxygen to form a cupric complex, which again contributes to the oxidation of copper.
[0024]
In order to assist the dissolution of copper and the oxidizing action of azoles, halogen ions such as fluorine ions, chlorine ions and bromine ions may be added to the etching solution comprising the organic acid-cupric complex. This halogen ion can be supplied by adding hydrochloric acid, sodium chloride or the like. The halogen ion amount is preferably 0.01 to 20% by weight. This is because, if it is within this range, the formed roughened layer has excellent adhesion to the interlayer resin insulating layer.
[0025]
The etching solution comprising this organic acid-cupric complex is prepared by dissolving a cupric complex of an azole and an organic acid (halogen ions as required) in water.
[0026]
Moreover, in the plating treatment of the acicular alloy composed of copper-nickel-phosphorus, copper sulfate 1-40 g / l, nickel sulfate 0.1-6.0 g / l, citric acid 10-20 g / l, hypophosphite 10-100 It is desirable to use a plating bath having a liquid composition comprising g / l, boric acid 10 to 40 g / l, and surfactant 0.01 to 10 g / l.
[0027]
In the multilayer printed wiring board of the present invention, it is preferable that another via hole is formed on the filled via hole. Thereby, since another via hole can be formed immediately above the via hole, it is possible to eliminate the dead space of the wiring due to the via hole and to increase the density of the wiring.
[0028]
In the present invention, as the interlayer resin insulating layer, a thermosetting resin, a thermoplastic resin, or a composite of a thermosetting resin and a thermoplastic resin can be used. In particular, in the present invention, it is preferable to use a composite of a thermosetting resin and a thermoplastic resin as an interlayer resin insulating layer in which a via hole is formed.
As the thermosetting resin, epoxy resin, polyimide resin, phenol resin, thermosetting polyphenylene ether (PPE), or the like can be used.
As thermoplastic resins, fluororesins such as polytetrafluoroethylene (PTFE), polyethylene terephthalate (PET), polysulfone (PSF), polyphenylene sulfide (PPS), thermoplastic polyphenylene ether (PPE), polyether sulfone (PES) ), Polyetherimide (PEI), polyphenylene sulfone (PPES), tetrafluoroethylene hexafluoropropylene copolymer (FEP), tetrafluoroethylene perfluoroalkoxy copolymer (PFA), polyethylene naphthalate (PEN) , Polyether ether ketone (PEEK), polyolefin resin and the like can be used.
As the composite of the thermosetting resin and the thermoplastic resin, epoxy resin-PES, epoxy resin-PSF, epoxy resin-PPS, epoxy resin-PPES, and the like can be used.
[0029]
In the present invention, it is desirable to use a composite made of a fluororesin fiber cloth and a thermosetting resin filled in the gaps of the cloth as the interlayer resin insulation layer. This is because such a composite has a low dielectric constant and excellent shape stability. In this case, as the thermosetting resin, it is desirable to use at least one selected from an epoxy resin, a polyimide resin, a polyamide resin, and a phenol resin. As the cloth of the fluororesin fiber, it is desirable to use a cloth woven with the fiber or a nonwoven fabric. The nonwoven fabric is manufactured by making a sheet by making short fibers or long fibers of fluororesin fibers together with a binder, and heating the sheet to fuse the fibers together.
[0030]
In the present invention, an adhesive for electroless plating can be used as the interlayer resin insulating layer. As the electroless plating adhesive, heat-resistant resin particles that are soluble in a cured acid or oxidizing agent are dispersed in an uncured heat-resistant resin that becomes insoluble in an acid or oxidizing agent by the curing treatment. What is best. This is because the heat-resistant resin particles are dissolved and removed by treatment with an acid or an oxidizing agent, and a roughened surface made of crucible-like anchors can be formed on the surface.
[0031]
In the above-mentioned adhesive for electroless plating, the heat-resistant resin particles particularly cured are as follows: (1) heat-resistant resin powder having an average particle diameter of 10 μm or less, and (2) heat-resistant resin having an average particle diameter of 2 μm or less. Aggregated particles obtained by agglomerating powder, (3) a mixture of heat-resistant resin powder having an average particle diameter of 2 to 10 μm and heat-resistant resin powder having an average particle diameter of 2 μm or less, and (4) an average particle diameter of 2 to 10 μm Pseudo particles formed by adhering at least one of heat-resistant resin powder or inorganic powder having an average particle diameter of 2 μm or less to the surface of the heat-resistant resin powder, and (5) heat-resistant resin having an average particle diameter of 0.1 to 0.8 μm It is preferable to use at least one selected from a mixture of a powder and a heat-resistant resin powder having an average particle size of more than 0.8 μm and less than 2 μm, and (6) a heat-resistant resin powder having an average particle size of 0.1 to 1.0 μm. desirable. This is because more complex anchors can be formed.
As the heat-resistant resin used in the electroless plating adhesive, the above-mentioned thermosetting resin, thermoplastic resin, and composite of thermosetting resin and thermoplastic resin can be used. Particularly in the present invention, it is preferable to use a composite of a thermosetting resin and a thermoplastic resin.
[0032]
Next, one method for producing the multilayer printed wiring board of the present invention will be described.
(1) First, a wiring substrate having an inner layer copper pattern formed on the surface of the core substrate is manufactured. The copper pattern is formed on the core substrate by etching a copper-clad laminate, or an adhesive layer for electroless plating is formed on a substrate such as a glass epoxy substrate, a polyimide substrate, a ceramic substrate, or a metal substrate. The surface of the adhesive layer is roughened to form a roughened surface, and a method of applying electroless plating thereto, or a so-called semi-additive method (electroless plating is applied to the entire roughened surface to form a plating resist, After the electroplating is performed on the non-formed portion, the plating resist is removed, and an etching process is performed to form a conductor circuit composed of an electrolytic plating film and an electroless plating film.
[0033]
Further, if necessary, a roughened layer made of copper-nickel-phosphorus is formed on the copper pattern surface (surface of the lower conductor circuit) of the wiring board. This roughening layer is formed by electroless plating. The liquid composition of this electroless plating aqueous solution is such that the copper ion concentration, nickel ion concentration, and hypophosphite ion concentration are 2.2 × 10.^-2~ 4.1 × 10^-2 mol / l, 2.2 × 10^-3~ 4.1 × 10^-3 It is desirable to be mol / l, 0.20 to 0.25 mol / l. This is because the crystal structure of the coating deposited in this range becomes a needle-like structure, and thus the anchor effect is excellent.
In addition to the above compounds, complexing agents and additives may be added to the electroless plating aqueous solution. As a method for forming the roughened layer, as described above, the roughened surface is formed by the treatment by copper-nickel-phosphorus needle alloy plating, the oxidation-reduction treatment, and the treatment of etching the copper surface along the grain boundary. There are methods.
[0034]
A through hole is formed in the core substrate, and the wiring layers on the front surface and the back surface can be electrically connected through the through hole. Moreover, resin may be filled between the through hole and the conductor circuit of the core substrate to ensure flatness.
[0035]
(2) Next, an interlayer resin insulating layer is formed on the wiring board produced in (1). In particular, in the present invention, it is desirable to use an electroless plating adhesive having a resin matrix of a composite of a thermosetting resin and a thermoplastic resin as an interlayer resin insulating material for forming a via hole.
[0036]
(3) After the electroless plating adhesive layer formed in (2) is dried, an opening for forming a via hole is provided. In the case of photosensitive resin, it is exposed and developed and then thermally cured. In the case of thermosetting resin, it is thermally cured and then laser processed to form via holes in the adhesive layer. An opening is provided. At this time, the ratio of (diameter of via hole) / (thickness of interlayer resin insulation layer) is preferably 1 to 4. The reason is that if the ratio is less than 1, no electrolytic plating solution enters the opening and no plating is deposited in the opening. On the other hand, if the ratio exceeds 4, the plating filling of the opening is not performed. This is because the degree becomes worse.
[0037]
(4) Next, the epoxy resin particles present on the surface of the cured adhesive layer are removed by decomposition or dissolution with an acid or an oxidizing agent, and the surface of the adhesive layer is roughened. Here, examples of the acid include phosphoric acid, hydrochloric acid, sulfuric acid, and organic acids such as formic acid and acetic acid. It is particularly preferable to use an organic acid. This is because when the roughening treatment is performed, the metal conductor layer exposed from the via hole is hardly corroded. On the other hand, as the oxidizing agent, it is desirable to use chromic acid or permanganate (such as potassium permanganate).
[0038]
(5) Next, a catalyst nucleus is imparted to the wiring board whose surface of the adhesive layer is roughened. For imparting the catalyst nucleus, it is desirable to use a noble metal ion or a noble metal colloid. Generally, palladium chloride or a palladium colloid is used. It is desirable to perform heat treatment to fix the catalyst core. Palladium is preferable as such a catalyst nucleus.
[0039]
(6) Next, electroless plating is performed on the surface of the electroless plating adhesive, and an electroless plating film is formed so as to follow the entire roughened surface. At this time, the thickness of the electroless plating film is 0.1 to 5 μm, more preferably 0.5 to 3 μm. Next, a plating resist is formed on the electroless plating film.
As the plating resist composition, a composition comprising an acrylate of a cresol novolac type epoxy resin or a phenol novolac type epoxy resin and an imidazole curing agent is particularly preferable, but a commercially available dry film can also be used.
[0040]
(7) Next, electrolytic plating is performed on the plating resist non-forming portion to form a conductor circuit and a via hole filled with plating in the opening. At this time, the thickness of the electrolytic plating film is desirably 5 to 30 μm, and the thickness as the conductor circuit is set to be less than ½ of the via hole diameter. Here, it is desirable to use copper plating as the electrolytic plating.
[0041]
(8) Furthermore, after removing the plating resist, the electroless plating film under the plating resist is dissolved and removed with a mixed solution of sulfuric acid and hydrogen peroxide, or an etching solution such as sodium persulfate or ammonium persulfate, to provide an independent conductor circuit. And fill via hole.
[0042]
(9) Next, a roughening layer is formed on the surface of the conductor circuit. As a method for forming the roughened layer, there are an etching process, a polishing process, an oxidation-reduction process, and a plating process. Among these treatments, redox treatment is NaOH (20 g / l), NaClO.₂(50g / l), Na_ThreePO_Four(15.0 g / l) for oxidation bath (blackening bath), NaOH (2.7 g / l), NaBH_Four(1.0 g / l) is used as a reducing bath.
Moreover, the roughening layer which consists of a copper-nickel-phosphorus alloy layer is formed by precipitation by an electroless-plating process. The electroless plating solution for this alloy includes copper sulfate 1-40 g / l, nickel sulfate 0.1-6.0 g / l, citric acid 10-20 g / l, hypophosphite 10-100 g / l, boric acid 10 It is desirable to use a plating bath having a liquid composition of ˜40 g / l and a surfactant of 0.01 to 10 g / l.
[0043]
Further, the surface of the roughened layer is covered with a metal or noble metal layer having an ionization tendency larger than copper and equal to or less than titanium. In the case of tin, tin borofluoride-thiourea or tin chloride-thiourea solution is used. At this time, a Sn layer of about 0.1 to 2 μm is formed by the substitution reaction of Cu—Sn. In the case of a noble metal, a method such as sputtering or vapor deposition can be employed.
[0044]
(10) Next, an electroless plating adhesive layer is formed on the substrate as an interlayer resin insulation layer.
(11) Further, the steps (3) to (8) are repeated to provide a further upper conductor circuit. This conductor circuit is a conductor pad or a via hole that functions as a solder pad.
[0045]
(12) Next, a solder resist composition was applied to the surface of the wiring board thus obtained, and after the coating film was dried, a photomask film having openings drawn thereon was placed on the coating film. By performing exposure and development processing, an opening is formed that exposes the solder pad (including the conductor pad and via hole) portion of the conductor circuit. Here, the opening diameter of the opening may be larger than the diameter of the solder pad, and the solder pad may be completely exposed. On the contrary, the opening diameter of the opening can be made smaller than the diameter of the solder pad, and the periphery of the solder pad can be covered with the solder resist layer. In this case, the solder pad can be restrained by the solder resist layer, and peeling of the solder pad can be prevented.
[0046]
(13) Next, a “nickel-gold” metal layer is formed on the solder pad portion exposed from the opening. The nickel layer is preferably 1 to 7 μm, and the gold layer is preferably 0.01 to 0.06 μm. This is because if the nickel layer is too thick, the resistance value increases, and if it is too thin, it is easy to peel off. On the other hand, if the gold layer is too thick, the cost increases, and if it is too thin, the adhesion effect with the solder body is reduced.
[0047]
(14) Next, a solder body is supplied onto the solder pad portion exposed from the opening. As a method for supplying the solder body, a solder transfer method or a printing method can be used. Here, the solder transfer method is to paste a solder foil on a prepreg, and to etch the solder foil by leaving only the portion corresponding to the opening portion, thereby forming a solder carrier film, and this solder carrier film. After the flux is applied to the solder resist opening of the substrate, the solder pattern is laminated so as to contact the pad, and this is transferred by heating. On the other hand, the printing method is a method in which a metal mask provided with a through hole at a position corresponding to a pad is placed on a substrate, a solder paste is printed, and heat treatment is performed.
[0048]
【Example】
Example 1
(1) The compositions obtained in (1) to (3) below were mixed and stirred to prepare an electroless plating adhesive.
(1). Cresol novolac epoxy resin (Nippon Kayaku, molecular weight 2500) 25% acrylate, 35 parts by weight (solid content 80%), photosensitive monomer (Toa Gosei, Aronix M315) 4 parts by weight, antifoam (Sannopco Manufactured, S-65) 0.5 parts by weight and 3.6 parts by weight of NMP were mixed with stirring.
(2). After mixing 8 parts by weight of polyethersulfone (PES) and 7.245 parts by weight of epoxy resin particles (manufactured by Sanyo Chemical Co., Ltd., polymer pole) having an average particle size of 0.5 μm, 20 parts by weight of NMP was further added and stirred.
(3). Imidazole curing agent (Shikoku Chemicals, 2E4MZ-CN) 2 parts by weight, photoinitiator (Ciba Geigy, Irgacure I-907) 2 parts, photosensitizer (Nippon Kayaku, DETX-S) 0.2 parts by weight, 1.5 parts by weight of NMP was mixed with stirring.
[0049]
(2) A bismaleimide triazine (BT) resin substrate 1 (refer to FIG. 1 (a)) having a conductor circuit 2 formed on the surface, copper sulfate 8 g / l, nickel sulfate 0.6 g, citric acid 15 g / l, hypophosphorous acid It is immersed in an electroless plating solution having a pH of 9 consisting of 29 g / l of sodium acid, 31 g / l of boric acid, and 0.1 g / l of a surfactant. From the copper-nickel-phosphorus having a thickness of 3 μm on the surface of the conductor circuit 2 The resulting roughened layer 3 was formed. Next, the substrate was washed with water, immersed in an electroless tin displacement plating bath made of 0.1 mol / l tin borofluoride-1.0 mol / l thiourea solution at 50 ° C. for 1 hour, and 0.3 wt. A tin layer of μm was provided (see FIG. 1B, but the tin layer is not shown).
[0050]
(3) The electroless plating adhesive prepared in (1) above is applied to the substrate that has been treated in (2) (see FIG. 1 (c)), and after drying, a photomask film is placed. Then, exposure, development processing, and thermosetting processing were performed to form a 20 μm thick interlayer resin insulation layer 4 having an opening (diameter 5 for via hole) (see FIG. 1 (d)). ).
[0051]
(4) The substrate on which the interlayer resin insulating layer 4 was formed was immersed in chromic acid for 19 minutes, and a roughened surface 6 having a depth of 4 μm was formed on the surface (see FIG. 1 (e)).
(5) The substrate on which the roughened surface 6 was formed was immersed in an electroless plating solution to form an electroless copper plating film 7 having a thickness of 0.6 μm on the entire rough surface (see FIG. 1 (f)).
(6) A plating resist 8 was formed according to a conventional method (see FIG. 2 (a)).
[0052]
(7) Next, under the following conditions, electrolytic plating is performed on the portion where the plating resist is not formed, and a conductive circuit is formed by providing an electrolytic plating film 9 having a thickness of 20 μm. Hole 10 was formed (see FIG. 2 (b)).
(Electrolytic plating aqueous solution)
Copper sulfate pentahydrate: 60 g / l
Leveling agent (Atotech, HL): 40 ml / l
Sulfuric acid: 190 g / l
Brightener (Atotech, UV): 0.5 ml / l
Chlorine ion: 40 ppm
[Electrolytic plating conditions]
Bubbling: 3.0 liters / minute
Current density: 0.5A / dm²
Set current value: 0.18 A
Plating time: 130 minutes
[0053]
(8) After removing the plating resist 8, the electroless plating film 7 under the plating resist is dissolved and removed with a mixed solution of sulfuric acid and hydrogen peroxide or an etching solution such as sodium persulfate or ammonium persulfate, and electroless plating is performed. A conductor circuit 11 composed of the film 7 and the electrolytic copper plating film 9 and having a thickness of about 20 μm and L / S = 25 μm / 25 μm was formed. At this time, the surface of the via hole 10 was flat, and the heights of the conductor circuit surface and the via hole surface were the same. According to the knowledge of the inventors, when the thickness of the interlayer resin insulation layer 4 is 20 μm and the diameter of the via hole 10 is 25 μm, 40 μm, 60 μm, and 80 μm, the thickness of the plating film necessary for each filling The lengths are 10.2 μm, 11.7 μm, 14.8 μm, and 23.8 μm.
[0054]
(9) The roughened layer 3 was formed on the substrate in the same manner as in the above (2), and the steps (3) to (8) were repeated to produce a multilayer printed wiring board (see FIG. 2 (c)). ).
[0055]
(Example 2)
A multilayer printed wiring board was formed in the same manner as in Example 1 except that the interlayer resin insulation layer was formed by thermocompression bonding a fluororesin film having a thickness of 20 μm and an ultraviolet laser was irradiated to provide an opening having a diameter of 60 μm. Manufactured.
[0056]
(Example 3)
(1) W. L. A fabric is woven using Gore-Tex (registered trademark GORE-TEX, a stretched tetrafluoroethylene resin (PTFE) fiber available as a stretched PTFE fabric fiber, manufactured by WL Gore & Associates, Inc.). This fabric structure has 53 400 denier fibers per 2.54 centimeters in the longitudinal direction and 52 400 denier fibers per 2.54 centimeters in the transverse direction). Used as.
[0057]
(2) This fluororesin fiber cloth is cut into a 15.24 cm × 15.24 cm sheet. L. It was immersed in an alkali metal-naphthalene solution available as Gore Tetra Etch (registered trademark TETRA-ETCH). After this treatment, the fabric was rinsed with warm water and rinsed with acetone. At this time, the fiber became dark brown by tetraetch, and the fabric contracted 20% in the longitudinal and transverse directions. Therefore, this cloth was stretched to the original dimensions by grasping the edges with hands. On the other hand, a liquid epoxy resin was prepared as a thermosetting resin impregnated in the fluororesin fiber cloth in accordance with the guidelines of # 296-396-783 of Dow Chemical Company Product Catalog for Dow Epoxy Resin 521-A80.
[0058]
(3) The liquid epoxy resin was impregnated into the fluororesin fiber cloth obtained in (2), and the resin-impregnated cloth was dried by heating at 160 ° C. to obtain a B-stage sheet. At this time, the thickness of the sheet was 0.3556 centimeters, and the amount of impregnating resin in the sheet was 5 g.
[0059]
(4) This B stage sheet is laminated on the substrate of Example 1 (2) and 80 kg / cm at 175 ° C.²An interlayer resin insulation layer was formed by pressing at a pressure of. Further, the interlayer resin insulating layer was irradiated with an ultraviolet laser having a wavelength of 220 nm to provide a via hole forming opening having a diameter of 60 μm. Thereafter, a multilayer printed wiring board was produced according to the steps (4) to (9) of Example 1.
[0060]
(Comparative Example 1)
According to Japanese Patent Laid-Open No. 2-188992, copper sulfate: 0.06 mol / l, formalin: 0.3 mol / l, NaOH: 0.35 mol / l, EDTA: 0.35 mol / l, additive: a little, temperature: 75 ° C., pH A multilayer printed wiring board was manufactured in the same manner as in Example 1 except that it was immersed in an electroless plating aqueous solution of 12.4 for 11 hours to form a conductor circuit and a via hole made only of an electroless plating film having a thickness of 25 μm. . In this wiring board, even though the opening of the interlayer resin insulation layer was filled with plating, a depression of about 20 to 25 μm was observed at the center.
[0061]
(Comparative Example 2)
A multilayer printed wiring board was produced according to Japanese Patent Application Laid-Open No. 9-312472. That is, steps (1) to (5) of Example 1 were carried out, and then copper sulfate 0.05 mol / liter, formalin 0.3 mol / liter, sodium hydroxide 0.35 mol / liter, ethylenediaminetetraacetic acid (EDTA) 0.35 mol / liter. A plating film having a thickness of 40 μm was formed by immersing in an electroless plating solution composed of a liter aqueous solution. Furthermore, a dry film was attached, exposed and developed to form an etching resist of L / S = 25 μm / 25 μm, and when etched with a mixed solution of sulfuric acid and hydrogen peroxide, the conductor circuit was peeled off by undercut. It was.
[0062]
For the multilayer printed wiring boards of Examples 1, 2, 3 and Comparative Example 1 thus manufactured, (1) surface flatness of the interlayer resin insulation layer and (2) via hole connection reliability were examined. Regarding (1), it was judged by whether or not a depression occurred in the interlayer resin insulation layer after one application. Regarding (2), when a via hole was further formed on the via hole, it was examined with a probe whether or not there was a conduction failure in the upper via hole. The results are shown in Table 1.
[0063]
As is apparent from the results shown in Table 1, the multilayer printed wiring boards of Examples 1, 2, and 3 are excellent in surface flatness of the interlayer resin insulation layer. Therefore, when a via hole is further formed on the via hole, In addition, there is no disconnection failure of the pattern due to the depression, and the connection reliability is excellent, and the mountability of an IC chip or the like is also excellent. Further, the multilayer printed wiring boards of Examples 1, 2, and 3 according to the present invention were excellent in via hole connection reliability even when mass-produced. Further, according to the multilayer printed wiring boards of Examples 1, 2, and 3, a fine pattern such as L / S = 25/25 μm can be formed.
[0064]
[Table 1]

[0065]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a multilayer printed wiring board having a filled via structure capable of forming a fine pattern and having excellent surface smoothness and connection reliability.
[Brief description of the drawings]
FIG. 1 is a view showing each manufacturing process of a multilayer printed wiring board according to the invention.
FIG. 2 is a diagram showing each manufacturing process of the multilayer printed wiring board according to the invention.
[Explanation of symbols]
1 Substrate
2,11 conductor circuit
3 Roughening layer
4 Interlayer resin insulation layer
5 Via-hole opening
6 Roughened surface
7 Electroless plating film
8 Plating resist
9 Electrolytic plating film
10 Filled via hole

Claims (6)

導体回路と層間樹脂絶縁層とが交互に積層された多層プリント配線板において、
前記導体回路は、層間樹脂絶縁層上に形成された無電解めっき膜とその無電解めっき膜上に形成された電解めっき膜とからなり、
前記層間樹脂絶縁層には、開口部が設けられ、その開口部には、その開口部の内壁表面に形成された粗化面に追従して形成された無電解めっき膜と、その無電解めっき膜によって囲まれた開口内部に充填された電解めっき膜とからなるバイアホールが形成され、
前記バイアホールの電解めっき膜が、レベリング剤と光沢剤とを含む電解めっき液を用いて前記導体回路の電解めっき膜と一緒に形成されることで、前記バイアホールの表面が、そのバイアホールと同じ層に位置する導体回路の表面と同一の高さに平坦に形成されると共に、
前記導体回路は、その厚さがバイアホール径の１／２未満であることを特徴とする多層プリント配線板。In multilayer printed wiring boards in which conductor circuits and interlayer resin insulation layers are alternately laminated,
The conductor circuit is composed of an electroless plating film formed on an interlayer resin insulating layer and an electroplating film formed on the electroless plating film,
The interlayer resin insulation layer is provided with an opening , and in the opening , an electroless plating film formed following the roughened surface formed on the inner wall surface of the opening, and the electroless plating via holes are formed consisting of an electrolytic plated film is filled in an opening surrounded by a membrane,
The via-hole electroplating film is formed together with the electroplating film of the conductor circuit by using an electroplating solution containing a leveling agent and a brightener , so that the surface of the via-hole is formed with the via-hole. while being flatly formed on the surface flush with the conductor circuit located in the same layer,
The multilayer printed wiring board, wherein the conductor circuit has a thickness less than ½ of a via hole diameter. 前記バイアホールが接続する下層側の導体回路は、その表面が粗化処理されていることを特徴とする請求項１に記載の多層プリント配線板。  The multilayer printed wiring board according to claim 1, wherein a surface of the lower-layer side conductor circuit to which the via hole is connected is roughened. 前記バイアホール上に、さらにバイアホールが形成されていることを特徴とする請求項１または２に記載の多層プリント配線板。  The multilayer printed wiring board according to claim 1, wherein a via hole is further formed on the via hole. バイアホールが形成された前記層間樹脂絶縁層は、熱可塑性樹脂と熱硬化性樹脂の複合体からなることを特徴とする請求項１〜３のいずれか１に記載の多層プリント配線板。  The multilayer printed wiring board according to any one of claims 1 to 3, wherein the interlayer resin insulating layer in which the via hole is formed is composed of a composite of a thermoplastic resin and a thermosetting resin. （バイアホールの直径）／（層間樹脂絶縁層の厚み）の比が１〜４であることを特徴とする請求項１〜４のいずれか１に記載の多層プリント配線板。  The multilayer printed wiring board according to any one of claims 1 to 4, wherein a ratio of (diameter of via hole) / (thickness of interlayer resin insulation layer) is 1 to 4. 導体回路の厚さは２５μｍ未満である請求項１〜５のいずれか１に記載の多層プリント配線板。  The multilayer printed wiring board according to claim 1, wherein the conductor circuit has a thickness of less than 25 μm.

Images