JP4549039B2

JP4549039B2 - 半導体集積回路の製造方法

Info

Publication number: JP4549039B2
Application number: JP2003289821A
Authority: JP
Inventors: 政明佐藤; 斉松枝; 洋介落合
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2003-08-08
Filing date: 2003-08-08
Publication date: 2010-09-22
Anticipated expiration: 2023-08-08
Also published as: JP2005064102A

Description

本発明は、トランジスタなどの能動素子や受動素子を集積化した半導体集積回路の製造方法のうち、特にシリコン基板の隣接する素子領域の間に絶縁分離のための深溝を形成するとともにその素子領域の間の上面（深溝形成部上面）を絶縁膜で覆うことにより素子分離を行う半導体集積回路の製造方法に関するものである。

従来の主に高周波用として用いられるバイポーラあるいはＢｉＣＭＯＳ半導体集積回路の半導体デバイス（以下素子領域と呼ぶ）間の電気的な素子分離のためには、シリコン基板上の素子領域を部分的に窒化シリコン膜で覆った後に熱酸化することにより、該窒化シリコン膜で覆われていなかった素子領域間に部分酸化シリコン膜を形成する、所謂部分シリコン酸化法(Local Oxidation of Silicon（ＬＯＣＯＳ））と、素子領域の周囲に深溝を形成し、その深溝の内側壁を絶縁膜で覆った上、その深溝内にポリシリコン膜などを埋め込む、所謂深溝分離法（Deep Trench Isolation(ＤＴＩ))が併用されることが多い。

この場合、ＬＯＣＯＳ工程後にＤＴＩ工程を行う工程と、ＤＴＩ工程後にＬＯＣＯＳ工程を行う工程が行われているので、両者の優劣を比較する。素子分離工程の後の工程でその上にポリシリコン電極を形成することを考慮すると、深溝に埋めたポリシリコン膜の上面は絶縁膜で覆う必要がある。簡単にはポリシリコン膜を埋め込み、全体をエッチバックした後にポリシリコン膜を酸化するのが良いが、ＬＯＣＯＳ工程後にＤＴＩ工程を行う工程では、この酸化時間がＬＯＣＯＳ工程の酸化時間に加わるため熱処理時間が長くなり、素子分離工程の前に導入したシリコン基板内の不純物が拡散して、初期の目的の不純物分布からずれてしまう問題があった。

これに対し、後者のＤＴＩ工程後にＬＯＣＯＳ工程を行う工程の場合、ＤＴＩ工程では深溝内にポリシリコンを埋めてエッチバックするのみとし、ＬＯＣＯＳ工程の酸化時にポリシリコン膜上部を酸化することで熱処理時間が短縮され、シリコン基板の不純物の再分布抑制に効果がある。

しかしながら、前記のＤＴＩ工程後にＬＯＣＯＳ工程を行う工程を採用した場合、重大な問題を生じる場合があった。図３を用いてこの問題を説明する。図３(a)〜(c)は、ＤＴＩ工程後にＬＯＣＯＳ工程を行う素子分離工程の断面を示す図である。図３(a)〜(c)において、１１はシリコン基板、１２Ａ，１２Ｃは酸化シリコン膜、１３は部分酸化シリコン膜、１４は窒化シリコン膜、１５は深溝、１６はポリシリコン膜、１７は素子領域、１８はビーズバーク（Bard's Beak)である。

まず、シリコン基板１１に深溝１５を形成し、その深溝１５の内側壁を含む上面を酸化して酸化シリコン膜１２Ａ，１２Ｃを形成した後、ポリシリコン膜を上面から堆積する。そして、表面側のポリシリコン膜をエッチバックして、深溝１５内のみにポリシリコン膜１６を残す。次に、窒化シリコン膜を堆積してからマスクで素子領域にのみ窒化シリコン膜１４を残して他の窒化シリコン膜を除去すると、（図３(a)）に示す構造となる。

次に、高温の酸素、水素混合ガス中でシリコン基板１１を酸化して、窒化シリコン膜１４で覆われていなかった領域に部分酸化シリコン膜（ＬＯＣＯＳ膜）１３を形成する（図３(b)）。最後に、窒化シリコン膜１４およびその下の酸化シリコン膜１２Ａを除去すると、素子領域１７が露出し他の素子領域から絶縁された素子分離構造が形成される（図３(c)）。

ここで、図３(b)のＬＯＣＯＳ膜の酸化時、表面に露出したシリコン基板１１やポリシリコン膜１６が酸化されるだけでなく、酸素は深溝１５の内側壁に沿って該内側壁の酸化シリコン膜１２Ｃ中を拡散するため、隣接したシリコン基板１１やポリシリコン膜１６が酸化され、酸化とともに所謂バーズビーク１８がシリコン基板１１に垂直に成長する。この酸化は体積の増加を伴うため、シリコン基板１１に対し大きな力が加わることになる。この力は、バーズビーク１８が大きいほど、あるいは酸化する温度が低いほど大きくなり、シリコン基板１１にかかる力が限界に達すると、結晶欠陥を生じることになる（非特許文献１）。なお、深溝により素子領域を他から絶縁分離することについては、特許文献１〜３に記載がある。
Ｆヤン他著、「自己整合ダブルポリバイボーラ接合トランジスタにおけるコレクタ・エミッタ間漏洩の特性」、ジャーナルオブエレクトロケミカルソサエティ、１４０巻、１０号、３０３３−３０３７頁、１９９３年(F.Yang et al,"Characterization of Collector-Emitter Leakage in Self-Aligned Double-Poly Bipolar Junction Transistors"Journal of the Electrochemical Society,140,10,pp.3033-3037(1993))。特開２００２−１９０５１４号公報特開２００２−０７６１０９号公報特開平０６−２３２２４８号公報

そこで、これを防ぐには、深溝１５の内側壁の酸化シリコン膜１２Ｃの膜厚を薄くしたり、酸化温度を上げるのが効果的である。しかし、深溝１５の内側壁の酸化シリコン膜１２Ｃの膜厚を薄くすることは、素子分離の耐圧を下げることになり、また分離容量を上昇させて高周波特性の劣化につながる。また、酸化温度を上げると、素子分離工程の前に導入したシリコン基板１１内の不純物が拡散して初期の目的の不純物分布からずれてしまい、本来のこのプロセスの長所を減じる。

本発明は、上述の課題を解決するためになされたもので、ＤＴＩ工程後にＬＯＣＯＳ工程を行う工程の長所である熱処理時間が少なく不純物の再分布を抑えられるという特徴を損なうことなく結晶欠陥の発生を抑えることができる素子分離のための半導体集積回路の製造方法を提供することを目的とする。

請求項１にかかる発明の製造方法は、シリコン基板の隣接する素子領域の間に絶縁分離のための深溝を形成するとともに前記素子領域の間の上面に絶縁膜を形成することにより素子分離を行う半導体集積回路の製造方法において、前記シリコン基板上の前記素子領域を覆う第１窒化シリコン膜をマスクとして熱酸化により、前記絶縁膜として必要な膜厚よりも少ない膜厚の第１部分酸化シリコン膜を前記シリコン基板上に形成するとともに、酸化シリコン膜を前記第１窒化シリコン膜上面に形成する第１工程と、該第１工程の後、前記第１窒化シリコン膜上面の前記酸化シリコン膜および前記第１部分酸化シリコン膜を覆うように第２窒化シリコン膜を形成する第２工程と、該第２工程の後、該第２窒化シリコン膜上に前記深溝の加工用のマスクを形成して、前記第２窒化シリコン膜および前記シリコン基板をエッチングすることにより、前記シリコン基板上に前記深溝を形成する第３工程と、該第３工程の後、前記深溝の内側壁に絶縁膜を形成してから前記深溝内をポリシリコン膜で埋める第４工程と、該第４工程の後、前記第１窒化シリコン膜上面の前記酸化シリコン膜をマスクとして、沸騰リン酸により前記第２窒化シリコン膜を除去する第５工程と、該第５工程の後、前記第１窒化シリコン膜をマスクとして、熱酸化により前記第１部分酸化シリコン膜上にさらにシリコン酸化膜を形成し前記絶縁膜として必要な膜厚の第２部分酸化シリコン膜を形成する第６工程と、該第６工程の後、前記第１窒化シリコン膜上面の前記酸化シリコン膜および前記第１窒化シリコン膜を除去する第７工程と、を具備することを特徴とする。

本発明の製造方法を用いることにより、深溝と部分酸化シリコン膜を併用した素子分離構造の製造時に、結晶欠陥の発生抑制と不純物の再分布防止のトレードオフを克服できるので、製造条件の自由度が増し、より高性能な半導体集積回路の製造が可能になる。

本発明では、ＬＯＣＯＳ酸化の一部を先に行い、その選択酸化に用いた第１窒化シリコン膜をそのまま残した状態で、第２窒化シリコン膜を形成し、それをマスクとして深溝を形成してその深溝の内側壁を酸化した後にその深溝内にポリシリコン膜を埋め込みエッチバックした後、第２窒化シリコン膜を除去する。この除去には、沸騰リン酸を用いるが、沸騰リン酸を最良の状態に保てば、この液中では酸化シリコン膜はほとんどエッチングされない。第１窒化シリコン膜表面には、最初のＬＯＣＯＳ酸化で薄い酸化シリコン膜が成長しているため、これがマスクとなって第２窒化シリコン膜が除去された後も第１窒化シリコン膜はエッチングされず表面に残る。そこで、これをマスクとして残りのＬＯＣＯＳ酸化を行って素子領域とならないシリコン基板上に所望の絶縁膜を得る。このとき深溝に埋めたポリシリコン膜も酸化されるのでポリシリコン膜の上面は絶縁膜で覆われ、次工程以降にこの上面に形成されるポリシリコン膜との間に電気的な絶縁ができる。

この方法により、ＤＴＩ工程での深溝のポリシリコン膜の酸化を含むＬＯＣＯＳ酸化（残りのＬＯＣＯＳ酸化）時間の長さを任意に設定できるので、所定のＬＯＣＯＳ酸化膜厚を維持しながら深溝の内側壁に縦方向に成長するバーズビークを結晶欠陥に至らない程度に抑えることができる。従って、深溝の内側壁の酸化膜厚を厚くすることが可能になり、あるいは、酸化温度を下げて不純物の再分布を抑えることが可能になる。

以下、図１および図２を参照して本発明の製造工程（素子分離工程）を詳細に説明する。図１(a)〜(c)、図２(d)〜(e)は本発明の実施例１の製造工程の一例の断面図である。図１(a)〜(c)、図２(d)〜(e)において、１１はシリコン基板、１２Ａ，１２Ｂ，１２Ｃは酸化シリコン膜、１３Ａは第１部分酸化シリコン膜、１３Ｂは第２部分酸化シリコン膜（最終部分酸化シリコン膜）、１４Ａは第１窒化シリコン膜、１４Ｂは第２窒化シリコン膜、１５は深溝、１６はポリシリコン膜、１７は素子領域である。

最初に、素子分離工程前までの工程を行ったシリコン基板１１上に、薄い熱酸化シリコン膜１２Ａと第１窒化シリコン膜１４Ａを形成する。ここでは、熱酸化シリコン膜１２Ａの膜厚５６ｎｍの上に、SiH₂Cl₂とNH₃ガスを用いた減圧化学的気相成長法により膜厚２００ｎｍの窒化シリコン膜を堆積した。次に素子領域の部分が残るようにマスクをかけて他の部分の窒化シリコン膜を除去することにより第１窒化シリコン膜１４Ａを残す。

その後、ＬＯＣＯＳ熱酸化により、第１窒化シリコン膜１４Ａで覆われていない部分に第１部分酸化シリコン膜１３Ａを成長させる（第１工程）（図１(a)）。この第１工程では、シリコン基板１１上に最終的に必要な酸化シリコン膜厚の全部を形成するのではなく、途中で止める。ここでは、温度９５０℃、酸素、水素混合ガス中で、膜厚２００ｎｍの第１部分酸化シリコン膜１３Ａを成長させた。このとき、第１窒化シリコン膜１４Ａの表面も薄く酸化されて、第１窒化シリコン膜１４Ａは酸化シリコン膜１２Ｂで覆われる。この酸化シリコン膜１２Ｂの膜厚はシリコン上に成長する第１部分酸化シリコン膜１３Ａの膜厚の約３％程度であり、ここでは膜厚約６ｎｍの酸化シリコン膜１２Ｂが成長した。

次に、第２窒化シリコン膜１４Ｂを形成する（第２工程）。この第２工程では、同じく化学的気相成長法を用い、膜厚１００ｎｍの第２窒化シリコン膜１４Ｂを堆積した。この第２窒化シリコン膜１４Ｂは、ＤＴＩ工程の深溝エッチングのマスクとして使われるとともに、深溝エッチング後の深溝内側壁酸化時に深溝以外の表面の酸化を防止するために必要である。

次に堆積した第２窒化シリコン膜１４Ｂ上に深溝用のマスクをかけて第２窒化シリコン膜１４Ｂをエッチングし、この第２窒化シリコン膜１４Ｂをマスクとしてシリコン基板１１をエッチングして深溝１５を形成する（第３工程）。この第３工程では、深溝１５の溝幅は８００ｎｍとし、第２窒化シリコン膜１４Ｂは、CF₄とCHF₃をエッチングガスとした反応性イオンエッチング法でエッチングした。また、深溝１５は、HBr、SiF₄、O₂の混合ガスを用いた反応性イオンエッチング法で、深さ５μｍエッチングした。

その後、深溝１５の電気的絶縁のため、深溝１５の内側壁を酸化して酸化シリコン膜１２Ｃで覆う。ここでは、温度９５０℃、酸素、水素混合ガス中で、膜厚１００ｎｍの酸化シリコン膜１２Ｃを成長させた。そして、深溝１５が埋まるようにポリシリコン膜を堆積する。このポリシリコン膜の膜厚は、深溝１５が埋まるために最低でも深溝幅の半分より厚い必要があり、ここでは、溝幅と同じ、８００ｎｍのポリシリコン膜を、SiH₄ガスを用いた減圧化学的気相成長法を用いて堆積した。さらに、このポリシリコン膜を全面エッチングし、深溝１５内のみにポリシリコン膜１６を残す（第４工程）（図１(b)）。

ここでこのエッチングには、Cl₂とO₂の混合ガスを用いた反応性イオンエッチング法を用い、膜厚がエッチングされるより多いエッチング時間に設定することで、深溝１５内のポリシリコン面の高さが最大でも最初に酸化した第１部分酸化シリコン膜１３Ａの上面と一致する様にした。このことにより、次の深溝内ポリシリコン膜１６を含むＬＯＣＯＳ酸化後に、ポリシリコン膜１６の上面の酸化シリコン膜が過度に第１部分酸化シリコン膜１３Ａの面より飛び出し、平坦性が悪化するのを防いだ。

次に、シリコン基板１１の洗浄と希フッ酸処理をした後、沸騰リン酸液で第２窒化シリコン膜１４Ｂを除去する（第５工程）。ここでは、第２窒化シリコン膜１４Ｂが除去された後に第１窒化シリコン膜１４Ａが表面に表れるが、その表面は最初のＬＯＣＯＳ熱酸化時に薄く成長した酸化シリコン膜１２Ｂで覆われている。沸騰リン酸ではその酸化シリコン膜１２Ｂはほとんどエッチングされないので、沸騰リン酸液処理後も第１窒化シリコン膜１４Ａは除去されずに残る（図１(c)）。ここでは、水分濃度を調整したリン酸液を用い温度１５０℃で３０分エッチングした。このときの第２窒化シリコン膜１４Ｂのエッチレートは４ｎｍ／分であり、この処理では第１窒化シリコン膜１４Ａは全くエッチングされなかつた。

次に、この第１窒化シリコン膜１４Ａをマスクとして、再度ＬＯＣＯＳ熱酸化を行い、最終的に必要な膜厚の第２部分酸化シリコン膜１３Ｂを得る（第６工程）（図２(d)）。ここでは、温度９５０℃、酸素、水素混合ガス中で、さらに４００ｎｍの酸化シリコン膜を成長させ、最終的に６００ｎｍの第２部分酸化シリコン膜厚１３Ｂを得た。

最後に、希フッ酸で第１窒化シリコン膜１４Ａ上の酸化シリコン膜１２Ｂを除去した後、沸騰リン酸液でエッチングして、第１窒化シリコン膜１４Ａを除去して素子領域１７を露出させ、素子分離工程を終える（第７工程）（図２(e)）。

なお、以上では、膜厚６００ｎｍの第２酸化シリコン膜１３Ｂを得るために、２００ｎｍと４００ｎｍの２回に分割してＬＯＣＯＳ酸化を行ったが、この分割の割合は任意に変えることができる。この分割に関わるプロセス上の問題としては、深溝１５内のポリシリコン膜１６上の最終的な部分酸化シリコン膜の膜厚の確保と結晶欠陥とのトレードオフである。内側壁の酸化シリコン膜１２Ｃの膜厚やＬＯＣＯＳ熱酸化時の温度の制約により結晶欠陥が懸念される場合は、最初のＬＯＣＯＳ熱酸化での第１部分酸化シリコン膜１３Ａの膜厚を増やせば良いが、その分、２回目のＬＯＣＯＳ熱酸化による膜厚が減って、深溝１５のポリシリコン膜１６上の第２部分酸化シリコン膜厚１３Ｂが減少する。しかしながら、従来プロセスでのプロセス上の制約に比べ、制約が大幅に減ってプロセスの自由度が大きく増加する。

(a)〜(c)は実施例１の素子分離工程を示す断面図である。 (d)〜(e)は実施例１の素子分離工程を示す断面図である。 (a)〜(c)は従来の素子分離工程を示す断面図である。

符号の説明

１１：シリコン基板
１２Ａ，１２Ｂ，１２Ｃ：酸化シリコン膜
１３：部分酸化シリコン膜
１３Ａ：第１部分酸化シリコン膜
１３Ｂ：第２部分酸化シリコン膜
１４：窒化シリコン膜
１４Ａ：第１窒化シリコン膜
１４Ｂ：第２窒化シリコン膜
１５：深溝
１６：ポリシリコン膜
１７：素子領域
１８：ビーズバーク

Claims

シリコン基板の隣接する素子領域の間に絶縁分離のための深溝を形成するとともに前記素子領域の間の上面に絶縁膜を形成することにより素子分離を行う半導体集積回路の製造方法において、
前記シリコン基板上の前記素子領域を覆う第１窒化シリコン膜をマスクとして熱酸化により、前記絶縁膜として必要な膜厚よりも少ない膜厚の第１部分酸化シリコン膜を前記シリコン基板上に形成するとともに、酸化シリコン膜を前記第１窒化シリコン膜上面に形成する第１工程と、
該第１工程の後、前記第１窒化シリコン膜上面の前記酸化シリコン膜および前記第１部分酸化シリコン膜を覆うように第２窒化シリコン膜を形成する第２工程と、
該第２工程の後、該第２窒化シリコン膜上に前記深溝の加工用のマスクを形成して、前記第２窒化シリコン膜および前記シリコン基板をエッチングすることにより、前記シリコン基板上に前記深溝を形成する第３工程と、
該第３工程の後、前記深溝の内側壁に絶縁膜を形成してから前記深溝内をポリシリコン膜で埋める第４工程と、
該第４工程の後、前記第１窒化シリコン膜上面の前記酸化シリコン膜をマスクとして、沸騰リン酸により前記第２窒化シリコン膜を除去する第５工程と、
該第５工程の後、前記第１窒化シリコン膜をマスクとして、熱酸化により前記第１部分酸化シリコン膜上にさらにシリコン酸化膜を形成し前記絶縁膜として必要な膜厚の第２部分酸化シリコン膜を形成する第６工程と、
該第６工程の後、前記第１窒化シリコン膜上面の前記酸化シリコン膜および前記第１窒化シリコン膜を除去する第７工程と、
を具備することを特徴とする半導体集積回路の製造方法。