JP4305372B2 - テープキャリア及びその製造方法、並びに半導体装置の製造方法 - Google Patents
テープキャリア及びその製造方法、並びに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4305372B2 JP4305372B2 JP2004330515A JP2004330515A JP4305372B2 JP 4305372 B2 JP4305372 B2 JP 4305372B2 JP 2004330515 A JP2004330515 A JP 2004330515A JP 2004330515 A JP2004330515 A JP 2004330515A JP 4305372 B2 JP4305372 B2 JP 4305372B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper foil
- tape carrier
- foil layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
このテープキャリア29は、所定位置にパーフォレーションホール24及びビアホール25を設けた絶縁フィルム21の上に、接着剤22を介して所定の配線パターン27を設けたもので、該配線パターン27には表面処理層28が形成されている。
まず、ポリイミドフィルムに代表される絶縁フィルム21に接着剤22を貼り合わせてベース材料23とする(a)。
次に、パーフォレーションホール24やはんだボール接合用のホール(ビアホール)25の形成のためのプレス(打ち抜き)後(b)、銅箔26を貼り合わせる(c)。
更に、銅箔26を貼り合わせたベース材料23に、フォトエッチング法によりエッチングを施し、銅箔26を配線パターン27に加工する。最後に、金/ニッケルめっきやスズめっき等の表面処理層28を施し、テープキャリア29を製造する(d)。
この半導体装置は、テープキャリア29のダイパッド30上にICチップ31が接合され、このICチップ31の電極端子部32とテープキャリア29の端子部33とが金ワイヤ34により接合され、テープキャリア29上面部全体が樹脂35で封止される一方、パッケージの外部端子として、テープキャリア29の裏面にビアホール25を介してはんだボール36が接合されて、半導体パッケージ37を形成している。
まず、図5に示したテープキャリア29を使用し(a)、テープキャリア29のダイパッド30上に、銀ペースト等を介してICチップ31を150℃程度の温度で加熱接合する。次にICチップ31上に形成された電極端子部32とテープキャリア29上に形成された端子部33とを金ワイヤ34により接合する(b)。
更に、テープキャリア29上面部全体を180℃程度に加熱して樹脂35で封止する。またテープキャリア29の裏面に、ビアホール25を介してはんだボール36を接合してパッケージの外部端子とし、半導体パッケージ37を完成させる(c)。
図1に、本発明のテープキャリアの一実施形態を示す。
このテープキャリア11は、所定位置にパーフォレーションホール4を設けた絶縁フィルム1の上に、接着剤層2を介して、3層構造の導電性金属箔(接着剤層2側から、順に、第1の銅箔層6、剥離性金属層7、第2の銅箔層8)を所定の配線パターン9で形成し、その表面に表面処理層10を形成したものである。
テープキャリア用の絶縁フィルム1としてポリイミドフィルム、接着剤層2としてTAB用の一般的な接着剤である巴川製紙所製のXタイプを使用し、絶縁フィルム1に接着剤層2を貼り合わせてベース材料3とする(a)。
次に、パーフォレーションホール4の形成のためにベース材料3をプレス(打ち抜き)する(b)。
更に、接着剤層2の側から順に、第1の銅箔層6、剥離性金属層7、第2の銅箔層8を設けて、3層構造の導電性金属箔5を形成する(c)。
その後、フォトエッチング法により3層一括で配線パターン(回路)9に加工し、最後に、無電解金/ニッケルめっきを施して表面処理層10を形成することにより、テープキャリア11を完成させる(d)。
この半導体装置は、所定のパターンに形成された第2の銅箔層8(露出面には表面処理層18が形成され、他の面には表面処理層10が形成されている)の一部のダイパッド12上にICチップ13が接合され、このICチップ13の電極端子部14と第2の銅箔層8の端子部15とが金ワイヤ16により接合され、第2の銅箔層8上面部全体、ICチップ13及び金ワイヤ16が樹脂17で封止されて、半導体パッケージ19を形成している。なお、表面処理層18はパッケージの外部端子としての役割を果たすものである。
まず、図1に示したテープキャリア11を使用し(a)、テープキャリア11のダイパッド12上に、銀ペーストを使用してICチップ13を150℃、1時間の条件で接合する。次にICチップ13上に形成された電極端子部14と第2の銅箔層8上に形成された端子部15とを、超音波熱圧着式ワイヤボンダーを使用して150℃の温度で金ワイヤ16により接合する(b)。
次に、テープキャリア11上面部全体を樹脂17で封止し、当該樹脂17を180℃、1時間の条件で硬化させる(c)。
この後、ベース材料(絶縁フィルム1+接着剤層2)及び接着剤層2と密着している第1の銅箔層6を全体から剥離することにより、これらの上に形成されているパッケージ部分と分離する。これにより、パッケージ側に残された第2の銅箔層8の裏面が露出するため、さらに、この部分に無電解金/ニッケルめっきを施して表面処理層18を形成してパッケージの外部端子とし、半導体パッケージ19を完成させる(d)。
(1)通常のテープキャリアと同様の工法によりテープキャリア11を作製できるため、既存インフラでの製造が容易である。
(2)テープキャリア11作製時における湿式処理液(エッチング液や金めっき液)の染み込みが無く、加工作業は容易である。
(3)テープキャリア11作製時においては、絶縁フィルム1と3層構造の導電性金属箔との接着力を強固に保持できるため、配線パターン9の脱落が発生しない。
(4)パッケージ組立後には、2層の銅箔層間にある剥離性金属層7により絶縁フィルム1と接着剤層2および接着剤層2に密着している第1の銅箔層6を一括で容易に剥離できる。
(5)絶縁フィルム1及び接着剤層2を剥離することにより、超薄型の半導体パッケージ19の提供が可能になる。
(6)テープキャリア裏面からのはんだボール接合が不要となり、このため、プレスによる打ち抜き工程を省略できるため金型費用の削減ができる。
一方、従来例の場合は、密着強度が600N/m程度であったため、封止樹脂側へ転写できたのは半分程度に留まった。これより、本発明による効果が実証できた。
2 接着剤層
3 ベース材料
4 パーフォレーションホール
5 金属箔
6 第1の銅箔層
7 剥離性金属層
8 第2の銅箔層
9 配線パターン
10 表面処理層
11 テープキャリア
12 ダイパッド
13 ICチップ
14 電極端子部
15 端子部
16 金ワイヤ
17 樹脂
18 表面処理層
19 半導体パッケージ
21 絶縁フィルム
22 接着剤
23 ベース材料
24 パーフォレーションホール
25 ビアホール
26 銅箔
27 配線パターン
28 表面処理層
29 テープキャリア
30 ダイパッド
31 ICチップ
32 電極端子部
33 端子部
34 金ワイヤ
35 樹脂
36 ハンダボール
37 半導体パッケージ
Claims (14)
- 絶縁フィルム上に、接着剤層を介して、順に第1の銅箔層、剥離性金属層、第2の銅箔層からなる3層構造の導電性金属箔が所定の配線パターンで形成されてなることを特徴とするテープキャリア。
- 前記剥離性金属層を介した第1の銅箔層及び第2の銅箔層の密着強度は10〜100N/mの範囲内であることを特徴とする請求項1記載のテープキャリア。
- 前記第1の銅箔層及び前記第2の銅箔層の厚さがそれぞれ0.2〜40μm、前記剥離性金属層の厚さが0.01〜1.0μmであることを特徴とする請求項1記載のテープキャリア。
- 前記第1の銅箔層及び前記第2の銅箔層が純銅からなり、前記剥離性金属層が銅合金またはニッケル、金、白金、パラジウム、ロジウム、コバルト、チタン、クロム、アルミニウムのいずれかの金属、またはそれらを少なくとも1種類以上含む合金からなることを特徴とする請求項1記載のテープキャリア。
- 前記導電性金属箔の表面にめっきにより表面処理層を形成したことを特徴とする請求項1記載のテープキャリア。
- 絶縁フィルムに接着剤層を貼り合わせた基材をベース材料とし、前記接着剤層上に、順に第1の銅箔層、剥離性金属層、第2の銅箔層が形成された3層構造からなる導電性金属箔を貼り合わせ、さらに前記導電性金属箔をフォトエッチング法により所望の形に配線パターン加工することを特徴とするテープキャリアの製造方法。
- 前記導電性金属箔を構成する第1の銅箔層、剥離性金属層、及び第2の銅箔層が、電解めっき法、無電解めっき法またはスパッタ法のいずれかの方法により形成されることを特徴とする請求項6記載のテープキャリアの製造方法。
- 前記第1の銅箔層、剥離性金属層、及び第2の銅箔層を同時にエッチングすることにより、配線パターンを形成することを特徴とする請求項6記載のテープキャリアの製造方法。
- 前記配線パターンに更にめっきにより表面処理皮膜を施したことを特徴とする請求項6記載のテープキャリアの製造方法。
- 絶縁フィルムに接着剤層を貼り合わせた基材をベース材料とし、前記接着剤層上に、順に第1の銅箔層、剥離性金属層、第2の銅箔層が形成された3層構造からなる導電性金属箔を貼り合わせ、さらに前記導電性金属箔をフォトエッチング法により所望の形に配線パターン加工してテープキャリアとし、
前記テープキャリアのダイパッド上にICチップを接合し、前記ICチップ上に形成された電極端子部と前記第2の銅箔層上に形成された端子部とを金ワイヤにより接合し、更にテープキャリア上面部全体を樹脂で封止した後、前記ベース材料を全体から剥離することにより露出した第2の銅箔層の表面に、表面処理層形成したことを特徴とする半導体装置の製造方法。 - 前記剥離性金属層を介した第1の銅箔層及び第2の銅箔層の密着強度は10〜100N/mの範囲内であることを特徴とする請求項10記載の半導体装置の製造方法。
- 前記第1の銅箔層及び前記第2の銅箔層の厚さがそれぞれ0.2〜40μm、前記剥離性金属層の厚さが0.01〜1.0μmであることを特徴とする請求項10記載の半導体装置の製造方法。
- 前記第1の銅箔層、剥離性金属層、及び第2の銅箔層が、電解めっき法、無電解めっき法またはスパッタ法のいずれかの方法により形成されることを特徴とする請求項10記載の半導体装置の製造方法。
- 前記第1の銅箔層、剥離性金属層、及び第2の銅箔層を同時にエッチングすることにより、配線パターンを形成することを特徴とする請求項10記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004330515A JP4305372B2 (ja) | 2004-11-15 | 2004-11-15 | テープキャリア及びその製造方法、並びに半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004330515A JP4305372B2 (ja) | 2004-11-15 | 2004-11-15 | テープキャリア及びその製造方法、並びに半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006140392A JP2006140392A (ja) | 2006-06-01 |
JP4305372B2 true JP4305372B2 (ja) | 2009-07-29 |
Family
ID=36620988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004330515A Expired - Fee Related JP4305372B2 (ja) | 2004-11-15 | 2004-11-15 | テープキャリア及びその製造方法、並びに半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4305372B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009071095A (ja) | 2007-09-14 | 2009-04-02 | Spansion Llc | 半導体装置の製造方法 |
JP5034913B2 (ja) * | 2007-12-07 | 2012-09-26 | 住友金属鉱山株式会社 | 半導体装置製造用基板とその製造方法 |
JP5432045B2 (ja) * | 2010-04-13 | 2014-03-05 | シチズン電子株式会社 | 半導体発光装置の製造方法 |
CN112534589A (zh) * | 2018-04-06 | 2021-03-19 | 太阳能公司 | 使用激光束对半导体结构进行局部图案化和金属化 |
CN108847407A (zh) * | 2018-06-19 | 2018-11-20 | 陈长生 | 一种集成电路用封装基板精细导线制作方法 |
CN109346432A (zh) * | 2018-11-16 | 2019-02-15 | 深圳市和美精艺科技有限公司 | 一种超薄pcb基板的封装方法及其结构 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280491A (ja) * | 2001-03-22 | 2002-09-27 | Matsushita Electric Ind Co Ltd | 電子部品およびその製造方法 |
JP2003243434A (ja) * | 2002-02-13 | 2003-08-29 | Sony Corp | 半導体装置の製造方法及び半導体装置 |
JP2003303919A (ja) * | 2002-04-10 | 2003-10-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
2004
- 2004-11-15 JP JP2004330515A patent/JP4305372B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006140392A (ja) | 2006-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5113346B2 (ja) | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 | |
KR100437436B1 (ko) | 반도체패키지의제조법및반도체패키지 | |
JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
JP5132101B2 (ja) | スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法 | |
JP6453625B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
JP6964477B2 (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
JP4305372B2 (ja) | テープキャリア及びその製造方法、並びに半導体装置の製造方法 | |
JPH0158864B2 (ja) | ||
JP3618316B2 (ja) | 半導体装置の製造方法 | |
JPH09306949A (ja) | 複合バンプへのテープ自動化結合方法 | |
JPH01147836A (ja) | 半導体装置 | |
JP2006093577A (ja) | 半導体装置用転写フィルム基板及びその製造方法並びにそれを用いた半導体装置 | |
JPH061789B2 (ja) | 半導体装置用フイルムキヤリア | |
JPH0671034B2 (ja) | 金属突起物の形成方法および治具 | |
JPH03206633A (ja) | 半導体装置 | |
JPH05129514A (ja) | リードフレームおよびその製造方法 | |
JPS6350862B2 (ja) | ||
JP4045718B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2010040596A (ja) | 積層リードフレーム及びその製造方法並びに半導体装置及びその製造方法 | |
JPH04101425A (ja) | 金属突起物の形成方法及び金属突起物の形成治具 | |
JPH05218280A (ja) | リードフレームおよびその製造方法 | |
JPH0671033B2 (ja) | 金属突起物の形成方法および治具 | |
JPH0336755A (ja) | 半導体素子用リードフレーム | |
JPH10242367A (ja) | 半導体装置およびその製造方法 | |
JPH06252215A (ja) | フィルムキャリア |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090420 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |