JP4305372B2 - テープキャリア及びその製造方法、並びに半導体装置の製造方法 - Google Patents
テープキャリア及びその製造方法、並びに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4305372B2 JP4305372B2 JP2004330515A JP2004330515A JP4305372B2 JP 4305372 B2 JP4305372 B2 JP 4305372B2 JP 2004330515 A JP2004330515 A JP 2004330515A JP 2004330515 A JP2004330515 A JP 2004330515A JP 4305372 B2 JP4305372 B2 JP 4305372B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper foil
- tape carrier
- foil layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
本発明は、製造時には配線パターン(回路)の脱落が発生しない程度にベース材料との接着力を保持すると共に、半導体装置製造後にはベース材料を容易に剥離できるテープキャリア及びその製造方法、並びに、そのテープキャリアを用いた半導体装置及びその製造方法に関するものである。
図５に、従来のテープキャリアの典型的な構造例を示す。
このテープキャリア２９は、所定位置にパーフォレーションホール２４及びビアホール２５を設けた絶縁フィルム２１の上に、接着剤２２を介して所定の配線パターン２７を設けたもので、該配線パターン２７には表面処理層２８が形成されている。
このテープキャリア２９は、所定位置にパーフォレーションホール２４及びビアホール２５を設けた絶縁フィルム２１の上に、接着剤２２を介して所定の配線パターン２７を設けたもので、該配線パターン２７には表面処理層２８が形成されている。
図６に、このテープキャリアの製造方法を示す。
まず、ポリイミドフィルムに代表される絶縁フィルム２１に接着剤２２を貼り合わせてベース材料２３とする（ａ）。
次に、パーフォレーションホール２４やはんだボール接合用のホール(ビアホール)２５の形成のためのプレス（打ち抜き）後（ｂ）、銅箔２６を貼り合わせる（ｃ）。
更に、銅箔２６を貼り合わせたベース材料２３に、フォトエッチング法によりエッチングを施し、銅箔２６を配線パターン２７に加工する。最後に、金／ニッケルめっきやスズめっき等の表面処理層２８を施し、テープキャリア２９を製造する（ｄ）。
まず、ポリイミドフィルムに代表される絶縁フィルム２１に接着剤２２を貼り合わせてベース材料２３とする（ａ）。
次に、パーフォレーションホール２４やはんだボール接合用のホール(ビアホール)２５の形成のためのプレス（打ち抜き）後（ｂ）、銅箔２６を貼り合わせる（ｃ）。
更に、銅箔２６を貼り合わせたベース材料２３に、フォトエッチング法によりエッチングを施し、銅箔２６を配線パターン２７に加工する。最後に、金／ニッケルめっきやスズめっき等の表面処理層２８を施し、テープキャリア２９を製造する（ｄ）。
図７に、図５のテープキャリアを用いた従来の半導体装置の構造例を示す。
この半導体装置は、テープキャリア２９のダイパッド３０上にＩＣチップ３１が接合され、このＩＣチップ３１の電極端子部３２とテープキャリア２９の端子部３３とが金ワイヤ３４により接合され、テープキャリア２９上面部全体が樹脂３５で封止される一方、パッケージの外部端子として、テープキャリア２９の裏面にビアホール２５を介してはんだボール３６が接合されて、半導体パッケージ３７を形成している。
この半導体装置は、テープキャリア２９のダイパッド３０上にＩＣチップ３１が接合され、このＩＣチップ３１の電極端子部３２とテープキャリア２９の端子部３３とが金ワイヤ３４により接合され、テープキャリア２９上面部全体が樹脂３５で封止される一方、パッケージの外部端子として、テープキャリア２９の裏面にビアホール２５を介してはんだボール３６が接合されて、半導体パッケージ３７を形成している。
図８に、この半導体装置の製造方法を示す。
まず、図５に示したテープキャリア２９を使用し（ａ）、テープキャリア２９のダイパッド３０上に、銀ペースト等を介してＩＣチップ３１を１５０℃程度の温度で加熱接合する。次にＩＣチップ３１上に形成された電極端子部３２とテープキャリア２９上に形成された端子部３３とを金ワイヤ３４により接合する（ｂ）。
更に、テープキャリア２９上面部全体を１８０℃程度に加熱して樹脂３５で封止する。またテープキャリア２９の裏面に、ビアホール２５を介してはんだボール３６を接合してパッケージの外部端子とし、半導体パッケージ３７を完成させる（ｃ）。
まず、図５に示したテープキャリア２９を使用し（ａ）、テープキャリア２９のダイパッド３０上に、銀ペースト等を介してＩＣチップ３１を１５０℃程度の温度で加熱接合する。次にＩＣチップ３１上に形成された電極端子部３２とテープキャリア２９上に形成された端子部３３とを金ワイヤ３４により接合する（ｂ）。
更に、テープキャリア２９上面部全体を１８０℃程度に加熱して樹脂３５で封止する。またテープキャリア２９の裏面に、ビアホール２５を介してはんだボール３６を接合してパッケージの外部端子とし、半導体パッケージ３７を完成させる（ｃ）。
しかし、このような従来技術により作製された半導体パッケージ３７は、テープキャリア２９のベース材料２３（絶縁フィルム２１＋接着剤２２）がそのままパッケージの一部として残る構成になるため、必然的にその層厚分が厚くなる。
このため、最近では、パッケージ組立後にテープキャリア２９のベース材料２３のみを剥離することにより銅箔回路の端子部の裏面を露出させ、その露出端子を外部端子として使用することにより、ベース材料２３分の薄膜化を図ることが試みられている。
しかし、このような方法において、接着剤２２による接着力に反してベース材料２３のみを剥離することは容易ではなく、仮に剥がせたとしても、銅箔回路の１００％をパッケージの樹脂３５側に残せるものではなかった。すなわち、ベース材料２３剥離後の銅箔回路は樹脂３５側に残る場合もあれば剥離するベース材料２３とともに剥がれてしまう場合もあった。
一方、剥離性を高めるために、故意に弱い接着力の接着剤を使用してテープキャリアを作製した後、上記材料を剥離する方法もあるが、この場合、製造時におけるエッチング液や金めっき液等の湿式処理液が接着層へと浸透する可能性が高くなり、このため一部の回路の脱落等が発生し、テープキャリアとしての良品率低下の原因となってしまう。
また、剥離性を高めるために、故意に弱い接着力を有する材料（銅／Ｎｉ合金）を基板と接触させてテープキャリアを作製した後、上記材料を剥離する方法もある（例えば、特許文献１参照）。
特開２００３−７８０７６号公報
しかしながら、このような弱い接着力を有する材料を用いる方法ではベース材料との接着が不充分となり、テープキャリア製造工程中に配線パターン(回路)の脱落が生じる場合があった。
従って、本発明の目的は、テープキャリア製造時においては配線パターン(回路)の脱落が発生しない程度にベース材料と銅箔との接着力を強固に保持できると共に、半導体装置製造後にはベース材料を容易に剥離できるテープキャリア及びその製造方法を提供することにある。
また、本発明の他の目的は、ベース材料を容易に剥離でき、超薄型の構造が可能な半導体装置及びその製造方法を提供することにある。
上記課題を解決するため、本発明のテープキャリアは、絶縁フィルム上に、接着剤層を介して、順に第１の銅箔層、剥離性金属層、第２の銅箔層からなる３層構造の導電性金属箔が所定の配線パターンで形成されてなることを特徴とする。
前記剥離性金属層を介した第１の銅箔層及び第２の銅箔層の密着強度は１０〜１００Ｎ／ｍの範囲内であることが好ましい。
前記第１の銅箔層及び前記第２の銅箔層の厚さがそれぞれ０．２〜４０μｍ、前記剥離性金属層の厚さが０．０１〜１．０μｍであることが好ましい。
前記第１の銅箔層及び前記第２の銅箔層が純銅からなり、前記剥離性金属層が銅合金またはニッケル、金、白金、パラジウム、ロジウム、コバルト、チタン、クロム、アルミニウムのいずれかの金属、またはそれらを少なくとも１種類以上含む合金からなることが好ましい。
前記導電性金属箔の表面にめっきにより表面処理層を形成することが好ましい。
また、本発明のテープキャリアの製造方法は、絶縁フィルムに接着剤層を貼り合わせた基材をベース材料とし、前記接着剤層上に、順に第１の銅箔層、剥離性金属層、第２の銅箔層が形成された３層構造からなる導電性金属箔を貼り合わせ、さらに前記導電性金属箔をフォトエッチング法により所望の形に配線パターン加工することを特徴とする。
前記導電性金属箔を構成する第１の銅箔層、剥離性金属層、及び第２の銅箔層を、電解めっき法、無電解めっき法またはスパッタ法のいずれかの方法により形成することが好ましい。
前記第１の銅箔層、剥離性金属層、及び第２の銅箔層を同時にエッチングすることにより、配線パターンを形成することが好ましい。
前記配線パターンに更にめっきにより表面処理皮膜を施すことが好ましい。
また、本発明のテープキャリアを用い、所定のパターンに形成された銅箔層の一部のダイパッド上にＩＣチップを接合し、前記ＩＣチップの電極端子部と前記銅箔層の端子部とを金ワイヤにより接合し、前記銅箔層上面部全体、前記ＩＣチップ及び前記金ワイヤを樹脂で封止し、前記銅箔層が少なくとも樹脂で封止されていない露出部分に表面処理層を形成することで半導体装置を製造することができる。
前記銅箔層が純銅からなり、厚さが０．２〜４０μｍとすることが好ましい。
また、本発明の半導体装置の製造方法は、絶縁フィルムに接着剤層を貼り合わせた基材をベース材料とし、前記接着剤層上に、順に第１の銅箔層、剥離性金属層、第２の銅箔層が形成された３層構造からなる導電性金属箔を貼り合わせ、さらに前記導電性金属箔をフォトエッチング法により所望の形に配線パターン加工してテープキャリアとし、前記テープキャリアのダイパッド上にＩＣチップを接合し、前記ＩＣチップ上に形成された電極端子部と前記第２の銅箔層上に形成された端子部とを金ワイヤにより接合し、更にテープキャリア上面部全体を樹脂で封止した後、前記ベース材料を全体から剥離することにより露出した第２の銅箔層の表面に、めっきにより表面処理層を形成したことを特徴とする。
前記剥離性金属層を介した第１の銅箔層及び第２の銅箔層の密着強度は１０〜１００Ｎ／ｍの範囲内とすることが好ましい。
前記第１の銅箔層及び前記第２の銅箔層の厚さがそれぞれ０．２〜４０μｍ、前記剥離性金属層の厚さが０．０１〜１．０μｍであることが好ましい。
前記導電性金属箔を構成する第１の銅箔層、剥離性金属層、及び第２の銅箔層を、電解めっき法、無電解めっき法またはスパッタ法のいずれかの方法により形成することが好ましい。
前記第１の銅箔層、剥離性金属層、及び第２の銅箔層を同時にエッチングすることにより、配線パターンを形成することが好ましい。
本発明のテープキャリア及びその製造方法によれば、テープキャリア製造時においては配線パターン(回路)の脱落が発生しない程度にベース材料と銅箔との接着力を強固に保持できると共に、半導体装置製造後にはベース材料を容易に剥離できる。
また、本発明の半導体装置及びその製造方法によれば、ベース材料を容易に剥離し、超薄型構造の半導体装置を提供することができる。
本発明の特徴は、テープキャリアを構成する配線パターン（回路）を形成する際に使用する金属層として、２層の銅箔層の間に剥離性金属層が存在する３層構造の導電性金属箔を使用することにある。
この３層構造の導電性金属箔の片側の銅箔層側をベース材料の接着剤層に貼り付けるが、適切な接着剤を選定しておけば、銅箔層と接着剤層の密着力は５００Ｎ／ｍ以上に強固に保持される。このため、製造時におけるエッチング液や金めっき液等の湿式処理液が銅箔と接着剤層の界面へと浸透する可能性は低く、形成された回路の脱落を防止できる。
また、この３層構造の導電性金属箔を有するテープキャリアを用いてパッケージを作製後にベース材料を剥離する際には、剥離性金属層を介した２層の銅箔層の密着強度は１０〜１００Ｎ／ｍの範囲内であり、この部分の密着力が最も弱い部分であるため、接着剤層と密着させている銅箔層はベース材料と共に剥離され、パッケージ側に残されたもう一方の銅箔層の裏面が露出してくることになる。
前述の３層構造の導電性金属箔におけるそれぞれの金属層の厚さは、２層の銅箔層がそれぞれ０．２〜４０μｍ程度、それらの間に挟む剥離性金属層が０．０１〜１．０μｍとすることが好ましい。
接着剤層と密着させる側の第１の銅箔層は、この銅箔層と接着剤層との界面へ薬液が浸透しない程度の密着力及び機械的強度を保持する必要があるため、最低でも０．２μｍ程度の厚みとすることが望ましい。もう一方の第２の銅箔層は、パッケージの回路を形成するため、一般的なテープキャリアの導体層としての厚さ、即ち、９〜４０μｍ程度とすることが望ましい。
また、剥離性金属層は２層の銅箔層を剥離させる目的で存在する層であるため、その目的が達成できる厚さに調整する必要がある。すなわち、薄すぎると剥離効果が弱くなり、２層の銅箔層の密着力が強くなる。厚すぎる場合には剥離効果が強くなり、２層の銅箔層の密着力が弱くなる。テープキャリアの作製時に問題が発生しない（即ち、薬液が剥離性金属層へ染み込む等の理由によりパターン脱落が発生しない）１０〜１００Ｎ／ｍ程度の密着強度の範囲に設定する場合、目安として０．０１〜１．０μｍ程度の厚さに調整すると良い。０．０１μｍ未満では、剥離性金属層としての効果が不充分となり、１．０μｍを超えると、第１及び第２の銅箔層のエッチング速度と剥離性金属層のエッチング速度とが異なることによりエッチング性に影響が出てしまう。
各金属層は電解めっき法、無電解めっき法等の湿式処理、スパッタ法等の乾式処理いずれでも良い。また材質としては、２層の銅箔層は純銅、剥離性金属層は銅合金またはニッケル、金、白金、パラジウム、ロジウム、コバルト、チタン、クロム、アルミニウムのいずれかの金属、またはそれらを少なくとも１種類以上含む合金が挙げられる。
以下、本発明の実施形態について添付図面を参照しつつ説明する。
図１に、本発明のテープキャリアの一実施形態を示す。
このテープキャリア１１は、所定位置にパーフォレーションホール４を設けた絶縁フィルム１の上に、接着剤層２を介して、３層構造の導電性金属箔（接着剤層２側から、順に、第１の銅箔層６、剥離性金属層７、第２の銅箔層８）を所定の配線パターン９で形成し、その表面に表面処理層１０を形成したものである。
図１に、本発明のテープキャリアの一実施形態を示す。
このテープキャリア１１は、所定位置にパーフォレーションホール４を設けた絶縁フィルム１の上に、接着剤層２を介して、３層構造の導電性金属箔（接着剤層２側から、順に、第１の銅箔層６、剥離性金属層７、第２の銅箔層８）を所定の配線パターン９で形成し、その表面に表面処理層１０を形成したものである。
図２に、このテープキャリアの製造方法を示す。
テープキャリア用の絶縁フィルム１としてポリイミドフィルム、接着剤層２としてＴＡＢ用の一般的な接着剤である巴川製紙所製のＸタイプを使用し、絶縁フィルム１に接着剤層２を貼り合わせてベース材料３とする（ａ）。
次に、パーフォレーションホール４の形成のためにベース材料３をプレス（打ち抜き）する（ｂ）。
更に、接着剤層２の側から順に、第１の銅箔層６、剥離性金属層７、第２の銅箔層８を設けて、３層構造の導電性金属箔５を形成する（ｃ）。
その後、フォトエッチング法により３層一括で配線パターン（回路）９に加工し、最後に、無電解金／ニッケルめっきを施して表面処理層１０を形成することにより、テープキャリア１１を完成させる（ｄ）。
テープキャリア用の絶縁フィルム１としてポリイミドフィルム、接着剤層２としてＴＡＢ用の一般的な接着剤である巴川製紙所製のＸタイプを使用し、絶縁フィルム１に接着剤層２を貼り合わせてベース材料３とする（ａ）。
次に、パーフォレーションホール４の形成のためにベース材料３をプレス（打ち抜き）する（ｂ）。
更に、接着剤層２の側から順に、第１の銅箔層６、剥離性金属層７、第２の銅箔層８を設けて、３層構造の導電性金属箔５を形成する（ｃ）。
その後、フォトエッチング法により３層一括で配線パターン（回路）９に加工し、最後に、無電解金／ニッケルめっきを施して表面処理層１０を形成することにより、テープキャリア１１を完成させる（ｄ）。
図３に、図１のテープキャリアを使用して製造した半導体装置の構造例を示す。
この半導体装置は、所定のパターンに形成された第２の銅箔層８（露出面には表面処理層１８が形成され、他の面には表面処理層１０が形成されている）の一部のダイパッド１２上にＩＣチップ１３が接合され、このＩＣチップ１３の電極端子部１４と第２の銅箔層８の端子部１５とが金ワイヤ１６により接合され、第２の銅箔層８上面部全体、ＩＣチップ１３及び金ワイヤ１６が樹脂１７で封止されて、半導体パッケージ１９を形成している。なお、表面処理層１８はパッケージの外部端子としての役割を果たすものである。
この半導体装置は、所定のパターンに形成された第２の銅箔層８（露出面には表面処理層１８が形成され、他の面には表面処理層１０が形成されている）の一部のダイパッド１２上にＩＣチップ１３が接合され、このＩＣチップ１３の電極端子部１４と第２の銅箔層８の端子部１５とが金ワイヤ１６により接合され、第２の銅箔層８上面部全体、ＩＣチップ１３及び金ワイヤ１６が樹脂１７で封止されて、半導体パッケージ１９を形成している。なお、表面処理層１８はパッケージの外部端子としての役割を果たすものである。
図４に、この半導体装置の製造方法を示す。
まず、図１に示したテープキャリア１１を使用し（ａ）、テープキャリア１１のダイパッド１２上に、銀ペーストを使用してＩＣチップ１３を１５０℃、１時間の条件で接合する。次にＩＣチップ１３上に形成された電極端子部１４と第２の銅箔層８上に形成された端子部１５とを、超音波熱圧着式ワイヤボンダーを使用して１５０℃の温度で金ワイヤ１６により接合する（ｂ）。
次に、テープキャリア１１上面部全体を樹脂１７で封止し、当該樹脂１７を１８０℃、１時間の条件で硬化させる（ｃ）。
この後、ベース材料（絶縁フィルム１＋接着剤層２）及び接着剤層２と密着している第１の銅箔層６を全体から剥離することにより、これらの上に形成されているパッケージ部分と分離する。これにより、パッケージ側に残された第２の銅箔層８の裏面が露出するため、さらに、この部分に無電解金／ニッケルめっきを施して表面処理層１８を形成してパッケージの外部端子とし、半導体パッケージ１９を完成させる（ｄ）。
まず、図１に示したテープキャリア１１を使用し（ａ）、テープキャリア１１のダイパッド１２上に、銀ペーストを使用してＩＣチップ１３を１５０℃、１時間の条件で接合する。次にＩＣチップ１３上に形成された電極端子部１４と第２の銅箔層８上に形成された端子部１５とを、超音波熱圧着式ワイヤボンダーを使用して１５０℃の温度で金ワイヤ１６により接合する（ｂ）。
次に、テープキャリア１１上面部全体を樹脂１７で封止し、当該樹脂１７を１８０℃、１時間の条件で硬化させる（ｃ）。
この後、ベース材料（絶縁フィルム１＋接着剤層２）及び接着剤層２と密着している第１の銅箔層６を全体から剥離することにより、これらの上に形成されているパッケージ部分と分離する。これにより、パッケージ側に残された第２の銅箔層８の裏面が露出するため、さらに、この部分に無電解金／ニッケルめっきを施して表面処理層１８を形成してパッケージの外部端子とし、半導体パッケージ１９を完成させる（ｄ）。
本実施形態によれば下記の効果が得られる。
（１）通常のテープキャリアと同様の工法によりテープキャリア１１を作製できるため、既存インフラでの製造が容易である。
（２）テープキャリア１１作製時における湿式処理液（エッチング液や金めっき液）の染み込みが無く、加工作業は容易である。
（３）テープキャリア１１作製時においては、絶縁フィルム１と３層構造の導電性金属箔との接着力を強固に保持できるため、配線パターン９の脱落が発生しない。
（４）パッケージ組立後には、２層の銅箔層間にある剥離性金属層７により絶縁フィルム１と接着剤層２および接着剤層２に密着している第１の銅箔層６を一括で容易に剥離できる。
（５）絶縁フィルム１及び接着剤層２を剥離することにより、超薄型の半導体パッケージ１９の提供が可能になる。
（６）テープキャリア裏面からのはんだボール接合が不要となり、このため、プレスによる打ち抜き工程を省略できるため金型費用の削減ができる。
（１）通常のテープキャリアと同様の工法によりテープキャリア１１を作製できるため、既存インフラでの製造が容易である。
（２）テープキャリア１１作製時における湿式処理液（エッチング液や金めっき液）の染み込みが無く、加工作業は容易である。
（３）テープキャリア１１作製時においては、絶縁フィルム１と３層構造の導電性金属箔との接着力を強固に保持できるため、配線パターン９の脱落が発生しない。
（４）パッケージ組立後には、２層の銅箔層間にある剥離性金属層７により絶縁フィルム１と接着剤層２および接着剤層２に密着している第１の銅箔層６を一括で容易に剥離できる。
（５）絶縁フィルム１及び接着剤層２を剥離することにより、超薄型の半導体パッケージ１９の提供が可能になる。
（６）テープキャリア裏面からのはんだボール接合が不要となり、このため、プレスによる打ち抜き工程を省略できるため金型費用の削減ができる。
回路形成のための導電性金属層として、図１に示したように、２層の銅箔層６，８とそれらの間に挾まれる剥離性金属層７の３層から構成されるものを使用した場合（実施例）と、図５に示したように、一般的な厚さの１層の銅箔２６を使用した場合（従来例）とで、同様の方法でパッケージを作製し、パッケージ部分とベース材料との剥離の際に、配線パターンのパッケージ樹脂側への転写率を評価した。評価結果を表１に示す。
表１の結果より、実施例においては全て剥離性金属層付近で剥離し、封止樹脂側（パッケージ側）への転写率は１００％を達成した。密着強度は３５Ｎ／ｍ程度であった。
一方、従来例の場合は、密着強度が６００Ｎ／ｍ程度であったため、封止樹脂側へ転写できたのは半分程度に留まった。これより、本発明による効果が実証できた。
一方、従来例の場合は、密着強度が６００Ｎ／ｍ程度であったため、封止樹脂側へ転写できたのは半分程度に留まった。これより、本発明による効果が実証できた。
１ 絶縁フィルム
２ 接着剤層
３ ベース材料
４ パーフォレーションホール
５ 金属箔
６ 第１の銅箔層
７ 剥離性金属層
８ 第２の銅箔層
９ 配線パターン
１０ 表面処理層
１１ テープキャリア
１２ ダイパッド
１３ ＩＣチップ
１４ 電極端子部
１５ 端子部
１６ 金ワイヤ
１７ 樹脂
１８ 表面処理層
１９ 半導体パッケージ
２１ 絶縁フィルム
２２ 接着剤
２３ ベース材料
２４ パーフォレーションホール
２５ ビアホール
２６ 銅箔
２７ 配線パターン
２８ 表面処理層
２９ テープキャリア
３０ ダイパッド
３１ ＩＣチップ
３２ 電極端子部
３３ 端子部
３４ 金ワイヤ
３５ 樹脂
３６ ハンダボール
３７ 半導体パッケージ
２ 接着剤層
３ ベース材料
４ パーフォレーションホール
５ 金属箔
６ 第１の銅箔層
７ 剥離性金属層
８ 第２の銅箔層
９ 配線パターン
１０ 表面処理層
１１ テープキャリア
１２ ダイパッド
１３ ＩＣチップ
１４ 電極端子部
１５ 端子部
１６ 金ワイヤ
１７ 樹脂
１８ 表面処理層
１９ 半導体パッケージ
２１ 絶縁フィルム
２２ 接着剤
２３ ベース材料
２４ パーフォレーションホール
２５ ビアホール
２６ 銅箔
２７ 配線パターン
２８ 表面処理層
２９ テープキャリア
３０ ダイパッド
３１ ＩＣチップ
３２ 電極端子部
３３ 端子部
３４ 金ワイヤ
３５ 樹脂
３６ ハンダボール
３７ 半導体パッケージ
Claims (14)
- 絶縁フィルム上に、接着剤層を介して、順に第１の銅箔層、剥離性金属層、第２の銅箔層からなる３層構造の導電性金属箔が所定の配線パターンで形成されてなることを特徴とするテープキャリア。
- 前記剥離性金属層を介した第１の銅箔層及び第２の銅箔層の密着強度は１０〜１００Ｎ／ｍの範囲内であることを特徴とする請求項１記載のテープキャリア。
- 前記第１の銅箔層及び前記第２の銅箔層の厚さがそれぞれ０．２〜４０μｍ、前記剥離性金属層の厚さが０．０１〜１．０μｍであることを特徴とする請求項１記載のテープキャリア。
- 前記第１の銅箔層及び前記第２の銅箔層が純銅からなり、前記剥離性金属層が銅合金またはニッケル、金、白金、パラジウム、ロジウム、コバルト、チタン、クロム、アルミニウムのいずれかの金属、またはそれらを少なくとも１種類以上含む合金からなることを特徴とする請求項１記載のテープキャリア。
- 前記導電性金属箔の表面にめっきにより表面処理層を形成したことを特徴とする請求項１記載のテープキャリア。
- 絶縁フィルムに接着剤層を貼り合わせた基材をベース材料とし、前記接着剤層上に、順に第１の銅箔層、剥離性金属層、第２の銅箔層が形成された３層構造からなる導電性金属箔を貼り合わせ、さらに前記導電性金属箔をフォトエッチング法により所望の形に配線パターン加工することを特徴とするテープキャリアの製造方法。
- 前記導電性金属箔を構成する第１の銅箔層、剥離性金属層、及び第２の銅箔層が、電解めっき法、無電解めっき法またはスパッタ法のいずれかの方法により形成されることを特徴とする請求項６記載のテープキャリアの製造方法。
- 前記第１の銅箔層、剥離性金属層、及び第２の銅箔層を同時にエッチングすることにより、配線パターンを形成することを特徴とする請求項６記載のテープキャリアの製造方法。
- 前記配線パターンに更にめっきにより表面処理皮膜を施したことを特徴とする請求項６記載のテープキャリアの製造方法。
- 絶縁フィルムに接着剤層を貼り合わせた基材をベース材料とし、前記接着剤層上に、順に第１の銅箔層、剥離性金属層、第２の銅箔層が形成された３層構造からなる導電性金属箔を貼り合わせ、さらに前記導電性金属箔をフォトエッチング法により所望の形に配線パターン加工してテープキャリアとし、
前記テープキャリアのダイパッド上にＩＣチップを接合し、前記ＩＣチップ上に形成された電極端子部と前記第２の銅箔層上に形成された端子部とを金ワイヤにより接合し、更にテープキャリア上面部全体を樹脂で封止した後、前記ベース材料を全体から剥離することにより露出した第２の銅箔層の表面に、表面処理層形成したことを特徴とする半導体装置の製造方法。 - 前記剥離性金属層を介した第１の銅箔層及び第２の銅箔層の密着強度は１０〜１００Ｎ／ｍの範囲内であることを特徴とする請求項１０記載の半導体装置の製造方法。
- 前記第１の銅箔層及び前記第２の銅箔層の厚さがそれぞれ０．２〜４０μｍ、前記剥離性金属層の厚さが０．０１〜１．０μｍであることを特徴とする請求項１０記載の半導体装置の製造方法。
- 前記第１の銅箔層、剥離性金属層、及び第２の銅箔層が、電解めっき法、無電解めっき法またはスパッタ法のいずれかの方法により形成されることを特徴とする請求項１０記載の半導体装置の製造方法。
- 前記第１の銅箔層、剥離性金属層、及び第２の銅箔層を同時にエッチングすることにより、配線パターンを形成することを特徴とする請求項１０記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004330515A JP4305372B2 (ja) | 2004-11-15 | 2004-11-15 | テープキャリア及びその製造方法、並びに半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004330515A JP4305372B2 (ja) | 2004-11-15 | 2004-11-15 | テープキャリア及びその製造方法、並びに半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006140392A JP2006140392A (ja) | 2006-06-01 |
| JP4305372B2 true JP4305372B2 (ja) | 2009-07-29 |
Family
ID=36620988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004330515A Expired - Fee Related JP4305372B2 (ja) | 2004-11-15 | 2004-11-15 | テープキャリア及びその製造方法、並びに半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4305372B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009071095A (ja) | 2007-09-14 | 2009-04-02 | Spansion Llc | 半導体装置の製造方法 |
| JP5034913B2 (ja) * | 2007-12-07 | 2012-09-26 | 住友金属鉱山株式会社 | 半導体装置製造用基板とその製造方法 |
| JP5432045B2 (ja) * | 2010-04-13 | 2014-03-05 | シチズン電子株式会社 | 半導体発光装置の製造方法 |
| CN112534589A (zh) * | 2018-04-06 | 2021-03-19 | 太阳能公司 | 使用激光束对半导体结构进行局部图案化和金属化 |
| CN108847407A (zh) * | 2018-06-19 | 2018-11-20 | 陈长生 | 一种集成电路用封装基板精细导线制作方法 |
| CN109346432A (zh) * | 2018-11-16 | 2019-02-15 | 深圳市和美精艺科技有限公司 | 一种超薄pcb基板的封装方法及其结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280491A (ja) * | 2001-03-22 | 2002-09-27 | Matsushita Electric Ind Co Ltd | 電子部品およびその製造方法 |
| JP2003243434A (ja) * | 2002-02-13 | 2003-08-29 | Sony Corp | 半導体装置の製造方法及び半導体装置 |
| JP2003303919A (ja) * | 2002-04-10 | 2003-10-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
2004
- 2004-11-15 JP JP2004330515A patent/JP4305372B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006140392A (ja) | 2006-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5113346B2 (ja) | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 | |
| KR100437436B1 (ko) | 반도체패키지의제조법및반도체패키지 | |
| JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
| JP5132101B2 (ja) | スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法 | |
| JP6453625B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
| JP6964477B2 (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
| JP4305372B2 (ja) | テープキャリア及びその製造方法、並びに半導体装置の製造方法 | |
| JPH0158864B2 (ja) | ||
| JP3618316B2 (ja) | 半導体装置の製造方法 | |
| JPH09306949A (ja) | 複合バンプへのテープ自動化結合方法 | |
| JPH01147836A (ja) | 半導体装置 | |
| JP2006093577A (ja) | 半導体装置用転写フィルム基板及びその製造方法並びにそれを用いた半導体装置 | |
| JPH061789B2 (ja) | 半導体装置用フイルムキヤリア | |
| JPH0671034B2 (ja) | 金属突起物の形成方法および治具 | |
| JPH03206633A (ja) | 半導体装置 | |
| JPH05129514A (ja) | リードフレームおよびその製造方法 | |
| JPS6350862B2 (ja) | ||
| JP4045718B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2010040596A (ja) | 積層リードフレーム及びその製造方法並びに半導体装置及びその製造方法 | |
| JPH04101425A (ja) | 金属突起物の形成方法及び金属突起物の形成治具 | |
| JPH05218280A (ja) | リードフレームおよびその製造方法 | |
| JPH0671033B2 (ja) | 金属突起物の形成方法および治具 | |
| JPH0336755A (ja) | 半導体素子用リードフレーム | |
| JPH10242367A (ja) | 半導体装置およびその製造方法 | |
| JPH06252215A (ja) | フィルムキャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |