JP2004165469A - 半導体素子用基板、半導体素子、及び半導体素子の製造方法 - Google Patents

Abstract

【課題】所定の基板上において、ｐ型半導体層群及びｎ型半導体層群が積層されてなる半導体素子において、前記ｐ型半導体層群が十分に活性化処理されて実用に足るべく低抵抗化する。
【解決手段】所定の基材上において、少なくともＡｌを含み、転位密度が１×１０^１１／ｃｍ^２以下であり、（００２）面のＸ線ロッキングカーブ半値幅が２００秒以下であるＩＩＩ族窒化物下地層を形成する。次いで、前記ＩＩＩ族窒化物下地層の上方において、少なくともＧａを含む第１のＩＩＩ族窒化物からなるｐ型半導体層群を形成する。次いで、前記ｐ型半導体層群を活性化処理した後、前記ｐ型半導体層群上において、少なくともＧａを含む第２のＩＩＩ族窒化物からなるｎ型半導体層群を形成する。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】本発明は、好ましくは、半導体発光素子などとして使用することのできる半導体素子及びその製造方法、並びに前記半導体素子用基板に関する。
【０００２】
【従来の技術】ＩＩＩ族窒化物膜は、半導体発光素子を構成する半導体膜として用いられており、近年においては、特に緑色光から青色光用の高輝度光源、さらには、紫外光及び白色光用の光源としての半導体発光素子における半導体膜としても期待されている。
【０００３】図１は、従来のいわゆるＰＩＮ型の半導体発光素子の一例を示す構成図である。
【０００４】図１に示す半導体発光素子１０においては、主としてサファイア単結晶からなる基板１上において、ＧａＮからなるバッファ層２、Ｓｉドープのｎ−ＧａＮからなる下地層３、Ｓｉドープのｎ−ＡｌＧａＮからなるｎ型導電層４、ＩｎＧａＮからなる多重量子井戸（ＭＱＷ）構造の発光層５、Ｍｇドープのｐ−ＡｌＧａＮからなるｐ型クラッド層６、Ｍｇドープのｐ−ＧａＮからなるｐ型導電層７がこの順に形成されている。図１に示す半導体発光素子１０においては、
下地層３及びｎ型導電層４がｎ型半導体層群を構成し、ｐ型クラッド層６及びｐ型導電層７がｐ型半導体層群を構成する。
【０００５】ｎ型導電層４の一部は露出しており、この露出した部分にＡｌ／Ｔｉなどのｎ型電極８が形成されるとともに、ｐ型導電層７上にはＡｕ／Ｎｉなどのｐ型電極９が形成されている。
【０００６】そして、ｎ型電極８及びｐ型電極９間に所定の電圧を印加することにより、発光層５内でキャリアの再結合が生じ、所定の波長の光を発光する。なお、前記波長は、発光層の構造及び組成などによって決定される。
【０００７】図１に示す半導体発光素子１０を実用に供するためには、半導体発光素子１０を水素を含まない雰囲気中に配置した後、４００℃以上の温度で加熱処理を行い、ｐ型クラッド層６及びｐ型導電層７からなるｐ型半導体層群中を活性化処理し、例えばドーパントとして添加されたＭｇに結合した水素元素を離脱除去して、前記ｐ型半導体層群の抵抗値を所定の値まで低減することが必要である（特許第２５４０７９９１号）。
【０００８】
【発明が解決しようとする課題】しかしながら、半導体発光素子１０を一体に形成した後に上述したような比較的高温の活性化処理を実施すると、半導体発光素子１０内での特にｐ型不純物の物質移動が促進されるため、導電性を設計どおりに制御できないという問題があった。例えば、ｐ型不純物であるＭｇがｎ型半導体層まで拡散し、補償効果を引き起こしたり、発光層への不純物拡散によって発光効率が低下してしまう場合があった。したがって、上記活性化処理においては、活性化効率をある程度犠牲にして、活性化処理温度を下げざるを得なかった。その結果、前記ｐ型半導体層群から水素元素を十分に除去することができず、実用に足る抵抗値にまで低減することができない場合があった。
【０００９】本発明は、所定の基板上において、ｐ型半導体層群及びｎ型半導体層群が積層されてなる半導体素子において、前記ｐ型半導体層群が十分に活性化処理されて実用に足るべく低抵抗化されてなる半導体素子、及び十分に活性化されてなる前記ｐ型半導体層群を具える半導体素子用基板を提供することを目的とする。さらには前記半導体素子を製造するための方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成すべく、本発明は、所定の基材上において、少なくともＡｌを含み、転位密度が１×１０^１１／ｃｍ^２以下であり、（００２）面のＸ線ロッキングカーブ半値幅が２００秒以下であるＩＩＩ族窒化物下地層と、このＩＩＩ族窒化物下地層上に形成された、少なくともＧａを含む第１のＩＩＩ族窒化物からなり、活性化処理されてなるｐ型半導体層群と、このｐ型半導体層群上に形成され、少なくともＧａを含む第２のＩＩＩ族窒化物からなるｎ型半導体層群とを具えることを特徴とする、半導体素子に関する。
【００１１】また本発明は、所定の基材上において、少なくともＡｌを含み、転位密度が１×１０^１１／ｃｍ^２以下であり、（００２）面のＸ線ロッキングカーブ半値幅が２００秒以下であるＩＩＩ族窒化物下地層と、このＩＩＩ族窒化物下地層の上方に形成された、少なくともＧａを含むＩＩＩ族窒化物からなり、活性化処理されてなるｐ型半導体層群とから本質的に構成されることを具えることを特徴とする、半導体素子用基板に関する。
【００１２】なお、本発明における「本質的に」とは、前記下地層と前記ｐ型半導体層群との間に、導電性に寄与する単層又は多層構造などのｎ型半導体層群を含まない場合を意味する。したがって、結晶性を向上させる目的の、バッファ層やひずみ超格子などの多層積層構造などは前記層間に含めることができる。
【００１３】さらに本発明は、所定の基材上において、少なくともＡｌを含み、転位密度が１×１０^１１／ｃｍ^２以下であり、（００２）面のＸ線ロッキングカーブ半値幅が２００秒以下であるＩＩＩ族窒化物下地層を形成する工程と、
前記ＩＩＩ族窒化物下地層の上方において、少なくともＧａを含む第１のＩＩＩ族窒化物からなるｐ型半導体層群を形成する工程と、
前記ｐ型半導体層群を活性化処理する工程と、
前記ｐ型半導体層群上において、少なくともＧａを含む第２のＩＩＩ族窒化物からなるｎ型半導体層群を形成する工程と、
を具えることを特徴とする、半導体素子の製造方法に関する。
【００１４】本発明者らは、上記目的を達成するべく鋭意検討を実施した。その結果、所定の基板上において、上述したような高結晶品質のＡｌ含有ＩＩＩ族窒化物下地層を設けるとともに、ｐ型半導体層群及びｎ型半導体層群をＧａを主成分とするＩＩＩ族窒化物から構成する。さらに本発明の製造方法に従って、図１に示すような従来の半導体素子構成において、ｐ型半導体層群及びｎ型半導体層群の積層順序を逆転させ、前記ｎ型半導体層群を積層する以前に前記ｐ型半導体層群のみを活性化処理することによって、前記ｐ型半導体層群を十分に低抵抗化できることを見出したものである。したがって、本発明によれば、極めて簡易なプロセスで実用に供することのできるｐｎ接合を有する半導体素子を得ることができる。
【００１５】また、本発明によれば、上述したように高温度における熱処理のみならず、十分に低い温度で熱処理した場合においても、前記ｐ型半導体層群を十分に活性化して低抵抗化し、実用に供することのできるｐｎ接合を有する半導体素子を得ることができる。
【００１６】なお、本発明においては、半導体素子用基板及び半導体素子を同一の層構成とすることができる。したがって、同一の層構成を半導体素子用基板として概念化することもできるし、半導体素子として概念化することもできる。しかしながら、同一の層構成を有している場合においても、前記半導体素子用基板と前記半導体素子とはディメンションの違いによって差別化することができる。具体的には、半導体素子用基板は、ウエハ状の基材上に種々の膜を形成することによって作製されるが、半導体素子は通常、前記半導体素子用基板を所定の大きさに切り出して作製する。したがって、縦方向に見た場合において層構成的には同じであっても、横方向に見た場合の大きさは異なってくる。
【００１７】
【発明の実施の形態】以下、本発明を発明の実施の形態に即して詳細に説明する。
図２は、本発明の半導体素子の一例を示す構成図である。図２に示す半導体素子２０は、基板１１上において、下地層１３、ｐ型導電層１４、発光層１５、ｎ型クラッド層１６、及びｎ型導電層１７を順次具えている。そして、ｐ型導電層１４の一部は露出しており、この露出したｐ型導電層１４上には、例えばＡｕ／Ｎｉからなるｐ型電極１８が形成され、ｎ型導電層１７上には例えばＡｌ／Ｔｉからなるｎ型電極１９が形成されて、いわゆるＰＩＮ型の半導体発光素子を構成している。
【００１８】なお、上述したように、ディメンションの相異などを考慮することによって、図２に示す半導体素子は半導体素子用基板と見なすことができる。
【００１９】図２において、ｐ型導電層１４がｐ型半導体層群を構成し、ｎ型クラッド層１６及びｎ型導電層１７がｎ型半導体層群を構成している。なお、ｎ型クラッド層１６は必要に応じて省略することもできる。
【００２０】下地層１３は、本発明にしたがって、Ａｌを含み、転位密度が１×１０^１１／ｃｍ^２以下、（００２）面におけるＸ線ロッキングカーブにおける半値幅が２００秒以下の高結晶品質のＩＩＩ族窒化物から構成されていることが必要である。これによって、ｐ型導電層１４に対し、例えば水素を含有しない雰囲気内で加熱処理を行って活性化処理を実施することにより、例えばｐ型半導体層１４中のドーパントと結合した水素元素を十分に離脱及び除去することができ、低抵抗化することができる。その結果、実用に供することのできる半導体素子２０を簡易に提供することができる。
【００２１】なお、上記転位密度は５×１０^１０／ｃｍ^２以下であることが好ましく、さらには１×１０^１０／ｃｍ^２以下であることが好ましい。また、前記半値幅は１００秒以下であることが好ましく、さらには６０秒以下であることが好ましい。
【００２２】また、表面粗さＲａは２Å以下であることが好ましい。本測定は、ＡＦＭを用いて５μｍ角の範囲で測定する。
【００２３】下地層１３を構成するＩＩＩ族窒化物中のＡｌ含有量が多いほど、基板１１に起因した転位が基板１１と下地層１３との界面で絡み、下地層１３中に伝搬する割合が減少する。その結果、下地層１３中の転位密度が減少し、下地層１３の結晶品質がさらに向上する。このため、下地層１３を構成する前記ＩＩＩ族窒化物はできるだけ多くのＡｌを含むことが好ましく、具体的には全ＩＩＩ族元素に対して５０原子％以上の割合でＡｌを含むことが好ましく、さらには総てのＩＩＩ族元素がＡｌからなり、下地層１３がＡｌＮから構成されていることが好ましい。
【００２４】なお、下地層１３の膜厚は大きい方が好ましく、具体的には０．１μｍ以上、さらには０．５μｍ以上の厚さに形成することが好ましい。下地層１３の厚さの上限値は特に限定されるものではなく、クラックの発生や用途などを考慮して適宜選択し、設定する。
【００２５】また、下地層１３は、Ａｌの他に、Ｇａ及びＩｎなどのＩＩＩ族元素、Ｂ、Ｓｉ、Ｇｅ、Ｚｎ、Ｂｅ及びＭｇなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
【００２６】下地層１３は、上記要件を満足する限り公知の成膜手段を用いて形成することができる。しかしながら、ＭＯＣＶＤ法を用い、その成膜温度を１１００℃以上に設定することによって簡易に得ることができる。なお、本特許の成膜温度は、基板１１の設定温度を意味する。なお、下地層１３の表面の粗れなどを抑制する観点より、前記成膜温度は１２５０℃以下であることが好ましい。
【００２７】ｐ型導電層１４は、少なくともＧａを含む第１のＩＩＩ族窒化物から構成されていることが必要である。これによって、後に説明する活性化処理においてｐ型導電層１４を十分に活性化することができ、低抵抗化することができる。なお、本発明においてはｐ型導電層１４を構成する前記ＩＩＩ族窒化物中のＧａ含有量が多いほど好ましく、具体的には５０原子％以上、さらには７０原子％以上、特には総てのＩＩＩ族元素がＧａより構成されて、ＧａＮからなることが好ましい。
【００２８】活性化処理は、ｐ型導電層１４を形成した後、発光層１５を形成する以前に行う。具体的には、ｐ型導電層１４を形成した後、基板１１、下地層１３、及びｐ型導電層１４が積層されてなる多層膜構造を作製した後、前記多層膜構造を水素を含まない雰囲気、例えば真空中、窒素ガス中、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ及びＸｅなどの不活性ガス雰囲気中で加熱処理する。このときの温度は３００℃〜１１００℃に設定する。処理時間は、例えば１０分間〜１時間とする。なお前記温度は基板１１の設定温度である。
【００２９】ｎ型導電層１７も少なくともＧａを含む第２のＩＩＩ族窒化物から構成されていることが必要であり、好ましくは全ＩＩＩ族元素に対するＧａ含有量が５０原子％以上であり、さらに好ましくは７０原子％以上、特にはＧａＮからなることが好ましい。これによって、ｐ型導電層１４と良好なｐｎ接合を形成することができるようになる。
【００３０】なお、ｐ型導電層１４は、Ｚｎ、Ｂｅ及びＭｇなどのｐ型のドーパントを含む。また、ｎ型導電層１７は、Ｂ、Ｓｉ、Ｇｅなどのｎ型のドーパントを含む。さらに、Ｇａ以外のＡｌ及びＩｎなどを含むことができる。また、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
発光層１５及びｎ型クラッド層１６は、Ａｌ、Ｇａ、及びＩｎなどを少なくとも一つ含むＩＩＩ族窒化物から構成することができる。そして、ｎ型クラッド層１６は、Ｂ、Ｓｉ、Ｇｅなどのｎ型のドーパントを含む。発光層１５は単一の窒化物半導体層から構成することもできるが、多重量子井戸構造などのような多層膜から構成することもできる。
【００３１】上述したｐ型導電層１４からｎ型導電層１７は公知の成膜方法によって形成することができ、上記同様にＭＯＣＶＤ法によって簡易に形成することができる。さらには、ＬＰＥ法又はＭＢＥ法によっても形成することができる。
【００３２】基板１１は、サファイア単結晶、ＺｎＯ単結晶、ＬｉＡｌＯ_２単結晶、ＬｉＧａＯ_２単結晶、ＭｇＡｌ_２Ｏ_４単結晶、ＭｇＯ単結晶などの酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶などのＩＶ族あるいはＩＶ−ＩＶ族単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶、及びＡｌＧａＮ単結晶などのＩＩＩ−Ｖ族単結晶、ＺｒＢ_２などのホウ化物単結晶などの、公知の基板材料から構成することができる。
【００３３】
【実施例】
（実施例）
本実施例においては、図２に示すＰＩＮ型の半導体発光素子２０を作製した。基板１１として２インチ径の厚さ５００μｍのＣ面サファイア単結晶を用い、これをＭＯＣＶＤ装置の中に設置した。ＭＯＣＶＤ装置には、ガス系としてＨ_２、Ｎ_２、ＴＭＡ（トリメチルアルミニウム）、ＴＭＧ（トリメチルガリウム）、Ｃｐ_２Ｍｇ、ＮＨ_３、ＳｉＨ_４が取り付けてある。圧力を１００Ｔｏｒｒに設定した後、Ｈ_２を平均流速１ｍ／ｓｅｃで流しながら、基板１１を１１００℃まで昇温した。
【００３４】その後、ＴＭＡとＮＨ_３とを、所定量供給して、下地層１３としてのＡｌＮ層を厚さ１μｍまで成長させた。この際、成膜速度を０．３μｍ／ｈｒとなるように、ＴＭＡ及びＮＨ_３の供給量を設定した。このＡｌＮ層中の転位密度をＴＥＭによって観察したところ、１×１０^１０／ｃｍ^２であった。また、ＡｌＮの（００２）面のＸ線ロッキングカーブを測定したところ、その半値幅は６０秒であり、表面粗さ（Ｒａ）は１．５Å以下と良好な結晶品質を有することが確認された。
【００３５】次いで、基板温度を１０８０℃に設定した後、圧力を常圧にし、ＴＭＧ、ＮＨ_３、及びＣｐ_２Ｍｇを全ガス平均流速１ｍ／ｓｅｃで流して、ｐ型導電層１４としてＭｇをドープしたｐ−ＧａＮ層を厚さ３μｍ成長させた。原料供給量は成膜速度が３μｍ／ｈｒとなるように設定した。なお、Ｃｐ_２Ｍｇはキャリア濃度が１．０×１０^１８／ｃｍ^３となるように供給した。
【００３６】次いで、ＭＯＣＶＤ装置内にＮ_２ガスを導入し、装置内を窒素雰囲気中に設定した。次いで、基板温度を６００℃とし、２０分間保持して、前記ｐ−ＧａＮ層の活性化処理を実施した。
【００３７】次いで、ＡｌＮ層及びｐ−ＧａＮ層が形成されたサファイア基板を別のＭＯＣＶＤ装置内に移送した後、基板温度を７００℃とし、前記ｐ−ＧａＮ層上に、ＴＭＩ、ＴＭＧ、ＮＨ_３を全ガス流速１ｍ／ｓｅｃで流して、発光層１５としてのｉ−ＩｎＧａＮ層をＭＱＷ構造として形成した。その後、ＴＭＩをＴＭＡに切り替えると共にＳｉＨ_４をキャリア濃度が１×１０^１８／ｃｍ^２となるようにして供給し、ｎ型クラッド層１６としてのｎ−ＡｌＧａＮ層を厚さ２０ｎｍに成長させた。その後、ＴＭＡを停止して基板温度を１０００℃に上昇した後ＴＭＧ、ＮＨ_３、ＳｉＨ_４を供給し、ｎ型導電層１７としてのＳｉをドープしたｎ−ＧａＮ層を厚さ０．２μｍに形成した。
【００３８】次いで、これらの各層を部分的にエッチング除去することによって、ｐ型導電層１４を構成するｐ−ＧａＮ層の一部を露出させ、この露出部分に対してＡｕ／Ｎｉからなるｐ型電極１８を形成した。また、ｎ型導電層１７を構成するｎ−ＧａＮ層上にＡｌ／Ｔｉからなるｎ型電極１９を形成した。
【００３９】Ａｕ／Ｎｉ電極及びＡｌ／Ｔｉ電極間に電圧を印加して駆動させ、その発光効率を調べたところ、３０（ｌｍ／Ｗ）なる値が得られた。
【００４０】（比較例１）
ＡｌＮ下地層に代えて、６００℃の低温でＧａＮ下地層を厚さ０．０３μｍに形成した以外は、実施例と同様にして半導体発光素子を作製した。この場合においては、前記半導体発光素子中を電流が流れず、発光しなかった。
【００４１】（比較例２）
本比較例においては、図１に示すＰＩＮ型の半導体発光素子を作製した。
基板１としてのサファイア単結晶基板を用い、実施例と同様のＭＯＣＶＤ装置内に設置した。基板１を４００℃に加熱した後、ＴＭＧ及びＮＨ_３を供給してバッファ層２としてのＧａＮ層を厚さ０．０３μｍに形成した。
【００４２】その後、一旦、ＴＭＧ及びＮＨ_３の供給を中断し、基板温度を１１２０℃に設定して、ＴＭＧ、ＮＨ_３、及びＳｉＨ_４を供給し、下地層３としてのｎ−ＧａＮ層を、成膜速度３μｍ／ｈｒで厚さ３μｍに形成した。次いで、実施例と同様にして、ｎ型導電層４からｐ型導電層７までを形成した。その後、得られた半導体発光素子を水素を含まない窒素雰囲気中に配置して６００℃に加熱し、１時間保持して活性化処理を実施した。
【００４３】そして、Ａｌ／Ｔｉのｎ型電極８、Ａｕ／Ｎｉのｐ型電極９を形成し、Ａｕ／Ｎｉ電極及びＡｌ／Ｔｉ電極間に電圧を印加して駆動させ、その発光効率を調べたところ、２０（ｌｍ／Ｗ）なる値が得られた。本比較例においては、ｎ−ＧａＮ層からＭｇ不純物が検出され、この不純物が上記発光効率の低下に寄与しているものと推察される。
【００４４】また、実施例及び比較例１より、本発明にしたがって高結晶品質のＡｌＮ下地膜を形成し、このＡｌＮ下地膜上にｐ−ＧａＮ、ｎ−ＡｌＧａＮ及びｎ−ＧａＮを形成して得た基板／ｐ型半導体層群／ｎ型半導体層群なる構成の半導体発光素子は、低結晶品質のＧａＮ下地膜を形成し、このＧａＮ下地膜上に形成した前記構成の半導体発光素子に比べて、素子全体が低抵抗化され、発光効率が向上していることが分かる。
【００４５】以上、具体例を挙げながら、本発明を発明の実施の形態に即して詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【００４６】例えば、基板に窒化処理を加えたり、ＩＩＩ族原料による基板の前処理などを行なうこともできる。また、下地層の組成を連続的に変化させたり、成膜条件を段階に分けて変化させたりすることも可能である。さらに、導電層や発光層などの結晶性をさらに向上させる目的で、下地層と導電層との間などにバッファ層やひずみ超格子などの多層積層構造を温度、流量、圧力、原料供給量、及び添加ガスなどの成長条件を変化させることにより、挿入することもできる。
【００４７】また、上記半導体発光素子において、ｐ型半導体層群はｐ型導電層のみから構成しているが、このｐ型導電層上にｐ型クラッド層を設け、前記ｐ型半導体層群を前記ｐ型導電層及び前記ｐ型クラッド層から構成することもできる。
【００４８】さらに、上記発明の実施の形態においては、本発明の半導体素子として半導体発光素子を中心に説明してきたが、本発明は基板／ｐ型半導体層群／ｎ型半導体層群なる積層構造を有する他の素子に対しても適用することができる。例えば、ＨＢＴ素子及びＰＩＮタイプの受光素子を挙げることができる。この場合においても各素子の低抵抗化に伴って、素子効率などの特性が向上する。
【００４９】また、ｐ型半導体層群に対する活性化処理において、活性化処理を行うべき雰囲気をプラズマ化したり、前記雰囲気に対して高周波を印加したりすることによって、前記活性化処理を促進させることもできる。
【００５０】さらに、ｐ型半導体層群からｎ型半導体層群への不純物拡散を抑制すべく、これらの界面にｉ−ＡｌＧａＮからなるキャップ層などを設けることもできる。
【００５１】
【発明の効果】
以上説明したように、本発明によれば、所定の基板上において、ｐ型半導体層群及びｎ型半導体層群が積層されてなる半導体素子において、前記ｐ型半導体層群が十分に活性化処理されて実用に足るべく低抵抗化されてなる半導体素子、及び十分に活性化されてなる前記ｐ型半導体層群を具える半導体素子用基板を提供するができる。さらには前記半導体素子を製造するための方法を提供することができる。
【図面の簡単な説明】
【図１】従来の半導体発光素子の一例を示す構成図である。
【図２】本発明の半導体発光素子の一例を示す構成図である。
【符号の説明】
１，１１ 基板、２ バッファ層、３，１３ 下地層、４ ｎ型導電層、５，１５ 発光層、６ ｐ型クラッド層、７ ｐ型導電層、８ ｎ型電極、９ ｐ型電極、１０，２０ 半導体発光素子、１４ ｐ型導電層、１６ ｎ型クラッド層、１７ ｎ型導電層、１８ ｐ型電極、１９ ｎ型電極

Claims (16)

1. 所定の基材上において、少なくともＡｌを含み、転位密度が１×１０^１１／ｃｍ^２以下であり、（００２）面のＸ線ロッキングカーブ半値幅が２００秒以下であるＩＩＩ族窒化物下地層と、このＩＩＩ族窒化物下地層の上方に形成された、少なくともＧａを含むＩＩＩ族窒化物からなり、活性化処理されてなるｐ型半導体層群とから本質的に構成されることを具えることを特徴とする、半導体素子用基板。
2. 前記ｐ型半導体層群を構成する前記ＩＩＩ族窒化物におけるＧａ含有量が、全ＩＩＩ族元素に対して５０原子％以上であることを特徴とする、請求項１に記載の半導体素子用基板。
3. 前記ＩＩＩ族窒化物下地層中の、全ＩＩＩ族元素に対するＡｌ含有量が５０原子％以上であることを特徴とする、請求項１又は２に記載の半導体素子用基板。
4. 前記ＩＩＩ族窒化物下地層は、ＡｌＮからなることを特徴とする、請求項３に記載の半導体素子用基板。
5. 前記ＩＩＩ族窒化物下地層は、ＭＯＣＶＤ法により１１００℃以上の温度で形成されたことを特徴とする、請求項１〜４のいずれか一に記載の半導体素子用基板。
6. 前記ｐ型半導体層群の上方において、少なくともＧａを含むＩＩＩ族窒化物からなるｎ型半導体層群とを具えることを特徴とする、請求項１〜５のいずれか一に記載の半導体素子用基板。
7. 前記ｐ型半導体層群と前記ｎ型半導体層群との間に発光層を有することを特徴とする、請求項６に記載の半導体素子用基板。
8. 所定の基材上において、少なくともＡｌを含み、転位密度が１×１０^１１／ｃｍ^２以下であり、（００２）面のＸ線ロッキングカーブ半値幅が２００秒以下であるＩＩＩ族窒化物下地層と、このＩＩＩ族窒化物下地層上に形成された、少なくともＧａを含む第１のＩＩＩ族窒化物からなり、活性化処理されてなるｐ型半導体層群と、このｐ型半導体層群上に形成され、少なくともＧａを含む第２のＩＩＩ族窒化物からなるｎ型半導体層群とを具えることを特徴とする、半導体素子。
9. 前記ｐ型半導体層群を構成する前記第１のＩＩＩ族窒化物におけるＧａ含有量が、全ＩＩＩ族元素に対して５０原子％以上であることを特徴とする、請求項８に記載の半導体素子。
10. 前記ｎ型半導体層群を構成する前記第２のＩＩＩ族窒化物におけるＧａ含有量が、全ＩＩＩ族元素に対して５０原子％以上であることを特徴とする、請求項８又は９に記載の半導体素子。
11. 前記ＩＩＩ族窒化物下地層中の、全ＩＩＩ族元素に対するＡｌ含有量が５０原子％以上であることを特徴とする、請求項８〜１０のいずれか一に記載の半導体素子。
12. 前記ＩＩＩ族窒化物下地層は、ＡｌＮからなることを特徴とする、請求項１１に記載の半導体素子。
13. 前記ｐ型半導体層群と前記ｎ型半導体層群との間に発光層を有し、前記半導体素子は半導体発光素子を構成することを特徴とする、請求項８〜１２のいずれか一に記載の半導体素子。
14. 前記ＩＩＩ族窒化物下地層は、ＭＯＣＶＤ法により１１００℃以上の温度で形成されたことを特徴とする、請求項８〜１３のいずれか一に記載の半導体素子。
15. 所定の基材上において、少なくともＡｌを含み、転位密度が１×１０^１１／ｃｍ^２以下であり、（００２）面のＸ線ロッキングカーブ半値幅が２００秒以下であるＩＩＩ族窒化物下地層を形成する工程と、
    前記ＩＩＩ族窒化物下地層の上方において、少なくともＧａを含む第１のＩＩＩ族窒化物からなるｐ型半導体層群を形成する工程と、
    前記ｐ型半導体層群を活性化処理する工程と、
    前記ｐ型半導体層群上において、少なくともＧａを含む第２のＩＩＩ族窒化物からなるｎ型半導体層群を形成する工程と、
    を具えることを特徴とする、半導体素子の製造方法。
16. 前記ＩＩＩ族窒化物下地層は、ＭＯＣＶＤ法により１１００℃以上の温度で形成されたことを特徴とする、請求項１５に記載の半導体素子の製造方法。

Images