JP2004157090A - パス遅延測定回路 - Google Patents
パス遅延測定回路 Download PDFInfo
- Publication number
- JP2004157090A JP2004157090A JP2002325359A JP2002325359A JP2004157090A JP 2004157090 A JP2004157090 A JP 2004157090A JP 2002325359 A JP2002325359 A JP 2002325359A JP 2002325359 A JP2002325359 A JP 2002325359A JP 2004157090 A JP2004157090 A JP 2004157090A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- flip
- path delay
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318328—Generation of test inputs, e.g. test vectors, patterns or sequences for delay tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】スキャンテスト回路の仕組みを用い、キャプチャ動作により取り込んだ組合せ回路の出力を期待値と比較し、キャプチャ動作を行わせる時間を可変することにより組合せ回路の信号遷移時間を判定するパス遅延測定回路において、ＬＳＩテスタを使用せずに組合せ回路のパス遅延を自動測定する。
【解決手段】組合せ回路１０１に与えるテストパターンを生成するパターン生成回路１０５と、組合せ回路の出力を期待値と比較する比較判定回路１０６と、信号遷移時間の判定を行う度に更新されるクロックモード値を出力するクロックモードカウンタを有し、クロックモード値に応じてキャプチャ動作を行わせる時間のクロック間隔が可変されるクロックを生成するクロック生成回路３０１と、それぞれの回路の動作タイミング信号を供給するタイミング信号生成回路１０７とを備える。
【選択図】 図３
【解決手段】組合せ回路１０１に与えるテストパターンを生成するパターン生成回路１０５と、組合せ回路の出力を期待値と比較する比較判定回路１０６と、信号遷移時間の判定を行う度に更新されるクロックモード値を出力するクロックモードカウンタを有し、クロックモード値に応じてキャプチャ動作を行わせる時間のクロック間隔が可変されるクロックを生成するクロック生成回路３０１と、それぞれの回路の動作タイミング信号を供給するタイミング信号生成回路１０７とを備える。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩにおける組合せ回路のパス遅延を自動測定することが可能なパス遅延測定回路に関するものである。
【０００２】
【従来の技術】
ＬＳＩにおける組合せ回路のパス遅延の測定は、一般にスキャンテスト回路の仕組みを用いて行われ、下記非特許文献１にその仕組みが記載されている。
【０００３】
【非特許文献１】
Ａｎｇｅｌａ Ｋｒｓｔｉｃ／Ｋｗａｎｇ−Ｔｉｎｇ（Ｔｉｍ）Ｃｈｅｎｇ著、ＤＥＬＡＹ ＦＡＵＬＴ ＴＥＳＴＴＩＮＧ ＦＯＲ ＶＬＳＩ ＣＩＲＣＵＩＴＳ、Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ、英国、１９９８年、７〜１２ページ
【０００４】
ＬＳＩの製造時の出来映えを確認するために、このようなパス遅延測定の仕組みをＬＳＩに具備することがあるが、従来のパス遅延測定回路は、その測定時に、クロック供給、データ入力、データ出力測定を外部に依存していた。
【０００５】
すなわち、入力信号はＬＳＩの外部から入力され、出力信号はＬＳＩの外部に出力され、たとえばＬＳＩテスタを用いたパス遅延の評価においては、ＬＳＩテスタからテストパターンを入力し、そのテストパターンに応じた期待値と出力信号とをＬＳＩテスタで比較することにより、出力信号の判定を行うのが一般的である。
【０００６】
【発明が解決しようとする課題】
しかしながら上記従来の技術では、ＬＳＩテスタでの判定に用いるテストパターンが複雑になったり、ＬＳＩテスタ上でのオペレーションやＬＳＩテスタのテストプログラムが複雑になったりするといった問題があった。また、ＬＳＩテスタから入力したクロックを直接パス遅延測定回路に入れた場合に、遅延測定の精度がＬＳＩテスタの波形生成能力に依存するという問題もあった。
【０００７】
本発明は、上記従来の問題点を解決するためになされたもので、ＬＳＩテスタを使用せずに組合せ回路のパス遅延を自動測定することが可能なパス遅延測定回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この課題を解決するために、本発明の請求項１に係るパス遅延測定回路は、パス遅延測定対象の組合せ回路の入力に接続されスキャンチェーンを構成する第１および第２のフリップフロップと、前記組合せ回路の出力に接続されスキャンチェーンを構成する第３のフリップフロップとを有し、スキャンチェーンのシフト動作により前記第１および第２のフリップフロップにテストパターンを設定した後、キャプチャ動作により前記組合せ回路の出力を前記第３のフリップフロップに取り込み、前記第３のフリップフロップの出力を期待値と比較し、前記キャプチャ動作を行わせる時間を可変することにより前記組合せ回路の信号遷移時間を判定するパス遅延測定回路であって、前記第１および第２のフリップフロップに設定するテストパターンを生成するパターン生成回路と、前記第３のフリップフロップの出力を期待値と比較する比較判定回路と、前記第１、第２、第３のフリップフロップ、前記パターン生成回路および前記比較判定回路に対してそれぞれの動作タイミング信号を供給するタイミング信号生成回路とを備え、前記キャプチャ動作を行わせる時間のクロック間隔を可変することにより前記組合せ回路の信号遷移時間を判定するものである。
【０００９】
上記構成によれば、パターン生成回路で生成した値を組合せ回路に入力し、組合せ回路からの出力を比較判定回路で判定することを、タイミング信号生成回路が生成する動作タイミング信号により自動で行うことができるため、複雑なＬＳＩテスタのオペレーションや複雑なテストプログラムが不要となる。
【００１０】
本発明の請求項２に係るパス遅延測定回路は、請求項１記載のパス遅延測定回路において、外部入力されるクロックから高速クロックを生成する逓倍回路と、前記信号遷移時間の判定を行う度に更新されるクロックモード値を出力するクロックモードカウンタと、前記高速クロックと前記クロックモード値から前記パス遅延測定回路に供給するクロックを生成するクロック生成回路とを備え、前記クロック生成回路が生成するクロックは前記クロックモード値に応じて前記キャプチャ動作を行わせる時間のクロック間隔が可変されるものである。
【００１１】
上記構成によれば、自動生成されるクロックのキャプチャ動作時のクロック間隔がクロックモード値の更新に呼応して更新されるため、クロックモード値から組合せ回路の信号遷移時間を知ることができ、さらに容易にパス遅延の自動測定を行うことが可能となる。
【００１２】
本発明の請求項３に係るパス遅延測定回路は、請求項１または２記載のパス遅延測定回路において、前記第１および第２のフリップフロップと同等のフリップフロップを複数組備えるものである。
【００１３】
本発明の請求項４に係るパス遅延測定回路は、請求項１から３のいずれか一項記載のパス遅延測定回路において、前記第３のフリップフロップと同等のフリップフロップを複数個備えるものである。
【００１４】
請求項３、４記載のパス遅延測定回路によれば、パス遅延測定の対象となる組合せ回路の観測ポイントや制御ポイントを複数箇所準備し、その入力や出力の制御を行うことができるため、より多岐にわたるパス遅延の測定を行うことができる。
【００１５】
本発明の請求項５に係る半導体装置は、請求項１から４のいずれか一項記載のパス遅延測定回路を複数個搭載するものである。
【００１６】
上記構成によれば、パス遅延測定回路を複数個搭載した半導体チップやウェハにおける様々な位置のパス遅延を測定し、半導体チップやウェハ上でのパス遅延のばらつき情報を得ることが可能となる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は本発明の第１の実施形態に係るパス遅延測定回路の構成を示すブロック図である。図１において、１０１はパス遅延測定対象の組合せ回路、１０２、１０３、１０４はフリップフロップ、１０５はパターン生成回路、１０６は比較判定回路、１０７はタイミング信号生成回路である。
【００１８】
第１のフリップフロップ１０２は組合せ回路１０１に入力するための信号値を設定し、第２のフリップフロップ１０３は第１のフリップフロップ１０２からの信号を受けて組合せ回路１０１に信号を入力し、第３のフリップフロップは組合せ回路１０１の出力を取り込む。タイミング信号生成回路１０７はクロックＣＬＫ１でカウント動作を行うカウンタ回路を備え、そのカウント値から、スキャンテストモード信号ＮＴ、パターン生成タイミング信号ＴＩＭ＿ＰＧ、比較判定タイミング信号ＴＩＭ＿ＣＯＭＰを生成する。
【００１９】
パターン生成回路１０５は、パターン生成タイミング信号ＴＩＭ＿ＰＧにより、第１のフリップフロップ１０２および第２のフリップフロップ１０３に対してテストパターンを設定する。比較判定回路１０６は、比較判定タイミング信号ＴＩＭ＿ＣＯＭＰにより、第３のフリップフロップ１０４の出力の遷移をテストパターンに対する期待値と比較し、比較判定信号ＣＯＭＰとテスト終了信号ＤＯＮＥを出力する。
【００２０】
図２は、図１に示したパス遅延測定回路の動作を説明するタイミングチャートである。図２において、時刻Ｔ２にてパス遅延テスト実行のための信号ＴＥＳＴが“Ｈ”となりイネーブルとなる。それと同時に、第１〜第３のフリップフロップ１０２、１０３、１０４へのスキャンテストモード信号ＮＴが“Ｈ”となっているため、各フリップフロップはスキャンテストモード入力ＤＴからデータを取り込む。
【００２１】
時刻Ｔ２およびＴ３でパターン発生タイミング信号ＴＩＭ＿ＰＧがイネーブルとなり、第１のフリップフロップ１０２、第２のフリップフロップ１０３の順に、組合せ回路１０１に入力されるテストパターンＤＡＴＡが伝播する。
【００２２】
時刻Ｔ４およびＴ５でスキャンテストモード信号ＮＴが“Ｌ”となり、各フリップフロップが通常動作を行うことで、組合せ回路１０１には第２のフリップフロップ１０３、第１のフリップフロップ１０２の出力信号が順に入力されることになる。このとき、第３のフリップフロップ１０４では、組合せ回路１０１の時刻Ｔ５の出力値を取り込む。
【００２３】
時刻Ｔ６で再びスキャンテストモード信号ＮＴが“Ｈ”となり、スキャン動作を行うことで、第３のフリップフロップ１０３の出力値が比較判定回路１０６に伝播する。比較判定回路１０６ではテストパターンに対する期待値と伝播してきた信号とを比較し、その比較結果を比較判定信号ＣＯＭＰに出力し、また、１テストサイクルの終了を示すテスト終了信号ＤＯＮＥを出力する。
【００２４】
このように動作するパス遅延測定回路において、外部から入力するクロックＣＬＫ１のタイミングにおける時刻Ｔ４からＴ５までの時間を任意に変化させ、そのたびに比較判定回路１０６にて第３のフリップフロップ１０４に得られたデータを期待値と比較判定することにより、組合せ回路１０１での信号遷移にかかる時間を自動測定することができる。
【００２５】
なお、本実施形態では、スキャンフリップフロップとして、ＭＵＸ型のスキャンフリップフロップを用いた場合について説明したが、他の形式のスキャンフリップフロップを用いても問題の無いことは言うまでも無い。
【００２６】
図３は本発明の第２の実施形態に係るパス遅延測定回路の構成を示すブロック図である。図１と同一部分には同一符号を付して説明する。図３において、３０１は外部からのクロック入力ＣＬＫからパス遅延を測定するために使用するクロックＣＬＫ１を生成し、そのクロックＣＬＫ１の状態を識別するための信号ＣＣＯＵＮＴを出力するためのクロック生成回路である。
【００２７】
図４はクロック生成回路３０１の構成例を示すブロック図である。図４において、４０１はクロック入力ＣＬＫから高速なクロックＣＬＫ０を生成するための逓倍回路、４０２は識別信号ＣＣＯＵＮＴを生成させるクロックモードカウンタ、４０３はクロックＣＬＫ１を生成するためのクロック生成部である。
【００２８】
クロックモードカウンタ４０２は逓倍回路４０１で高速に逓倍されたクロックＣＬＫ０を元にして識別信号ＣＣＯＵＮＴを生成させ、クロック生成部４０３は逓倍回路４０１から生成された高速クロックＣＬＫ０とクロックモードカウンタ４０２から出力される識別信号ＣＣＯＵＮＴからクロックＣＬＫ１を生成する。
【００２９】
図５は、図３および図４に示したパス遅延測定回路の動作を説明するタイミングチャートである。図５に示すように、外部からの低速のクロックＣＬＫが逓倍回路４０１により高速なクロックＣＬＫ０に逓倍され、クロックモードカウンタ４０２によりクロックＣＬＫ０から識別信号ＣＣＯＵＮＴが生成され、さらに、クロック生成部４０３により識別信号ＣＣＯＵＮＴとクロックＣＬＫ０からクロックＣＬＫ１が生成される。
【００３０】
このとき、生成されるクロックＣＬＫ１には、識別信号ＣＣＯＵＮＴの値に応じて図２の時刻Ｔ４からＴ５にあたるキャプチャ動作をさせるときのクロック間隔に時間差を持たせる。すなわち、識別信号ＣＣＯＵＮＴが００のときには組合せ回路１０１のパス遅延の設計値に対して十分に大きな時間差を持たせ、識別信号ＣＣＯＵＮＴがインクリメントされるごとに徐々にその時間差を小さくしていく。
【００３１】
このようにして、識別信号ＣＣＯＵＮＴの値とクロックＣＬＫ１の前記時間差を一意に対応させることで、各識別信号ＣＣＯＵＮＴの値におけるテスト終了信号ＤＯＮＥと比較判定信号ＣＯＭＰをモニターすれば、組合せ回路１０１のパス遅延の限界値を測定することができる。
【００３２】
図６は本発明の第３の実施形態に係るパス遅延測定回路の構成を示すブロック図である。図１および図３と同一部分には同一符号を付して説明する。図６において、６０１、６０２、６０３、６０４は新たに追加されたフリップフロップである。
【００３３】
第６のフリップフロップ６０３は、第１のフリップフロップ１０２と同様に組合せ回路１０１に入力する信号値を設定し、第７のフリップフロップ６０４は第２のフリップフロップ１０３と同様に、第６のフリップフロップ６０３からの信号を受けて組合せ回路１０１に信号を入力する。第４のフリップフロップ６０１および第５のフリップフロップ６０２は、第３のフリップフロップ１０４と同様に、内部の信号遷移を観測するために組合せ回路１０１の出力を取り込む。
【００３４】
このように、組合せ回路に対する入力信号制御のためのフリップフロップや出力信号観測のためのフリップフロップを複数組具備し、各フリップフロップをタイミング信号生成回路１０７から制御させることで、組合せ回路１０１中の多様なパスに対する遅延を測定することが可能となる。
【００３５】
なお、組合せ回路１０１内部の信号遷移を観測するためのフリップフロップの個数や、組合せ回路１０１に信号入力を行うフリップフロップの個数に関しては、本実施形態に記載している個数に限定されないことは言うまでも無い。
【００３６】
図７は、本発明に係るパス遅延測定回路を複数個具備した半導体装置の構成例を示す図である。図７において、７０１〜７０５は本発明のパス遅延測定回路、７０６はパス遅延測定回路７０１〜７０５を制御するための制御回路である。ここで、クロック生成回路３０１は各パス遅延測定回路７０１〜７０５に対して共通の１つの回路とすることができる。
【００３７】
たとえば、ＬＳＩに具備する上記のような複数個のパス遅延測定回路７０１〜７０５を、回路的かつレイアウト的にほぼ同じものとすることにより、ＬＳＩ内部の物理配置によるパス遅延のばらつきを測定することが容易に実現される。
【００３８】
【発明の効果】
以上記述したように、本発明によれば、スキャンテスト回路の仕組みを用いて行われる組合せ回路のパス遅延測定回路において、タイミング信号発生回路、パターン発生回路、比較判定回路、クロック生成回路を備えることにより、ＬＳＩテスタの複雑なオペレーションやテストプログラムが不要となり、組合せ回路のパス遅延測定を容易に行うことができる。また、このようなパス遅延測定回路をＬＳＩ内部に複数個具備することで、ＬＳＩ内部のパス遅延のばらつきを容易に測定することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るパス遅延測定回路の構成を示すブロック図。
【図２】本発明の第１の実施形態に係るパス遅延測定回路の動作を説明するタイミングチャート。
【図３】本発明の第２の実施形態に係るパス遅延測定回路の構成を示すブロック図。
【図４】本発明におけるクロック生成回路の構成を示すブロック図。
【図５】本発明の第２の実施形態に係るパス遅延測定回路の動作を説明するタイミングチャート。
【図６】本発明の第３の実施形態に係るパス遅延測定回路の構成を示すブロック図。
【図７】本発明に係るパス遅延測定回路を複数個具備した半導体装置の構成を示す図。
【符号の説明】
１０１ パス遅延測定対象の組合せ回路
１０２、１０３、１０４ フリップフロップ
１０５ パターン生成回路
１０６ 比較判定回路
１０７ タイミング信号生成回路
３０１ クロック生成回路
４０１ 逓倍回路
４０２ クロックモードカウンタ
４０３ クロック生成部
６０１〜６０４ フリップフロップ
７０１〜７０５ パス遅延測定回路
７０６ 制御回路
【発明の属する技術分野】
本発明は、ＬＳＩにおける組合せ回路のパス遅延を自動測定することが可能なパス遅延測定回路に関するものである。
【０００２】
【従来の技術】
ＬＳＩにおける組合せ回路のパス遅延の測定は、一般にスキャンテスト回路の仕組みを用いて行われ、下記非特許文献１にその仕組みが記載されている。
【０００３】
【非特許文献１】
Ａｎｇｅｌａ Ｋｒｓｔｉｃ／Ｋｗａｎｇ−Ｔｉｎｇ（Ｔｉｍ）Ｃｈｅｎｇ著、ＤＥＬＡＹ ＦＡＵＬＴ ＴＥＳＴＴＩＮＧ ＦＯＲ ＶＬＳＩ ＣＩＲＣＵＩＴＳ、Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ、英国、１９９８年、７〜１２ページ
【０００４】
ＬＳＩの製造時の出来映えを確認するために、このようなパス遅延測定の仕組みをＬＳＩに具備することがあるが、従来のパス遅延測定回路は、その測定時に、クロック供給、データ入力、データ出力測定を外部に依存していた。
【０００５】
すなわち、入力信号はＬＳＩの外部から入力され、出力信号はＬＳＩの外部に出力され、たとえばＬＳＩテスタを用いたパス遅延の評価においては、ＬＳＩテスタからテストパターンを入力し、そのテストパターンに応じた期待値と出力信号とをＬＳＩテスタで比較することにより、出力信号の判定を行うのが一般的である。
【０００６】
【発明が解決しようとする課題】
しかしながら上記従来の技術では、ＬＳＩテスタでの判定に用いるテストパターンが複雑になったり、ＬＳＩテスタ上でのオペレーションやＬＳＩテスタのテストプログラムが複雑になったりするといった問題があった。また、ＬＳＩテスタから入力したクロックを直接パス遅延測定回路に入れた場合に、遅延測定の精度がＬＳＩテスタの波形生成能力に依存するという問題もあった。
【０００７】
本発明は、上記従来の問題点を解決するためになされたもので、ＬＳＩテスタを使用せずに組合せ回路のパス遅延を自動測定することが可能なパス遅延測定回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この課題を解決するために、本発明の請求項１に係るパス遅延測定回路は、パス遅延測定対象の組合せ回路の入力に接続されスキャンチェーンを構成する第１および第２のフリップフロップと、前記組合せ回路の出力に接続されスキャンチェーンを構成する第３のフリップフロップとを有し、スキャンチェーンのシフト動作により前記第１および第２のフリップフロップにテストパターンを設定した後、キャプチャ動作により前記組合せ回路の出力を前記第３のフリップフロップに取り込み、前記第３のフリップフロップの出力を期待値と比較し、前記キャプチャ動作を行わせる時間を可変することにより前記組合せ回路の信号遷移時間を判定するパス遅延測定回路であって、前記第１および第２のフリップフロップに設定するテストパターンを生成するパターン生成回路と、前記第３のフリップフロップの出力を期待値と比較する比較判定回路と、前記第１、第２、第３のフリップフロップ、前記パターン生成回路および前記比較判定回路に対してそれぞれの動作タイミング信号を供給するタイミング信号生成回路とを備え、前記キャプチャ動作を行わせる時間のクロック間隔を可変することにより前記組合せ回路の信号遷移時間を判定するものである。
【０００９】
上記構成によれば、パターン生成回路で生成した値を組合せ回路に入力し、組合せ回路からの出力を比較判定回路で判定することを、タイミング信号生成回路が生成する動作タイミング信号により自動で行うことができるため、複雑なＬＳＩテスタのオペレーションや複雑なテストプログラムが不要となる。
【００１０】
本発明の請求項２に係るパス遅延測定回路は、請求項１記載のパス遅延測定回路において、外部入力されるクロックから高速クロックを生成する逓倍回路と、前記信号遷移時間の判定を行う度に更新されるクロックモード値を出力するクロックモードカウンタと、前記高速クロックと前記クロックモード値から前記パス遅延測定回路に供給するクロックを生成するクロック生成回路とを備え、前記クロック生成回路が生成するクロックは前記クロックモード値に応じて前記キャプチャ動作を行わせる時間のクロック間隔が可変されるものである。
【００１１】
上記構成によれば、自動生成されるクロックのキャプチャ動作時のクロック間隔がクロックモード値の更新に呼応して更新されるため、クロックモード値から組合せ回路の信号遷移時間を知ることができ、さらに容易にパス遅延の自動測定を行うことが可能となる。
【００１２】
本発明の請求項３に係るパス遅延測定回路は、請求項１または２記載のパス遅延測定回路において、前記第１および第２のフリップフロップと同等のフリップフロップを複数組備えるものである。
【００１３】
本発明の請求項４に係るパス遅延測定回路は、請求項１から３のいずれか一項記載のパス遅延測定回路において、前記第３のフリップフロップと同等のフリップフロップを複数個備えるものである。
【００１４】
請求項３、４記載のパス遅延測定回路によれば、パス遅延測定の対象となる組合せ回路の観測ポイントや制御ポイントを複数箇所準備し、その入力や出力の制御を行うことができるため、より多岐にわたるパス遅延の測定を行うことができる。
【００１５】
本発明の請求項５に係る半導体装置は、請求項１から４のいずれか一項記載のパス遅延測定回路を複数個搭載するものである。
【００１６】
上記構成によれば、パス遅延測定回路を複数個搭載した半導体チップやウェハにおける様々な位置のパス遅延を測定し、半導体チップやウェハ上でのパス遅延のばらつき情報を得ることが可能となる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は本発明の第１の実施形態に係るパス遅延測定回路の構成を示すブロック図である。図１において、１０１はパス遅延測定対象の組合せ回路、１０２、１０３、１０４はフリップフロップ、１０５はパターン生成回路、１０６は比較判定回路、１０７はタイミング信号生成回路である。
【００１８】
第１のフリップフロップ１０２は組合せ回路１０１に入力するための信号値を設定し、第２のフリップフロップ１０３は第１のフリップフロップ１０２からの信号を受けて組合せ回路１０１に信号を入力し、第３のフリップフロップは組合せ回路１０１の出力を取り込む。タイミング信号生成回路１０７はクロックＣＬＫ１でカウント動作を行うカウンタ回路を備え、そのカウント値から、スキャンテストモード信号ＮＴ、パターン生成タイミング信号ＴＩＭ＿ＰＧ、比較判定タイミング信号ＴＩＭ＿ＣＯＭＰを生成する。
【００１９】
パターン生成回路１０５は、パターン生成タイミング信号ＴＩＭ＿ＰＧにより、第１のフリップフロップ１０２および第２のフリップフロップ１０３に対してテストパターンを設定する。比較判定回路１０６は、比較判定タイミング信号ＴＩＭ＿ＣＯＭＰにより、第３のフリップフロップ１０４の出力の遷移をテストパターンに対する期待値と比較し、比較判定信号ＣＯＭＰとテスト終了信号ＤＯＮＥを出力する。
【００２０】
図２は、図１に示したパス遅延測定回路の動作を説明するタイミングチャートである。図２において、時刻Ｔ２にてパス遅延テスト実行のための信号ＴＥＳＴが“Ｈ”となりイネーブルとなる。それと同時に、第１〜第３のフリップフロップ１０２、１０３、１０４へのスキャンテストモード信号ＮＴが“Ｈ”となっているため、各フリップフロップはスキャンテストモード入力ＤＴからデータを取り込む。
【００２１】
時刻Ｔ２およびＴ３でパターン発生タイミング信号ＴＩＭ＿ＰＧがイネーブルとなり、第１のフリップフロップ１０２、第２のフリップフロップ１０３の順に、組合せ回路１０１に入力されるテストパターンＤＡＴＡが伝播する。
【００２２】
時刻Ｔ４およびＴ５でスキャンテストモード信号ＮＴが“Ｌ”となり、各フリップフロップが通常動作を行うことで、組合せ回路１０１には第２のフリップフロップ１０３、第１のフリップフロップ１０２の出力信号が順に入力されることになる。このとき、第３のフリップフロップ１０４では、組合せ回路１０１の時刻Ｔ５の出力値を取り込む。
【００２３】
時刻Ｔ６で再びスキャンテストモード信号ＮＴが“Ｈ”となり、スキャン動作を行うことで、第３のフリップフロップ１０３の出力値が比較判定回路１０６に伝播する。比較判定回路１０６ではテストパターンに対する期待値と伝播してきた信号とを比較し、その比較結果を比較判定信号ＣＯＭＰに出力し、また、１テストサイクルの終了を示すテスト終了信号ＤＯＮＥを出力する。
【００２４】
このように動作するパス遅延測定回路において、外部から入力するクロックＣＬＫ１のタイミングにおける時刻Ｔ４からＴ５までの時間を任意に変化させ、そのたびに比較判定回路１０６にて第３のフリップフロップ１０４に得られたデータを期待値と比較判定することにより、組合せ回路１０１での信号遷移にかかる時間を自動測定することができる。
【００２５】
なお、本実施形態では、スキャンフリップフロップとして、ＭＵＸ型のスキャンフリップフロップを用いた場合について説明したが、他の形式のスキャンフリップフロップを用いても問題の無いことは言うまでも無い。
【００２６】
図３は本発明の第２の実施形態に係るパス遅延測定回路の構成を示すブロック図である。図１と同一部分には同一符号を付して説明する。図３において、３０１は外部からのクロック入力ＣＬＫからパス遅延を測定するために使用するクロックＣＬＫ１を生成し、そのクロックＣＬＫ１の状態を識別するための信号ＣＣＯＵＮＴを出力するためのクロック生成回路である。
【００２７】
図４はクロック生成回路３０１の構成例を示すブロック図である。図４において、４０１はクロック入力ＣＬＫから高速なクロックＣＬＫ０を生成するための逓倍回路、４０２は識別信号ＣＣＯＵＮＴを生成させるクロックモードカウンタ、４０３はクロックＣＬＫ１を生成するためのクロック生成部である。
【００２８】
クロックモードカウンタ４０２は逓倍回路４０１で高速に逓倍されたクロックＣＬＫ０を元にして識別信号ＣＣＯＵＮＴを生成させ、クロック生成部４０３は逓倍回路４０１から生成された高速クロックＣＬＫ０とクロックモードカウンタ４０２から出力される識別信号ＣＣＯＵＮＴからクロックＣＬＫ１を生成する。
【００２９】
図５は、図３および図４に示したパス遅延測定回路の動作を説明するタイミングチャートである。図５に示すように、外部からの低速のクロックＣＬＫが逓倍回路４０１により高速なクロックＣＬＫ０に逓倍され、クロックモードカウンタ４０２によりクロックＣＬＫ０から識別信号ＣＣＯＵＮＴが生成され、さらに、クロック生成部４０３により識別信号ＣＣＯＵＮＴとクロックＣＬＫ０からクロックＣＬＫ１が生成される。
【００３０】
このとき、生成されるクロックＣＬＫ１には、識別信号ＣＣＯＵＮＴの値に応じて図２の時刻Ｔ４からＴ５にあたるキャプチャ動作をさせるときのクロック間隔に時間差を持たせる。すなわち、識別信号ＣＣＯＵＮＴが００のときには組合せ回路１０１のパス遅延の設計値に対して十分に大きな時間差を持たせ、識別信号ＣＣＯＵＮＴがインクリメントされるごとに徐々にその時間差を小さくしていく。
【００３１】
このようにして、識別信号ＣＣＯＵＮＴの値とクロックＣＬＫ１の前記時間差を一意に対応させることで、各識別信号ＣＣＯＵＮＴの値におけるテスト終了信号ＤＯＮＥと比較判定信号ＣＯＭＰをモニターすれば、組合せ回路１０１のパス遅延の限界値を測定することができる。
【００３２】
図６は本発明の第３の実施形態に係るパス遅延測定回路の構成を示すブロック図である。図１および図３と同一部分には同一符号を付して説明する。図６において、６０１、６０２、６０３、６０４は新たに追加されたフリップフロップである。
【００３３】
第６のフリップフロップ６０３は、第１のフリップフロップ１０２と同様に組合せ回路１０１に入力する信号値を設定し、第７のフリップフロップ６０４は第２のフリップフロップ１０３と同様に、第６のフリップフロップ６０３からの信号を受けて組合せ回路１０１に信号を入力する。第４のフリップフロップ６０１および第５のフリップフロップ６０２は、第３のフリップフロップ１０４と同様に、内部の信号遷移を観測するために組合せ回路１０１の出力を取り込む。
【００３４】
このように、組合せ回路に対する入力信号制御のためのフリップフロップや出力信号観測のためのフリップフロップを複数組具備し、各フリップフロップをタイミング信号生成回路１０７から制御させることで、組合せ回路１０１中の多様なパスに対する遅延を測定することが可能となる。
【００３５】
なお、組合せ回路１０１内部の信号遷移を観測するためのフリップフロップの個数や、組合せ回路１０１に信号入力を行うフリップフロップの個数に関しては、本実施形態に記載している個数に限定されないことは言うまでも無い。
【００３６】
図７は、本発明に係るパス遅延測定回路を複数個具備した半導体装置の構成例を示す図である。図７において、７０１〜７０５は本発明のパス遅延測定回路、７０６はパス遅延測定回路７０１〜７０５を制御するための制御回路である。ここで、クロック生成回路３０１は各パス遅延測定回路７０１〜７０５に対して共通の１つの回路とすることができる。
【００３７】
たとえば、ＬＳＩに具備する上記のような複数個のパス遅延測定回路７０１〜７０５を、回路的かつレイアウト的にほぼ同じものとすることにより、ＬＳＩ内部の物理配置によるパス遅延のばらつきを測定することが容易に実現される。
【００３８】
【発明の効果】
以上記述したように、本発明によれば、スキャンテスト回路の仕組みを用いて行われる組合せ回路のパス遅延測定回路において、タイミング信号発生回路、パターン発生回路、比較判定回路、クロック生成回路を備えることにより、ＬＳＩテスタの複雑なオペレーションやテストプログラムが不要となり、組合せ回路のパス遅延測定を容易に行うことができる。また、このようなパス遅延測定回路をＬＳＩ内部に複数個具備することで、ＬＳＩ内部のパス遅延のばらつきを容易に測定することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るパス遅延測定回路の構成を示すブロック図。
【図２】本発明の第１の実施形態に係るパス遅延測定回路の動作を説明するタイミングチャート。
【図３】本発明の第２の実施形態に係るパス遅延測定回路の構成を示すブロック図。
【図４】本発明におけるクロック生成回路の構成を示すブロック図。
【図５】本発明の第２の実施形態に係るパス遅延測定回路の動作を説明するタイミングチャート。
【図６】本発明の第３の実施形態に係るパス遅延測定回路の構成を示すブロック図。
【図７】本発明に係るパス遅延測定回路を複数個具備した半導体装置の構成を示す図。
【符号の説明】
１０１ パス遅延測定対象の組合せ回路
１０２、１０３、１０４ フリップフロップ
１０５ パターン生成回路
１０６ 比較判定回路
１０７ タイミング信号生成回路
３０１ クロック生成回路
４０１ 逓倍回路
４０２ クロックモードカウンタ
４０３ クロック生成部
６０１〜６０４ フリップフロップ
７０１〜７０５ パス遅延測定回路
７０６ 制御回路
Claims (5)
- パス遅延測定対象の組合せ回路の入力に接続されスキャンチェーンを構成する第１および第２のフリップフロップと、前記組合せ回路の出力に接続されスキャンチェーンを構成する第３のフリップフロップとを有し、スキャンチェーンのシフト動作により前記第１および第２のフリップフロップにテストパターンを設定した後、キャプチャ動作により前記組合せ回路の出力を前記第３のフリップフロップに取り込み、前記第３のフリップフロップの出力を期待値と比較し、前記キャプチャ動作を行わせる時間を可変することにより前記組合せ回路の信号遷移時間を判定するパス遅延測定回路であって、
前記第１および第２のフリップフロップに設定するテストパターンを生成するパターン生成回路と、前記第３のフリップフロップの出力を期待値と比較する比較判定回路と、前記第１および第２および第３のフリップフロップおよび前記パターン生成回路および前記比較判定回路に対してそれぞれの動作タイミング信号を供給するタイミング信号生成回路とを備え、前記キャプチャ動作を行わせる時間のクロック間隔を可変することにより前記組合せ回路の信号遷移時間を判定することを特徴とするパス遅延測定回路。 - 外部入力されるクロックから高速クロックを生成する逓倍回路と、前記信号遷移時間の判定を行う度に更新されるクロックモード値を出力するクロックモードカウンタと、前記高速クロックと前記クロックモード値から前記パス遅延測定回路に供給するクロックを生成するクロック生成回路とを備え、前記クロック生成回路が生成するクロックは前記クロックモード値に応じて前記キャプチャ動作を行わせる時間のクロック間隔が可変されることを特徴とする請求項１記載のパス遅延測定回路。
- 前記第１および第２のフリップフロップと同等のフリップフロップを複数組備えることを特徴とする請求項１または２記載のパス遅延測定回路。
- 前記第３のフリップフロップと同等のフリップフロップを複数個備えることを特徴とする請求項１から３のいずれか一項記載のパス遅延測定回路。
- 請求項１から４のいずれか一項記載のパス遅延測定回路を複数個搭載することを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002325359A JP2004157090A (ja) | 2002-11-08 | 2002-11-08 | パス遅延測定回路 |
| US10/698,532 US20040133825A1 (en) | 2002-11-08 | 2003-11-03 | Path delay measuring circuitry |
| CN200310114802.7A CN1266482C (zh) | 2002-11-08 | 2003-11-07 | 路径延迟测量电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002325359A JP2004157090A (ja) | 2002-11-08 | 2002-11-08 | パス遅延測定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004157090A true JP2004157090A (ja) | 2004-06-03 |
Family
ID=32677008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002325359A Pending JP2004157090A (ja) | 2002-11-08 | 2002-11-08 | パス遅延測定回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040133825A1 (ja) |
| JP (1) | JP2004157090A (ja) |
| CN (1) | CN1266482C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7801052B2 (en) | 2006-11-01 | 2010-09-21 | Samsung Electronics Co., Ltd. | Apparatus for measuring transmission delay |
| JP2011196855A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 半導体集積回路 |
| CN106291324A (zh) * | 2016-08-18 | 2017-01-04 | 北京航空航天大学 | 一种适用于高速集成电路的片上差分时延测量***及回收集成电路识别方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100373772C (zh) * | 2004-02-09 | 2008-03-05 | 中国科学院计算技术研究所 | 片上用于交流扫描测试中的快速信号产生电路 |
| JP4965203B2 (ja) * | 2006-09-11 | 2012-07-04 | 株式会社リコー | 遅延時間生成回路、それを用いた二次電池保護用半導体装置、バッテリパックおよび電子機器 |
| JP5136043B2 (ja) * | 2007-02-22 | 2013-02-06 | 富士通セミコンダクター株式会社 | 論理回路および記録媒体 |
| CN101261308B (zh) * | 2008-02-01 | 2010-06-09 | 清华大学 | 一种路径延迟故障模拟方法及装置 |
| CN101865974B (zh) * | 2009-04-20 | 2013-06-12 | 普诚科技股份有限公司 | 逻辑测试机以及同时测量多个受测装置的延迟时间的方法 |
| JP5408052B2 (ja) * | 2010-06-23 | 2014-02-05 | 富士通セミコンダクター株式会社 | 集積回路、シミュレーション装置、及びシミュレーション方法 |
| US9664737B2 (en) * | 2014-08-19 | 2017-05-30 | Mediatek Inc. | Method for providing an on-chip variation determination and integrated circuit utilizing the same |
| US20170184664A1 (en) * | 2015-12-28 | 2017-06-29 | Michel Nicolaidis | Highly efficient double-sampling architectures |
| CN115640617A (zh) * | 2022-12-22 | 2023-01-24 | 深圳中集智能科技有限公司 | 一种延迟puf电路及其控制方法与可信物联网*** |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349587A (en) * | 1992-03-26 | 1994-09-20 | Northern Telecom Limited | Multiple clock rate test apparatus for testing digital systems |
| US5701308A (en) * | 1996-10-29 | 1997-12-23 | Lockheed Martin Corporation | Fast bist architecture with flexible standard interface |
| JP3605506B2 (ja) * | 1998-01-13 | 2004-12-22 | 株式会社アドバンテスト | クリティカルパス探索方式 |
| US6065145A (en) * | 1998-04-13 | 2000-05-16 | Lucent Technologies, Inc. | Method for testing path delay faults in sequential logic circuits |
| US6040725A (en) * | 1998-06-02 | 2000-03-21 | International Business Machines Corporation | Dynamically configurable variable frequency and duty cycle clock and signal generation |
| US6671847B1 (en) * | 2000-11-08 | 2003-12-30 | Intel Corporation | I/O device testing method and apparatus |
-
2002
- 2002-11-08 JP JP2002325359A patent/JP2004157090A/ja active Pending
-
2003
- 2003-11-03 US US10/698,532 patent/US20040133825A1/en not_active Abandoned
- 2003-11-07 CN CN200310114802.7A patent/CN1266482C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7801052B2 (en) | 2006-11-01 | 2010-09-21 | Samsung Electronics Co., Ltd. | Apparatus for measuring transmission delay |
| JP2011196855A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 半導体集積回路 |
| CN106291324A (zh) * | 2016-08-18 | 2017-01-04 | 北京航空航天大学 | 一种适用于高速集成电路的片上差分时延测量***及回收集成电路识别方法 |
| CN106291324B (zh) * | 2016-08-18 | 2018-10-02 | 北京航空航天大学 | 一种片上差分时延测量***及回收集成电路识别方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1499213A (zh) | 2004-05-26 |
| US20040133825A1 (en) | 2004-07-08 |
| CN1266482C (zh) | 2006-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6535013B2 (en) | Parameter variation probing technique | |
| US8065549B2 (en) | Scan-based integrated circuit having clock frequency divider | |
| US8775857B2 (en) | Sequential on-chip clock controller with dynamic bypass for multi-clock domain testing | |
| JP3625400B2 (ja) | 可変遅延素子のテスト回路 | |
| JP2004157090A (ja) | パス遅延測定回路 | |
| JP2008504746A (ja) | 低周波数デジタル信号と高周波数デジタル信号との間の同期化 | |
| JP2007108172A (ja) | 半導体回路のオンチップ特性を測定するための装置及びそれに関する方法 | |
| JPH1010179A (ja) | 遅延素子試験装置および試験機能を有する集積回路 | |
| JP3552633B2 (ja) | 半導体集積回路及び半導体装置並びにそれに用いるスピード選別方法 | |
| US8330548B2 (en) | Latched ring oscillator device for on-chip measurement of clock to output delay in a latch | |
| US7778790B2 (en) | Semiconductor integrated circuit device and delay fault testing method | |
| JP2003043109A (ja) | 半導体集積回路装置及びその試験装置 | |
| JP2001141784A (ja) | 半導体素子テスト回路 | |
| US9638752B2 (en) | Measurement circuitry and method for measuring a clock node to output node delay of a flip-flop | |
| JP2002350511A (ja) | 半導体集積回路 | |
| JP3202722B2 (ja) | クロック同期式回路用動作速度評価回路及び方法 | |
| JP2007093476A (ja) | 半導体集積回路 | |
| JP2013088400A (ja) | 半導体集積回路の検査方法および半導体集積回路 | |
| JP4032612B2 (ja) | 動作周波数測定装置および画像形成装置 | |
| JP3527161B2 (ja) | 半導体集積回路装置及びクロックスキューの検証方法 | |
| JP2003218216A (ja) | 半導体集積回路装置およびその使用方法 | |
| JP2008275337A (ja) | テスト装置及びテスト方法 | |
| JP2009210544A (ja) | 半導体集積回路 | |
| JP2005003628A (ja) | Ｌｓｉテスト回路およびそのテスト方法 | |
| JP3633605B2 (ja) | 半導体装置及びにそれに用いるスピード選別方法 |