JP2008275337A - テスト装置及びテスト方法 - Google Patents
テスト装置及びテスト方法 Download PDFInfo
- Publication number
- JP2008275337A JP2008275337A JP2007115924A JP2007115924A JP2008275337A JP 2008275337 A JP2008275337 A JP 2008275337A JP 2007115924 A JP2007115924 A JP 2007115924A JP 2007115924 A JP2007115924 A JP 2007115924A JP 2008275337 A JP2008275337 A JP 2008275337A
- Authority
- JP
- Japan
- Prior art keywords
- test
- output
- circuit
- input
- operation mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】クロックに同期して、複数の入力端子を備えたテスト対象回路の入出力特性の測定を効率良く行えるテスト装置及びテスト方法の提供。
【解決手段】回路ブロック3と共に、テスト回路4の出力データが入力されるレジスタ回路としてのフリップフロップ5a、5bには、クロックCLKが印加され、クロックCLKに同期して変化する出力信号は、テスト対象回路としてのバッファ回路6に入力される。テスト回路4は、モード切替信号となるテスト信号TST[a:b]に応じて内部のマルチプレクサ11a、11bが切り替えられ、複数のモードからなるテスト動作モードに設定される。複数の各モードへの切り替え設定により、テスト回路4の出力値を複数の組み合わせで変更し、バッファ回路6のACテスト時の入出力特性を効率よく測定可能とした。
【選択図】図1
【解決手段】回路ブロック3と共に、テスト回路4の出力データが入力されるレジスタ回路としてのフリップフロップ5a、5bには、クロックCLKが印加され、クロックCLKに同期して変化する出力信号は、テスト対象回路としてのバッファ回路6に入力される。テスト回路4は、モード切替信号となるテスト信号TST[a:b]に応じて内部のマルチプレクサ11a、11bが切り替えられ、複数のモードからなるテスト動作モードに設定される。複数の各モードへの切り替え設定により、テスト回路4の出力値を複数の組み合わせで変更し、バッファ回路6のACテスト時の入出力特性を効率よく測定可能とした。
【選択図】図1
Description
本発明は、バッファ回路等のテスト対象回路のAC特性及びDC特性をテストするテスト装置及びテスト方法に関する。
各種の電子回路素子、IC、LSI等の設計、製造に対して、その特性を確認するため、テスト(検査)対象となるLSI等のチップの静的特性を測定により検査するDC(直流)テストと、動的特性を測定により検査するAC(交流)テスト或いはAC仕様テストが行われる。
DCテストによる静的特性、つまり、時間的な変化を除外したDC特性を測定することにより、バッファ回路等、テスト対象回路の電圧、電流特性を保証することができる。 また、ACテストにおいては、ある入力端子の変化に対して、その変化が出力端子に伝搬するまでの時間、具体的にはクロックを入力してそのクロックの立ち上がりや立ち下がりエッジから過渡的に変化して、一定値に達するまでに要する遅延時間を測定することが行われる。
DCテストによる静的特性、つまり、時間的な変化を除外したDC特性を測定することにより、バッファ回路等、テスト対象回路の電圧、電流特性を保証することができる。 また、ACテストにおいては、ある入力端子の変化に対して、その変化が出力端子に伝搬するまでの時間、具体的にはクロックを入力してそのクロックの立ち上がりや立ち下がりエッジから過渡的に変化して、一定値に達するまでに要する遅延時間を測定することが行われる。
この場合、LSIの内部構造が複雑化するに従い、様々の異なる条件が発生する。このため、従来においては、ACテストのための遅延時間の測定を行う場合、その測定条件として、なるべく複雑なテストパターンを作成し、実機上で測定を行っていた。
当然、回路構成の内容によって、実際に測定しようとする測定対象状態の直前の遷移状態に遷移或いは設定するためのテストパターン作成に時間がかかる欠点があった。
また、測定対象状態が複数ある場合、それらの複数の測定対象状態にそれぞれ効率良く設定することが困難になるため、測定を実行するまでに時間がかかっていた。
近年は動作速度の向上が望まれており、回路構成はクロック同期の設計が主流となっている。
クロック同期であればテストを容易にすることが行い易くなり、1相式スキャン化を挿入した場合のスキャンシフトを利用すれば、クロック同期変化となるのでテスト回路として流用が可能となる。
当然、回路構成の内容によって、実際に測定しようとする測定対象状態の直前の遷移状態に遷移或いは設定するためのテストパターン作成に時間がかかる欠点があった。
また、測定対象状態が複数ある場合、それらの複数の測定対象状態にそれぞれ効率良く設定することが困難になるため、測定を実行するまでに時間がかかっていた。
近年は動作速度の向上が望まれており、回路構成はクロック同期の設計が主流となっている。
クロック同期であればテストを容易にすることが行い易くなり、1相式スキャン化を挿入した場合のスキャンシフトを利用すれば、クロック同期変化となるのでテスト回路として流用が可能となる。
しかし、テストパターン作成においてはデータシフト経路の構成を理解しなければならないことやスキャンシフトの段数により測定対象状態への遷移までの時間が左右されてしまう。
また、回路構成としてはスキャン化ルールの制約により出力変化経路の条件が、実際の動作と同一とならないことや、パターン生成回路が組み込まれた場合はテストパターンによるスキャンシフトデータの操作が出来ないため、得策とはいえない。
一方、特許文献1には、LSIなどにおける故障箇所を特定し易くするスキャンテスト回路が開示されている。このスキャンテスト回路においては、組み合わせ論理回路ブロック内の論理回路をセレクト機能付きの論理回路とし、そのセレクト端子と少なくとも1つの入力端子をスキャンテスト回路外部から制御可能にしている。
また、回路構成としてはスキャン化ルールの制約により出力変化経路の条件が、実際の動作と同一とならないことや、パターン生成回路が組み込まれた場合はテストパターンによるスキャンシフトデータの操作が出来ないため、得策とはいえない。
一方、特許文献1には、LSIなどにおける故障箇所を特定し易くするスキャンテスト回路が開示されている。このスキャンテスト回路においては、組み合わせ論理回路ブロック内の論理回路をセレクト機能付きの論理回路とし、そのセレクト端子と少なくとも1つの入力端子をスキャンテスト回路外部から制御可能にしている。
しかし、この特許文献1は、セレクトする信号が、1ビットの信号であるため、組み合わせ論理回路ブロックが複数の出力端子を有する場合、その複数の出力端子の出力レベルを複数の組み合わせで制御できない。
このように、複数の出力端子の出力レベルを、複数の組み合わせで制御できないと、例えばその後段に複数の入力端子を有するバッファ回路等のテスト対象回路を接続して、その特性を測定しようとしても、複数の測定対象状態に設定することができない。
特開2006−242781号公報
このように、複数の出力端子の出力レベルを、複数の組み合わせで制御できないと、例えばその後段に複数の入力端子を有するバッファ回路等のテスト対象回路を接続して、その特性を測定しようとしても、複数の測定対象状態に設定することができない。
本発明は上述した点に鑑みてなされたもので、クロックに同期して、バッファ回路等の複数の入力端子を備えたテスト対象回路に対する入出力特性の測定を効率良く行うことが可能となるテスト装置及びテスト方法を提供することを目的とする。
本発明の一実施形態に係るテスト装置は、複数の入力端子に入力されるデジタル信号を複数の出力端子から出力する通常の動作モードに相当する第1の動作モードと、前記複数の出力端子の複数の出力レベルを複数の組み合わせで制御可能とするテスト動作モードに相当する第2の動作モードとを切り替えるモード切替信号が印加される外部入力端子を備えるテスト回路と、前記複数の出力端子から出力される各データが複数の入力端子に入力され、クロックに同期して複数の出力端子から前記各データに対応する各出力データを出力するレジスタ回路と、前記レジスタ回路の複数の各出力データを複数の入力信号として出力端子から対応する出力信号を出力するテスト対象回路と、を具備したことを特徴とする。
本発明の一実施形態に係るテスト方法は、テスト回路の複数の入力端子に入力される複数のデジタル信号が複数の出力端子からクロックに同期して出力変化するレジスタ回路を経て、テスト対象回路の複数の入力端子に入力される通常の動作モードに対応する第1の動作モードから、テスト動作モードに対応する第2の動作モードに切り替える切替ステップと、前記切替ステップにより切り替えられた第2の動作モード時において、前記テスト回路の複数の出力端子の出力レベルを少なくとも複数の組み合わせで時間的に切り替えるモード内切替ステップと、前記各モード内切替ステップにおいて、クロックが印加された前記レジスタ回路を経てテスト対象回路における前記クロックに同期して変化する出力端子の信号レベルを測定する測定ステップと、を備えることを特徴とする。
本発明によれば、クロックに同期して複数の入力端子を備えたテスト対象回路に対する入出力特性の測定を効率良く行うことが可能となる。
以下、図面を参照して本発明の実施形態を説明する。
本発明の実施形態を説明する前に、この実施形態に関係する参考例のテスト装置をまず説明する。図8は、参考例のテスト装置51を示す。
このテスト装置51は、所定の機能を有するLSI回路52内に組み込まれている。つまり、LSI回路52は、複数の入出力端子を備えたランダムロジック等からなる回路ブロック3と、この回路ブロック3のデジタルの出力信号が入力されるテスト装置51とからなる。
テスト装置51は、回路ブロック3の複数(具体的には2つ)の出力端子と接続されたレジスタ回路としての2つのDタイプのフリップフロップ5a、5bと、フリップフロップ5a、5bからの2つの出力データを入力とするテスト回路54と、このテスト回路54の2つの出力データを入力データとして出力するテスト対象回路となるバッファ回路6とからなる。
本発明の実施形態を説明する前に、この実施形態に関係する参考例のテスト装置をまず説明する。図8は、参考例のテスト装置51を示す。
このテスト装置51は、所定の機能を有するLSI回路52内に組み込まれている。つまり、LSI回路52は、複数の入出力端子を備えたランダムロジック等からなる回路ブロック3と、この回路ブロック3のデジタルの出力信号が入力されるテスト装置51とからなる。
テスト装置51は、回路ブロック3の複数(具体的には2つ)の出力端子と接続されたレジスタ回路としての2つのDタイプのフリップフロップ5a、5bと、フリップフロップ5a、5bからの2つの出力データを入力とするテスト回路54と、このテスト回路54の2つの出力データを入力データとして出力するテスト対象回路となるバッファ回路6とからなる。
回路ブロック3とフリップフロップ5a、5bには、クロック端子7とリセット端子8からそれぞれクロックCLKとリセット信号RSTが印加される。
なお、回路ブロック3及びフリップフロップ5a、5bは、例えばリセット信号RSTが、Lレベルにされた場合にリセットされる。
また、図8中(後述する図1等でも同様)におけるクロック端子7等の端子は、その端子に信号が印加されるクロックCLK等でも表示している。
そして、回路ブロック3の2つの出力端から出力される出力データは、フリップフロップ5a、5bのデータ入力端子Dにそれぞれ入力データとして入力される。
フリップフロップ5a、5bは、クロック入力端子CKに印加されるクロックCLKに同期して、それぞれ出力端子Qからデータ入力端子Dに入力される入力データを出力する。
なお、回路ブロック3及びフリップフロップ5a、5bは、例えばリセット信号RSTが、Lレベルにされた場合にリセットされる。
また、図8中(後述する図1等でも同様)におけるクロック端子7等の端子は、その端子に信号が印加されるクロックCLK等でも表示している。
そして、回路ブロック3の2つの出力端から出力される出力データは、フリップフロップ5a、5bのデータ入力端子Dにそれぞれ入力データとして入力される。
フリップフロップ5a、5bは、クロック入力端子CKに印加されるクロックCLKに同期して、それぞれ出力端子Qからデータ入力端子Dに入力される入力データを出力する。
フリップフロップ5a、5bの出力端子Qの出力データは、テスト回路54の例えば入力端子I_EN、I_OUTにそれぞれ入力される。
また、テスト回路54は、入力端子I_EN、I_OUTに対応する2つの出力端子O_EN、O_OUTを備え、これら出力端子O_EN、O_OUTは、バッファ回路6の入力端子Aと(3ステート)制御信号入力端子ENに接続される。
バッファ回路6の出力端子Zは、テスト装置51(又はLSI回路52)の出力端子59に接続されている。そして、この出力端子59からLSI回路52の出力信号OUTが出力される。
また、テスト回路54は、外部からこのテスト回路54における2つの入出力端子間の入出力特性を切り替える切替回路(図示略)を内蔵している。
また、テスト回路54は、入力端子I_EN、I_OUTに対応する2つの出力端子O_EN、O_OUTを備え、これら出力端子O_EN、O_OUTは、バッファ回路6の入力端子Aと(3ステート)制御信号入力端子ENに接続される。
バッファ回路6の出力端子Zは、テスト装置51(又はLSI回路52)の出力端子59に接続されている。そして、この出力端子59からLSI回路52の出力信号OUTが出力される。
また、テスト回路54は、外部からこのテスト回路54における2つの入出力端子間の入出力特性を切り替える切替回路(図示略)を内蔵している。
この切替回路は、このテスト回路54に設けられたテスト入力端子TSTa、TSTbに接続された外部入力端子10から動作モード切替信号としてのテスト信号TST[a:b]により替え可能にしている。
なお、テスト信号TST[a:b]は、テスト信号TSTが2ビットの信号a,bで形成されていることを表す。例えばa=0かつb=0、つまり[a:b]が[0:0]の場合には、第1の動作モードに設定される。この場合以外は、(複数のモードからなる)第2の動作モードに設定される。
このため、テスト信号TST[a:b]は、第1及び第2の動作モードを切り替えるモード切替信号の機能と、第2の動作モードにおける複数のモードを切り替えるモード内切替信号の機能を持つ。
なお、テスト信号TST[a:b]は、テスト信号TSTが2ビットの信号a,bで形成されていることを表す。例えばa=0かつb=0、つまり[a:b]が[0:0]の場合には、第1の動作モードに設定される。この場合以外は、(複数のモードからなる)第2の動作モードに設定される。
このため、テスト信号TST[a:b]は、第1及び第2の動作モードを切り替えるモード切替信号の機能と、第2の動作モードにおける複数のモードを切り替えるモード内切替信号の機能を持つ。
この第1の動作モードにおいては、テスト回路54は、その2つの入力端子I_EN、I_OUTに入力された信号をそのままスルーして2つの出力端子O_EN、O_OUTから出力する。
これに対して、上記の場合(a=0かつb=0)以外においては、第2の動作モードに切替設定される。この第2の動作モードにおいては、2つの出力端子O_EN、O_OUTの出力レベルを少なくとも2値レベルで複数の組み合わせで制御できるようにしている。
ここでは、テスト対象回路として、1つの入力端子Aと1つの出力端子Zを備え、かつ入力端子Aに入力される信号を有効/無効にする制御信号入力端子ENを備えた3ステートのバッファ回路6を採用している。つまり、このバッファ回路6は、複数の入力端子A,ENを備えている。
これに対して、上記の場合(a=0かつb=0)以外においては、第2の動作モードに切替設定される。この第2の動作モードにおいては、2つの出力端子O_EN、O_OUTの出力レベルを少なくとも2値レベルで複数の組み合わせで制御できるようにしている。
ここでは、テスト対象回路として、1つの入力端子Aと1つの出力端子Zを備え、かつ入力端子Aに入力される信号を有効/無効にする制御信号入力端子ENを備えた3ステートのバッファ回路6を採用している。つまり、このバッファ回路6は、複数の入力端子A,ENを備えている。
なお、このバッファ回路6は、制御信号入力端子ENに印加される信号がLレベルで有効にするが、Hレベルの場合には(入力端子Aへの信号に無関係に)出力端子Zがハイインピーダンス状態になる。
このため、この参考例におけるテスト回路54として図9に示す真理値表のような動作モードで動作するように設定されている。なお、図9(後述する図2でも同様)では、テスト信号TST[a:b]における2ビットの信号[a:b]が[0:0]を0、[0:1]を1、[1:0]を2、[1:1]を3として、つまり4進以上の表記法で表している。
テスト信号TST[a:b]における2ビットの信号[a:b]が0となる1つの場合のみ、LSI回路52は、テスト回路54に入力された2つの信号をそのまま2つの出力端子O_EN、O_OUTから出力する通常のシステム動作モードに対応する第1の動作モードになる。
このため、この参考例におけるテスト回路54として図9に示す真理値表のような動作モードで動作するように設定されている。なお、図9(後述する図2でも同様)では、テスト信号TST[a:b]における2ビットの信号[a:b]が[0:0]を0、[0:1]を1、[1:0]を2、[1:1]を3として、つまり4進以上の表記法で表している。
テスト信号TST[a:b]における2ビットの信号[a:b]が0となる1つの場合のみ、LSI回路52は、テスト回路54に入力された2つの信号をそのまま2つの出力端子O_EN、O_OUTから出力する通常のシステム動作モードに対応する第1の動作モードになる。
これに対して、残りの複数の値の場合、つまりテスト信号TST[a:b]における2ビットの値が1、2、3の場合には、LSI回路52は、2つの出力端子O_EN、O_OUTの出力レベルをL,L、L,H、H,Xに設定して、テスト対象のバッファ回路6の入出力特性をテストするテストモードに対応した第2の動作モードになる。
なお、後述する実施形態の場合も含めて、第2の動作モードにおける互いに異なる各モードに切り替えるテスト信号TST[a:b]をモード内切替信号と呼ぶ。
なお、上記の出力レベルH,Xは、制御信号入力端子ENにHレベルの信号を印加して、バッファ回路6の入力端子Aに入力される(出力端子O_OUTからの)信号レベルに無関係(これをXで示す)に、バッファ回路6をハイインピーダンス状態にする。
図8のLSI回路52をシステム動作モードで動作させた場合には、例えば図10のようにタイミング図が得られる。
なお、後述する実施形態の場合も含めて、第2の動作モードにおける互いに異なる各モードに切り替えるテスト信号TST[a:b]をモード内切替信号と呼ぶ。
なお、上記の出力レベルH,Xは、制御信号入力端子ENにHレベルの信号を印加して、バッファ回路6の入力端子Aに入力される(出力端子O_OUTからの)信号レベルに無関係(これをXで示す)に、バッファ回路6をハイインピーダンス状態にする。
図8のLSI回路52をシステム動作モードで動作させた場合には、例えば図10のようにタイミング図が得られる。
このタイミング図に示すようにテスト信号TST[a:b]は、第1の動作モードに対応した値0に常時設定され、またリセット信号RSTはHレベルにされ、回路ブロック3及びフリップフロップ5a、5bは動作状態に設定される。
そして、クロックCLKに同期してLSI回路52を構成する回路ブロック3が動作し、この回路ブロック3の出力信号がやはりクロックCLKに同期して動作するレジスタ回路としてのフリップフロップ5a、5bを介してテスト回路54に入力される。このテスト回路54への入力信号は、このテスト回路54を実質的にスルーしてバッファ回路6に入力され、その出力信号OUTが出力端子59から出力される。
このため、出力信号OUTは、回路ブロック3の内部回路に依存して、例えばこのタイミング図のように変化する。なお、図10中において、出力信号OUTが例えば、Hレベルからハイインピーダンス状態に設定された出力信号OUTをHizで示している。
そして、クロックCLKに同期してLSI回路52を構成する回路ブロック3が動作し、この回路ブロック3の出力信号がやはりクロックCLKに同期して動作するレジスタ回路としてのフリップフロップ5a、5bを介してテスト回路54に入力される。このテスト回路54への入力信号は、このテスト回路54を実質的にスルーしてバッファ回路6に入力され、その出力信号OUTが出力端子59から出力される。
このため、出力信号OUTは、回路ブロック3の内部回路に依存して、例えばこのタイミング図のように変化する。なお、図10中において、出力信号OUTが例えば、Hレベルからハイインピーダンス状態に設定された出力信号OUTをHizで示している。
一方、DCテストを行うテストモードでLSI回路52を動作させる場合には、例えば図11のようなタイミング図が得られる。また、この場合のLSI回路52の入出力関係は、図12の表のようになる。
図11に示すようにシステム動作モードの状態からテスト信号TST[a:b]の2ビットの信号a,bが0から1、1から2、2から3に順次切り替えられるに従い、出力信号OUTはLレベル、Hレベル、ハイインピーダンス(Hiz)レベルに変化する。これらの変化及び各状態において、バッファ回路6のDC特性をテストすることができる。 図10においては、クロックCLKに同期して出力信号OUTが変化しているが、図11の場合には、クロックCLKに同期しない状態で出力信号OUTが変化する。この関係は、図12の表からも分かる。なお、図12において、−はクロックCLKに依存しないことを表している。
図11に示すようにシステム動作モードの状態からテスト信号TST[a:b]の2ビットの信号a,bが0から1、1から2、2から3に順次切り替えられるに従い、出力信号OUTはLレベル、Hレベル、ハイインピーダンス(Hiz)レベルに変化する。これらの変化及び各状態において、バッファ回路6のDC特性をテストすることができる。 図10においては、クロックCLKに同期して出力信号OUTが変化しているが、図11の場合には、クロックCLKに同期しない状態で出力信号OUTが変化する。この関係は、図12の表からも分かる。なお、図12において、−はクロックCLKに依存しないことを表している。
このため、図8の参考例の構成においては、バッファ回路6の動的特性を測定するためには、図10に示すようにシステム動作モードの状態におけるクロックCLKに同期して出力信号OUTがLレベルからHレベルに立ち上がる遅延時間ta、Hレベルからハイインピーダンスレベルに立ち下がる遅延時間tb、ハイインピーダンスレベルからLレベルに立ち下がる遅延時間tcをそれぞれ測定する。
このように、図8の参考例の回路構成の場合には、LSI回路52を構成し、テスト対象回路としてのバッファ回路6のDCテスト及びACテストを行おうとした場合、DCテストのテスト動作モードの動作状態ではACテストの遅延時間の測定ができない。
この点を改善して、DCテストのテスト動作モードの状態においてもACテストの動的特性として必要となる遅延時間の測定ができると便利である。この点を改善した本発明に係る一実施形態を以下に説明する。
図1は、一実施形態に係るテスト装置1の構成を示す。このテスト装置1は、図8のテスト装置51に類似した構成である。
このように、図8の参考例の回路構成の場合には、LSI回路52を構成し、テスト対象回路としてのバッファ回路6のDCテスト及びACテストを行おうとした場合、DCテストのテスト動作モードの動作状態ではACテストの遅延時間の測定ができない。
この点を改善して、DCテストのテスト動作モードの状態においてもACテストの動的特性として必要となる遅延時間の測定ができると便利である。この点を改善した本発明に係る一実施形態を以下に説明する。
図1は、一実施形態に係るテスト装置1の構成を示す。このテスト装置1は、図8のテスト装置51に類似した構成である。
このテスト装置1は、LSI回路2内に組み込まれている。このLSI回路2は、ランダムロジック等の複数の入出力端子を備えた回路ブロック3と、この回路ブロック3のデジタルの出力信号が入力されるテスト装置1とからなる。
テスト装置1は、回路ブロック3の複数(具体的には2つ)の出力端子と接続されたテスト回路4と、このテスト回路4の2つの出力データを2つの入力データとするレジスタ回路としての2つのDタイプのフリップフロップ5a、5bと、フリップフロップ5a、5bの2つの出力データを2つの入力信号として、2つの入力信号に対応する出力信号を出力するテスト対象回路となるバッファ回路6とからなる。
回路ブロック3とフリップフロップ5a、5bには、クロック端子7とリセット端子8からそれぞれクロックCLKとリセット信号RSTが印加される。
テスト装置1は、回路ブロック3の複数(具体的には2つ)の出力端子と接続されたテスト回路4と、このテスト回路4の2つの出力データを2つの入力データとするレジスタ回路としての2つのDタイプのフリップフロップ5a、5bと、フリップフロップ5a、5bの2つの出力データを2つの入力信号として、2つの入力信号に対応する出力信号を出力するテスト対象回路となるバッファ回路6とからなる。
回路ブロック3とフリップフロップ5a、5bには、クロック端子7とリセット端子8からそれぞれクロックCLKとリセット信号RSTが印加される。
なお、回路ブロック3及びフリップフロップ5a、5bは、リセット信号RSTが、Lレベルにされた場合にリセットされる。
そして、回路ブロック3の2つの出力端子から出力される出力データは、テスト回路4の2つの入力端子I_EN、I_OUTにそれぞれ入力される。
また、テスト回路4は、入力端子I_EN、I_OUTに対応する2つの出力端子O_EN、O_OUTを備え、これら出力端子O_EN、O_OUTは、フリップフロップ5a,5bのデータ入力端子Dにそれぞれ接続される。
フリップフロップ5a、5bは、クロック入力端子CKに印加されるクロックCLKに同期して、それぞれ出力端子Qからデータ入力端子Dへの入力データを出力する。
そして、回路ブロック3の2つの出力端子から出力される出力データは、テスト回路4の2つの入力端子I_EN、I_OUTにそれぞれ入力される。
また、テスト回路4は、入力端子I_EN、I_OUTに対応する2つの出力端子O_EN、O_OUTを備え、これら出力端子O_EN、O_OUTは、フリップフロップ5a,5bのデータ入力端子Dにそれぞれ接続される。
フリップフロップ5a、5bは、クロック入力端子CKに印加されるクロックCLKに同期して、それぞれ出力端子Qからデータ入力端子Dへの入力データを出力する。
また、フリップフロップ5a、5bの各出力端子Qの出力データは、3ステートのバッファ回路6の制御信号入力端子ENと入力端子Aに接続されている。このバッファ回路6は、その制御信号入力端子ENへの信号がLレベルであると、入力端子Aへの信号を例えば電流増幅して出力端子Zから出力する。
このバッファ回路6の出力端子Zは、テスト装置1(又はLSI回路2)の出力端子9に接続されている。そして、この出力端子9からLSI回路2の出力信号OUTが出力される。
また、本実施形態に係るテスト回路4は、外部からこのテスト回路4における2つの入出力端子間の入出力特性を切り替える切替回路として、例えばマルチプレクサ11a、11bを内蔵している。
2つのマルチプレクサ11a、11bは、このテスト回路4に設けられたテスト入力端子TSTa、TSTbに接続された外部入力端子10から動作モード切替信号としてのテスト信号TST[a:b]により替え可能にしている。上述したように、テスト信号TST[a:b]は、テスト信号TSTが2ビットの信号a,bで形成されていることを表す。
このバッファ回路6の出力端子Zは、テスト装置1(又はLSI回路2)の出力端子9に接続されている。そして、この出力端子9からLSI回路2の出力信号OUTが出力される。
また、本実施形態に係るテスト回路4は、外部からこのテスト回路4における2つの入出力端子間の入出力特性を切り替える切替回路として、例えばマルチプレクサ11a、11bを内蔵している。
2つのマルチプレクサ11a、11bは、このテスト回路4に設けられたテスト入力端子TSTa、TSTbに接続された外部入力端子10から動作モード切替信号としてのテスト信号TST[a:b]により替え可能にしている。上述したように、テスト信号TST[a:b]は、テスト信号TSTが2ビットの信号a,bで形成されていることを表す。
マルチプレクサ11aは、テスト信号TST[a:b]により、出力端子O_ENに接続された共通端子を、3つの選択端子、つまり入力端子I_ENに接続された端子と、Hレベルに対応する端子と、Lレベルに対応する端子とから1つを選択して接続する。
同様にマルチプレクサ11bは、テスト信号TST[a:b]により、出力端子I_OUTに接続された共通端子を、3つの選択端子、つまり入力端子O_OUTに接続された端子と、Hレベルに対応する端子と、Lレベルに対応する端子とから1つを選択して接続する。
例えばテスト信号TST[a:b]の2ビットの信号a,bがa=0かつb=0、つまり[a:b]が[0:0]の場合には、第1の動作モードに設定される。この第1の動作モードにおいては、テスト回路4の2つの入力端子I_EN、I_OUTに入力された信号をそのまま(若しくは実質的に)スルーして2つの出力端子O_EN、O_OUTから出力する(この選択状態を図1で示している)。
同様にマルチプレクサ11bは、テスト信号TST[a:b]により、出力端子I_OUTに接続された共通端子を、3つの選択端子、つまり入力端子O_OUTに接続された端子と、Hレベルに対応する端子と、Lレベルに対応する端子とから1つを選択して接続する。
例えばテスト信号TST[a:b]の2ビットの信号a,bがa=0かつb=0、つまり[a:b]が[0:0]の場合には、第1の動作モードに設定される。この第1の動作モードにおいては、テスト回路4の2つの入力端子I_EN、I_OUTに入力された信号をそのまま(若しくは実質的に)スルーして2つの出力端子O_EN、O_OUTから出力する(この選択状態を図1で示している)。
これに対して、上記の場合(a=0かつb=0)以外においては、第2の動作モードに切替設定される。この第2の動作モードにおいては、2つの出力端子O_EN、O_OUTの出力レベルが少なくとも2値レベルで複数の組み合わせで制御できるようにしている。
ここでは、テスト対象回路として、上述したように1つの入力端子Aと1つの出力端子Zを備え、かつ入力端子Aに入力される信号を有効/無効にする制御信号入力端子ENを備えた3ステートのバッファ回路6を採用している。つまり、このバッファ回路6は、複数の入力端子A,ENを備えている。
そして、本実施形態においては、クロックCLKに同期して出力端子Qの出力信号が変化するフリップフロップ5a、5bを介してバッファ回路6に入力信号として入力する構成とする。そして、そのバッファ回路6の入出力特性をクロックCLKに同期して測定することができ、その測定結果を効率良く得られるようにしている。
ここでは、テスト対象回路として、上述したように1つの入力端子Aと1つの出力端子Zを備え、かつ入力端子Aに入力される信号を有効/無効にする制御信号入力端子ENを備えた3ステートのバッファ回路6を採用している。つまり、このバッファ回路6は、複数の入力端子A,ENを備えている。
そして、本実施形態においては、クロックCLKに同期して出力端子Qの出力信号が変化するフリップフロップ5a、5bを介してバッファ回路6に入力信号として入力する構成とする。そして、そのバッファ回路6の入出力特性をクロックCLKに同期して測定することができ、その測定結果を効率良く得られるようにしている。
なお、ここではクロックCLKの立ち上がりエッジに同期して出力が変化するDタイプのフリップフロップ5a、5bを採用しているが、立ち下がりエッジに同期して出力が変化するものでも良い。
本実施形態におけるテスト回路4として、例えば図2に示す真理値表のような動作モードで動作するように設定されている。この図2に示す真理値表は、図8と同じである。 なお、図2では、テスト信号TST[a:b]における2ビットの信号a,bを2ビットの場合と同様に例えば0,0を0と表し、0,1を1として表している。つまり、図8と同じ表記法で表している。
そして、テスト信号TST[a:b]の2ビットの信号a,bが0,0(=0)とした1つの値の場合のみ、LSI回路2は、テスト回路4に入力された2つの信号をそのまま2つの出力端子O_EN、O_OUTから出力する通常のシステム動作モードに対応する第1の動作モードになる。
本実施形態におけるテスト回路4として、例えば図2に示す真理値表のような動作モードで動作するように設定されている。この図2に示す真理値表は、図8と同じである。 なお、図2では、テスト信号TST[a:b]における2ビットの信号a,bを2ビットの場合と同様に例えば0,0を0と表し、0,1を1として表している。つまり、図8と同じ表記法で表している。
そして、テスト信号TST[a:b]の2ビットの信号a,bが0,0(=0)とした1つの値の場合のみ、LSI回路2は、テスト回路4に入力された2つの信号をそのまま2つの出力端子O_EN、O_OUTから出力する通常のシステム動作モードに対応する第1の動作モードになる。
これに対して、残りの複数の値の場合、つまり1、2、3の場合には、LSI回路2は、2つの出力端子O_EN、O_OUTの出力レベルをL,L;L,H;H,Xに設定して、テスト対象のバッファ回路6に対して通常、必要とされる入出力特性をテストするテスト動作モードに対応した第2の動作モードになる。
本実施形態におけるシステム動作モードでの動作タイミング図は図3のようになる。この動作タイミングは、参考例における図10と同様の波形となる。なお、図3はシステム動作モードでの一部の動作タイミング図を示している。
一方、本実施形態におけるテスト動作モードでの動作タイミング図は図4のようになる。また、このテスト動作モードにおけるLSI回路2の入出力関係は図5のようになる。図4及び図5から分かるようにこのテスト動作モードにおけるLSI回路2の入出力関係は、クロックCLKに同期して変化する。
本実施形態におけるシステム動作モードでの動作タイミング図は図3のようになる。この動作タイミングは、参考例における図10と同様の波形となる。なお、図3はシステム動作モードでの一部の動作タイミング図を示している。
一方、本実施形態におけるテスト動作モードでの動作タイミング図は図4のようになる。また、このテスト動作モードにおけるLSI回路2の入出力関係は図5のようになる。図4及び図5から分かるようにこのテスト動作モードにおけるLSI回路2の入出力関係は、クロックCLKに同期して変化する。
この特徴は、図1を参照することにより理解し易くなる。図1に示すLSI回路2においては、クロックCLKが回路ブロック3と共に、テスト回路4の出力側(後段側)に設けられたフリップフロップ5a、5bにも印加され、このフリップフロップ5a、5bの出力信号を入力信号とするバッファ回路6が設けられている。
このため、図1において例えばシステム動作モードにおいては、LSI回路2を構成するテスト回路4は、回路ブロック3の出力信号を単にスルーしてフリップフロップ5a、5b側に出力する。
また、システム動作モードからテスト動作モードに切り替えられた場合、フリップフロップ5a、5bにとっては、入力信号が回路ブロック3の出力信号からテスト回路4からの(モード切替信号により設定される)出力信号に切り替えられる変化となる。
このため、図1において例えばシステム動作モードにおいては、LSI回路2を構成するテスト回路4は、回路ブロック3の出力信号を単にスルーしてフリップフロップ5a、5b側に出力する。
また、システム動作モードからテスト動作モードに切り替えられた場合、フリップフロップ5a、5bにとっては、入力信号が回路ブロック3の出力信号からテスト回路4からの(モード切替信号により設定される)出力信号に切り替えられる変化となる。
換言すると、テスト対象回路となるバッファ回路6と、クロックCLKに同期して変化するその出力信号をこのバッファ回路6に入力するフリップフロップ5a、5b部分は、システム動作モードからテスト動作モードに切り替えられた場合に共通の信号経路が確保されている。
このため、フリップフロップ5a、5bの出力端子Qの信号がクロックCLKに同期して変化する特性(特徴)を備えていれば、モード切替信号によりテスト回路4の動作モードを切り替えてもLSI回路2或いはバッファ回路6の入出力部は、その特性(特徴)を維持する。
また、テスト動作モードに切り替えた状態において、モード内切替信号によりテスト回路4の出力信号を複数の組み合わせで切り替えることにより、フリップフロップ5a、5bの出力信号を入力信号とするバッファ回路6の入出力特性を簡単に或いは効率良くテストすることができることになる。
このため、フリップフロップ5a、5bの出力端子Qの信号がクロックCLKに同期して変化する特性(特徴)を備えていれば、モード切替信号によりテスト回路4の動作モードを切り替えてもLSI回路2或いはバッファ回路6の入出力部は、その特性(特徴)を維持する。
また、テスト動作モードに切り替えた状態において、モード内切替信号によりテスト回路4の出力信号を複数の組み合わせで切り替えることにより、フリップフロップ5a、5bの出力信号を入力信号とするバッファ回路6の入出力特性を簡単に或いは効率良くテストすることができることになる。
参考例のLSI回路52においては、その入出力は、システム動作モードでクロックCLKに同期して変化する特性を有していたが、テスト動作モードに切り替えられた場合には、クロックCLKに同期して変化する特性を有しない。
これに対して、上記のように本実施形態においては、LSI回路2の入出力は、システム動作モード及びテスト動作モードのいずれにおいても、クロックCLKに同期して変化する特性を有する。
つまり、本実施形態に係るテスト装置1が組み込まれたLSI回路2は、システム動作モードでの動作状態からテスト動作モードに切り替えられた場合にも、システム動作モードでのクロックCLKに同期して変化する特性をそのまま保持(維持)する。
これに対して、上記のように本実施形態においては、LSI回路2の入出力は、システム動作モード及びテスト動作モードのいずれにおいても、クロックCLKに同期して変化する特性を有する。
つまり、本実施形態に係るテスト装置1が組み込まれたLSI回路2は、システム動作モードでの動作状態からテスト動作モードに切り替えられた場合にも、システム動作モードでのクロックCLKに同期して変化する特性をそのまま保持(維持)する。
このため、本実施形態に係るテスト装置1が組み込まれたLSI回路2においては、テスト対象回路となるバッファ回路6の入出力特性をテストする場合、例えばテスト動作モードにおいてDCテストとACテストの両方を行うことも可能になる。勿論、図3に示すシステム動作モードにおいて、ACテストを行うようにすることもできる。
図4のDC動作モードの場合には、例えばモード内切替信号としてのテスト信号TST[a:b]の2ビットの信号a,bを切り替えた各期間における中央付近のタイミングにおいてクロックCLKが例えばLレベルからHレベルに変化するように設定している。 また、例えば図4に示すように2ビットの信号a,bを切り替えることにより、AC特性として必要とされる遅延時間ta〜tfを測定して簡単にその測定値を(或いは効率良く)得ることができるようにしている。
図4のDC動作モードの場合には、例えばモード内切替信号としてのテスト信号TST[a:b]の2ビットの信号a,bを切り替えた各期間における中央付近のタイミングにおいてクロックCLKが例えばLレベルからHレベルに変化するように設定している。 また、例えば図4に示すように2ビットの信号a,bを切り替えることにより、AC特性として必要とされる遅延時間ta〜tfを測定して簡単にその測定値を(或いは効率良く)得ることができるようにしている。
つまり、参考例においては、ACテストを行うためにはシステム動作モードで行う必要があり、この場合には測定しようとする遷移状態に設定することが自由に行うことができず、時間がかかってしまう。
これに対して、本実施形態においては、テスト動作モードに相当する第2の動作モードにおいて、システム動作モードの状態と同様にクロックCLKに同期してバッファ回路6の入出力状態の変化をテスト信号TST[a:b]の値を変えるにより制御することができる。このため、本実施形態においては、測定しようとする測定対象状態の直前の状態に簡単に設定して、効率良く測定を行うことができる。
具体的には、図4に示すようにLレベルからHレベルへの立ち上がりの遅延時間ta、Hレベルからハイインピーダスレベルへの立ち下がりの遅延時間tb、このハイインピーダスレベルからLレベルへの立ち下がりの遅延時間tcを効率良く測定できる。
これに対して、本実施形態においては、テスト動作モードに相当する第2の動作モードにおいて、システム動作モードの状態と同様にクロックCLKに同期してバッファ回路6の入出力状態の変化をテスト信号TST[a:b]の値を変えるにより制御することができる。このため、本実施形態においては、測定しようとする測定対象状態の直前の状態に簡単に設定して、効率良く測定を行うことができる。
具体的には、図4に示すようにLレベルからHレベルへの立ち上がりの遅延時間ta、Hレベルからハイインピーダスレベルへの立ち下がりの遅延時間tb、このハイインピーダスレベルからLレベルへの立ち下がりの遅延時間tcを効率良く測定できる。
この他に、Lレベルからハイインピーダスレベルへの遅延時間Td,このハイインピーダスレベルからHへの立ち上がりの遅延時間te、このHレベルからLレベルへの立ち下がりの遅延時間tfを測定できる状態に設定して、測定しようと望む遅延時間ta〜tfの測定結果を効率良く得ることができる。
図6は本実施形態に係るテスト装置1により、テスト対象回路としてのバッファ回路6に対するAC特性(動的特性)とDC特性(静的特性)をテストするテスト方法の処理手順を示す。
なお、この場合には、図1のLSI回路2に図示しない測定装置を接続する。この測定装置は、例えば制御手段としてのCPUの制御下でクロックCLK等の信号を発生する信号発生器と、波形を観測或いは測定する波形測定装置とを備える。そして、信号発生器をLSI回路2の入力端子に接続し、波形測定装置としてのデジタルオッシロスコープ等をLSI回路2の出力端子9に接続する。
図6は本実施形態に係るテスト装置1により、テスト対象回路としてのバッファ回路6に対するAC特性(動的特性)とDC特性(静的特性)をテストするテスト方法の処理手順を示す。
なお、この場合には、図1のLSI回路2に図示しない測定装置を接続する。この測定装置は、例えば制御手段としてのCPUの制御下でクロックCLK等の信号を発生する信号発生器と、波形を観測或いは測定する波形測定装置とを備える。そして、信号発生器をLSI回路2の入力端子に接続し、波形測定装置としてのデジタルオッシロスコープ等をLSI回路2の出力端子9に接続する。
そして、LSI回路2及び測定装置の電源を投入する。例えば図4に示すように最初は第1の動作モードで動作させる。
そして、テスト開始する場合には、図6のステップS1に示すように、CPUは信号発生器から動作モード切替信号としてのテスト信号TSTにより第2の動作モードに切り替える。
また、この切替の際に、CPUはクロックCLKの発生を第2の動作モードにおけるモード内切替信号に連動させる。具体的には、図4に示すようにモード内切替信号に切り替えた後、例えば一定時間後に1つクロックCLKを発生させるようにCPUは制御する。そして、ステップS2に示すようにモード内切替信号を、例えば所定の時間間隔で切り替えることにより、第2の動作モードにおける複数の各モード状態に切替設定する。
そして、テスト開始する場合には、図6のステップS1に示すように、CPUは信号発生器から動作モード切替信号としてのテスト信号TSTにより第2の動作モードに切り替える。
また、この切替の際に、CPUはクロックCLKの発生を第2の動作モードにおけるモード内切替信号に連動させる。具体的には、図4に示すようにモード内切替信号に切り替えた後、例えば一定時間後に1つクロックCLKを発生させるようにCPUは制御する。そして、ステップS2に示すようにモード内切替信号を、例えば所定の時間間隔で切り替えることにより、第2の動作モードにおける複数の各モード状態に切替設定する。
図4の場合には、モード内切替信号を1,2,3,1,3,2,1,…のように順次切り替える。またステップS3に示すように各モード内においてクロックCLKが1つ発生する。
そして、ステップS4に示すようにCPUは、波形測定装置の波形測定動作を制御し、クロックCLKの立ち上がりエッジのタイミングからバッファ回路6の出力端子59の信号レベルをそれぞれ測定して測定結果として出力させる。
この場合、測定結果からクロックCLKの立ち上がりエッジのタイミングから出力端子59の信号レベルが一定値に達するまでの応答時間を算出することにより、遅延時間を算出でき、動的特性を測定できる。
また、ステップS5に示すように信号レベルが一定値に達した後でのその一定値の値などから静的特性を測定することができる。
そして、ステップS4に示すようにCPUは、波形測定装置の波形測定動作を制御し、クロックCLKの立ち上がりエッジのタイミングからバッファ回路6の出力端子59の信号レベルをそれぞれ測定して測定結果として出力させる。
この場合、測定結果からクロックCLKの立ち上がりエッジのタイミングから出力端子59の信号レベルが一定値に達するまでの応答時間を算出することにより、遅延時間を算出でき、動的特性を測定できる。
また、ステップS5に示すように信号レベルが一定値に達した後でのその一定値の値などから静的特性を測定することができる。
なお、動的特性を測定する場合には、例えば図4に示すように比較的短い周期でモード内切替信号を切り替えて行い、静的特性を測定する場合には、動的特性を測定する場合よりも長い周期でモード内切替信号を切り替えて行うようにしても良い。そして、必要とされる静的特性を長い周期で測定するようにしても良い。
上述したように本実施形態によれば、クロックCLKに同期して、テスト対象回路となるバッファ回路6の入出力特性を効率よく、換言すると簡単かつ短時間に測定することが可能となる。
なお、図1の構成例では、測定対象回路として3ステートのバッファ回路6が1つの場合で説明したので、このバッファ回路6に対しては、テスト信号TST[a:b]として2ビットの信号[a:b]で十分であった。
上述したように本実施形態によれば、クロックCLKに同期して、テスト対象回路となるバッファ回路6の入出力特性を効率よく、換言すると簡単かつ短時間に測定することが可能となる。
なお、図1の構成例では、測定対象回路として3ステートのバッファ回路6が1つの場合で説明したので、このバッファ回路6に対しては、テスト信号TST[a:b]として2ビットの信号[a:b]で十分であった。
本実施形態は、2つの入出力端子の場合においてさらに2つの入出力端子間をそれぞれ独立に制御できるような構成にしても良い。例えば図2ではテスト信号TST[a:b]が3の場合には、H,Xとしていたのを図7に示すように3の場合には、H,L;4の場合にはH,Hのように独立に制御できる構成にしても良い。この場合には、テスト信号TST[a:b:c]として、2ビットより多いビット数にしている。
また、複数のバッファ回路の特性をテストできるようにするために3ビット以上のテスト信号にしても良い。また、複数のバッファ回路にした場合には、テスト回路4の入出力端子の数を3個以上にしても良い。3個以上の場合に、各入出力端子をそれぞれ独立して制御できる構成にしても良い。また、例えば回路ブロック3から出力されるデジタル信号が複数ビットの場合、その複数ビットに対応した入出力端子数となるようにテスト回路4の入出力端子数を増加しても良い。
また、複数のバッファ回路の特性をテストできるようにするために3ビット以上のテスト信号にしても良い。また、複数のバッファ回路にした場合には、テスト回路4の入出力端子の数を3個以上にしても良い。3個以上の場合に、各入出力端子をそれぞれ独立して制御できる構成にしても良い。また、例えば回路ブロック3から出力されるデジタル信号が複数ビットの場合、その複数ビットに対応した入出力端子数となるようにテスト回路4の入出力端子数を増加しても良い。
1…テスト装置
4…テスト回路
5a、5b…フリップフロップ
6…バッファ回路
7…クロック入力端子
9…出力端子
10…外部入力端子
11a、11b…マルチプレクサ
4…テスト回路
5a、5b…フリップフロップ
6…バッファ回路
7…クロック入力端子
9…出力端子
10…外部入力端子
11a、11b…マルチプレクサ
Claims (5)
- 複数の入力端子に入力されるデジタル信号を複数の出力端子から出力する通常の動作モードに相当する第1の動作モードと、前記複数の出力端子の複数の出力レベルを複数の組み合わせで制御可能とするテスト動作モードに相当する第2の動作モードとを切り替えるモード切替信号が印加される外部入力端子を備えるテスト回路と、
前記複数の出力端子から出力される各データが複数の入力端子に入力され、クロックに同期して複数の出力端子から前記各データに対応する各出力データを出力するレジスタ回路と、
前記レジスタ回路の複数の各出力データを複数の入力信号として出力端子から対応する出力信号を出力するテスト対象回路と、
を具備したことを特徴とするテスト装置。 - 前記テスト対象回路は、複数の入力端子を備えたバッファ回路であることを特徴とする請求項1に記載のテスト装置。
- 前記テスト回路は、前記外部入力端子に印加される1つの値に対応するモード切替信号により、前記複数の入出力端子間を実質的にスルーして出力する前記第1の動作モードと、前記外部入力端子に印加される前記1つの値とは異なる複数の値に対応するモード切替信号により、前記複数の出力端子における出力レベルをHレベル及びLレベルの複数の組み合わせで制御可能とする前記第2の動作モードとを備えることを特徴とする請求項1又は2に記載のテスト装置。
- テスト回路の複数の入力端子に入力される複数のデジタル信号が複数の出力端子からクロックに同期して出力変化するレジスタ回路を経て、テスト対象回路の複数の入力端子に入力される通常の動作モードに対応する第1の動作モードから、テスト動作モードに対応する第2の動作モードに切り替える切替ステップと、
前記切替ステップにより切り替えられた第2の動作モード時において、前記テスト回路の複数の出力端子の出力レベルを少なくとも複数の組み合わせで時間的に切り替えるモード内切替ステップと、
前記各モード内切替ステップにおいて、クロックが印加された前記レジスタ回路を経て前記テスト対象回路における前記クロックに同期して変化する出力端子の信号レベルを測定する測定ステップと、
を備えることを特徴とするテスト方法。 - 前記測定ステップは、前記クロックの立ち上がり若しくは立ち下がりエッジに同期して変化する出力端子の信号レベルが一定値に達するまでの遅延時間を測定する動的特性と共に、一定値に達した後の静的特性を測定可能にしたことを特徴とする請求項4に記載のテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007115924A JP2008275337A (ja) | 2007-04-25 | 2007-04-25 | テスト装置及びテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007115924A JP2008275337A (ja) | 2007-04-25 | 2007-04-25 | テスト装置及びテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008275337A true JP2008275337A (ja) | 2008-11-13 |
Family
ID=40053476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007115924A Pending JP2008275337A (ja) | 2007-04-25 | 2007-04-25 | テスト装置及びテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008275337A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020098182A (ja) * | 2018-12-19 | 2020-06-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN116243137A (zh) * | 2022-12-22 | 2023-06-09 | 无锡麟聚半导体科技有限公司 | 一种测试模式保护电路及芯片 |
-
2007
- 2007-04-25 JP JP2007115924A patent/JP2008275337A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020098182A (ja) * | 2018-12-19 | 2020-06-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN116243137A (zh) * | 2022-12-22 | 2023-06-09 | 无锡麟聚半导体科技有限公司 | 一种测试模式保护电路及芯片 |
CN116243137B (zh) * | 2022-12-22 | 2023-12-01 | 无锡麟聚半导体科技有限公司 | 一种测试模式保护电路及芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5256840B2 (ja) | 論理回路 | |
JP5164266B2 (ja) | 半導体装置 | |
JP2008216185A (ja) | Scanテスト回路、半導体集積回路及びスキャンイネーブル信号タイミング制御回路部 | |
JP2010091482A (ja) | 半導体集積回路装置及びその遅延故障テスト方法 | |
JP2008275337A (ja) | テスト装置及びテスト方法 | |
JP2006038743A (ja) | 半導体集積回路装置及びその試験装置 | |
JP5243287B2 (ja) | ジッタ印加回路、パターン発生器、試験装置、および、電子デバイス | |
KR20150058060A (ko) | 구조적 지연 고장 테스트를 위한 커버리지 증대 및 전력 인식 클록 시스템 | |
JP3202722B2 (ja) | クロック同期式回路用動作速度評価回路及び方法 | |
US6981190B2 (en) | Controlling the content of specific desired memory elements when testing integrated circuits using sequential scanning techniques | |
JP2004286549A (ja) | スキャンテスト装置およびその設計方法 | |
JP2003294812A (ja) | 半導体装置 | |
JP4184748B2 (ja) | 半導体装置、及びacスペック検査方法 | |
JP2013088400A (ja) | 半導体集積回路の検査方法および半導体集積回路 | |
JP2008064717A (ja) | 半導体集積回路における遅延測定回路 | |
JP2009025054A (ja) | 半導体検査回路、および半導体検査方法 | |
JP2009210544A (ja) | 半導体集積回路 | |
JP2005283207A (ja) | 半導体集積回路装置 | |
JP6459806B2 (ja) | 半導体集積回路 | |
KR20050051856A (ko) | 디버깅용 주사 체인을 가지는 반도체 장치 및 주사 체인을이용한 디버깅 방법 | |
JP2004325228A (ja) | 遅延不良補正装置および画像形成装置 | |
JP2004040037A (ja) | 半導体集積回路の検査装置 | |
JP2011059028A (ja) | スキャンテスト回路 | |
JP2005308421A (ja) | マイクロコンピュータ及びそのlssdスキャンテスト方法 | |
JP2004144599A (ja) | 半導体集積回路 |