JP3633605B2 - 半導体装置及びにそれに用いるスピード選別方法 - Google Patents
半導体装置及びにそれに用いるスピード選別方法 Download PDFInfo
- Publication number
- JP3633605B2 JP3633605B2 JP2003102405A JP2003102405A JP3633605B2 JP 3633605 B2 JP3633605 B2 JP 3633605B2 JP 2003102405 A JP2003102405 A JP 2003102405A JP 2003102405 A JP2003102405 A JP 2003102405A JP 3633605 B2 JP3633605 B2 JP 3633605B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- semiconductor integrated
- integrated circuits
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置及びそれに用いるスピード選別方法に関し、特にLSI(大規模集積回路)のスピード選別の方法に関する。
【0002】
【従来の技術】
近年、LSIのクロック周波数は加速度をつけて増してきており、1GHzを越えようとしている。一方、LSIを測定するLSIテスタはLSIの通常でのクロック周波数で測定することはもはやできなくなっている。これは性能的に測定できないという理由のほかに、LSIテストにかかる費用を削減するという必要もあって、安価で低性能なLSIテスタを使用するケースも多い。
【0003】
一般に、LSIテスタでの測定は低周波数での動作確認による不良選別であり、AC的なスピード選別はされない。ここで、スピードとはLSIの動作可能周波数のことである。また、動作可能周波数をテストし、LSIの選別を行うことを、以下ではスピード選別と呼ぶことにする。LSIはその製造工程でのわずかな製造誤差によってゲート素子等のスピードが大きく変わることがある。したがって、上記のようなハイスペックな性能を目指すLSIではスピード選別が必要になってきている。
【0004】
スピード選別は別途行われ、その第一の方法はLSIを実際に使用する状況と同じ環境で試験する方法である。プリント基板やコンピュータ装置に実装して測定をすることになる。
【0005】
第2の方法では実際にLSIのスピードそのものを測定しないが、相関のある回路の性能からLSI全体の性能を推測する方法である。この方法はLSIテスタレベルで測定することも可能である。
【0006】
一般には、図4に示すように、奇数段のNAND(ナンド)回路31〜3n[n=2m+1]をリング上に接続したリングオシレータ(Ring Oscillator)の周波数測定がその推測に利用される。このリングオシレータの発振周波数を測定することで、1段あたりのゲート素子のスピードを測定することができる。この値からLSIの動作周波数を推測する。
【0007】
【発明が解決しようとする課題】
上述した従来のLSIのスピード選別方法では、第1の方法の場合、まず実装するためにLSIをパッケージに組立てるコストが発生するので、スピード選別で不良となったLSIの組立て費用は無駄になる。
【0008】
また、装置やプリント基板での評価環境を整えるのにもコストが発生するとともに、その測定装置の使用費や人件費も発生し、これらは最終的にLSIや装置の価格に反映されるので価格が高くなる。
【0009】
一方、第2の方法の場合の問題はリングオシレータの周波数とLSI性能との相関が完全にはとれないことである。LSI性能はクリティカルパスと呼ばれる特定の回路間の遅延によってほぼ決まる。クリティカルパスを構成するゲート素子(インバータやNAND回路等)が位置的にLSIの中でばらけている場合にはゲート素子間を長い配線で接続することになる。
【0010】
これに対し、リングオシレータはサイズの制約等もあり、配線がほぼ無い状態で構成されることが多い。0.18um/0.15umルールと通称される微細加工製造プロセスでは配線の遅延がゲート素子遅延とくらべて無視できない値になってきている。
【0011】
したがって、リングオシレータの周波数測定から算出されるゲート素子遅延とクリティカルパスの遅延との相関は精度が高いとは言えない。また、精度を高くするようにリングオシレータを設計することも難しい。
【0012】
そこで、本発明の目的は上記の問題点を解消し、LSIテスタレベルで、LSIの性能を調べることができる半導体装置及びそれに用いるスピード選別方法を提供することにある。
【0013】
【課題を解決するための手段】
本発明による半導体装置は、伝送路を介して互いに接続される第1及び第2の半導体集積回路からなる半導体装置であって、前記伝送路からの出力を保持する入力バッファと、前記入力バッファの出力を前記伝送路へ負帰還させる信号線と、前記信号線の信号と前記伝送路への入力信号とのうちの一方を選択して前記伝送路に出力するセレクタとを前記第1及び第2の半導体集積回路のうちの一方に備え、
前記伝送路からの出力を保持する入力バッファと、前記入力バッファの出力と前記伝送路への入力信号とのうちの一方を選択して前記伝送路に出力するセレクタとを前記第1及び第2の半導体集積回路のうちの他方に備え、
前記伝送路の入力側及び出力側に各々配置されかつ動作可能周波数テスト時に入力信号をスルーするように各々に印加される共通のクロック信号が設定されてなる第1及び第2のフリップフロップからなり、
前記第1及び第2の半導体集積回路のうちの一方の入力バッファの出力を前記伝送路を介して前記第1及び第2の半導体集積回路のうちの他方に負帰還させてリングオシレータを構成している。
【0014】
すなわち、本発明の半導体集積回路は、クリティカルパスを利用してリングオシレータを構成することを特徴としている。クリティカルパス・リングオシレータの発振周波数を外部から測定することは、通常のリングオシレータの測定と同じく容易に可能であり、周波数の測定から当該回路のスピードを算出するのも容易に可能である。
【0015】
しかも、当該回路はLSI全体の性能を決定するクリティカルパスであり、その性能を高精度で測定することが可能になる訳である。これによって、LSIテスタレベルで、LSIの性能を調べることが可能になる。第1のフリップフロップと第2のフリップフロップとの距離が離れている場合には信号FBに中継バッファを必要最小限挿入することになるが、クリティカルパスに対して本回路の挿入で与える性能遅延をきわめて小さく、無視できる範囲にする必要がある。
【0016】
測定に高性能/高価なLSIテスタは必要なく、周波数カウンタさえあればよい。また、LSIテスタレベルで、ウェハテストでも測定可能なので、スピード不良品をパッケージ組立てすることもなくなり、装置上での選別についても必要なくなるので、さらなるコストダウンを図ることが可能となる。よって、LSIテスタレベルで、LSIのスピード選別が可能となる手段が提供可能となる。
【0017】
【発明の実施の形態】
次に、本発明の一実施例について図面を参照して説明する。図1は本発明の一実施例による半導体集積回路の構成を示す回路図である。図1において、本発明の一実施例による半導体集積回路はLSI内のクリティカルパスを構成するロジック回路(logic)3と、それをはさんだ前後のフリップフロップ回路(以下、F/Fとする)2,4と、F/F4の出力からF/F2の入力に負帰還する信号配線FBと、セレクタ(SEL)1とから構成されている。F/F2,4は2層のスキャンクロックSC1,SC2を持つタイプのフリップフロップで構成され、各々共通のクロックCLKが印加されている。
【0018】
この図1を参照して本発明の一実施例による半導体集積回路の動作について説明する。ここで、図1の点線部以外のところは通常のロジック回路であり、LSIの性能を決定づけるクリティカルパスと呼ばれる信号経路を表している。点線部が本発明の一実施例で追加された回路であり、クリティカルパスの中に挿入する形で回路を構成している。
【0019】
本発明の一実施例がターゲットとするのはスピード選別である。当該テスト時の動作を以下説明する。まず、信号ENに適切レベルを与え、セレクタ1の入力が信号FBを選択するようにする。
【0020】
F/F2,4の2相スキャンクロックSC1,SC2をF/F2,4がスルーになるように設定する。2相スキャンクロックSC1,SC2で動作するF/F2,4は、例えばLSSD(level sensitive scan design)等が知られている。
【0021】
このように、F/F2,4がスルーになるように設定することで、上記の回路ではF/F2からF/F4まで信号がスルーで通るようになる。さらに,信号FBを介してF/F4の出力をF/F2に負帰還することで、クリティカルパスでリングオシレータ構成を組むことが可能となる(以下、クリティカルパス・リングオシレータと呼ぶことにする)。
【0022】
この場合、リング内の論理は反転論理(図1ではF/F4の出力部に○印をつけることで示している)である必要がある。このクリティカルパス・リングオシレータは自励発振する。
【0023】
スピード選別以外のテストや通常動作の時は信号ENに適切レベルを与え、セレクタ1が入力側を選択するように切替えることで、F/F4の出力がF/F2に負帰還する負帰還パスをカットする。
【0024】
クリティカルパス・リングオシレータの発振周波数を外部から測定することは、通常のリングオシレータの測定と同じく容易に可能であるので、周波数の測定から当該回路のスピードを算出するのも容易に可能である。しかも、当該回路はLSI全体の性能を決定するクリティカルパスであり、その性能を高精度で測定することが可能になる訳である。
【0025】
これによって、LSIテスタレベルで、LSIの性能を調べることが可能になる。F/F2とF/F4との距離が離れている場合には、信号FBに中継バッファを必要最小限挿入することになるが、クリティカルパスに対して本回路の挿入で与える性能遅延をきわめて小さく、無視することができる範囲にする必要がある。
【0026】
したがって、測定に高性能/高価なLSIテスタは必要なく、周波数カウンタさえあればよい。また、LSIテスタレベルで、ウェハテストでも測定可能なので、スピード不良品をパッケージ組立てすることもなくなり、装置上での選別についても必要なくなるので、さらなるコストダウンを図ることができる。
【0027】
図2は本発明の他の実施例による半導体集積回路の構成を示す回路図である。図2において、本発明の他の実施例による半導体集積回路は図1に示す本発明の一実施例による半導体集積回路の構成とほぼ同じであるが、F/F5をたたくクロックCLK1とF/F6をたたくクロックCLK2とが異なる多層クロックであることが異なる。異相クロック間でも、本発明の一実施例による半導体集積回路と同様の回路で、周波数の測定が可能である。
【0028】
図3は本発明の別の実施例による半導体装置の構成を示す回路図である。図3において、本発明の別の実施例による半導体装置は本発明の他の実施例をLSI間に拡張したものである。
【0029】
すなわち、セレクタ11とF/F12,15と出力バッファ13と入力バッファ14とからなるLSI1と、セレクタ23とF/F22,24と出力バッファ25と入力バッファ21とからなるLSI2とをLSI間伝送路101,102で接続した構成に本発明の他の実施例を適用したものである。
【0030】
この場合、測定対象はクリティカルパスではなく、LSI間線路(LSI間伝送路101,102)となる。復路にも入/出力バッファを用意する必要があるので、図3に示すように、往路及び復路の回路構成を同じにすれば、片側の伝送遅延は往復分の1/2と簡単に算出することができる。
【0031】
もちろん、LSI間伝送の遅延測定の場合にはLSIテスタレベルでは測定できず、プリント板実装時での測定となる点は上記と異なるが、上記と同様の回路構成で、LSI1,2内だけでなく、LSI間の遅延も測定可能であることを示している。
【0032】
【発明の効果】
以上説明したように本発明によれば、信号経路を表すクリティカルパスを含む半導体集積回路において、そのクリティカルパスを利用してリングオシレータを構成することによって、LSIテスタレベルで、LSIの性能を調べることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例による半導体集積回路の構成を示す回路図である。
【図2】本発明の他の実施例による半導体集積回路の構成を示す回路図である。
【図3】本発明の他の実施例による半導体装置の構成を示す回路図である。
【図4】従来例によるリングオシレータの構成を示す回路図である。
【符号の説明】
1,11,23 セレクタ
2,4,12,15,
22,24 フリップフロップ
3 ロジック回路
13,25 出力バッファ
14,21 入力バッファ
101,102 LSI間伝送路
Claims (6)
- 伝送路を介して互いに接続される第1及び第2の半導体集積回路からなる半導体装置であって、前記伝送路からの出力を保持する入力バッファと、前記入力バッファの出力を前記伝送路へ負帰還させる信号線と、前記信号線の信号と前記伝送路への入力信号とのうちの一方を選択して前記伝送路に出力するセレクタとを前記第1及び第2の半導体集積回路のうちの一方に有し、
前記伝送路からの出力を保持する入力バッファと、前記入力バッファの出力と前記伝送路への入力信号とのうちの一方を選択して前記伝送路に出力するセレクタとを前記第1及び第2の半導体集積回路のうちの他方に有し、
前記伝送路の入力側及び出力側に各々配置されかつ動作可能周波数テスト時に入力信号をスルーするように各々に印加される共通のクロック信号が設定されてなる第1及び第2のフリップフロップからなり、
前記第1及び第2の半導体集積回路のうちの一方の入力バッファの出力を前記伝送路を介して前記第1及び第2の半導体集積回路のうちの他方に負帰還させてリングオシレータを構成することを特徴とする半導体装置。 - 伝送路を介して互いに接続される第1及び第2の半導体集積回路からなる半導体装置であって、前記伝送路からの出力を保持する入力バッファと、前記入力バッファの出力を前記伝送路へ負帰還させる信号線と、前記信号線の信号と前記伝送路への入力信号とのうちの一方を選択して前記伝送路に出力するセレクタとを前記第1及び第2の半導体集積回路のうちの一方に有し、
前記伝送路からの出力を保持する入力バッファと、前記入力バッファの出力と前記伝送路への入力信号とのうちの一方を選択して前記伝送路に出力するセレクタとを前記第1及び第2の半導体集積回路のうちの他方に有し、
前記伝送路の入力側及び出力側に各々配置されかつ動作可能周波数テスト時に入力信号がスルーするように各々に印加される独立のクロック信号が設定されてなる第1及び第2のフリップフロップからなり、
前記第1及び第2の半導体集積回路のうちの一方の入力バッファの出力を前記伝送路を介して前記第1及び第2の半導体集積回路のうちの他方に負帰還させてリングオシレータを構成することを特徴とする半導体装置。 - 前記信号線は、前記第2のフリップフロップの出力を前記第1のフリップフロップに負帰還するよう構成したことを特徴とする請求項1または請求項2記載の半導体装置。
- 伝送路を介して互いに接続される第1及び第2の半導体集積回路からなる半導体装置のスピード選別方法であって、
前記第1及び第2の半導体集積回路のうちの一方において、前記伝送路からの出力を保持する入力バッファの出力を信号線によって前記伝送路へ負帰還させ、前記信号線の信号と前記伝送路への入力信号とのうちの一方をセレクタで選択させて前記伝送路に出力し、
前記第1及び第2の半導体集積回路のうちの他方において、前記伝送路からの出力を保持する入力バッファの出力と前記伝送路への入力信号とのうちの一方をセレクタで選択させて前記伝送路に出力し、
前記第1及び第2の半導体集積回路のうちの一方の入力バッファの出力を前記伝送路を介して前記第1及び第2の半導体集積回路のうちの他方に負帰還させてリングオシレータを構成し、
前記半導体装置は、前記伝送路の入力側及び出力側に各々配置されかつ動作可能周波数テスト時に入力信号をスルーするように各々に印加される共通のクロック信号が設定されてなる第1及び第2のフリップフロップからなることを特徴とするスピード選別方法。 - 伝送路を介して互いに接続される第1及び第2の半導体集積回路からなる半導体装置のスピード選別方法であって、
前記第1及び第2の半導体集積回路のうちの一方において、前記伝送路からの出力を保持する入力バッファの出力を信号線によって前記伝送路へ負帰還させ、前記信号線の信号 と前記伝送路への入力信号とのうちの一方をセレクタで選択させて前記伝送路に出力し、
前記第1及び第2の半導体集積回路のうちの他方において、前記伝送路からの出力を保持する入力バッファの出力と前記伝送路への入力信号とのうちの一方をセレクタで選択させて前記伝送路に出力し、
前記第1及び第2の半導体集積回路のうちの一方の入力バッファの出力を前記伝送路を介して前記第1及び第2の半導体集積回路のうちの他方に負帰還させてリングオシレータを構成し、
前記半導体装置は、前記伝送路の入力側及び出力側に各々配置されかつ動作可能周波数テスト時に入力信号をスルーするように各々に印加される共通のクロック信号が設定されてなる第1及び第2のフリップフロップからなることを特徴とするスピード選別方法。 - 前記信号線は、前記第2のフリップフロップの出力を前記第1のフリップフロップに負帰還するようにしたことを特徴とする請求項4または請求項5記載のスピード選別方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003102405A JP3633605B2 (ja) | 2003-04-07 | 2003-04-07 | 半導体装置及びにそれに用いるスピード選別方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003102405A JP3633605B2 (ja) | 2003-04-07 | 2003-04-07 | 半導体装置及びにそれに用いるスピード選別方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000055204A Division JP3552633B2 (ja) | 2000-03-01 | 2000-03-01 | 半導体集積回路及び半導体装置並びにそれに用いるスピード選別方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003337159A JP2003337159A (ja) | 2003-11-28 |
JP3633605B2 true JP3633605B2 (ja) | 2005-03-30 |
Family
ID=29707373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003102405A Expired - Fee Related JP3633605B2 (ja) | 2003-04-07 | 2003-04-07 | 半導体装置及びにそれに用いるスピード選別方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3633605B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4893052B2 (ja) | 2006-03-24 | 2012-03-07 | 日本電気株式会社 | レシーバ回路及びレシーバ回路試験方法 |
-
2003
- 2003-04-07 JP JP2003102405A patent/JP3633605B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003337159A (ja) | 2003-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3552633B2 (ja) | 半導体集積回路及び半導体装置並びにそれに用いるスピード選別方法 | |
US4495628A (en) | CMOS LSI and VLSI chips having internal delay testing capability | |
US20040017219A1 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
US7859293B2 (en) | Semiconductor integrated circuit | |
US20080094053A1 (en) | Test circuits having ring oscillators and test methods thereof | |
JP2007108172A (ja) | 半導体回路のオンチップ特性を測定するための装置及びそれに関する方法 | |
JP2760284B2 (ja) | 半導体集積回路装置 | |
US7484135B2 (en) | Semiconductor device having a mode of functional test | |
US20070124635A1 (en) | Integration circuit and test method of the same | |
JP3633605B2 (ja) | 半導体装置及びにそれに用いるスピード選別方法 | |
US11493553B2 (en) | Extended JTAG controller and method for functional reset using the extended JTAG controller | |
JPH0989980A (ja) | 半導体集積回路およびその評価方法 | |
CN106896317B (zh) | 通过扫描测试的扫描链所执行的电路排错方法及电路排错*** | |
US7595670B2 (en) | Electronic device and method for on chip skew measurement | |
JP6309358B2 (ja) | 遅延時間の計測方法および遅延時間計測装置 | |
JP3202722B2 (ja) | クロック同期式回路用動作速度評価回路及び方法 | |
US7752586B2 (en) | Design structure of an integration circuit and test method of the integrated circuit | |
JP2009276301A (ja) | デジタル信号遅延測定回路、及びデジタル信号遅延測定方法 | |
US7644329B2 (en) | Integrated circuit testing method and related circuit thereof | |
US7386407B2 (en) | Semiconductor device test method using an evaluation LSI | |
EP3367114A1 (en) | Extended jtag controller and method for functional reset using the extended jtag controller | |
EP1625411B1 (en) | Test circuit for input-to-output speed measurement | |
JP2012255693A (ja) | 半導体集積回路及びその制御方法 | |
JP2003218216A (ja) | 半導体集積回路装置およびその使用方法 | |
US8539327B2 (en) | Semiconductor integrated circuit for testing logic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |