JP2004151668A - 表示装置とその製造方法および製造装置 - Google Patents
表示装置とその製造方法および製造装置 Download PDFInfo
- Publication number
- JP2004151668A JP2004151668A JP2003062938A JP2003062938A JP2004151668A JP 2004151668 A JP2004151668 A JP 2004151668A JP 2003062938 A JP2003062938 A JP 2003062938A JP 2003062938 A JP2003062938 A JP 2003062938A JP 2004151668 A JP2004151668 A JP 2004151668A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- laser light
- display device
- semiconductor film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 239000000758 substrate Substances 0.000 claims abstract description 224
- 239000013078 crystal Substances 0.000 claims abstract description 128
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 230000010355 oscillation Effects 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 131
- 239000010409 thin film Substances 0.000 claims description 107
- 238000000137 annealing Methods 0.000 claims description 77
- 239000011521 glass Substances 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 61
- 230000003287 optical effect Effects 0.000 claims description 45
- 239000004973 liquid crystal related substance Substances 0.000 claims description 36
- 239000010410 layer Substances 0.000 claims description 35
- 239000011159 matrix material Substances 0.000 claims description 19
- 230000001678 irradiating effect Effects 0.000 claims description 11
- 230000004048 modification Effects 0.000 claims description 6
- 238000012986 modification Methods 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims description 4
- 238000007493 shaping process Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000002407 reforming Methods 0.000 claims 2
- 238000001514 detection method Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052710 silicon Inorganic materials 0.000 abstract description 26
- 239000010703 silicon Substances 0.000 abstract description 26
- 238000005224 laser annealing Methods 0.000 description 55
- 239000011295 pitch Substances 0.000 description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 description 17
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 16
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 16
- 229910004444 SUB1 Inorganic materials 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000002834 transmittance Methods 0.000 description 14
- 230000010287 polarization Effects 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 229910004438 SUB2 Inorganic materials 0.000 description 11
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 101150018444 sub2 gene Proteins 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005286 illumination Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 101100224481 Dictyostelium discoideum pole gene Proteins 0.000 description 2
- 101150046160 POL1 gene Proteins 0.000 description 2
- 101150110488 POL2 gene Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 101100117436 Thermus aquaticus polA gene Proteins 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- OSDXSOSJRPQCHJ-XVNBXDOJSA-N methyl 3-(3,4-dihydroxyphenyl)-3-[(E)-3-(3,4-dihydroxyphenyl)prop-2-enoyl]oxypropanoate Chemical compound C=1C=C(O)C(O)=CC=1C(CC(=O)OC)OC(=O)\C=C\C1=CC=C(O)C(O)=C1 OSDXSOSJRPQCHJ-XVNBXDOJSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
- H01L21/0268—Shape of mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】所望の位置のみに形成した安定かつ高品質な半導体膜（シリコン膜）にアクティブ素子を有する絶縁基板で構成した表示装置を得る。
【解決手段】絶縁基板１上の表示領域１０１の外側の駆動回路形成領域１０２に、線状あるいは矩形状（帯状）に集光された連続発振レーザ光をオン／オフしながら走査して当該駆動回路領域１０２に作り込む領域１０４、１０５、１０６、１０７、１０８、１０９、１１０をアニールし、当該能動層を流れる電流の方向を横切る結晶粒界を持たない結晶を含む帯状多結晶シリコン膜に改質する。
【選択図】 図６
【解決手段】絶縁基板１上の表示領域１０１の外側の駆動回路形成領域１０２に、線状あるいは矩形状（帯状）に集光された連続発振レーザ光をオン／オフしながら走査して当該駆動回路領域１０２に作り込む領域１０４、１０５、１０６、１０７、１０８、１０９、１１０をアニールし、当該能動層を流れる電流の方向を横切る結晶粒界を持たない結晶を含む帯状多結晶シリコン膜に改質する。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は、パネル型の表示装置に係り、特に絶縁基板の一主面上に形成された非晶質または粒状多結晶半導体膜にレーザ光（以下、単にレーザとも言う）照射によるアニールで結晶粒を略帯状に拡大する改質を施して帯状多結晶半導体膜にアクティブ素子を作り込んだ絶縁基板を用いた表示装置とその製造方法および製造装置に関する。
【０００２】
【従来の技術】
この種の表示装置は、薄膜トランジスタや薄膜ダイオード等のアクティブ素子を形成する一方の絶縁基板（以下、アクティブ・マトリクス基板とも言い、薄膜トランジスタをアクティブ素子としたものでは薄膜トランジスタ基板とも言う）の表示領域の一方向に延在して並設された多数のデータ線（薄膜トランジスタではドレイン線）と、前記一方向と交差する他方向に延在して並設された多数の走査線（同じく、ゲート線）と、前記アクティブ・マトリクス基板上に形成された半導体膜として粒状多結晶シリコン膜（ポリシリコン膜）で作り込まれて前記データ線と前記走査線の交差部に配置されたアクティブ素子、および前記アクティブ素子で駆動される画素電極を有する画素回路からなる画素をマトリクス状に配列して構成される。以下では、半導体膜をシリコン膜とし、アクティブ素子はその典型である薄膜トランジスタを用いたものを主として説明する。
【０００３】
現在、パネル型の表示装置では、アクティブ・マトリクス基板としてガラスや溶融石英などの絶縁基板上に半導体膜として非晶質シリコン膜（以下、アモルファスシリコン膜とも言う）や粒状多結晶シリコン膜（以下、単にポリシリコン膜とも言う）で薄膜トランジスタからなる画素回路を形成し、この画素回路の薄膜トランジスタのスイッチングにより画素を選択することで画像を形成している。各画素回路を構成する薄膜トランジスタは、アクティブ・マトリクス基板の周縁に搭載された駆動回路（以下、ドライバ回路または単にドライバとも称する）で駆動される。なお、上記の粒状多結晶シリコン膜は後述するような結晶粒が小径であるシリコン膜である。ここで言う結晶粒が小径であるとは、例えば薄膜トランジスタの能動層（活性層、あるいは活性領域）、所謂チャネルの幅内に多数のシリコン結晶の粒界が存在し、当該能動層を通過する電流がシリコン結晶の多数の粒界を必ず横切るような大きさを意味する。
【０００４】
この画素回路を構成する薄膜トランジスタを駆動する上記ドライバ回路を画素回路の薄膜トランジスタと同時に形成することが可能になれば、飛躍的な製造コスト低減および信頼性の向上が期待できる。しかし、薄膜トランジスタの能動層を形成する半導体層である従来のポリシリコン膜は結晶性が悪い（結晶粒の粒径が小さい）ため、電子またはホールの移動度に代表される動作性能（動作特性）が低く、高速・高機能が要求される回路の製作は困難である。この高速・高機能の回路を製作するためには、高移動度薄膜トランジスタを必要とするが、これを実現するためにはポリシリコン膜の結晶性を改善する必要がある。結晶性改善は、主として結晶粒の粒径の拡大、あるいは結晶を一方向のサイズが他方向のサイズより大きい概して帯状あるいは縞状を呈し、その大きさを拡大することを意味する。本明細書では、従来のポリシリコン膜と区別するため、上記改質されたシリコン膜を帯状多結晶シリコン膜と称することとする。
【０００５】
シリコン膜の結晶性改善の手法として、従来からエキシマレーザ等のレーザ光を用いたアニールが知られている。この方法は、溶融石英やガラスなどの絶縁基板（以下、単に基板とも称する）上に形成されたアモフファスシリコン膜に、例えばエキシマレーザを照射して、アモフファスシリコン膜をポリシリコン膜に変化させることで、移動度を改善するものである。しかしながら、エキシマレーザの照射により得られたポリシリコン膜は、その結晶粒径が数１００ｎｍ程度、移動度も１００ｃｍ２ ／Ｖｓ程度であり、液晶パネルを駆動するドライバ回路などに適用するには性能不足である。
【０００６】
この問題を解決する方法として、非特許文献１に記載されたように、連続発振レーザによるアニール技術が知られている。また、特許文献１には、パルスレーザ光のパルス幅を１μｓ〜１００ｍｓとすることで、作製されたトランジスタのしきい値のばらつきを低減できる旨の記載がある。なお、レーザ光の照射によるシリコン膜の改質に関しては、特許文献２に記載がある。
【０００７】
【非特許文献１】
Ｆ．Ｔａｋｅｕｃｈｉ ｅｔ ａｌ”Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｐｏｌｙ−Ｓｉ ＴＦＴｓ ｆａｂｒｉｃａｔｅｄ ｂｙ ａ Ｓｔａｂｌｅ Ｓｃａｎｎｉｎｇ ＣＷ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ”ＡＭ−ＬＣＤ’０１（ＴＦＴ４−３）
【特許文献１】
特開平７−３３５５４７号公報
【特許文献２】
特開平５−２８３３５６号公報
【０００８】
【発明が解決しようとする課題】
上記「非特許文献１」に記載の従来技術では、ダイオード励起連続発振ＹＶＯ４ レーザの第二高調波をガラス基板上に形成したアモフファスシリコン薄膜上を走査して結晶を成長させることで、５００ｃｍ２ ／Ｖｓを越える移動度を得ている。この程度の移動度が得られると、十分な性能のドライバ回路を形成することができ、基板上に直接駆動回路を作り込む、所謂システムオンパネル（あるいはチップ・オン・ガラス：ＣＯＧ）実装が実現できる。
【０００９】
しかしながら、上記「非特許文献１」に記載の従来技術では、連続発振レーザで基板上のドライバ回路を形成する領域全面を走査して照射するものであり、必要な部分のみに照射する点の考慮がなされていない。このため高移動度のトランジスタが形成される部分とその周辺を含めて広い領域に連続してレーザが照射されることになる。その結果、レーザ照射開始後、シリコン膜で吸収されたレーザは熱に変換されて徐々に基板に熱が蓄積され、シリコン膜が溶融して表面張力で凝集したり、基板への熱ダメージが発生する。これを解決するためには、必要な領域のみに選択的にレーザ光を照射すればよいが、レーザに対して高速で相対移動させている基板の特定箇所に照射するため、レーザの照射開始と照射停止を高精度に実現する手段は従来知られておらず、これが解決すべき課題の一つとなっていた。
【００１０】
また、上記「特許文献１」には、パルスレーザ光のパルス幅を１μｓ〜１００ｍｓとすることで、作製されたトランジスタのしきい値のばらつきを低減できる旨の記載はあるが、レーザに対して高速に相対移動される基板の特定位置にレーザ光を照射する方法については全く考慮されておらず、これもまた解決すべき課題の一つとなっていた。
【００１１】
本発明は上記した従来技術の課題に鑑みてなされたものであり、その第１の目的は、絶縁基板上の所望の位置のみに形成した安定かつ高品質な半導体膜（シリコン膜）に薄膜トランジスタ等のアクティブ素子を有するアクティブ・マトリクス基板で構成した表示装置を得ることにある。また本発明の第２の目的は、上記基板上の所望の位置のみに安定かつ高品質なシリコン膜を形成することができる表示装置の製造方法を提供することにある。そして、本発明の第３の目的は、上記製造方法を実現するための製造装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記第１の目的を達成するために、本発明の表示装置を構成する絶縁基板（アクティブ・マトリクス基板）は、当該絶縁基板上の少なくとも表示領域の一方向に延在して並設された多数のデータ線と、前記一方向と交差する他方向に延在して並設された多数の走査線を備える。この絶縁基板上のデータ線と走査線の交差部分に薄膜トランジスタ等のアクティブ素子（以下、薄膜トランジスタと言う）が構成される画素回路を備える。薄膜トランジスタは絶縁基板上に有する前記した結晶性を持つ帯状多結晶シリコン膜で作り込まれ、表示領域内にマトリクス状に配置される。各画素はこの薄膜トランジスタで駆動される画素電極を有する画素回路で構成される。
【００１３】
この表示領域の外側で上記絶縁基板の１辺に、複数箇所に分割して駆動回路（以下、ドライバ回路とも言う）を形成する。このドライバ回路を構成する薄膜トランジスタの能動層（活性領域）は、線状あるいは長手方向の辺が短手方向の辺に対して極めて大きい矩形状（帯状）に集光された連続発振レーザ光を、その長手方向と交差する方向で一定方向に走査させることによる改質を施すことで得られ、電流の流れる方向を横切る結晶粒界を持たない結晶を含むポリシリコン膜すなわち帯状多結晶シリコン膜からなる。この薄膜トランジスタ基板を用いて表示装置を構成する。
【００１４】
上記第２の目的を達成するために、上記薄膜トランジスタ基板で構成される表示装置の製造方法は、電気−光学モジュレータ（以下、ＥＯモジュレータと称する）を使用して連続発振レーザ光を必要なタイミングで切り出し、前記した線状あるいは矩形状に成形し、これをガラス等の絶縁基板の一主面の全面に形成されたアモフファスシリコン膜あるいは微細結晶からなるポリシリコン薄膜のうち、表示領域の外側に配置されるドライバ回路を構成する薄膜トランジスタ部分とその近傍を含む所要の部分のみにレーザ光を照射する。
【００１５】
薄膜トランジスタ基板はレーザ光に対して相対的に移動するステージ上にその一主面を上にして載置され、薄膜トランジスタ基板の上記所要の部分にレーザ光を照射して走査することにより改質を行う。この走査はステージの移動に伴って当該ステージの位置を検出するためのリニアスケールなどから発生するパルス信号をカウントし、薄膜トランジスタを形成すべき位置に達した時点でレーザ光の照射を開始する。更に、上記パルス信号をカウントしてレーザ光を照射する領域を通過した時点でレーザ光の照射を停止する。これをステージを移動させた状態で連続して行う。
【００１６】
本発明によれば、ステージを連続して移動させたまま、連続発振レーザ光をオン／オフすることで必要な部分のみにレーザ光を照射することができ、レーザ照射の不要な部分にはレーザ光が照射されることはないので、シリコン膜の溶融・凝集が生じたり、薄膜トランジスタ基板としてのガラス基板等への熱ダメージの発生を防ぐことができる。また、レーザ光の照射の開始と停止はステージの位置で制御されるため、ステージの移動速度に変動があっても、高精度の照射開始・停止位置が確保される。
【００１７】
なお、レーザ光を正確に照射するための技術として「特許文献２」に、レーザ照射位置がレーザ照射部に対応したときにレーザパルスを発光させる構成が開示されているが、本発明が採用しているようにステージを移動させたまま、特定の位置で連続発振レーザ光の照射を開始して、一定時間（一定距離）照射した後に照射を停止するような制御に関しては考慮されていない。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。図１は本発明による表示装置を製造するための製造方法を実施する製造装置の一実施例を模式的に説明する構成図である。ここでは、薄膜トランジスタ基板となる絶縁基板としてガラス基板を用いる。ガラス基板１は一方向（Ｘ）とこの一方向に直交する他方向（Ｙ）に移動可能で、面方向（θ）を調整可能なＸＹθステージ（以下、単にステージと称する）２上に載置されている。防振機構を備えた定盤（図示せず）上に固定されたステージ２にはそれぞれＸ方向及びＹ方向の位置座標を検出するためのリニアスケール（またはリニアエンコーダとも称する）３、４が付加されている。
【００１９】
シリコン膜の改質を行うためのレーザ光照射系（アニール光学系）は連続発振レーザ光１８を発振するレーザ発振器６、レーザ光１８が不用意に照射されるのを防ぐためのシャッタ７、レーザ光１８のビーム径を拡大するためのビームエキスパンダ８、レーザ光１８の出力（エネルギ）を調整するための透過率可変フィルタ９、レーザ光１８のＯＮ／ＯＦＦおよび必要に応じて時間的な変調を行うためのＥＯ（電気−光学）モジュレータ１０とその電源（ドライバ）２１、レーザ光１８を一方向に圧縮して線状ビームに変換するビーム成形光学系１１、線状に成形されたレーザ光１８の必要部分のみを切り出すための電動矩形スリット１２、電動矩形スリット１２を透過したレーザ光１８をガラス基板１上に投影するための対物レンズ１３、レーザ光１８の照射位置・形状を確認するためのスリッ
ト参照光源１４、ガラス基板表面を照明するための落射照明光源１５、ガラス基板面の観察あるいは必要に応じてアライメント時にアライメントマークを撮像するためのＣＣＤカメラ１６を備える。また、シャッタ７の開閉や透過率可変フィルタ９の透過率調整、ＥＯモジュレータ電源（ドライバ）２１の制御、電動矩形スリット１２の制御、ステージ２の制御、リニアスケール３、４からの信号処理、ＣＣＤカメラ１６で撮像した画像の処理等を行うための制御装置２２を有する。尚、図１には電気的な接続として、リニアスケール（リニアエンコーダ）３、４と制御装置２２とＥＯモジュレータ１０と電源（ドライバ）２１の関係のみを示してある。
【００２０】
レーザ発振器６には紫外あるいは可視波長の連続発振光を発生するものが用いられ、特に出力の大きさ、安定性等からレーザダイオード励起ＹＶＯ４ レーザの第二高調波が最適である。しかし、これに限定されることなく、アルゴンレーザ、ＹＡＧレーザの高調波等を使用することが可能である。シャッタ７はガラス基板１の搬送中・位置決め中などに、不用意にレーザ光１８が照射されないように設置するもので、レーザアニール時のレーザ光１８のオン／オフに使用するものではない。ビームエキスパンダ８は光学素子、特にＥＯモジュレータ１０を構成するポッケルスセルなどの結晶にダメージが発生するのを防止するためにビーム径を拡大するものであるが、高エネルギ密度に耐えるポッケルスセルを使用する場合には、特に使用しなくても良い。
【００２１】
レーザ発振器６で発振された連続発振レーザ光１８はシャッタ７が開の状態で通過し、ビームエキスパンダ８でビーム径を拡大され、ＥＯモジュレータ１０に入射される。この時、ＥＯモジュレータ１０の耐パワー性を考慮して、ＥＯモジュレータ１０の有効径に近い大きさまで、ビームエキスパンダ８でビーム径を拡大する。レーザ発振器６から発振されたレーザ光１８のビーム径がおよそ２ｍｍで、有効径１５ｍｍのＥＯモジュレータ１０を使用する場合、ビームエキスパンダ８の拡大率は３〜５倍程度が適している。ビームエキスパンダ８でビーム径を拡大されたレーザ光１８はＥＯモジュレータ１０に入射する。
【００２２】
図２は図１におけるＥＯモジュレータの機能を説明する斜視図である。また、図３は図１におけるＥＯモジュレータの機能を説明する斜視図である。ここでのＥＯモジュレータ１０は、図２及び図３に示すように、ポッケルスセル６１（以下、結晶とも称する）と偏光ビームスプリッタ６２の組み合わせからなる。レーザ光１８が直線偏光の場合、図２に示すようにＥＯモジュレータ電源（図示せず）を介して結晶６１に電圧Ｖ１（通常は電圧０Ｖ）を印加することにより、結晶６１を透過するレーザ光１８の偏光方向は回転せずにそのまま保存され、偏光ビームスプリッタ６２にＳ偏光として入射して、９０度偏向されるように設定する。即ちこの状態では、レーザ光１８は９０度偏向して出力してしまうため以後の光学系には入射せず、ガラス基板１上では、レーザ光１８はオフ状態となる。
【００２３】
また、図３に示すように、結晶６１を透過するレーザ光１８の偏光方向を９０度回転させることのできる電圧Ｖ２を印加することにより、結晶６１を透過するレーザ光１８の偏光方向は９０度回転し、偏光ビームスプリッタ６２にＰ偏光として入射する。この時、レーザ光１８は偏光ビームスプリッタ６２を透過・直進する。即ち、この状態では、レーザ光１８は直進して以後の光学系に入射するので、ガラス基板１上では、レーザ光１８はオン状態となる。
【００２４】
図４はＥＯモジュレータにおける印加電圧と透過率の関係を示すグラフ図である。図４に示された結晶６１に印加する電圧とＥＯモジュレータ６を透過するレーザ光１８の透過率Ｔ１の関係から分かるように、結晶６１に印加する電圧をＶ１（通常は０Ｖ）とＶ２の間で変化させることにより、ＥＯモジュレータ６を透過するレーザ光１８の透過率をＴ１（通常は０）とＴ２（ここでは最大透過率、即ち１）の間で任意に設定することができる。即ち、ＥＯモジュレータ６を透過するレーザ光１８の透過率を０から１の間で任意に設定することができる。ただし、ここでは結晶６１や偏光ビームスプリッタ６２表面での反射や吸収はないものとして考えている。
【００２５】
図５はＥＯモジュレータにおけるレーザ入力と印加電圧とレーザ出力の関係を示すグラフ図である。図３および図４で説明したことから、図５に示すように、ＥＯモジュレータ１０に入射するレーザ光１８の出力（ＥＯモジュレータ１０への入力）Ｐ０を一定とし、結晶６１への印加電圧をＶ１，Ｖ２，Ｖ３，Ｖ１と変化させることにより、ＥＯモジュレータ１０からのレーザ出力として、出力Ｐ２，Ｐ３の階段状のパルス出力が得られる。ここで、出力Ｐ２はＥＯモジュレータ１０への入力Ｐ０と電圧Ｖ２を印加したときの透過率Ｔ２との積で求められ、出力Ｐ３は入力Ｐ０と電圧Ｖ３を印加したときの透過率Ｔ３との積で求められる。当然、結晶６１に印加する電圧を連続的に変化させることにより、透過するレーザ光２の出力を連続的に変化させることができ、結果的に任意の時間変化を有するパルスレーザ光２を得ることができることになる。
【００２６】
ここでは、ＥＯモジュレータ１０として、ポッケルス・セル６１と偏光ビームスプリッタ６２を組み合わせることで説明したが、偏光ビームスプリッタ６２の代わりに各種偏光板を用いることができる。尚、以後の説明では結晶６１と偏光ビームスプリッタ６２（または偏光板）の組み合わせをＥＯモジュレータ１０と称する。
【００２７】
また、ＥＯモジュレータ１０の他に、ＡＯ（音響−光学）モジュレータを使用することができる。ただし、一般的にＡＯモジュレータはＥＯモジュレータと比較して、駆動周波数が低いため、高速の立ち上がり・立ち下がりが必要な場合や、パルス幅の小さいパルス光を切り出すには適さない場合もある。このようにＥＯモジュレータ１０あるいはＡＯモジュレータなどの変調器を用いることにより、レーザ発振器からは常に連続発振レーザ光を出力した状態で、被照射部に対して任意の照射開始点で照射を開始し、任意の照射終了点で照射を終了することができる。
【００２８】
ＥＯモジュレータ１０によりオン状態になったレーザ光１８はビーム成型光学系１１で所望形状のビームに成形する。通常、ガスレーザ発振器や固体レーザ発振器からの出力ビームは、円形でガウス形のエネルギ分布を持っているため、そのままでは本発明のレーザアニールに使用することはできない。発振器出力が十分に大きければ、ビーム径を十分に広げ、中心部分の比較的均一な部分から必要な形状に切り出すことで、ほぼ均一なエネルギ分布の任意の形状を得ることができるが、ビームの周辺部分を捨てることになり、エネルギの大部分が無駄になる。この欠点を解決して、ガウス形の分布を均一な分布に変換するために、必要に応じてビームホモジナイザを用いる。あるいは、レーザ光１８をシリンドリカルレンズにより１方向のみ集光することで、電動矩形開口スリット１２面で線状ビームを得ることができる。尚、図１ではビーム成形光学系１１として、シリンドリカルレンズのみを示してある。
【００２９】
図１に戻って本発明による製造装置の動作を説明する。シリンドリカルレンズ１１で線状に集光されたレーザ光１８は電動矩形開口スリット１２で周辺の不要な部分光を切り落とされて所望の矩形形状（巨視的には線状とも言える）に成形され、対物レンズ１３でガラス基板１上に縮小投影される。シリンドリカルレンズ１１で線状に集光した場合、長手方向のエネルギ分布はガウス形のままであり、両端が低くなっている。そこで、通常は、アニールに適さない低エネルギ密度部分を電動矩形開口スリット１２で切り落とす。これにより、線状に集光したレーザ光をその幅方向に走査することにより、走査部全体を良好にアニール処理することができる。なお、対物レンズ１３の倍率をＭとすると、電動矩形開口スリット１２の像、あるいは電動矩形スリット１２面を通過したレーザ光１８の大きさは倍率の逆数、即ち１／Ｍの大きさで投影される。
【００３０】
ガラス基板１にレーザ光１８を照射するに当たって、ステージ２をＸＹ平面内で移動しながら所望の位置にレーザ光１８をパルス的に照射するが、ガラス基板１表面の凹凸、うねりなどによる焦点外れが起きると、集光されたレーザ光１８のパワー密度変動、照射形状の劣化が起き、所期の目的を達成することができない。このため、常に焦点位置で照射できるように、自動焦点光学系（図示せず）により焦点位置を検出し、焦点位置から外れた場合にはステージ２をＺ方向（高さ方向）駆動するか、あるいは光学系をＺ方向（高さ方向）駆動して、常に焦点位置（電動矩形開口スリット１２面の投影位置）とガラス基板１表面が一致するように制御する。
【００３１】
レーザ光１８が照射されるガラス基板１の表面を落射照明光源１５からの照明光で照明することができる。これをＣＣＤカメラ１６で撮像することで、ガラス基板１の表面をモニタ（図示せず）により観察する。レーザ照射中にガラス基板１の表面を観察する場合には、ＣＣＤカメラ１６の手前にレーザカットフィルタを挿入して、ガラス基板１表面で反射したレーザ光でＣＣＤカメラ１６がハレーションを起こして観察できなくなったり、極端な場合にはダメージを受けるのを防止する。
【００３２】
ステージ２に載置されたガラス基板１のアライメントは、対物レンズ１３、ＣＣＤカメラ１６でガラス基板１に形成してあるアライメントマークあるいはガラス基板角部あるいは特定のパターンを複数箇所撮像し、それぞれ制御装置２２により必要に応じて２値化処理、パターンマッチング処理などの画像処理を行って、それらの位置座標を算出し、ステージ２を駆動することで、ＸＹθの３軸に対して行うことができる。
【００３３】
図１には対物レンズ１３は１個で表現してあるが、電動レボルバに複数の対物レンズを装着させておき、制御装置２２からの信号により適宜切り替え、処理内容に応じて最適な対物レンズを使い分けることができる。即ち、ステージ２にガラス基板１を載置した時のアライメント、必要に応じて行う精アライメント、レーザアニール処理、処理後の観察、更には後で述べるアライメントマーク形成等に、それぞれ最適な対物レンズを使用することができる。アライメントは専用の光学系（レンズ、撮像装置および照明装置）を設けて行うことは可能であるが、レーザアニールを行う光学系をアライメント光学系と共用することで、同一光軸での検出が可能になり、アライメント精度が向上する。
【００３４】
次に、前記した本発明の製造装置を用いて実施する本発明による表示装置の製造方法すなわちレーザアニール方法の１実施例について説明する。ここで、アニール対象とするガラス基板１は、厚さ０．３ｍｍ〜１．０ｍｍ程度のガラス基板の一主面に絶縁体薄膜を介して膜厚４０ｎｍ〜１５０ｎｍのアモルファスシリコン膜（非晶質シリコン膜）を形成し、これをエキシマレーザ光で全面走査することでポリシリコン膜（多結晶シリコン膜）に結晶化させたものである。以降、これを単にガラス基板１と称する場合もある。ここで、絶縁体薄膜とは膜厚５０ｎｍ〜２００ｎｍのＳｉＯ２ あるいはＳｉＮあるいはそれらの複合膜である。
【００３５】
図６は本発明による製造方法の１実施例であるレーザアニール方法の対象となるガラス基板を説明する平面図であり、要部の拡大図と共に示してある。エキシマレーザでアニールし、ポリシリコン膜が形成されたガラス基板１を図１のステージ２上に載置する。このガラス基板１は図６に示すように、画素部である表示領域１０１とドライバ回路部１０２、１０２’から構成され、外縁部にアライメントマーク１０３、１０３’が少なくとも２箇所に形成されている。これらアライメントマーク１０３，１０３’はフォトエッチング技術で形成しても良いが、この目的だけでフォトレジスト工程を実施するのは無駄が多い。このためレーザアニールに使用するレーザ光１８を、シリンドリカルレンズ１１の回転と電動矩形スリット１２で、例えば縦長と横長の矩形に、順次成形して多結晶シリコン薄膜を除去加工することで十字マークを形成し、アライメントマーク１０３、１０３’とすることができる。あるいは、インクジェット手段等によりドット状のアライメントマークを形成しても良い。これらの場合、予め、ガラス基板１の角部等でプリアライメントを行っておく必要がある。
【００３６】
アライメントマーク１０３，１０３’位置を検出し、ＸＹθ（Ｘ軸、Ｙ軸、θ軸）について位置補正をした後、設計上の座標に従って、図６に矢印で示す方向に光学系を、あるいは逆方向にステージ２を移動させて相対的に走査させながら、ＥＯモジュレータ１０によりＯＮ状態になったレーザ光１８を対物レンズ１３により集光照射する。レーザ光１８を照射する領域は、例えば各画素を駆動するためのドライバ回路を形成する部分１０２、１０２’であり、より厳密には、駆動部薄膜トランジスタの形成領域（図６の拡大図で、１０４、１０５、１０６、１０７、１０８、１０９、１１０で示した部分、以後アニール領域とも称する。）である。必要に応じてガラス基板１を相対的に複数回数往復させながら順次照射する。装置の構成によっては、光学系を移動することで、相対的に走査しても良い。
【００３７】
図１６は本発明によるレーザアニールを実施するに好適なレーザ光の集光状態を説明する斜視図である。アニール領域１０４〜１１０の各々の大きさは、例えば４ｍｍ×１００μｍで、この矩形領域が２５０μｍピッチで設定されている。一方、照射するレーザビームの大きさは５００μｍ×１０μｍである。即ち、
レーザビームは図１６に示すように長手方向が５００μｍ、幅方向が１０μｍの矩形（帯状）に成形されている。この時照射されるレーザ光のエネルギ密度は１００×１０３ Ｗ／ｃｍ２ 〜５００×１０３ Ｗ／ｃｍ２ 程度が適しているが、レーザ光の走査速度、シリコン膜の膜厚、非晶質か多結晶か等によって最適値は変化する。出力１０Ｗのレーザ発振器を使用した場合、１回の走査でアニール可能な領域の幅が５００μｍであるため、必要な幅（４ｍｍ）をアニールするためには８回の片道走査、あるいは４往復走査で照射する必要がある。アニール可能な領域の幅はレーザ発振器６の出力で決まり、発振器６の出力が十分に大きければ、より大きな領域に照射することができ、走査回数を減らすことができる。あるいは照射するビームの形状をより小さな集光幅にすることでも、長手方向を大きくすることができる。
【００３８】
図１７は本発明のレーザアニールを行う際のレーザ照射領域を説明する斜視図である。ガラス基板１を５００ｍｍ／ｓの速度で相対的に移動させながら２５０μｍピッチで、図１７に示した要領で１００μｍ長さだけ照射する。即ち照射開始位置でレーザ光の照射を開始し、レーザ光の照射を持続したままステージ２を相対的に１００μｍ移動させ、照射終了位置でレーザ光の照射を停止する。次に、ステージが２５０μｍ移動した地点で、再び照射開始と照射停止を行い、これを必要回数だけ繰り返す。その間、ステージ２は停止することなく、一定速度で連続的に移動を継続する。これにより、概ね５００μｍ×１００μｍのアニール領域（照射するレーザの幅を考慮すると、より厳密には５００μｍ×１１０μｍのアニール領域）が２５０μｍピッチで形成されることになり、後で詳細に説明するが、レーザ光を走査した方向に結晶粒が成長する。
【００３９】
図７は本発明による製造方法を説明するタイミング図であり、ステージ２の移動とレーザ光を照射するタイミングを示す。カウンタＣ１〜Ｃ４は制御装置２２に有するが図示は省略した。ここでは、ガラス基板１を相対的に走査させながらＥＯモジュレータ１０でレーザ光１８をオン／オフして照射する手順について説明する。図６の矢印で示したように、Ｘ方向に走査しながら２５０ミクロンピッチで距離１００ミクロンだけ１０２４箇所に照射するものとする。ステージ２のＸ軸に付加したリニアスケール（リニアエンコーダ）３は、ステージ２がＸ方向へ一定距離を移動する度に１パルスのパルス信号を発生する。発生する信号が正弦波の場合には矩形波に変換して使用しても良い。このパルス信号をカウントすることで、ステージ２の位置を検出することができる。リニアスケール３で発生するパルス信号は、高精度のリニアスケール３では、例えば移動量０．１ミクロン毎に１パルス発生する。パルス間隔が大きい場合には、電気的に分割して、小さなパルス間隔にすることも可能である。
【００４０】
ステージ２は停止状態から一定速度に達するまでに、一定の距離（加速領域）を必要とする。レーザ照射時のステージ速度を５００ｍｍ／ｓとすると、５０ｍｍ程度の加速領域が必要であり、照射開始位置（図６におけるアニール領域１０４の左辺）より、加速領域として５０ｍｍ以上、例えば６０ｍｍだけ左側の位置（図７におけるＸｓ）に位置決めし、停止する。
【００４１】
ここで、制御装置２２の指令により、リニアスケール３からのパルス信号をカウントするカウンタ回路Ｃ１（カウンタ１）はカウント数を一度クリアしてからカウントを開始するとともに、ステージ２の駆動を開始する。カウンタ回路Ｃ１はステージ２の移動に従って発生するパルス信号をカウントし、ステージ２が最初の照射開始位置Ｘ１に到達した時点、即ち６０ｍｍ移動に相当するパルス数ｎ１（６０００００パルス）をカウントした時点でゲートオン信号（ゲートＯＮ）を出力する。この信号により、ＥＯモジュレータ電源２１へのゲートが開き、ＥＯモジュレータ電源２１への信号が伝達可能となる。この時点では、ステージ速度は加速を終え、一定速度に達している。
【００４２】
このゲートオン信号を受けて、カウンタ回路Ｃ３（カウンタ３）がＥＯモジュレータ電源２１のオン信号（ＥＯＭＯＮ）を出力するとともにカウント数をクリアしてカウントを開始し、以降、照射ピッチに相当するパルス数ｎ３（２５００パルス）をカウントする度に、ＥＯモジュレータ電源２１にオン信号を出力する。図７ではＥＯモジュレータへの印加電圧ＥＯＭとして示す。
【００４３】
一方、カウンタ回路Ｃ４（カウンタ４）はＥＯモジュレータ電源２１へのオン信号を受けて、カウント数をクリアするとともにカウントを開始し、アニール領域長さ１００ミクロンに相当するパルス数ｎ４（１０００パルス）をカウントした時点で、ＥＯモジュレータ電源２１にオフ信号（ＥＯＭＯＦＦ）を出力する。この動作を、カウンタ回路Ｃ３がＥＯモジュレータ電源２１ＯＮ信号を発生する度に繰り返す。
【００４４】
ＥＯモジュレータ電源２１はＥＯモジュレータ電源オン信号を受けてからＥＯモジュレータ電源ＯＦＦ信号を受けるまでの時間（ステージ速度５００ｍｍ／ｓで１００ミクロンの距離を通過する時間：２００マイクロ秒）、ポッケルスセル６１にレーザ光１８の偏光方向が９０度回転する電圧を印加する。これにより、ポッケルスセル６１に電圧が印加される時間と同じ時間だけ、レーザ光１８はＥＯモジュレータ１０を通過して、基板１上に照射される。
【００４５】
一方、カウンタ回路Ｃ２（カウンタ２）はカウンタ回路Ｃ１からのゲートオン信号を受けてカウント数をクリアするとともに、カウンタ回路Ｃ４から出力するＥＯモジュレータ電源オフ信号をカウントし、アニール領域数に相当するパルス数ｎ２（１０２４パルス）をカウントした時点で、ゲートを閉じる。これにより、ＥＯモジュレータ電源２１はＥＯモジュレータ電源オン信号やＥＯモジュレータ電源オフ信号を受けることがなくなり、ＥＯモジュレータ電源２１は動作を停止する。
【００４６】
以上の手順により、図６に示したドライバ回路領域１０２の１回目のレーザアニールが終了するが、実際にはドライバ回路領域が数ミリ幅であり、１回の走査で全体をアニールできない。そのため、一定ピッチ（本実施例の場合には５００ミクロン）だけＹ方向に移動して、上に述べた手順を繰り返す。これにより、ステージ速度の変動の影響を全く受けずに、ステージ２を継続的に移動させた状態で、高精度にレーザ光１８を照射することができる。ただし、走査を繰り返す場合、走査方向に平行にアニールの重なる部分、あるいはレーザが照射されない部分が発生する場合があり、そのような部分では結晶の成長が乱されるため、走査部と走査部のつながる部分にはトランジスタを形成しないようにレイアウト設計を考慮することが望ましい。
【００４７】
ここで、レーザ光１８が照射された場合の、多結晶シリコン薄膜の挙動を説明する。前述したように、本実施例では、ガラス基板１上にエキシマレーザでアニール（すなわち、改質）された多結晶シリコン薄膜が形成された基板をアニール対象に用いている。
【００４８】
図８は本発明による製造方法の１実施例におけるレーザアニール方法を実施する前の結晶状態を示す平面図、図９はレーザアニール方法を実施した後の結晶状態を示す平面図、図１０はレーザアニール方法を実施した領域とドライバ回路活性領域の位置関係を示す基板の平面図である。エキシマレーザによるアニールで得られた多結晶シリコン薄膜は、図８に示すように結晶粒径が１ ミクロン以下（数１００ｎｍ）の微細な結晶粒１２０、１２１の集合体である。図中に示した領域にレーザ光を照射すると、レーザ照射領域外の微細結晶粒１２０はそのまま残るが、レーザ照射領域内の微細結晶粒（例えば結晶粒１２１）は溶融する。その後、レーザ照射領域が通過することにより急速に凝固・再結晶する。この時、溶融したシリコンは溶融部周辺に残留している結晶粒を種結晶として、種結晶の結晶方位にならった結晶が温度勾配に従ってレーザ光の走査方向に成長して行く。この時、結晶粒の成長速度は結晶方位によって異なるため、最終的には最も成長速度の早い結晶方位を持つ結晶粒だけが結晶成長を続ける。
【００４９】
すなわち、図９に示すように、成長速度の遅い結晶方位をもつ結晶粒１２２は、周囲の成長速度の早い結晶方位をもつ結晶粒１２４、１２６の成長に抑えられ、結晶成長が止まる。また、成長速度が中程度の結晶方位を持つ結晶粒１２３、１２４は成長を続けるが、さらに成長速度の大きい結晶粒１２５、１２６の成長に抑えられ、やがて成長が停止する。最終的には成長速度の最も大きな結晶方位を持つ結晶粒１２５、１２６、１２７のみが成長を続ける。これら、最後まで結晶成長が続いた結晶粒１２５、１２６、１２７は、厳密な意味では独立した結晶粒であるが、ほとんど同じ結晶方位を有しており、溶融再結晶した部分は実効的にほぼ単結晶と見なすことができる。レーザ光を、上記したように多結晶シリコン薄膜に照射することにより、レーザ光を照射した部分のみが島状にアニールされ、特定の結晶方位を有する結晶粒のみが成長して、厳密な意味では多結晶状態であるが、ほぼ単結晶に近い性質を有する領域１２５〜１２７が形成されたことになる。特に、結晶粒界を横切らない方向、即ちレーザ光の走査方向においては、実質的に単結晶と考えて良い。このように結晶したシリコン膜を本発明では帯状多結晶シリコン膜と称するのである。
【００５０】
ガラス基板１を相対的に走査しながら上記手順を繰り返し、順次アニールの必要な部分にレーザ光を照射することにより、ドライバ回路部の薄膜トランジスタ（駆動部薄膜トランジスタ）を形成する領域をすべて、ほぼ単結晶に近い性質を有する帯状多結晶シリコン膜の領域に変換することができる。更に、単結晶に近い性質を有する領域は図９に示したように、結晶粒が一定方向に成長しているため、トランジスタを形成した際に、電流が流れる方向と結晶粒の成長方向を一致させることにより、結晶粒界を横切るように方向に電流が流れるのを避けることができる。
【００５１】
図１１は本発明によるレーザアニール方法を実施して形成された駆動部薄膜トランジスタの構成を示す基板の平面図である。すなわち、図１０に示すようにレーザ照射領域３０１のうち、成長速度の早い結晶粒のみで構成された部分がドライバ回路部トランジスタの能動層（活性領域）３０２、３０３となるように位置合わせすればよい。不純物拡散工程およびフォトエッチング工程を経て、活性領域３０２、３０３以外を除去し、図１１に示すようにフォトレジスト工程により、ゲート絶縁膜を介したゲート電極３０５、オーミックな接続を有するソース電極３０６およびドレイン電極３０６を形成して薄膜トランジスタが完成する。ここで、活性領域３０３には結晶粒界３０４、３０４’が存在するが、電流はソース電極３０６とドレイン電極３０７の間を流れるため、電流が結晶粒界３０４、３０４’を横切ることがなく、実質的に単結晶で構成された場合と等価な移動度が得られる。
【００５２】
上記したように本発明のレーザアニールにより溶融再結晶した部分は、電流の流れる方向と結晶粒界の方向を一致させて、電流が結晶粒界を横切ることがないようにすることで、その移動度はエキシマレーザによるアニールを行っただけの多結晶シリコン薄膜と比較して２倍以上、具体的には３５０ｃｍ２ ／Ｖｓ以上に改善することができる。この移動度は、液晶を高速に駆動するためのドライバ回路を構成するに十分な値である。
【００５３】
一方、画素部のスイッチング用トランジスタ（画素部薄膜トランジスタ）はエキシマレーザによるアニールを実施しただけの多結晶シリコン薄膜１０３の領域で形成する。エキシマレーサによるアニールで得られた多結晶膜は結晶粒が微細で結晶方向もランダムなため、本発明のレーザアニールで得られた結晶粒に比べて移動度は小さいが、画素部薄膜トランジスタであるスイッチング用薄膜トランジスタとして使用するには十分である。場合によっては、この画素部薄膜トランジスタとして非晶質シリコン膜でも十分に使える。この場合、ガラス基板１上に非晶質シリコン薄膜を形成し、エキシマレーザによるアニールを実施することなく、ドライバ回路を形成する部分に本発明のレーザアニール方法を実施すればよい。この場合、最初にレーザ光１８が照射されて溶融したシリコンが凝固する過程で微細な多結晶状態になり、この時に形成された結晶粒が種結晶となって、エキシマレーザ照射により形成された多結晶状態のシリコン膜にレーザ光１８を照射した場合と同様に、種々の結晶方位を有する結晶が成長するが、最終的には成長速度の最も速い方向の結晶粒のみが成長を続け、実質的に単結晶といえる多結晶シリコン薄膜が形成できる。
【００５４】
図６に示すドライバ回路領域１０２に対するレーザアニールが終了した後、ドライバ回路領域１０２’をアニールすることになるが、この場合は基板を９０度回転させても良いし、走査方向を９０度変更しても良い。後者の場合、ビーム成型器（図１に於いてはシリンドリカルレンズ１１）を９０度回転させ、また矩形スリットの幅方向と長さ方向を切り換える必要がある。なお、図６に示すドライバ回路領域１０２は、通常はデータ駆動回路領域（薄膜トランジスタをアクティブ素子とした場合はドレインドライバなどと称する）であり、ドライバ回路領域１０２’は走査駆動回路領域（薄膜トランジスタをアクティブ素子とした場合はゲートドライバなどと称する）である。
【００５５】
ただし、図６に示したガラス基板１において、ドライバ回路領域１０２、１０２’のうちの一方、例えばドライバ回路領域１０２に高速な動作を必要とするトランジスタをまとめることができれば、ドライバ回路領域１０２のみに本発明のレーザアニールを実施するだけで良い。即ち、ドライバ回路領域１０２に形成されるトランジスタの能動層（活性領域）は電流が流れる方向に結晶粒界を持たない結晶粒を含む多結晶シリコンで構成され、高速に動作するトランジスタが得られる。一方、ドライバ回路領域１０２’にはそれほどの高速動作を必要としない薄膜トランジスタを形成するため、トランジスタの能動層（活性領域）はエキシマレーザでアニールされただけの微細結晶粒からなる多結晶シリコン膜で構成される。この場合には、基板の回転あるいは走査方向と線状ビームの方向を回転させる必要が無くなり、しかもアニールすべき領域も小さくすることができるため、スループット向上の効果が大きい。
【００５６】
図１８は本発明による製造方法の他の実施例を説明する絶縁基板の平面図である。本実施例では、レーザアニール方法の対象となるドライバ回路領域を絶縁基板（ガラス基板）の１辺にまとめてある。図１８に示すように、ガラス基板１上に形成されるドライバ回路領域６０２を画素領域６０１の外側の１辺にまとめることができれば、駆動部薄膜トランジスタ全ての能動層（活性領域）が電流の流れる方向に結晶粒界を持たない結晶粒を含む多結晶シリコンで構成され、高速に動作する駆動部薄膜トランジスタが得られる。さらに、基板の回転あるいは走査方向と線状ビームの方向を回転させる必要が無くなり、スループット向上の面からも好ましい。ただし、複数のアライメントマーク、例えば図に示したアライメントマーク６０３、６０３’が必要なことは言うまでもない。
【００５７】
なお、本実施例の説明に於いて、ステージの位置あるいは移動量を検出するために、ステージに設置されたリニアスケール（リニアエンコーダ）からの信号をカウントすることで説明したが、これに限定されるものではなく、ステージの位置を検出するために、レーザ光干渉を用いた測長器、ステージを駆動するモータ軸に設置したロータリエンコーダ等からの出力信号を用いることができる。上記した本発明による帯状多結晶シリコン膜への改質手順を含めた薄膜トランジスタ基板（アクティブ・マトリクス基板）の製造工程は図２２及びず２３に示すフローチャートにまとめることができる。
【００５８】
図２２は本発明による製造方法を適用した表示装置の製造工程を説明する流れ図である。ここでは、液晶表示装置を製造する工程を例としてある。また、図２３は図２２における本発明のアニール工程の部分を説明する流れ図である。各工程はＰ−××で示す。図２２に示すように、基板上に絶縁膜形成し（Ｐ−１）、ａ−Ｓｉ（非晶質シリコン）膜形成を行い（Ｐ−２）、エキシマレーザアニール（Ｐ−３）を行った後にドライバ回路を構成するトランジスタの能動層部分とその周辺のみに本発明のレーザアニール（Ｐ−４）を行う。本発明のレーザアニール工程（Ｐ−４）の詳細を図２３に示した。
【００５９】
図２３において、エキシマレーザアニール（Ｐ−３）を施した基板（ガラス基板）を本発明の図１で説明した製造装置（レーザアニール装置）のステージ２に搭載し（Ｐ−４１）、基板の端面あるいは角部でプリアライメントを行い（Ｐ−４２）、レーザ加工によりアライメントマークを形成する（Ｐ−４３）。このアライメントマークを検出してアライメント（精アライメント）を行った（Ｐ−４４）後、設計データに従ってドライバ回路を構成する薄膜トランジスタの能動層部分とその周辺のみにレーザアニールを実施する（Ｐ−４６）。レーザアニール装置に搭載された時点で、フォトレジストプロセス等により他の手段でアライメントマークが形成されている場合には、プリアライメント工程（Ｐ−４２）、アライメントマーク形成工程（Ｐ−４３）は不要である。所望の領域が全てアニールされるまで繰り返した後（Ｐ−４６）、基板を搬出する（Ｐ−４７）。
【００６０】
この後、図２２に示すように、アライメントマーク１０３、１０３’を基準に、あるいはアライメントマーク１０３、１０３’から算出される原点座標を基準に、フォトエッチング工程により、多結晶シリコン膜の必要な部分のみを島状に残す（Ｐ−５）。その後、フォトレジスト工程により、ゲート絶縁膜形成（Ｐ−６）、ゲート電極形成（Ｐ−７）を経て、不純物拡散（Ｐ−８）、および拡散領域活性化を行う（Ｐ−９）。その後、層間絶縁膜形成（Ｐ−１０）、ソース・ドレイン電極形成（Ｐ−１１）、保護膜（バッシベーション膜）形成（Ｐ−１２）などのフォトレジスト工程を経て、ドライバ回路と画素部１０１が形成され、ＴＦＴ基板が完成する（ＬＣＤ（パネル）工程Ｐ−１３）。尚、アライメントマーク１０３、１０３’は本発明のレーザアニールを行った後、少なくとも１回のフォトレジスト工程での位置合わせに用いられる。その後は上記フォトレジスト工程で新たに形成したアライメントマークを使用しても良い。なお、前記図１１に示した薄膜トランジスタは１例を示したに過ぎず、これに限定させるものではない。薄膜トランジスタとして種々の構造が可能であるが、本発明の主旨を逸脱しない範囲で種々の構造のトランジスタを形成可能であることは明らかである。
【００６１】
一方、画素部のスイッチング用トランジスタ（画素部薄膜トランジスタ）はエキシマレーザによるアニールを実施しただけの多結晶シリコン薄膜１０３の領域で形成する。即ち、アライメントマークを基準に、あるいはアライメントマークから算出される原点座標を基準に、ゲート絶縁膜形成、ゲート電極形成、不純物拡散、拡散領域の活性化、ソース・ドレイン電極形成、バッシベーンョン膜形成等のためのフォトレジストプロセスを経て、ＴＦＴ基板が完成する。
【００６２】
この後、完成した薄膜トランジスタ基板に配向膜を形成し、ラビング工程を経たＴＦＴ基板に、力ラーフィルタを重ねて液晶材料を封入するＬＣＤ（パネル）工程、バックライトなどと一緒に組み込むモジュール工程（Ｐ−１４）を経て、高速ドライバ回路をガラス基板上に形成した液晶表示装置（いわゆるシステム・オン・パネル）が完成する。
【００６３】
なお、上記実施例においては、本発明のレーザアニールの対象としてエキシマアニールにより形成した微細多結晶シリコン薄膜を用いることで説明してきたが、多結晶シリコン薄膜を基板上に直接形成した場合には、図２２に示したフローチャートにおいて、非晶質すなわちアモルファスシリコン膜（ａ−Ｓｉ膜）形成が多結晶すなわちポリシリコン膜（Ｐｏｌｙ−Ｓｉ膜）形成に置き換わり、エキシマレーザアニールを省略することができ、上記実施例と全く同じ効果を得ることができる。
【００６４】
図１２は本発明の表示装置を搭載した電子機器例の説明図である。図１２（ａ）に示したテレビ受信機４０１のディスプレイ部、図１２（ｂ）に示した携帯電話機４０２のディスプレイ部、あるいは図１２（ｃ）に示したノート形パソコン４０３のディスプレイ部に本発明の表示装置を搭載することはできる。この他、自動車のダッシュボードに格納される各種計器のディスプレイ部、携帯型ゲーム機のディスプレイ部、ＶＴＲやデジタルカメラのモニタディスプレイ部などを挙げることができる。なお、本発明による表示装置は、上記の実施例で説明した液晶表示パネルを用いた液晶表示装置以外に、有機エレクトロルミネッセンスパネル、その他のパネル型表示素子を用いた表示装置とすることができる。
【００６５】
次に、本発明による製造方法の他の実施例について説明する。図１３は本発明による製造方法の他の実施例であるレーザアニール方法におけるステージの移動とレーザを照射するタイミングを示すタイミング図である。先に述べた実施例と同様に図６の矢印で示したように、Ｘ方向に走査しながら２５０ミクロンピッチで距離１００ミクロンだけ１０２４箇所に照射する場合を例に説明する。本実施例は先に述べた実施例と比べて、基板を相対的に走査させながらＥＯモジュレータでレーザ光をＯＮ／ＯＦＦさせる手順が異なる。
【００６６】
図１のステージ２のＸ軸に付加したリニアスケール３はステージ２のＸ方向への移動に応じて、一定間隔でパルス信号を発生する。発生する信号が正弦波の場合には矩形波に変換して使用しても良い。このパルス信号をカウントすることで、ステージの位置を検出することができる。リニアスケール３で発生するパルス信号は、高精度のリニアスケールでは、例えば移動量０．１ミクロン毎に１パルス発生する。パルス間隔が大きい場合には、電気的に分割して、小さなパルス間隔にすることも可能である。
【００６７】
ステージ２は停止状態から一定速度に達するまでに、一定の距離（加速領域）を必要とする。レーザ照射時のステージ速度を５００ｍｍ／ｓとすると、５０ｍｍ程度の加速領域が必要であり、照射開始位置（図６におけるアニール領域１０４の左辺）より、加速領域として５０ｍｍ以上、例えば６０ｍｍだけ左側の位置（図７におけるＸｓ）に位置決めし、停止する。
【００６８】
ここで、制御装置２２の指令に従って、リニアスケール３からのパルス信号をカウントするカウンタ回路Ｃ１（カウンタ１）をクリアしてからカウントを開始するとともに、ステージ２の駆動を開始する。カウンタ回路Ｃ１はステージの移動に従って発生するパルス信号をカウントし、ステージ２が照射開始位置Ｘ１に到達した時点、即ち６０ｍｍ移動に相当するパルス数ｎ１（６０００００パルス）をカウントした時点でゲートＯＮ信号を出力する。この信号により、ＥＯモジュレータ電源２１へのゲートが開き、ＥＯモジュレータ電源２１への信号が伝達可能となる。この時点では、ステージ速度は加速を終え、一定速度に達している。
【００６９】
このゲートオン信号（ゲートＯＮ）を受けて、カウンタ回路Ｃ３（カウンタ３）がＥＯモジュレータ電源２１のオン信号（ＥＯＭＯＮ）を出力するとともにカウントをクリアしてカウントを開始し、以降、照射ピッチに相当するパルス数ｎ３（２５００パルス）をカウントする度にＥＯモジュレータ電源２１へのＯＮ信号を出力する。
【００７０】
一方、制御装置２２に有する図示しないタイマーＴ１（タイマー１）はＥＯモジュレータ電源２１のＯＮ信号を受けて時間のカウントを開始し、アニール距離１００ミクロンを移動するのに要する時間（２００マイクロ秒）が経過した時点でＥＯモジュレータ電源２１へのオフ信号（ＥＯＭＯＦＦ）を出力する。あるいは、ＥＯモジュレータ電源２１のオン信号を受けてアニール距離１００ミクロンを移動するのに要する時間（２００マイクロ秒）のパルス幅を持つパルス信号を発生させても良い。この動作を、ＥＯモジュレータ電源２１のオン信号を受ける度に繰り返す。
【００７１】
ＥＯモジュレータ電源２１はＥＯモジュレータ電源オン信号を受けてからＥＯモジュレータ電源オフ信号を受けるまでの間（５００ｍｍ／ｓで１００ミクロンを通過する時間：２００マイクロ秒）、ポッケルスセル６１にレーザ光１８の偏光方向が９０度回転する電圧を印加する。これにより、ポッケルスセル６１に電圧が印加される時間と同じ時間だけ、レーザ光１８がＥＯモジュレータ１０を通過して出力され、基板１上に照射される。
【００７２】
なお、ＥＯモジュレータ電源２１として、外部からのパルス信号を入力することでパルス信号波形に応じた電圧波形をポッケルスセル６１に印加できる形式のものもある。この場合にはタイマーＴ１の代わりにパルスジェネレータを使用しても良い。即ち、カウンタ回路Ｃ３が照射ピッチに相当するパルス数ｎ３（２５００パルス）をカウントする度に発生するＥＯモジュレータ電源２１のＯＮ信号をパルスジェネレータに入力し、予め設定したパルス幅、即ち、レーザ光がアニール領域を通過するに必要な時間に相当するパルス幅の信号（本実施例の場合はパルス幅２００マイクロ秒）を発生させて、ＥＯモジュレータ電源２１に入力する。これにより、前述の実施例と同様に、レーザ光を基板１上の必要な領域に照射することができる。
【００７３】
一方、カウンタ回路Ｃ２（カウンタ２）はカウンタ回路Ｃ１からのゲートオン信号を受けてカウントをクリアするとともに、カウンタ回路Ｃ４が出力するＥＯモジュレータ電源オフ信号あるいはパルスジェネレータの出力パルスをカウントし、アニール箇所数に相当するパルス数ｎ２（１０２４パルス）をカウントした時点で、ゲートを閉じる。これにより、ＥＯモジュレータ電源２１はＥＯモジュレータ電源オン信号やＥＯモジュレータ電源オフ信号を受けることがなくなり、ＥＯモジュレータ電源２１は動作しない。
【００７４】
本実施例においては、レーザ光の照射開始位置はステージ位置により制御されるが、レーザ照射終了位置はレーザ照射開始後の時間、あるいはパルスジェネレータ出力パルスのパルス幅で規定される。このため、ステージ速度に変動があった場合、照射終了位置はステージ速度の変動に応じて、わずかに変動する可能性がある。しかしながら、大きな質量のステージが高速で移動している場合には、変動はわずかであり、実質的にステージ速度の変動による影響は極めて小さい。ステージ速度が±１％程度変動しても、照射開始位置の変動は全くなく、照射終了位置の変動も１ミクロン程度であり、実質的に問題は生じない。
【００７５】
以上の手順により、図６に示したドライバ回路領域１０２の１回目のレーザアニールが終了するが、実際にはドライバ回路領域として数ミリ幅が必要であり、１回の走査で全体をアニールできない。そのため、一定ピッチ（本実施例の場合には５００ミクロン）Ｙ方向に移動して、上に述べた手順を繰り返せばよい。これにより、ステージ速度の変動の影響を受けずに、高精度に照射することができる。ただし、走査を繰り返す場合、走査方向に平行にアニールの重なる部分、あるいはレーザが照射されない部分が発生する場合があり、そのような部分では結晶の成長が乱されるため、走査部と走査部のつながる部分にはトランジスタを形成しないようにレイアウト設計することが望ましい。なお、レーザ光１８が照射された場合の、多結晶シリコン薄膜における結晶粒の変化は前述した通りである。
【００７６】
前記実施例での説明と同様に、図６に示したガラス基板１において、ドライバ回路領域１０２、１０２’のうちの一方、例えばドライバ回路領域１０２に高速な動作を必要とするトランジスタをまとめることができれば、ドライバ回路領域１０２のみに本発明のレーザアニールを実施するだけで良い。即ち、ドライバ回路領域１０２に形成されるトランジスタの能動層（活性領域）は電流が流れる方向に結晶粒界を持たない結晶粒を含む多結晶シリコンで構成され、高速に動作するトランジスタが得られる一方、ドライバ回路領域１０２’にはそれほどの高速動作を必要としないトランジスタを形成するため、トランジスタの能動層（活性領域）はエキシマレーザでアニールされただけの微細結晶粒からなる多結晶シリコン膜で構成される。この場合には、基板の回転あるいは走査方向と線状ビームの方向を回転させる必要が無くなり、しかもアニールすべき領域も小さくすることができ、スループット向上の効果が大きい。
【００７７】
あるいは、図１８に示すように、基板１上に形成されるドライバ回路領域６０２を画素領域６０１の外側の１辺にまとめることができれば、ドライバ回路用トランジスタ全ての能動層（活性領域）が電流の流れる方向に結晶粒界を持たない結晶粒を含む多結晶シリコンで構成され、高速に動作するトランジスタが得られる。この場合も、基板の回転あるいは走査方向と線状ビームの方向を回転させる必要が無くなり、スループット向上の面からも好ましい。アライメントマーク６０３、６０３’が必要なことは言うまでもない。
【００７８】
なお、本実施例の説明に於いて、ステージの位置あるいは移動量を検出するために、ステージに設置されたリニアスケール（リニアエンコーダ）からの信号をカウントすることで説明したが、これに限定されるものではなく、ステージ位置を検出するために、レーザ干渉を用いた測長器、ステージを駆動するモータ軸に設置したロータリエンコーダ等からの出力信号を用いることができる。
【００７９】
ここで、本発明の製造方法の別な実施例について説明する。前述した実施例においては、５００μｍ×１００μｍミクロン幅のアニール領域が２５０ミクロン間隔で並んでいる場合について示したが、ここではアニール領域を密に並べた場合について説明する。
【００８０】
１例として４ｍｍ幅の領域を、５００μｍ×１０μｍのレーザビームを走査してアニールすることを考える。１走査でのアニール幅はレーザの出力が許す範囲で大きくすることが望ましく、また、アニール長さ（走査方向のアニール領域寸法）およびアニール領域のピッチは画素ピッチの整数倍が望ましい。ここでは画素ピッチを２５０μｍと仮定した場合を考え、一つのアニール領域を５００μｍ×５００μｍに設定する。
【００８１】
まず、１回目の走査で５００μｍ×５００μｍの領域を１ｍｍピッチで照射する。この場合、図２８に示す様に５００μｍ×５１０μｍの領域にレーザが照射され、アニールされた領域が１ｍｍピッチで形成される。それぞれのアニール領域８０１、８０２、８０３においては、アニール開始部１０μｍ程度の領域８１１、８１２、８１３は溶融したシリコンが表面張力で走査方向に引っ張られ、膜厚が薄くなる。また、アニール終了部の１０μｍ程度の領域８２１、８２２、８２３には盛り上がり（突起）が形成される。これらに挟まれた領域８０１、８０２、８０３は良好にアニールされて疑似単結晶膜が形成される
【００８２】
次に、同様に照射領域を５００μｍ×５００μｍに設定したまま、照射開始位置を走査方向に５００μｍずらして１ｍｍピッチでアニールを行うことにより、先の走査時にアニールしなかった領域８０４、８０５をアニールし、図２９に示す様に５００μｍ幅のアニール領域が形成される。しかしながら、先に説明した様に照射開始部と照射終了部は膜厚が薄くなったり、あるいは突起が形成されたりするため、トランジスタを形成するには不適な、幅１０μｍ程度の領域８１１、８４２、８４３、８４４、８４５、８３２が５００μｍピッチで形成される。
【００８３】
ここで、領域８４２について考えてみると、最初の走査でアニール領域の終了部となり、突起が形成されていたが、２回目の走査でアニール開始部となり、突起はほぼ解消されるものの、正常な領域例えば８０１とは異なり、トランジスタを形成するには適していない。また、領域８４３について考えてみると、最初の走査でアニール領域の開始部となって膜厚が薄くなっていたが、２回目の走査でアニール終了部となって突起が形成されたため、やはりトランジスタを形成するには適していない。
【００８４】
次に、走査方向に直交する方向に５００μｍ移動して同様のアニールを行い、アニールを必要とする幅が全てアニールされるまで繰り返す。本実施例の場合には、４ｍｍの幅をアニールすることから、８列即ち１６回の走査を繰り返す。
この時、図３０に示す様に、走査方向に直交する方向に５００μｍ移動して照射した時の重なり部８５１、８５２では結果的に、照射が重なったり、あるいは照査されない部分が残ったり、あるいは先にアニールされた部分が後からの照射時に熱影響を受け、照射部に近接する部分の結晶状態が乱れたりする。このため、１０μｍ程度の幅で、トランジスタを形成するに不適な領域８５１、８５２が残る。
【００８５】
これらを考慮すると、結果的に図３１に示す様に、およそ４９０μｍ×４９０
μｍの良好にアニールされた領域（即ち、擬単結晶領域）８００が５００μｍピッチで形成されたことになる。よりわかりやすく表現すると、ガラス基板上に４９０μｍ角の疑似単結晶シリコン膜が、５００μｍピッチでタイルを貼り付けた状態に形成されたことになる。この疑似単結晶シリコンのタイル上にトランジスタが配置されるように設計することで、高性能なトランジスタを形成することができる。
【００８６】
尚、ここでは同じ方向に走査しながらアニールする場合を説明してきたが、往復の走査で行きと帰りで照射位置が５００μｍずれるように設定して照射しても良い。その場合、最終的に得られる膜厚の薄くなる部分と突起が形成される部分の並び方が変化するが、いずれも、およそ１０μｍの幅でトランジスタの形成に不適であることから、トランジスタ形成に適した疑似単結晶領域は図３１に示したものと同じになる。
【００８７】
形成されるトランジスタは、図３５に示す様にガラス基板９８０上に形成される信号線用駆動回路９８１を構成する場合を仮定すると、５００μｍピッチで形成した１つの疑似単結晶領域９８２には、２５０μｍピッチの画素を２画素、より正確にはＲＧＢの各１ドットから構成される画素の２画素分、即ち６ドット分を駆動するための回路９８３が６組形成される。一般的には１つの疑似単結晶領域内では等ピッチで回路が形成されて回路群を構成し、それら回路群が疑似単結晶領域の形成ピッチで形成される。即ち、ガラス基板上には各信号線を駆動するための同一機能を有する回路が１パネル内にわたって等間隔ではなく、同一機能を有する複数の回路群が同一ピッチで配置される構成となる。
【００８８】
また、他の実施例として、４ｍｍ幅の領域を５００μｍ×１０μｍのレーザビームを走査してアニールすることを考える。１走査でのアニール幅はレーザの出力が許す範囲で大きくすることが望ましく、また、アニール長さ（走査方向のアニール領域寸法）及びアニール領域のピッチは画素ピッチの整数倍が望ましい。ここでも画素ピッチを２５０μｍと仮定し、一つのアニール領域を５００μｍ×４８０μｍに設定し、５００μｍピッチで照射する。
【００８９】
まず、１回目の走査で、図３２に示す様に５００μｍ×４９０μｍの領域を１ｍｍピッチで照射する。この場合、５００μｍ×４９０μｍの領域にレーザが照射され、アニールされた領域が５００μｍピッチで形成される。それぞれのアニール領域９０１、９０２、９０３、９０４、９０５においては、アニール開始部１０μｍ程度の領域９１１、９１２、９１３、９１４、９１５は溶融したシリンが表面張力で持って行かれるために薄くなる。また、アニール終了部の１０μｍ程度の領域９２１、９２２、９２３、９２４、９２５には盛り上がり（突起）が形成される。これらに挟まれた領域９０１、９０２、９０３、９０４、９０５は良好にアニールされて疑似単結晶膜が形成される。さらに本実施例においては、各照射領域の間には、およそ１０μｍのレーザが照射されない領域が残留する。しかし、この領域はそれまでの結晶成長を一度停止させて新たな結晶成長を誘起させることと、レーザ照射に伴う基板への熱の蓄積を途絶させる上で、必要な領域である。
【００９０】
次に、走査方向に直交する方向に５００μｍ移動して同様のアニールを行い、アニールを必要とする幅が全てアニールされるまで繰り返す。本実施例の場合には、４ｍｍの幅をアニールすることから、８列即ち８回の走査を繰り返す。
列を変えて照射した時の重なり部９５１、９５２、９５３、９５４、９５５、９５６、９５７、９５８、９５９、９６０では結果的に、照射が重なったり、あるいは照査されない部分が生じたり、あるいは先にアニールされた部分が後からの照射時に熱影響を受け、照射部に近接する部分の結晶状態が乱れたりする。このため、１０μｍ程度の幅で、トランジスタを形成するに不適な領域が残る。
【００９１】
これらを考慮すると、結果的に図３１に示す様に、およそ４９０μｍ×４７０μｍの良好にアニールされた領域（即ち、擬単結晶領域）９００が５００μｍピッチで形成されたことになる。よりわかりやすく表現すると、ガラス基板上に４９０μｍμｍ×４７０μｍの疑似単結晶シリコン膜が、５００μｍピッチでタイルを貼り付けた状態に形成されたことになる。この疑似単結晶シリコンのタイル上にトランジスタが配置されるように設計することで、高性能なトランジスタを形成することができる。
【００９２】
尚、ここでは同じ方向に走査しながらアニールする場合を説明してきたが、往復の走査で行きと帰りで走査方向に直交する方向に５００μｍずれるように設定して照射しても良い。その場合、膜厚の薄くなる部分と突起が形成される部分の並び方が列によって変るが、いずれも、およそ１０μｍの幅でトランジスタの形成に不適であることから、トランジスタ形成に適した疑似単結晶領域は図３１に示したものと同じになる。先に示した実施例に比べて疑似単結晶領域は多少狭くなるが、スループットはおよそ２倍になる。
【００９３】
形成されるトランジスタは、図３５に示す様にガラス基板９８０上に形成される信号線用駆動回路９８１を構成する場合を仮定すると、５００μｍピッチで形成した１つの疑似単結晶領域９８２には、２５０μｍピッチの画素を２画素、より正確にはＲＧＢの各１ドットから構成される画素の２画素分、即ち６ドット分を駆動するための回路９８３が６組形成される。一般的には１つの疑似単結晶領域内では等ピッチで回路が形成されて回路群を構成し、それら回路群が疑似単結晶領域の形成ピッチで形成される。即ち、ガラス基板上には各信号線を駆動するための同一機能を有する回路が１パネル内にわたって等間隔ではなく、同一機能を有する複数の回路群が同一ピッチで配置される構成となる。
【００９４】
尚、上記説明ではレーザアニール領域をアニール幅、アニール長さ、ピッチで規定して説明してきたが、それぞれの寸法はステージに取り付けたリニアスケールが発生するパルス数に換算できる。よって、レーザ光のＯＮ／ＯＦＦのタイミングは、それぞれの相当するパルス数をカウントした時点で動作させることで実現できることは明らかであるが、ここでは詳細な説明を省略する。
【００９５】
図１４は本発明による製造装置すなわちレーザアニール装置の他の実施例の説明図である。本実施例では、複数のパネルが取得できる大形の基板５０１を載置するステージ５０２と、レーザ照射光学系を備えた複数の光学鏡筒５０３と、上記光学鏡筒の各々を独立に位置調整するための調整ステージ５０４と、上記調整ステージ５０４を保持するための架台５０５（図中では一部分を表示）と、連続発振レーザ発振器５０６と、レーザ発振器５０６を励起するためのレーザダイオード電源５０７と、励起光を伝送するためのファイバ５０８と、ステージの位置を検出するためのリニアスケール５０９、５１０から構成されている。
【００９６】
図１５は図１４における光学系の概略構成の説明図である。図１４の光学鏡筒５０３内部には図１５に示すように、シャツ夕５１１、ビームエキスパンダ５１２、透過率可変フィルタ５１３、ＥＯモジュレー夕２１４、シリンドリカルレンズ５１５、矩形スリット５１６、対物レンズ５１７、ＣＣＤカメラ５１８等から構成されたレーザ照射光学系が納められている。尚、図１５においては、観察用照明装置、参照光用光源装置、観察用モニタ、自動焦点光学系、画像処理装置、制御装置等は省略してあるが、基本的には図１に示した構成と同じである。また、各部の機能については図１に示したレーザアニール装置と同様であり、ここでは詳細には触れない。異なる点は、複数組（図１４においては６組）のレーザ照射光学系がそれぞれ独立の光学鏡筒（図では５０３で代表）に納められ、それぞれが独立にＸＹＺに移動可能な調整ステージ（図では５０４で代表）上に固定されていて、各光学銭筒（図では５０３が代表）が各パネルの同一箇所にレーザ光を照射できるように位置の調整が可能であり、同時に複数箇所をレーザアニールできる点にある。
【００９７】
次に上記したレーザアニール装置によるレーザアニール方法を説明する。基板５０１として、図６に示したように、ガラス基板１の一主面に絶縁体薄膜を介して非晶質シリコン薄膜を形成し、エキシマレーザ光を全面走査することで微細な多結晶シリコン膜に変化した多結晶シリコン薄膜基板５０１を用いる。ここで、絶縁体薄膜はＳｉＯ２ あるいはＳｉＮあるいはそれらの複合膜である。上記多結晶シリコン薄膜基板には複数のパネルが（図１４においては１基板上に６パネルが）形成される。
【００９８】
まず、多結晶シリコン薄膜基板５０１をステージ５０２上に載置する。この多結晶シリコン薄膜基板５０１には、各パネル（図１４では６パネル）が形成される領域の複数箇所にアライメントマーク（図示せず）が形成されている。これらアライメントマークは通常、フォトエッチング技術で形成するが、この目的だけでフォトレジスト工程を実施するのは無駄が多い。このため、多結晶シリコン薄膜基板５０１の角部を検出して概略のアライメントを行った後、１つの光学鏡筒５０３でレーザアニールに使用するレーザ光を矩形スリット５１６で、例えば縦長と横長の矩形に成形して多結晶シリコン薄膜を除去加工することで順次各パネルの複数箇所に十字マークを形成し、アライメントマークとすることができる。あるいは各光学鏡筒を予め設定した基準位置に位置決めした後、同時に各パネルの複数箇所に十字マークを形成し、アライメントマークとすることができる。あるいは、インクジェット手段によりドット状のアライメントマークを形成しても良い。
【００９９】
次に、一つの光学鏡筒（例えば５０３）のＣＣＤカメラ５１８で２個所のアライメントマークを順次撮象し、その重心位置を検出して、アライメントマークを基準に設計上の座標に従って、ステージ５０２をＸＹＺ３軸で移動させて多結晶シリコン薄膜基板５０１の精アライメントを行う。尚、アライメントマークの検出にアニールを実施するための光学鏡筒のＣＣＤカメラを使用したが、アライメント用光学系を別途設けても良い。この場合、１個の光学系で順次複数のアライメントマークを検出しても良いし、複数の光学系で同時に複数のアライメントマークを検出しても良い。
【０１００】
多結晶シリコン薄膜基板５０１のアライメント終了後、設計上の座標に従い、各パネルのアライメントマークのうち、１個所が各光学鏡筒の視野内に入るようにステージ５０２を移動させ、各光学鏡筒のＣＣＤカメラ５１８でアライメントマークを撮像し、その重心が視野中央に一致するよう、各光学鏡筒の調整ステージ５０４で調整する。それにより、各光学鏡筒は多結晶シリコン薄膜基板５０１上に形成されたパネルの同一個所を照射するように位置調整されたことになる。
【０１０１】
その後、前述したように設計データに従い、各パネルのドライバ回路形成領域の能動層（活性領域）が形成される部分のみにレーザ光を照射して、アニールを行う。この際、ステージ５０２に設置されているリニアスケール５０９あるいは５１０が発生するパルス信号をカウントし、レーザ光が照射される位置に達したら、ＥＯモジュレータ５１４によりレーザ光をオン状態とし、シリンドリカルレンズ５１５で線状に集光して、矩形スリット５１６で不要部分を切り落として、対物レンズ５１７により集光照射される。必要に応じ、透過率可変フィルタ５１３によりレーザエネルギを調整する。更に、リニアスケール５０９あるいは５１０からの信号をカウントして、ステージ５０２が移動してアニールすべき領域を通過すると、ＥＯモジュレータ５１４によりレーザ光をオフ状態とすることで、アニールを必要とする領域のみに、正確にレーザ光を照射することができる。なお、レーザ光照射のタイミングについては、図７および図１３で説明した通りである。
【０１０２】
レーザ光が照射される領域は、例えば各画素を駆動するためのドライバ回路を構成する薄膜トランジスタの能動層部分で、ステージ５０２を駆動させて多結晶シリコン薄膜基板５０１を走査させながら必要な部分のみに順次照射する。この時、各光学鏡筒は自動焦点機構（図示せず）により、各光学鏡筒を搭載している調整用ステージ５０４をそれぞれ独立にＺ方向に駆動して、全ての対物レンズが基板５０１表面と一定の位置関係になるように制御される。
【０１０３】
１枚のガラス基板に小型のパネルが多数並んでいる場合には、数パネルおきにアニールを実施し、パネルが配列されるピッチ分だけ移動した後、再度アニールを実施する手順を繰り返すことで、全パネルのアニールを行うことができる。なお、レーザ光１８が照射された場合の、多結晶シリコン薄膜における結晶粒の変化は前述した通りで、レーザ光１８を走査した方向に結晶粒が成長し、トランジスタを形成した場合に電流の流れる方向と結晶粒の成長した方向を一致させることで、実質的に単結晶と同等の特性が得られる。
【０１０４】
次に、本発明の他の実施例について説明する。これまでに述べた実施例においては、レーザ光１８をアニールすべき領域のみに照射することで説明してきた。即ち、ステージ２（５０２）が移動を開始してから照射領域に達するまでは、レーザ光１８は完全にオフ状態で、照射領域に達した時点で初めて所定の出力で照射を開始して、照射領域を通過した時点でレーザ光を完全にオフ状態とし、これを繰り返すことで複数領域にレーザアニールを施していた。この方法でレーザ光を照射すると、次のような現象が生じる。
【０１０５】
図２０は本実施例のレーザアニール方法を実施した薄膜トランジスタ基板の断面形状を示す断面図である。図２０に示すように、ガラス基板７０１上に絶縁膜７０２を介して形成されている多結晶シリコン膜７０３は照射開始地点で連続発振レーザ光の照射を開始した瞬間に溶融し、溶融シリコンは表面張力によりレーザ光の走査方向に引っ張られる。このため、レーザ光が通過した後に冷却・凝固すると、レーザ照射前と比較して膜厚の薄い部分７０５が生じる。この膜厚の薄い部分７０５に続く領域は、当初の膜厚の部分７０４が継続するが、レーザ照射終了地点で連続発振レーザ光をＯＦＦ状態にすると、表面張力で引っ張られてきた溶融シリコンがそのまま冷却・凝固するため、盛り上がり７０６が生じる。
【０１０６】
このように、レーザの照射開始部分と照射終了部分でシリコン膜厚が他の部分と異なるため、この部分に形成されたトランジスタの特性は他の部分と比べて変化してしまうため、その部分にはトランジスタを配置できない。そのため、膜厚の薄い異部分７０５と盛り上がり７０６がドライバ回路を構成する薄膜トランジスタの能動層に重ならないように考慮する必要があった。更には、照射終了部の盛り上がり７０６が大きい場合には、薄膜トランジスタ能動層のみを残すためのエッチング工程で、完全に除去できずにエッチング残りが生じて、最悪の場合にはその上を通過する電極や配線が断線したり、断線しないまでも信頼性を低下させる等の問題のあることが分かった。そこで、次のようなレーザ照射方法を採用する。
【０１０７】
図１９は本発明の他の実施例であるステージ位置とレーザ出力の関係の説明図である。図１に示したＥＯモジュレータ１０の設定を変更し、図１９の（ａ）に示すようにアニールを行わない領域では低出力で照射し、アニールを行うべき領域ではアニールに適した出力で照射した。前にも述べたように、アニールには１００×１０３ Ｗ／ｃｍ２ 〜５００×１０３ Ｗ／ｃｍ２ 程度のパワー密度が適しているが、アニールを行わない領域ではその１／３以下のパワー密度で照射した。
【０１０８】
図２１は図１９の（ａ）の方法を実施した薄膜トランジスタ基板の断面形状を示す断面図である。図２１に示すように、ガラス基板７０１上に絶縁膜７０２を介して形成されている帯状多結晶シリコン膜７０３のうち、低出力で照射した部分ではアニールされることが無いため基板へのダメージが発生することがなく、照射開始部の膜厚の薄い部分７０５’、および照射終了部の盛り上がり７０６’
を緩和することができ、アニールに適した出力で照射した部分はレーザ光を走査した方向に結晶粒が成長し、所期の膜質の帯状多結晶シリコン膜が得られた。
【０１０９】
また、図１９の（ｂ）あるいは図１９の（ｃ）に示したように、アニールを行う領域に到達する一定時間あるいは一定距離手前からレーザ出力を連続的に増加させてアニールすべき領域に達した時点でアニールを行う出力に達し、アニールすべき領域を通過した時点から連続的に出力を減少させ、一定時間あるいは一定距離後にアニールを行う出力の１／３以下あるいはレーザ光をオフ状態にした。これで、照射開始部および照射終了部での急激な温度上昇が緩和され、照射開始部での膜厚減少、照射終了部の盛り上がりを緩和することができ、アニールに適した出力で照射した部分はレーザ光を走査した方向に結晶粒が成長し、所期の膜質のシリコン膜が得られた。
【０１１０】
図２４は本発明による表示装置の一例である液晶表示装置を構成する液晶表示パネルの構成例を説明する要部断面図である。液晶表示パネルは第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の貼り合わせ間隙に液晶層ＬＣを挟持して構成される。第１の基板ＳＵＢ１は前記した各実施例で説明したアクティブ・マトリクス基板（薄膜トランジスタ基板）に相当する。この第１の基板ＳＵＢ１はガラス基板であり、その一主面すなわち内面にはゲート電極ＧＴ、帯状多結晶シリコン膜で構成された能動層（半導体膜）ＰＳＩ、ソース電極ＳＤ１およびドレイン電極ＤＳ２、ソース電極ＤＳ１に接続した画素電極ＰＸが形成されている。なお、参照符号ＧＩ、ＰＡＳＤ（１層または多層）は絶縁層、ＯＲＩ１は配向膜を示し、ＰＯＬ１は偏光板である。第１の基板ＳＵＢ１の周辺には、前記図６または図１８で説明した駆動回路部（ドライバ回路部）が形成されている。
【０１１１】
一方、第２の基板ＳＵＢ２もガラス基板からなり、その一主面（内面）にはブラックマトリクスＢＭで区画されたカラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極（対向電極）ＩＴＯおよび配向膜ＯＲＩ２が形成されている。また、参照符号ＰＯＬ２は偏光板である。そして、画素電極ＰＸと共通電極ＩＴＯの間に基板面と垂直な方向の電界が形成されて液晶層を構成する液晶組成物の分子配向の方向を制御して第１の基板ＳＵＢ１に入射する光を第２の基板ＳＵＢ２から出射または遮断することで画像を表示する。
【０１１２】
図２５は本発明による表示装置の一例である液晶表示装置を構成する液晶表示パネルの他の構成例を説明する要部断面図である。液晶表示パネルは第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の貼り合わせ間隙に液晶層ＬＣを挟持して構成される。第１の基板ＳＵＢ１は前記した各実施例で説明したアクティブ・マトリクス基板（薄膜トランジスタ基板）に相当する。この第１の基板ＳＵＢ１はガラス基板であり、その一主面すなわち内面にはゲート電極ＧＴ、帯状多結晶シリコン膜で構成された能動層（半導体膜）ＰＳＩ、ソース電極ＳＤ１およびドレイン電極ＤＳ２、ソース電極ＤＳ１に接続した画素電極ＰＸが画素領域に櫛歯状に形成されている。この櫛歯状の画素電極ＰＸの間に対向電極ＣＴが配列されている。なお、参照符号ＧＩ、ＰＡＳ（１層または多層）は絶縁層、ＯＲＩ１は配向膜を示し、ＰＯＬ１は偏光板である。第１の基板ＳＵＢ１の周辺には、前記図６または図１８で説明した駆動回路部（ドライバ回路部）が形成されている。
【０１１３】
一方、第２の基板ＳＵＢ２もガラス基板からなり、その一主面（内面）にはブラックマトリクスＢＭで区画されたカラーフィルタＣＦ、オーバーコート層ＯＣ、および配向膜ＯＲＩ２が形成されている。また、参照符号ＰＯＬ２は偏光板である。そして、画素電極ＰＸと対向電極ＣＴの間に基板面と並行な方向の電界が形成されて液晶層ＬＣを構成する液晶組成物の分子配向の方向を制御して第１の基板ＳＵＢ１に入射する光を第２の基板ＳＵＢ２から出射または遮断することで画像を表示する。
【０１１４】
図２６は図２または図２５で説明した液晶表示パネルを用いた液晶表示装置の概略構成を説明する断面図である。この液晶表示装置（液晶表示モジュール）は液晶パネルＰＮＬの背面に拡散シートやプリズムシートの積層からなる光学補償シート類ＯＰＳを介してバックライトを設置し、上ケースであるシールドケースＳＨＤと下ケースであるモールドケースＭＤＬで一体化される。下ケースを金属ケースとしたものもある。液晶パネルＰＮＬを構成する第１の基板ＳＵＢ１の周辺には前記した駆動回路部（ドライバ回路部）ＤＲが形成されている。
【０１１５】
図２６に示したバックライトはアクリル板を好適とする導光板ＧＬＢの側縁に配置した光源（ここでは冷陰極蛍光ランプＣＦＬ）、反射板ＲＦＳ、ランプ反射シートＬＦＳ等で構成される、所謂サイドライト型である。しかし、バックライトは、この形式以外に、液晶表示パネルの背面直下に複数の光源を配置した、所謂直下型バックライト、あるいは液晶表示パネルの表面（観察面）側の近傍に設置する、所謂フロントライト型なども知られている。
【０１１６】
図２７は本発明による表示装置の他例である有機エレクイトロルミネッセンス表示装置を構成する表示パネルの構成例を説明する要部断面図である。この有機エレクイトロルミネッセンス表示装置（有機ＥＬと略称する）は、第１の基板ＳＵＢ１と第２の基板ＳＵＢ２で構成されるが、第２の基板ＳＵＢ２は第１の基板ＳＵＢ１に有する下記の各種機能膜を環境から保護する封止缶であり、ガラス板に限らず、金属板で構成される場合もある。第１の基板ＳＵＢ１は前記した各実施例で説明したアクティブ・マトリクス基板（薄膜トランジスタ基板）に相当する。この第１の基板ＳＵＢ１はガラス基板であり、その一主面すなわち内面には前記した製造方法で改質した帯状多結晶シリコン膜で作り込んだ薄膜トランジスタを有する。
【０１１７】
有機ＥＬパネルの画素回路のそれぞれは、少なくともスイッチング用薄膜トランジスタと駆動用薄膜トランジスタを有し、図示の薄膜トランジスタは駆動用薄膜トランジスタに相当し、スイッチング用の薄膜トランジスタは図示を省略してある。薄膜トランジスタは帯状多結晶シリコン膜ＰＳＩ、ゲート電極ＧＴ、ソース電極ＳＤで構成される。そして、ソース電極ＳＤに接続した陽極ＡＤ、発光層ＯＬＥ、陰極ＣＤを有する。なお、参照符号ＩＳ（ＩＳ１，ＩＳ２，ＩＳ３）、ＰＳＶ、ＩＬは絶縁層を示す。また、第２の基板ＳＵＢ２の内面には吸湿剤を設ける場合もある。また、陽極ＡＤと陰極ＣＤは必ずしも図示した配置に限るものではなく、その極性を入れ換えた構成とすることもできる。
【０１１８】
この構成において、駆動用薄膜トランジスタの選択で陽極ＡＤと陰極ＣＤの間に電流が流れ、陽極ＡＤと陰極ＣＤの間に介挿された発光層ＯＬＥが発光する。この発光光Ｌは第１の基板ＳＵＢ１側から出射される。なお、陽極ＡＤを反射金属とし、陰極ＣＤを透明電極とすることで第２の基板ＳＵＢ２側から発光光を出射する形式もある。その場合は第２の基板ＳＵＢ２（封止缶）はガラス板等の透明板とする。この有機ＥＬパネルは、適宜のケースあるいはフレームに収められ、有機ＥＬ表示装置（モジュール）とされる。
【０１１９】
なお、本発明は、上記の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であり、絶縁基板上に薄膜トランジスタ等のアクティブ素子を作り込む各種の電子機器用基板に対して同様に適用することができることは言うまでもない。
【０１２０】
【発明の効果】
以上説明したように、本発明の製造方法および製造装置（レーザアニール方法およびレーザアニール装置）によれば、ガラス等の絶縁基板への熱影響を防止し、かつステージの速度変動によらず正確に照射すべき（アニールすべき）位置にレーザ光を照射することができる。しかも、ステージは定速移動しているため、基板内の場所によらず一定の条件でアニールすることができる。これにより、非晶質あるいは多結晶シリコン薄膜の結晶粒を所望の方向に成長させ、１０ミクロンを越える大きさの結晶粒からなる帯状多結晶シリコン膜に改質することができ、この帯状多結晶シリコン膜で作り込む薄膜トランジスタ等のアクティブ素子の移動度が大幅に改善される。そして、本発明により改質したシリコン膜で形成した薄膜トランジスタ等のアクティブ素子は、液晶表示装置や有機ＥＬ等の表示装置におけるドライバ回路を構成するのに十分な性能を有し、所謂システムオンパネルを実現することができ、また小型化、低コスト化を図った液晶表示装置の各種表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による表示装置を製造するための製造方法を実施する製造装置の一実施例を模式的に説明する構成図である。
【図２】図１におけるＥＯモジュレータの機能を説明する斜視図である。
【図３】図１におけるＥＯモジュレータの機能を説明する斜視図である。
【図４】ＥＯモジュレータにおける印加電圧と透過率の関係を示すグラフ図である。
【図５】ＥＯモジュレータにおけるレーザ入力と印加電圧とレーザ出力の関係を示すグラフ図である。
【図６】本発明による製造方法の１実施例であるレーザアニール方法の対象となるガラス基板を説明する平面図である。
【図７】本発明による製造方法を説明するタイミング図である。
【図８】本発明による製造方法の１実施例におけるレーザアニール方法を実施する前の結晶状態を示す平面図である。
【図９】レーザアニール方法を実施した後の結晶状態を示す平面図である。
【図１０】レーザアニール方法を実施した領域とドライバ回路活性領域の位置関係を示す基板の平面図である。
【図１１】本発明によるレーザアニール方法を実施して形成された駆動部薄膜トランジスタの構成を示す基板の平面図である。
【図１２】本発明の表示装置を搭載した電子機器例の説明図である。
【図１３】本発明による製造方法の他の実施例であるレーザアニール方法におけるステージの移動とレーザを照射するタイミングを示すタイミング図である。
【図１４】本発明による製造装置すなわちレーザアニール装置の他の実施例の説明図である。
【図１５】図１４における光学系の概略構成の説明図である。
【図１６】本発明によるレーザアニールを実施するに好適なレーザ光の集光状態を説明する斜視図である。
【図１７】本発明のレーザアニールを行う際のレーザ照射領域を説明する斜視図である。
【図１８】本発明による製造方法の他の実施例を説明する絶縁基板の平面図である。
【図１９】本発明の他の実施例であるステージ位置とレーザ出力の関係の説明図である。
【図２０】本発明の実施例におけるレーザアニール方法を実施した薄膜トランジスタ基板の断面形状を示す断面図である。
【図２１】図１９の（ａ）の方法を実施した薄膜トランジスタ基板の断面形状を示す断面図である。
【図２２】本発明による製造方法を適用した表示装置の製造工程を説明する流れ図である。
【図２３】図２２における本発明のアニール工程の部分を説明する流れ図である。
【図２４】本発明による表示装置の一例である液晶表示装置を構成する液晶表示パネルの構成例を説明する要部断面図である。
【図２５】本発明による表示装置の一例である液晶表示装置を構成する液晶表示パネルの他の構成例を説明する要部断面図である。
【図２６】図２または図２５で説明した液晶表示パネルを用いた液晶表示装置の概略構成を説明する断面図である。
【図２７】本発明による表示装置の他例である有機エレクイトロルミネッセンス表示装置を構成する表示パネルの構成例を説明する要部断面図である。
【図２８】本発明による１回目の走査によるアニール領域の状態を示す平面図である。
【図２９】本発明による２回目の走査によるアニール領域の状態を示す平面図である。
【図３０】本発明によるアニール終了後のアニール領域の状態を示す平面図である。
【図３１】本発明によるアニール終了後のトランジスタを形成可能な領域を示す平面図である。
【図３２】本発明の別な実施例による、１回目走査後のアニール領域の状態を示す平面図である。
【図３３】本発明の別な実施例による、２回目走査後のアニール領域の状態を示す平面図である。
【図３４】本発明の別な実施例による、アニール終了後のアニール領域の状態を示す平面図である。
【図３５】本発明のレーザアニールを実施したパネルの画素部と周辺回路部および周辺回路部に形成される回路の位置関係を示す説明図である。
【符号の説明】
１・・・・絶縁基板（ガラス基板、アクティブ・マトリクス基板、薄膜トランジスタ基板）、 ２・・・・ステージ、３，４・・・・リニアスケール、６・・・・レーザ発振器、７・・・・シャッタ、８・・・・ビームエキスパンダ、９・・・・透過率連続可変フィルタ、１０・・・・ＥＯモジュレータ、１２・・・・電動矩形スリット、１３・・・・対物レンズ、２１・・・・ＥＯモジュレータ電源、２２・・・・制御装置、６１・・・・ポッケルスセル、６２・・・・偏光ビームスプリッタ、１０１・・・・表示領域（画素領域）、１０２・・・・ドライバ回路領域（駆動回路領域、駆動回路部）、１０３・・・・アライメントマーク、１０４〜１１０・・・・改質領域（アニール領域）、１２５，１２６，１２７・・・・レーザアニールにより成長した結晶粒、３０４・・・・結晶粒界、３０５・・・・ゲート電極、３０６・・・・ソース電極、３０７・・・・ドレイン電極、４０１・・・・テレビ受信機、４０２・・・・携帯電話機、４０３・・・・ノート型パソコン、５０２・・・・ステージ、５０３・・・・光学鏡筒、５０４・・・・位置調整機構、５０６・・・・連続発振レーザ発振器、５０９，５１０・・・・リニアスケール。
【発明の属する技術分野】
本発明は、パネル型の表示装置に係り、特に絶縁基板の一主面上に形成された非晶質または粒状多結晶半導体膜にレーザ光（以下、単にレーザとも言う）照射によるアニールで結晶粒を略帯状に拡大する改質を施して帯状多結晶半導体膜にアクティブ素子を作り込んだ絶縁基板を用いた表示装置とその製造方法および製造装置に関する。
【０００２】
【従来の技術】
この種の表示装置は、薄膜トランジスタや薄膜ダイオード等のアクティブ素子を形成する一方の絶縁基板（以下、アクティブ・マトリクス基板とも言い、薄膜トランジスタをアクティブ素子としたものでは薄膜トランジスタ基板とも言う）の表示領域の一方向に延在して並設された多数のデータ線（薄膜トランジスタではドレイン線）と、前記一方向と交差する他方向に延在して並設された多数の走査線（同じく、ゲート線）と、前記アクティブ・マトリクス基板上に形成された半導体膜として粒状多結晶シリコン膜（ポリシリコン膜）で作り込まれて前記データ線と前記走査線の交差部に配置されたアクティブ素子、および前記アクティブ素子で駆動される画素電極を有する画素回路からなる画素をマトリクス状に配列して構成される。以下では、半導体膜をシリコン膜とし、アクティブ素子はその典型である薄膜トランジスタを用いたものを主として説明する。
【０００３】
現在、パネル型の表示装置では、アクティブ・マトリクス基板としてガラスや溶融石英などの絶縁基板上に半導体膜として非晶質シリコン膜（以下、アモルファスシリコン膜とも言う）や粒状多結晶シリコン膜（以下、単にポリシリコン膜とも言う）で薄膜トランジスタからなる画素回路を形成し、この画素回路の薄膜トランジスタのスイッチングにより画素を選択することで画像を形成している。各画素回路を構成する薄膜トランジスタは、アクティブ・マトリクス基板の周縁に搭載された駆動回路（以下、ドライバ回路または単にドライバとも称する）で駆動される。なお、上記の粒状多結晶シリコン膜は後述するような結晶粒が小径であるシリコン膜である。ここで言う結晶粒が小径であるとは、例えば薄膜トランジスタの能動層（活性層、あるいは活性領域）、所謂チャネルの幅内に多数のシリコン結晶の粒界が存在し、当該能動層を通過する電流がシリコン結晶の多数の粒界を必ず横切るような大きさを意味する。
【０００４】
この画素回路を構成する薄膜トランジスタを駆動する上記ドライバ回路を画素回路の薄膜トランジスタと同時に形成することが可能になれば、飛躍的な製造コスト低減および信頼性の向上が期待できる。しかし、薄膜トランジスタの能動層を形成する半導体層である従来のポリシリコン膜は結晶性が悪い（結晶粒の粒径が小さい）ため、電子またはホールの移動度に代表される動作性能（動作特性）が低く、高速・高機能が要求される回路の製作は困難である。この高速・高機能の回路を製作するためには、高移動度薄膜トランジスタを必要とするが、これを実現するためにはポリシリコン膜の結晶性を改善する必要がある。結晶性改善は、主として結晶粒の粒径の拡大、あるいは結晶を一方向のサイズが他方向のサイズより大きい概して帯状あるいは縞状を呈し、その大きさを拡大することを意味する。本明細書では、従来のポリシリコン膜と区別するため、上記改質されたシリコン膜を帯状多結晶シリコン膜と称することとする。
【０００５】
シリコン膜の結晶性改善の手法として、従来からエキシマレーザ等のレーザ光を用いたアニールが知られている。この方法は、溶融石英やガラスなどの絶縁基板（以下、単に基板とも称する）上に形成されたアモフファスシリコン膜に、例えばエキシマレーザを照射して、アモフファスシリコン膜をポリシリコン膜に変化させることで、移動度を改善するものである。しかしながら、エキシマレーザの照射により得られたポリシリコン膜は、その結晶粒径が数１００ｎｍ程度、移動度も１００ｃｍ２ ／Ｖｓ程度であり、液晶パネルを駆動するドライバ回路などに適用するには性能不足である。
【０００６】
この問題を解決する方法として、非特許文献１に記載されたように、連続発振レーザによるアニール技術が知られている。また、特許文献１には、パルスレーザ光のパルス幅を１μｓ〜１００ｍｓとすることで、作製されたトランジスタのしきい値のばらつきを低減できる旨の記載がある。なお、レーザ光の照射によるシリコン膜の改質に関しては、特許文献２に記載がある。
【０００７】
【非特許文献１】
Ｆ．Ｔａｋｅｕｃｈｉ ｅｔ ａｌ”Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｐｏｌｙ−Ｓｉ ＴＦＴｓ ｆａｂｒｉｃａｔｅｄ ｂｙ ａ Ｓｔａｂｌｅ Ｓｃａｎｎｉｎｇ ＣＷ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ”ＡＭ−ＬＣＤ’０１（ＴＦＴ４−３）
【特許文献１】
特開平７−３３５５４７号公報
【特許文献２】
特開平５−２８３３５６号公報
【０００８】
【発明が解決しようとする課題】
上記「非特許文献１」に記載の従来技術では、ダイオード励起連続発振ＹＶＯ４ レーザの第二高調波をガラス基板上に形成したアモフファスシリコン薄膜上を走査して結晶を成長させることで、５００ｃｍ２ ／Ｖｓを越える移動度を得ている。この程度の移動度が得られると、十分な性能のドライバ回路を形成することができ、基板上に直接駆動回路を作り込む、所謂システムオンパネル（あるいはチップ・オン・ガラス：ＣＯＧ）実装が実現できる。
【０００９】
しかしながら、上記「非特許文献１」に記載の従来技術では、連続発振レーザで基板上のドライバ回路を形成する領域全面を走査して照射するものであり、必要な部分のみに照射する点の考慮がなされていない。このため高移動度のトランジスタが形成される部分とその周辺を含めて広い領域に連続してレーザが照射されることになる。その結果、レーザ照射開始後、シリコン膜で吸収されたレーザは熱に変換されて徐々に基板に熱が蓄積され、シリコン膜が溶融して表面張力で凝集したり、基板への熱ダメージが発生する。これを解決するためには、必要な領域のみに選択的にレーザ光を照射すればよいが、レーザに対して高速で相対移動させている基板の特定箇所に照射するため、レーザの照射開始と照射停止を高精度に実現する手段は従来知られておらず、これが解決すべき課題の一つとなっていた。
【００１０】
また、上記「特許文献１」には、パルスレーザ光のパルス幅を１μｓ〜１００ｍｓとすることで、作製されたトランジスタのしきい値のばらつきを低減できる旨の記載はあるが、レーザに対して高速に相対移動される基板の特定位置にレーザ光を照射する方法については全く考慮されておらず、これもまた解決すべき課題の一つとなっていた。
【００１１】
本発明は上記した従来技術の課題に鑑みてなされたものであり、その第１の目的は、絶縁基板上の所望の位置のみに形成した安定かつ高品質な半導体膜（シリコン膜）に薄膜トランジスタ等のアクティブ素子を有するアクティブ・マトリクス基板で構成した表示装置を得ることにある。また本発明の第２の目的は、上記基板上の所望の位置のみに安定かつ高品質なシリコン膜を形成することができる表示装置の製造方法を提供することにある。そして、本発明の第３の目的は、上記製造方法を実現するための製造装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記第１の目的を達成するために、本発明の表示装置を構成する絶縁基板（アクティブ・マトリクス基板）は、当該絶縁基板上の少なくとも表示領域の一方向に延在して並設された多数のデータ線と、前記一方向と交差する他方向に延在して並設された多数の走査線を備える。この絶縁基板上のデータ線と走査線の交差部分に薄膜トランジスタ等のアクティブ素子（以下、薄膜トランジスタと言う）が構成される画素回路を備える。薄膜トランジスタは絶縁基板上に有する前記した結晶性を持つ帯状多結晶シリコン膜で作り込まれ、表示領域内にマトリクス状に配置される。各画素はこの薄膜トランジスタで駆動される画素電極を有する画素回路で構成される。
【００１３】
この表示領域の外側で上記絶縁基板の１辺に、複数箇所に分割して駆動回路（以下、ドライバ回路とも言う）を形成する。このドライバ回路を構成する薄膜トランジスタの能動層（活性領域）は、線状あるいは長手方向の辺が短手方向の辺に対して極めて大きい矩形状（帯状）に集光された連続発振レーザ光を、その長手方向と交差する方向で一定方向に走査させることによる改質を施すことで得られ、電流の流れる方向を横切る結晶粒界を持たない結晶を含むポリシリコン膜すなわち帯状多結晶シリコン膜からなる。この薄膜トランジスタ基板を用いて表示装置を構成する。
【００１４】
上記第２の目的を達成するために、上記薄膜トランジスタ基板で構成される表示装置の製造方法は、電気−光学モジュレータ（以下、ＥＯモジュレータと称する）を使用して連続発振レーザ光を必要なタイミングで切り出し、前記した線状あるいは矩形状に成形し、これをガラス等の絶縁基板の一主面の全面に形成されたアモフファスシリコン膜あるいは微細結晶からなるポリシリコン薄膜のうち、表示領域の外側に配置されるドライバ回路を構成する薄膜トランジスタ部分とその近傍を含む所要の部分のみにレーザ光を照射する。
【００１５】
薄膜トランジスタ基板はレーザ光に対して相対的に移動するステージ上にその一主面を上にして載置され、薄膜トランジスタ基板の上記所要の部分にレーザ光を照射して走査することにより改質を行う。この走査はステージの移動に伴って当該ステージの位置を検出するためのリニアスケールなどから発生するパルス信号をカウントし、薄膜トランジスタを形成すべき位置に達した時点でレーザ光の照射を開始する。更に、上記パルス信号をカウントしてレーザ光を照射する領域を通過した時点でレーザ光の照射を停止する。これをステージを移動させた状態で連続して行う。
【００１６】
本発明によれば、ステージを連続して移動させたまま、連続発振レーザ光をオン／オフすることで必要な部分のみにレーザ光を照射することができ、レーザ照射の不要な部分にはレーザ光が照射されることはないので、シリコン膜の溶融・凝集が生じたり、薄膜トランジスタ基板としてのガラス基板等への熱ダメージの発生を防ぐことができる。また、レーザ光の照射の開始と停止はステージの位置で制御されるため、ステージの移動速度に変動があっても、高精度の照射開始・停止位置が確保される。
【００１７】
なお、レーザ光を正確に照射するための技術として「特許文献２」に、レーザ照射位置がレーザ照射部に対応したときにレーザパルスを発光させる構成が開示されているが、本発明が採用しているようにステージを移動させたまま、特定の位置で連続発振レーザ光の照射を開始して、一定時間（一定距離）照射した後に照射を停止するような制御に関しては考慮されていない。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。図１は本発明による表示装置を製造するための製造方法を実施する製造装置の一実施例を模式的に説明する構成図である。ここでは、薄膜トランジスタ基板となる絶縁基板としてガラス基板を用いる。ガラス基板１は一方向（Ｘ）とこの一方向に直交する他方向（Ｙ）に移動可能で、面方向（θ）を調整可能なＸＹθステージ（以下、単にステージと称する）２上に載置されている。防振機構を備えた定盤（図示せず）上に固定されたステージ２にはそれぞれＸ方向及びＹ方向の位置座標を検出するためのリニアスケール（またはリニアエンコーダとも称する）３、４が付加されている。
【００１９】
シリコン膜の改質を行うためのレーザ光照射系（アニール光学系）は連続発振レーザ光１８を発振するレーザ発振器６、レーザ光１８が不用意に照射されるのを防ぐためのシャッタ７、レーザ光１８のビーム径を拡大するためのビームエキスパンダ８、レーザ光１８の出力（エネルギ）を調整するための透過率可変フィルタ９、レーザ光１８のＯＮ／ＯＦＦおよび必要に応じて時間的な変調を行うためのＥＯ（電気−光学）モジュレータ１０とその電源（ドライバ）２１、レーザ光１８を一方向に圧縮して線状ビームに変換するビーム成形光学系１１、線状に成形されたレーザ光１８の必要部分のみを切り出すための電動矩形スリット１２、電動矩形スリット１２を透過したレーザ光１８をガラス基板１上に投影するための対物レンズ１３、レーザ光１８の照射位置・形状を確認するためのスリッ
ト参照光源１４、ガラス基板表面を照明するための落射照明光源１５、ガラス基板面の観察あるいは必要に応じてアライメント時にアライメントマークを撮像するためのＣＣＤカメラ１６を備える。また、シャッタ７の開閉や透過率可変フィルタ９の透過率調整、ＥＯモジュレータ電源（ドライバ）２１の制御、電動矩形スリット１２の制御、ステージ２の制御、リニアスケール３、４からの信号処理、ＣＣＤカメラ１６で撮像した画像の処理等を行うための制御装置２２を有する。尚、図１には電気的な接続として、リニアスケール（リニアエンコーダ）３、４と制御装置２２とＥＯモジュレータ１０と電源（ドライバ）２１の関係のみを示してある。
【００２０】
レーザ発振器６には紫外あるいは可視波長の連続発振光を発生するものが用いられ、特に出力の大きさ、安定性等からレーザダイオード励起ＹＶＯ４ レーザの第二高調波が最適である。しかし、これに限定されることなく、アルゴンレーザ、ＹＡＧレーザの高調波等を使用することが可能である。シャッタ７はガラス基板１の搬送中・位置決め中などに、不用意にレーザ光１８が照射されないように設置するもので、レーザアニール時のレーザ光１８のオン／オフに使用するものではない。ビームエキスパンダ８は光学素子、特にＥＯモジュレータ１０を構成するポッケルスセルなどの結晶にダメージが発生するのを防止するためにビーム径を拡大するものであるが、高エネルギ密度に耐えるポッケルスセルを使用する場合には、特に使用しなくても良い。
【００２１】
レーザ発振器６で発振された連続発振レーザ光１８はシャッタ７が開の状態で通過し、ビームエキスパンダ８でビーム径を拡大され、ＥＯモジュレータ１０に入射される。この時、ＥＯモジュレータ１０の耐パワー性を考慮して、ＥＯモジュレータ１０の有効径に近い大きさまで、ビームエキスパンダ８でビーム径を拡大する。レーザ発振器６から発振されたレーザ光１８のビーム径がおよそ２ｍｍで、有効径１５ｍｍのＥＯモジュレータ１０を使用する場合、ビームエキスパンダ８の拡大率は３〜５倍程度が適している。ビームエキスパンダ８でビーム径を拡大されたレーザ光１８はＥＯモジュレータ１０に入射する。
【００２２】
図２は図１におけるＥＯモジュレータの機能を説明する斜視図である。また、図３は図１におけるＥＯモジュレータの機能を説明する斜視図である。ここでのＥＯモジュレータ１０は、図２及び図３に示すように、ポッケルスセル６１（以下、結晶とも称する）と偏光ビームスプリッタ６２の組み合わせからなる。レーザ光１８が直線偏光の場合、図２に示すようにＥＯモジュレータ電源（図示せず）を介して結晶６１に電圧Ｖ１（通常は電圧０Ｖ）を印加することにより、結晶６１を透過するレーザ光１８の偏光方向は回転せずにそのまま保存され、偏光ビームスプリッタ６２にＳ偏光として入射して、９０度偏向されるように設定する。即ちこの状態では、レーザ光１８は９０度偏向して出力してしまうため以後の光学系には入射せず、ガラス基板１上では、レーザ光１８はオフ状態となる。
【００２３】
また、図３に示すように、結晶６１を透過するレーザ光１８の偏光方向を９０度回転させることのできる電圧Ｖ２を印加することにより、結晶６１を透過するレーザ光１８の偏光方向は９０度回転し、偏光ビームスプリッタ６２にＰ偏光として入射する。この時、レーザ光１８は偏光ビームスプリッタ６２を透過・直進する。即ち、この状態では、レーザ光１８は直進して以後の光学系に入射するので、ガラス基板１上では、レーザ光１８はオン状態となる。
【００２４】
図４はＥＯモジュレータにおける印加電圧と透過率の関係を示すグラフ図である。図４に示された結晶６１に印加する電圧とＥＯモジュレータ６を透過するレーザ光１８の透過率Ｔ１の関係から分かるように、結晶６１に印加する電圧をＶ１（通常は０Ｖ）とＶ２の間で変化させることにより、ＥＯモジュレータ６を透過するレーザ光１８の透過率をＴ１（通常は０）とＴ２（ここでは最大透過率、即ち１）の間で任意に設定することができる。即ち、ＥＯモジュレータ６を透過するレーザ光１８の透過率を０から１の間で任意に設定することができる。ただし、ここでは結晶６１や偏光ビームスプリッタ６２表面での反射や吸収はないものとして考えている。
【００２５】
図５はＥＯモジュレータにおけるレーザ入力と印加電圧とレーザ出力の関係を示すグラフ図である。図３および図４で説明したことから、図５に示すように、ＥＯモジュレータ１０に入射するレーザ光１８の出力（ＥＯモジュレータ１０への入力）Ｐ０を一定とし、結晶６１への印加電圧をＶ１，Ｖ２，Ｖ３，Ｖ１と変化させることにより、ＥＯモジュレータ１０からのレーザ出力として、出力Ｐ２，Ｐ３の階段状のパルス出力が得られる。ここで、出力Ｐ２はＥＯモジュレータ１０への入力Ｐ０と電圧Ｖ２を印加したときの透過率Ｔ２との積で求められ、出力Ｐ３は入力Ｐ０と電圧Ｖ３を印加したときの透過率Ｔ３との積で求められる。当然、結晶６１に印加する電圧を連続的に変化させることにより、透過するレーザ光２の出力を連続的に変化させることができ、結果的に任意の時間変化を有するパルスレーザ光２を得ることができることになる。
【００２６】
ここでは、ＥＯモジュレータ１０として、ポッケルス・セル６１と偏光ビームスプリッタ６２を組み合わせることで説明したが、偏光ビームスプリッタ６２の代わりに各種偏光板を用いることができる。尚、以後の説明では結晶６１と偏光ビームスプリッタ６２（または偏光板）の組み合わせをＥＯモジュレータ１０と称する。
【００２７】
また、ＥＯモジュレータ１０の他に、ＡＯ（音響−光学）モジュレータを使用することができる。ただし、一般的にＡＯモジュレータはＥＯモジュレータと比較して、駆動周波数が低いため、高速の立ち上がり・立ち下がりが必要な場合や、パルス幅の小さいパルス光を切り出すには適さない場合もある。このようにＥＯモジュレータ１０あるいはＡＯモジュレータなどの変調器を用いることにより、レーザ発振器からは常に連続発振レーザ光を出力した状態で、被照射部に対して任意の照射開始点で照射を開始し、任意の照射終了点で照射を終了することができる。
【００２８】
ＥＯモジュレータ１０によりオン状態になったレーザ光１８はビーム成型光学系１１で所望形状のビームに成形する。通常、ガスレーザ発振器や固体レーザ発振器からの出力ビームは、円形でガウス形のエネルギ分布を持っているため、そのままでは本発明のレーザアニールに使用することはできない。発振器出力が十分に大きければ、ビーム径を十分に広げ、中心部分の比較的均一な部分から必要な形状に切り出すことで、ほぼ均一なエネルギ分布の任意の形状を得ることができるが、ビームの周辺部分を捨てることになり、エネルギの大部分が無駄になる。この欠点を解決して、ガウス形の分布を均一な分布に変換するために、必要に応じてビームホモジナイザを用いる。あるいは、レーザ光１８をシリンドリカルレンズにより１方向のみ集光することで、電動矩形開口スリット１２面で線状ビームを得ることができる。尚、図１ではビーム成形光学系１１として、シリンドリカルレンズのみを示してある。
【００２９】
図１に戻って本発明による製造装置の動作を説明する。シリンドリカルレンズ１１で線状に集光されたレーザ光１８は電動矩形開口スリット１２で周辺の不要な部分光を切り落とされて所望の矩形形状（巨視的には線状とも言える）に成形され、対物レンズ１３でガラス基板１上に縮小投影される。シリンドリカルレンズ１１で線状に集光した場合、長手方向のエネルギ分布はガウス形のままであり、両端が低くなっている。そこで、通常は、アニールに適さない低エネルギ密度部分を電動矩形開口スリット１２で切り落とす。これにより、線状に集光したレーザ光をその幅方向に走査することにより、走査部全体を良好にアニール処理することができる。なお、対物レンズ１３の倍率をＭとすると、電動矩形開口スリット１２の像、あるいは電動矩形スリット１２面を通過したレーザ光１８の大きさは倍率の逆数、即ち１／Ｍの大きさで投影される。
【００３０】
ガラス基板１にレーザ光１８を照射するに当たって、ステージ２をＸＹ平面内で移動しながら所望の位置にレーザ光１８をパルス的に照射するが、ガラス基板１表面の凹凸、うねりなどによる焦点外れが起きると、集光されたレーザ光１８のパワー密度変動、照射形状の劣化が起き、所期の目的を達成することができない。このため、常に焦点位置で照射できるように、自動焦点光学系（図示せず）により焦点位置を検出し、焦点位置から外れた場合にはステージ２をＺ方向（高さ方向）駆動するか、あるいは光学系をＺ方向（高さ方向）駆動して、常に焦点位置（電動矩形開口スリット１２面の投影位置）とガラス基板１表面が一致するように制御する。
【００３１】
レーザ光１８が照射されるガラス基板１の表面を落射照明光源１５からの照明光で照明することができる。これをＣＣＤカメラ１６で撮像することで、ガラス基板１の表面をモニタ（図示せず）により観察する。レーザ照射中にガラス基板１の表面を観察する場合には、ＣＣＤカメラ１６の手前にレーザカットフィルタを挿入して、ガラス基板１表面で反射したレーザ光でＣＣＤカメラ１６がハレーションを起こして観察できなくなったり、極端な場合にはダメージを受けるのを防止する。
【００３２】
ステージ２に載置されたガラス基板１のアライメントは、対物レンズ１３、ＣＣＤカメラ１６でガラス基板１に形成してあるアライメントマークあるいはガラス基板角部あるいは特定のパターンを複数箇所撮像し、それぞれ制御装置２２により必要に応じて２値化処理、パターンマッチング処理などの画像処理を行って、それらの位置座標を算出し、ステージ２を駆動することで、ＸＹθの３軸に対して行うことができる。
【００３３】
図１には対物レンズ１３は１個で表現してあるが、電動レボルバに複数の対物レンズを装着させておき、制御装置２２からの信号により適宜切り替え、処理内容に応じて最適な対物レンズを使い分けることができる。即ち、ステージ２にガラス基板１を載置した時のアライメント、必要に応じて行う精アライメント、レーザアニール処理、処理後の観察、更には後で述べるアライメントマーク形成等に、それぞれ最適な対物レンズを使用することができる。アライメントは専用の光学系（レンズ、撮像装置および照明装置）を設けて行うことは可能であるが、レーザアニールを行う光学系をアライメント光学系と共用することで、同一光軸での検出が可能になり、アライメント精度が向上する。
【００３４】
次に、前記した本発明の製造装置を用いて実施する本発明による表示装置の製造方法すなわちレーザアニール方法の１実施例について説明する。ここで、アニール対象とするガラス基板１は、厚さ０．３ｍｍ〜１．０ｍｍ程度のガラス基板の一主面に絶縁体薄膜を介して膜厚４０ｎｍ〜１５０ｎｍのアモルファスシリコン膜（非晶質シリコン膜）を形成し、これをエキシマレーザ光で全面走査することでポリシリコン膜（多結晶シリコン膜）に結晶化させたものである。以降、これを単にガラス基板１と称する場合もある。ここで、絶縁体薄膜とは膜厚５０ｎｍ〜２００ｎｍのＳｉＯ２ あるいはＳｉＮあるいはそれらの複合膜である。
【００３５】
図６は本発明による製造方法の１実施例であるレーザアニール方法の対象となるガラス基板を説明する平面図であり、要部の拡大図と共に示してある。エキシマレーザでアニールし、ポリシリコン膜が形成されたガラス基板１を図１のステージ２上に載置する。このガラス基板１は図６に示すように、画素部である表示領域１０１とドライバ回路部１０２、１０２’から構成され、外縁部にアライメントマーク１０３、１０３’が少なくとも２箇所に形成されている。これらアライメントマーク１０３，１０３’はフォトエッチング技術で形成しても良いが、この目的だけでフォトレジスト工程を実施するのは無駄が多い。このためレーザアニールに使用するレーザ光１８を、シリンドリカルレンズ１１の回転と電動矩形スリット１２で、例えば縦長と横長の矩形に、順次成形して多結晶シリコン薄膜を除去加工することで十字マークを形成し、アライメントマーク１０３、１０３’とすることができる。あるいは、インクジェット手段等によりドット状のアライメントマークを形成しても良い。これらの場合、予め、ガラス基板１の角部等でプリアライメントを行っておく必要がある。
【００３６】
アライメントマーク１０３，１０３’位置を検出し、ＸＹθ（Ｘ軸、Ｙ軸、θ軸）について位置補正をした後、設計上の座標に従って、図６に矢印で示す方向に光学系を、あるいは逆方向にステージ２を移動させて相対的に走査させながら、ＥＯモジュレータ１０によりＯＮ状態になったレーザ光１８を対物レンズ１３により集光照射する。レーザ光１８を照射する領域は、例えば各画素を駆動するためのドライバ回路を形成する部分１０２、１０２’であり、より厳密には、駆動部薄膜トランジスタの形成領域（図６の拡大図で、１０４、１０５、１０６、１０７、１０８、１０９、１１０で示した部分、以後アニール領域とも称する。）である。必要に応じてガラス基板１を相対的に複数回数往復させながら順次照射する。装置の構成によっては、光学系を移動することで、相対的に走査しても良い。
【００３７】
図１６は本発明によるレーザアニールを実施するに好適なレーザ光の集光状態を説明する斜視図である。アニール領域１０４〜１１０の各々の大きさは、例えば４ｍｍ×１００μｍで、この矩形領域が２５０μｍピッチで設定されている。一方、照射するレーザビームの大きさは５００μｍ×１０μｍである。即ち、
レーザビームは図１６に示すように長手方向が５００μｍ、幅方向が１０μｍの矩形（帯状）に成形されている。この時照射されるレーザ光のエネルギ密度は１００×１０３ Ｗ／ｃｍ２ 〜５００×１０３ Ｗ／ｃｍ２ 程度が適しているが、レーザ光の走査速度、シリコン膜の膜厚、非晶質か多結晶か等によって最適値は変化する。出力１０Ｗのレーザ発振器を使用した場合、１回の走査でアニール可能な領域の幅が５００μｍであるため、必要な幅（４ｍｍ）をアニールするためには８回の片道走査、あるいは４往復走査で照射する必要がある。アニール可能な領域の幅はレーザ発振器６の出力で決まり、発振器６の出力が十分に大きければ、より大きな領域に照射することができ、走査回数を減らすことができる。あるいは照射するビームの形状をより小さな集光幅にすることでも、長手方向を大きくすることができる。
【００３８】
図１７は本発明のレーザアニールを行う際のレーザ照射領域を説明する斜視図である。ガラス基板１を５００ｍｍ／ｓの速度で相対的に移動させながら２５０μｍピッチで、図１７に示した要領で１００μｍ長さだけ照射する。即ち照射開始位置でレーザ光の照射を開始し、レーザ光の照射を持続したままステージ２を相対的に１００μｍ移動させ、照射終了位置でレーザ光の照射を停止する。次に、ステージが２５０μｍ移動した地点で、再び照射開始と照射停止を行い、これを必要回数だけ繰り返す。その間、ステージ２は停止することなく、一定速度で連続的に移動を継続する。これにより、概ね５００μｍ×１００μｍのアニール領域（照射するレーザの幅を考慮すると、より厳密には５００μｍ×１１０μｍのアニール領域）が２５０μｍピッチで形成されることになり、後で詳細に説明するが、レーザ光を走査した方向に結晶粒が成長する。
【００３９】
図７は本発明による製造方法を説明するタイミング図であり、ステージ２の移動とレーザ光を照射するタイミングを示す。カウンタＣ１〜Ｃ４は制御装置２２に有するが図示は省略した。ここでは、ガラス基板１を相対的に走査させながらＥＯモジュレータ１０でレーザ光１８をオン／オフして照射する手順について説明する。図６の矢印で示したように、Ｘ方向に走査しながら２５０ミクロンピッチで距離１００ミクロンだけ１０２４箇所に照射するものとする。ステージ２のＸ軸に付加したリニアスケール（リニアエンコーダ）３は、ステージ２がＸ方向へ一定距離を移動する度に１パルスのパルス信号を発生する。発生する信号が正弦波の場合には矩形波に変換して使用しても良い。このパルス信号をカウントすることで、ステージ２の位置を検出することができる。リニアスケール３で発生するパルス信号は、高精度のリニアスケール３では、例えば移動量０．１ミクロン毎に１パルス発生する。パルス間隔が大きい場合には、電気的に分割して、小さなパルス間隔にすることも可能である。
【００４０】
ステージ２は停止状態から一定速度に達するまでに、一定の距離（加速領域）を必要とする。レーザ照射時のステージ速度を５００ｍｍ／ｓとすると、５０ｍｍ程度の加速領域が必要であり、照射開始位置（図６におけるアニール領域１０４の左辺）より、加速領域として５０ｍｍ以上、例えば６０ｍｍだけ左側の位置（図７におけるＸｓ）に位置決めし、停止する。
【００４１】
ここで、制御装置２２の指令により、リニアスケール３からのパルス信号をカウントするカウンタ回路Ｃ１（カウンタ１）はカウント数を一度クリアしてからカウントを開始するとともに、ステージ２の駆動を開始する。カウンタ回路Ｃ１はステージ２の移動に従って発生するパルス信号をカウントし、ステージ２が最初の照射開始位置Ｘ１に到達した時点、即ち６０ｍｍ移動に相当するパルス数ｎ１（６０００００パルス）をカウントした時点でゲートオン信号（ゲートＯＮ）を出力する。この信号により、ＥＯモジュレータ電源２１へのゲートが開き、ＥＯモジュレータ電源２１への信号が伝達可能となる。この時点では、ステージ速度は加速を終え、一定速度に達している。
【００４２】
このゲートオン信号を受けて、カウンタ回路Ｃ３（カウンタ３）がＥＯモジュレータ電源２１のオン信号（ＥＯＭＯＮ）を出力するとともにカウント数をクリアしてカウントを開始し、以降、照射ピッチに相当するパルス数ｎ３（２５００パルス）をカウントする度に、ＥＯモジュレータ電源２１にオン信号を出力する。図７ではＥＯモジュレータへの印加電圧ＥＯＭとして示す。
【００４３】
一方、カウンタ回路Ｃ４（カウンタ４）はＥＯモジュレータ電源２１へのオン信号を受けて、カウント数をクリアするとともにカウントを開始し、アニール領域長さ１００ミクロンに相当するパルス数ｎ４（１０００パルス）をカウントした時点で、ＥＯモジュレータ電源２１にオフ信号（ＥＯＭＯＦＦ）を出力する。この動作を、カウンタ回路Ｃ３がＥＯモジュレータ電源２１ＯＮ信号を発生する度に繰り返す。
【００４４】
ＥＯモジュレータ電源２１はＥＯモジュレータ電源オン信号を受けてからＥＯモジュレータ電源ＯＦＦ信号を受けるまでの時間（ステージ速度５００ｍｍ／ｓで１００ミクロンの距離を通過する時間：２００マイクロ秒）、ポッケルスセル６１にレーザ光１８の偏光方向が９０度回転する電圧を印加する。これにより、ポッケルスセル６１に電圧が印加される時間と同じ時間だけ、レーザ光１８はＥＯモジュレータ１０を通過して、基板１上に照射される。
【００４５】
一方、カウンタ回路Ｃ２（カウンタ２）はカウンタ回路Ｃ１からのゲートオン信号を受けてカウント数をクリアするとともに、カウンタ回路Ｃ４から出力するＥＯモジュレータ電源オフ信号をカウントし、アニール領域数に相当するパルス数ｎ２（１０２４パルス）をカウントした時点で、ゲートを閉じる。これにより、ＥＯモジュレータ電源２１はＥＯモジュレータ電源オン信号やＥＯモジュレータ電源オフ信号を受けることがなくなり、ＥＯモジュレータ電源２１は動作を停止する。
【００４６】
以上の手順により、図６に示したドライバ回路領域１０２の１回目のレーザアニールが終了するが、実際にはドライバ回路領域が数ミリ幅であり、１回の走査で全体をアニールできない。そのため、一定ピッチ（本実施例の場合には５００ミクロン）だけＹ方向に移動して、上に述べた手順を繰り返す。これにより、ステージ速度の変動の影響を全く受けずに、ステージ２を継続的に移動させた状態で、高精度にレーザ光１８を照射することができる。ただし、走査を繰り返す場合、走査方向に平行にアニールの重なる部分、あるいはレーザが照射されない部分が発生する場合があり、そのような部分では結晶の成長が乱されるため、走査部と走査部のつながる部分にはトランジスタを形成しないようにレイアウト設計を考慮することが望ましい。
【００４７】
ここで、レーザ光１８が照射された場合の、多結晶シリコン薄膜の挙動を説明する。前述したように、本実施例では、ガラス基板１上にエキシマレーザでアニール（すなわち、改質）された多結晶シリコン薄膜が形成された基板をアニール対象に用いている。
【００４８】
図８は本発明による製造方法の１実施例におけるレーザアニール方法を実施する前の結晶状態を示す平面図、図９はレーザアニール方法を実施した後の結晶状態を示す平面図、図１０はレーザアニール方法を実施した領域とドライバ回路活性領域の位置関係を示す基板の平面図である。エキシマレーザによるアニールで得られた多結晶シリコン薄膜は、図８に示すように結晶粒径が１ ミクロン以下（数１００ｎｍ）の微細な結晶粒１２０、１２１の集合体である。図中に示した領域にレーザ光を照射すると、レーザ照射領域外の微細結晶粒１２０はそのまま残るが、レーザ照射領域内の微細結晶粒（例えば結晶粒１２１）は溶融する。その後、レーザ照射領域が通過することにより急速に凝固・再結晶する。この時、溶融したシリコンは溶融部周辺に残留している結晶粒を種結晶として、種結晶の結晶方位にならった結晶が温度勾配に従ってレーザ光の走査方向に成長して行く。この時、結晶粒の成長速度は結晶方位によって異なるため、最終的には最も成長速度の早い結晶方位を持つ結晶粒だけが結晶成長を続ける。
【００４９】
すなわち、図９に示すように、成長速度の遅い結晶方位をもつ結晶粒１２２は、周囲の成長速度の早い結晶方位をもつ結晶粒１２４、１２６の成長に抑えられ、結晶成長が止まる。また、成長速度が中程度の結晶方位を持つ結晶粒１２３、１２４は成長を続けるが、さらに成長速度の大きい結晶粒１２５、１２６の成長に抑えられ、やがて成長が停止する。最終的には成長速度の最も大きな結晶方位を持つ結晶粒１２５、１２６、１２７のみが成長を続ける。これら、最後まで結晶成長が続いた結晶粒１２５、１２６、１２７は、厳密な意味では独立した結晶粒であるが、ほとんど同じ結晶方位を有しており、溶融再結晶した部分は実効的にほぼ単結晶と見なすことができる。レーザ光を、上記したように多結晶シリコン薄膜に照射することにより、レーザ光を照射した部分のみが島状にアニールされ、特定の結晶方位を有する結晶粒のみが成長して、厳密な意味では多結晶状態であるが、ほぼ単結晶に近い性質を有する領域１２５〜１２７が形成されたことになる。特に、結晶粒界を横切らない方向、即ちレーザ光の走査方向においては、実質的に単結晶と考えて良い。このように結晶したシリコン膜を本発明では帯状多結晶シリコン膜と称するのである。
【００５０】
ガラス基板１を相対的に走査しながら上記手順を繰り返し、順次アニールの必要な部分にレーザ光を照射することにより、ドライバ回路部の薄膜トランジスタ（駆動部薄膜トランジスタ）を形成する領域をすべて、ほぼ単結晶に近い性質を有する帯状多結晶シリコン膜の領域に変換することができる。更に、単結晶に近い性質を有する領域は図９に示したように、結晶粒が一定方向に成長しているため、トランジスタを形成した際に、電流が流れる方向と結晶粒の成長方向を一致させることにより、結晶粒界を横切るように方向に電流が流れるのを避けることができる。
【００５１】
図１１は本発明によるレーザアニール方法を実施して形成された駆動部薄膜トランジスタの構成を示す基板の平面図である。すなわち、図１０に示すようにレーザ照射領域３０１のうち、成長速度の早い結晶粒のみで構成された部分がドライバ回路部トランジスタの能動層（活性領域）３０２、３０３となるように位置合わせすればよい。不純物拡散工程およびフォトエッチング工程を経て、活性領域３０２、３０３以外を除去し、図１１に示すようにフォトレジスト工程により、ゲート絶縁膜を介したゲート電極３０５、オーミックな接続を有するソース電極３０６およびドレイン電極３０６を形成して薄膜トランジスタが完成する。ここで、活性領域３０３には結晶粒界３０４、３０４’が存在するが、電流はソース電極３０６とドレイン電極３０７の間を流れるため、電流が結晶粒界３０４、３０４’を横切ることがなく、実質的に単結晶で構成された場合と等価な移動度が得られる。
【００５２】
上記したように本発明のレーザアニールにより溶融再結晶した部分は、電流の流れる方向と結晶粒界の方向を一致させて、電流が結晶粒界を横切ることがないようにすることで、その移動度はエキシマレーザによるアニールを行っただけの多結晶シリコン薄膜と比較して２倍以上、具体的には３５０ｃｍ２ ／Ｖｓ以上に改善することができる。この移動度は、液晶を高速に駆動するためのドライバ回路を構成するに十分な値である。
【００５３】
一方、画素部のスイッチング用トランジスタ（画素部薄膜トランジスタ）はエキシマレーザによるアニールを実施しただけの多結晶シリコン薄膜１０３の領域で形成する。エキシマレーサによるアニールで得られた多結晶膜は結晶粒が微細で結晶方向もランダムなため、本発明のレーザアニールで得られた結晶粒に比べて移動度は小さいが、画素部薄膜トランジスタであるスイッチング用薄膜トランジスタとして使用するには十分である。場合によっては、この画素部薄膜トランジスタとして非晶質シリコン膜でも十分に使える。この場合、ガラス基板１上に非晶質シリコン薄膜を形成し、エキシマレーザによるアニールを実施することなく、ドライバ回路を形成する部分に本発明のレーザアニール方法を実施すればよい。この場合、最初にレーザ光１８が照射されて溶融したシリコンが凝固する過程で微細な多結晶状態になり、この時に形成された結晶粒が種結晶となって、エキシマレーザ照射により形成された多結晶状態のシリコン膜にレーザ光１８を照射した場合と同様に、種々の結晶方位を有する結晶が成長するが、最終的には成長速度の最も速い方向の結晶粒のみが成長を続け、実質的に単結晶といえる多結晶シリコン薄膜が形成できる。
【００５４】
図６に示すドライバ回路領域１０２に対するレーザアニールが終了した後、ドライバ回路領域１０２’をアニールすることになるが、この場合は基板を９０度回転させても良いし、走査方向を９０度変更しても良い。後者の場合、ビーム成型器（図１に於いてはシリンドリカルレンズ１１）を９０度回転させ、また矩形スリットの幅方向と長さ方向を切り換える必要がある。なお、図６に示すドライバ回路領域１０２は、通常はデータ駆動回路領域（薄膜トランジスタをアクティブ素子とした場合はドレインドライバなどと称する）であり、ドライバ回路領域１０２’は走査駆動回路領域（薄膜トランジスタをアクティブ素子とした場合はゲートドライバなどと称する）である。
【００５５】
ただし、図６に示したガラス基板１において、ドライバ回路領域１０２、１０２’のうちの一方、例えばドライバ回路領域１０２に高速な動作を必要とするトランジスタをまとめることができれば、ドライバ回路領域１０２のみに本発明のレーザアニールを実施するだけで良い。即ち、ドライバ回路領域１０２に形成されるトランジスタの能動層（活性領域）は電流が流れる方向に結晶粒界を持たない結晶粒を含む多結晶シリコンで構成され、高速に動作するトランジスタが得られる。一方、ドライバ回路領域１０２’にはそれほどの高速動作を必要としない薄膜トランジスタを形成するため、トランジスタの能動層（活性領域）はエキシマレーザでアニールされただけの微細結晶粒からなる多結晶シリコン膜で構成される。この場合には、基板の回転あるいは走査方向と線状ビームの方向を回転させる必要が無くなり、しかもアニールすべき領域も小さくすることができるため、スループット向上の効果が大きい。
【００５６】
図１８は本発明による製造方法の他の実施例を説明する絶縁基板の平面図である。本実施例では、レーザアニール方法の対象となるドライバ回路領域を絶縁基板（ガラス基板）の１辺にまとめてある。図１８に示すように、ガラス基板１上に形成されるドライバ回路領域６０２を画素領域６０１の外側の１辺にまとめることができれば、駆動部薄膜トランジスタ全ての能動層（活性領域）が電流の流れる方向に結晶粒界を持たない結晶粒を含む多結晶シリコンで構成され、高速に動作する駆動部薄膜トランジスタが得られる。さらに、基板の回転あるいは走査方向と線状ビームの方向を回転させる必要が無くなり、スループット向上の面からも好ましい。ただし、複数のアライメントマーク、例えば図に示したアライメントマーク６０３、６０３’が必要なことは言うまでもない。
【００５７】
なお、本実施例の説明に於いて、ステージの位置あるいは移動量を検出するために、ステージに設置されたリニアスケール（リニアエンコーダ）からの信号をカウントすることで説明したが、これに限定されるものではなく、ステージの位置を検出するために、レーザ光干渉を用いた測長器、ステージを駆動するモータ軸に設置したロータリエンコーダ等からの出力信号を用いることができる。上記した本発明による帯状多結晶シリコン膜への改質手順を含めた薄膜トランジスタ基板（アクティブ・マトリクス基板）の製造工程は図２２及びず２３に示すフローチャートにまとめることができる。
【００５８】
図２２は本発明による製造方法を適用した表示装置の製造工程を説明する流れ図である。ここでは、液晶表示装置を製造する工程を例としてある。また、図２３は図２２における本発明のアニール工程の部分を説明する流れ図である。各工程はＰ−××で示す。図２２に示すように、基板上に絶縁膜形成し（Ｐ−１）、ａ−Ｓｉ（非晶質シリコン）膜形成を行い（Ｐ−２）、エキシマレーザアニール（Ｐ−３）を行った後にドライバ回路を構成するトランジスタの能動層部分とその周辺のみに本発明のレーザアニール（Ｐ−４）を行う。本発明のレーザアニール工程（Ｐ−４）の詳細を図２３に示した。
【００５９】
図２３において、エキシマレーザアニール（Ｐ−３）を施した基板（ガラス基板）を本発明の図１で説明した製造装置（レーザアニール装置）のステージ２に搭載し（Ｐ−４１）、基板の端面あるいは角部でプリアライメントを行い（Ｐ−４２）、レーザ加工によりアライメントマークを形成する（Ｐ−４３）。このアライメントマークを検出してアライメント（精アライメント）を行った（Ｐ−４４）後、設計データに従ってドライバ回路を構成する薄膜トランジスタの能動層部分とその周辺のみにレーザアニールを実施する（Ｐ−４６）。レーザアニール装置に搭載された時点で、フォトレジストプロセス等により他の手段でアライメントマークが形成されている場合には、プリアライメント工程（Ｐ−４２）、アライメントマーク形成工程（Ｐ−４３）は不要である。所望の領域が全てアニールされるまで繰り返した後（Ｐ−４６）、基板を搬出する（Ｐ−４７）。
【００６０】
この後、図２２に示すように、アライメントマーク１０３、１０３’を基準に、あるいはアライメントマーク１０３、１０３’から算出される原点座標を基準に、フォトエッチング工程により、多結晶シリコン膜の必要な部分のみを島状に残す（Ｐ−５）。その後、フォトレジスト工程により、ゲート絶縁膜形成（Ｐ−６）、ゲート電極形成（Ｐ−７）を経て、不純物拡散（Ｐ−８）、および拡散領域活性化を行う（Ｐ−９）。その後、層間絶縁膜形成（Ｐ−１０）、ソース・ドレイン電極形成（Ｐ−１１）、保護膜（バッシベーション膜）形成（Ｐ−１２）などのフォトレジスト工程を経て、ドライバ回路と画素部１０１が形成され、ＴＦＴ基板が完成する（ＬＣＤ（パネル）工程Ｐ−１３）。尚、アライメントマーク１０３、１０３’は本発明のレーザアニールを行った後、少なくとも１回のフォトレジスト工程での位置合わせに用いられる。その後は上記フォトレジスト工程で新たに形成したアライメントマークを使用しても良い。なお、前記図１１に示した薄膜トランジスタは１例を示したに過ぎず、これに限定させるものではない。薄膜トランジスタとして種々の構造が可能であるが、本発明の主旨を逸脱しない範囲で種々の構造のトランジスタを形成可能であることは明らかである。
【００６１】
一方、画素部のスイッチング用トランジスタ（画素部薄膜トランジスタ）はエキシマレーザによるアニールを実施しただけの多結晶シリコン薄膜１０３の領域で形成する。即ち、アライメントマークを基準に、あるいはアライメントマークから算出される原点座標を基準に、ゲート絶縁膜形成、ゲート電極形成、不純物拡散、拡散領域の活性化、ソース・ドレイン電極形成、バッシベーンョン膜形成等のためのフォトレジストプロセスを経て、ＴＦＴ基板が完成する。
【００６２】
この後、完成した薄膜トランジスタ基板に配向膜を形成し、ラビング工程を経たＴＦＴ基板に、力ラーフィルタを重ねて液晶材料を封入するＬＣＤ（パネル）工程、バックライトなどと一緒に組み込むモジュール工程（Ｐ−１４）を経て、高速ドライバ回路をガラス基板上に形成した液晶表示装置（いわゆるシステム・オン・パネル）が完成する。
【００６３】
なお、上記実施例においては、本発明のレーザアニールの対象としてエキシマアニールにより形成した微細多結晶シリコン薄膜を用いることで説明してきたが、多結晶シリコン薄膜を基板上に直接形成した場合には、図２２に示したフローチャートにおいて、非晶質すなわちアモルファスシリコン膜（ａ−Ｓｉ膜）形成が多結晶すなわちポリシリコン膜（Ｐｏｌｙ−Ｓｉ膜）形成に置き換わり、エキシマレーザアニールを省略することができ、上記実施例と全く同じ効果を得ることができる。
【００６４】
図１２は本発明の表示装置を搭載した電子機器例の説明図である。図１２（ａ）に示したテレビ受信機４０１のディスプレイ部、図１２（ｂ）に示した携帯電話機４０２のディスプレイ部、あるいは図１２（ｃ）に示したノート形パソコン４０３のディスプレイ部に本発明の表示装置を搭載することはできる。この他、自動車のダッシュボードに格納される各種計器のディスプレイ部、携帯型ゲーム機のディスプレイ部、ＶＴＲやデジタルカメラのモニタディスプレイ部などを挙げることができる。なお、本発明による表示装置は、上記の実施例で説明した液晶表示パネルを用いた液晶表示装置以外に、有機エレクトロルミネッセンスパネル、その他のパネル型表示素子を用いた表示装置とすることができる。
【００６５】
次に、本発明による製造方法の他の実施例について説明する。図１３は本発明による製造方法の他の実施例であるレーザアニール方法におけるステージの移動とレーザを照射するタイミングを示すタイミング図である。先に述べた実施例と同様に図６の矢印で示したように、Ｘ方向に走査しながら２５０ミクロンピッチで距離１００ミクロンだけ１０２４箇所に照射する場合を例に説明する。本実施例は先に述べた実施例と比べて、基板を相対的に走査させながらＥＯモジュレータでレーザ光をＯＮ／ＯＦＦさせる手順が異なる。
【００６６】
図１のステージ２のＸ軸に付加したリニアスケール３はステージ２のＸ方向への移動に応じて、一定間隔でパルス信号を発生する。発生する信号が正弦波の場合には矩形波に変換して使用しても良い。このパルス信号をカウントすることで、ステージの位置を検出することができる。リニアスケール３で発生するパルス信号は、高精度のリニアスケールでは、例えば移動量０．１ミクロン毎に１パルス発生する。パルス間隔が大きい場合には、電気的に分割して、小さなパルス間隔にすることも可能である。
【００６７】
ステージ２は停止状態から一定速度に達するまでに、一定の距離（加速領域）を必要とする。レーザ照射時のステージ速度を５００ｍｍ／ｓとすると、５０ｍｍ程度の加速領域が必要であり、照射開始位置（図６におけるアニール領域１０４の左辺）より、加速領域として５０ｍｍ以上、例えば６０ｍｍだけ左側の位置（図７におけるＸｓ）に位置決めし、停止する。
【００６８】
ここで、制御装置２２の指令に従って、リニアスケール３からのパルス信号をカウントするカウンタ回路Ｃ１（カウンタ１）をクリアしてからカウントを開始するとともに、ステージ２の駆動を開始する。カウンタ回路Ｃ１はステージの移動に従って発生するパルス信号をカウントし、ステージ２が照射開始位置Ｘ１に到達した時点、即ち６０ｍｍ移動に相当するパルス数ｎ１（６０００００パルス）をカウントした時点でゲートＯＮ信号を出力する。この信号により、ＥＯモジュレータ電源２１へのゲートが開き、ＥＯモジュレータ電源２１への信号が伝達可能となる。この時点では、ステージ速度は加速を終え、一定速度に達している。
【００６９】
このゲートオン信号（ゲートＯＮ）を受けて、カウンタ回路Ｃ３（カウンタ３）がＥＯモジュレータ電源２１のオン信号（ＥＯＭＯＮ）を出力するとともにカウントをクリアしてカウントを開始し、以降、照射ピッチに相当するパルス数ｎ３（２５００パルス）をカウントする度にＥＯモジュレータ電源２１へのＯＮ信号を出力する。
【００７０】
一方、制御装置２２に有する図示しないタイマーＴ１（タイマー１）はＥＯモジュレータ電源２１のＯＮ信号を受けて時間のカウントを開始し、アニール距離１００ミクロンを移動するのに要する時間（２００マイクロ秒）が経過した時点でＥＯモジュレータ電源２１へのオフ信号（ＥＯＭＯＦＦ）を出力する。あるいは、ＥＯモジュレータ電源２１のオン信号を受けてアニール距離１００ミクロンを移動するのに要する時間（２００マイクロ秒）のパルス幅を持つパルス信号を発生させても良い。この動作を、ＥＯモジュレータ電源２１のオン信号を受ける度に繰り返す。
【００７１】
ＥＯモジュレータ電源２１はＥＯモジュレータ電源オン信号を受けてからＥＯモジュレータ電源オフ信号を受けるまでの間（５００ｍｍ／ｓで１００ミクロンを通過する時間：２００マイクロ秒）、ポッケルスセル６１にレーザ光１８の偏光方向が９０度回転する電圧を印加する。これにより、ポッケルスセル６１に電圧が印加される時間と同じ時間だけ、レーザ光１８がＥＯモジュレータ１０を通過して出力され、基板１上に照射される。
【００７２】
なお、ＥＯモジュレータ電源２１として、外部からのパルス信号を入力することでパルス信号波形に応じた電圧波形をポッケルスセル６１に印加できる形式のものもある。この場合にはタイマーＴ１の代わりにパルスジェネレータを使用しても良い。即ち、カウンタ回路Ｃ３が照射ピッチに相当するパルス数ｎ３（２５００パルス）をカウントする度に発生するＥＯモジュレータ電源２１のＯＮ信号をパルスジェネレータに入力し、予め設定したパルス幅、即ち、レーザ光がアニール領域を通過するに必要な時間に相当するパルス幅の信号（本実施例の場合はパルス幅２００マイクロ秒）を発生させて、ＥＯモジュレータ電源２１に入力する。これにより、前述の実施例と同様に、レーザ光を基板１上の必要な領域に照射することができる。
【００７３】
一方、カウンタ回路Ｃ２（カウンタ２）はカウンタ回路Ｃ１からのゲートオン信号を受けてカウントをクリアするとともに、カウンタ回路Ｃ４が出力するＥＯモジュレータ電源オフ信号あるいはパルスジェネレータの出力パルスをカウントし、アニール箇所数に相当するパルス数ｎ２（１０２４パルス）をカウントした時点で、ゲートを閉じる。これにより、ＥＯモジュレータ電源２１はＥＯモジュレータ電源オン信号やＥＯモジュレータ電源オフ信号を受けることがなくなり、ＥＯモジュレータ電源２１は動作しない。
【００７４】
本実施例においては、レーザ光の照射開始位置はステージ位置により制御されるが、レーザ照射終了位置はレーザ照射開始後の時間、あるいはパルスジェネレータ出力パルスのパルス幅で規定される。このため、ステージ速度に変動があった場合、照射終了位置はステージ速度の変動に応じて、わずかに変動する可能性がある。しかしながら、大きな質量のステージが高速で移動している場合には、変動はわずかであり、実質的にステージ速度の変動による影響は極めて小さい。ステージ速度が±１％程度変動しても、照射開始位置の変動は全くなく、照射終了位置の変動も１ミクロン程度であり、実質的に問題は生じない。
【００７５】
以上の手順により、図６に示したドライバ回路領域１０２の１回目のレーザアニールが終了するが、実際にはドライバ回路領域として数ミリ幅が必要であり、１回の走査で全体をアニールできない。そのため、一定ピッチ（本実施例の場合には５００ミクロン）Ｙ方向に移動して、上に述べた手順を繰り返せばよい。これにより、ステージ速度の変動の影響を受けずに、高精度に照射することができる。ただし、走査を繰り返す場合、走査方向に平行にアニールの重なる部分、あるいはレーザが照射されない部分が発生する場合があり、そのような部分では結晶の成長が乱されるため、走査部と走査部のつながる部分にはトランジスタを形成しないようにレイアウト設計することが望ましい。なお、レーザ光１８が照射された場合の、多結晶シリコン薄膜における結晶粒の変化は前述した通りである。
【００７６】
前記実施例での説明と同様に、図６に示したガラス基板１において、ドライバ回路領域１０２、１０２’のうちの一方、例えばドライバ回路領域１０２に高速な動作を必要とするトランジスタをまとめることができれば、ドライバ回路領域１０２のみに本発明のレーザアニールを実施するだけで良い。即ち、ドライバ回路領域１０２に形成されるトランジスタの能動層（活性領域）は電流が流れる方向に結晶粒界を持たない結晶粒を含む多結晶シリコンで構成され、高速に動作するトランジスタが得られる一方、ドライバ回路領域１０２’にはそれほどの高速動作を必要としないトランジスタを形成するため、トランジスタの能動層（活性領域）はエキシマレーザでアニールされただけの微細結晶粒からなる多結晶シリコン膜で構成される。この場合には、基板の回転あるいは走査方向と線状ビームの方向を回転させる必要が無くなり、しかもアニールすべき領域も小さくすることができ、スループット向上の効果が大きい。
【００７７】
あるいは、図１８に示すように、基板１上に形成されるドライバ回路領域６０２を画素領域６０１の外側の１辺にまとめることができれば、ドライバ回路用トランジスタ全ての能動層（活性領域）が電流の流れる方向に結晶粒界を持たない結晶粒を含む多結晶シリコンで構成され、高速に動作するトランジスタが得られる。この場合も、基板の回転あるいは走査方向と線状ビームの方向を回転させる必要が無くなり、スループット向上の面からも好ましい。アライメントマーク６０３、６０３’が必要なことは言うまでもない。
【００７８】
なお、本実施例の説明に於いて、ステージの位置あるいは移動量を検出するために、ステージに設置されたリニアスケール（リニアエンコーダ）からの信号をカウントすることで説明したが、これに限定されるものではなく、ステージ位置を検出するために、レーザ干渉を用いた測長器、ステージを駆動するモータ軸に設置したロータリエンコーダ等からの出力信号を用いることができる。
【００７９】
ここで、本発明の製造方法の別な実施例について説明する。前述した実施例においては、５００μｍ×１００μｍミクロン幅のアニール領域が２５０ミクロン間隔で並んでいる場合について示したが、ここではアニール領域を密に並べた場合について説明する。
【００８０】
１例として４ｍｍ幅の領域を、５００μｍ×１０μｍのレーザビームを走査してアニールすることを考える。１走査でのアニール幅はレーザの出力が許す範囲で大きくすることが望ましく、また、アニール長さ（走査方向のアニール領域寸法）およびアニール領域のピッチは画素ピッチの整数倍が望ましい。ここでは画素ピッチを２５０μｍと仮定した場合を考え、一つのアニール領域を５００μｍ×５００μｍに設定する。
【００８１】
まず、１回目の走査で５００μｍ×５００μｍの領域を１ｍｍピッチで照射する。この場合、図２８に示す様に５００μｍ×５１０μｍの領域にレーザが照射され、アニールされた領域が１ｍｍピッチで形成される。それぞれのアニール領域８０１、８０２、８０３においては、アニール開始部１０μｍ程度の領域８１１、８１２、８１３は溶融したシリコンが表面張力で走査方向に引っ張られ、膜厚が薄くなる。また、アニール終了部の１０μｍ程度の領域８２１、８２２、８２３には盛り上がり（突起）が形成される。これらに挟まれた領域８０１、８０２、８０３は良好にアニールされて疑似単結晶膜が形成される
【００８２】
次に、同様に照射領域を５００μｍ×５００μｍに設定したまま、照射開始位置を走査方向に５００μｍずらして１ｍｍピッチでアニールを行うことにより、先の走査時にアニールしなかった領域８０４、８０５をアニールし、図２９に示す様に５００μｍ幅のアニール領域が形成される。しかしながら、先に説明した様に照射開始部と照射終了部は膜厚が薄くなったり、あるいは突起が形成されたりするため、トランジスタを形成するには不適な、幅１０μｍ程度の領域８１１、８４２、８４３、８４４、８４５、８３２が５００μｍピッチで形成される。
【００８３】
ここで、領域８４２について考えてみると、最初の走査でアニール領域の終了部となり、突起が形成されていたが、２回目の走査でアニール開始部となり、突起はほぼ解消されるものの、正常な領域例えば８０１とは異なり、トランジスタを形成するには適していない。また、領域８４３について考えてみると、最初の走査でアニール領域の開始部となって膜厚が薄くなっていたが、２回目の走査でアニール終了部となって突起が形成されたため、やはりトランジスタを形成するには適していない。
【００８４】
次に、走査方向に直交する方向に５００μｍ移動して同様のアニールを行い、アニールを必要とする幅が全てアニールされるまで繰り返す。本実施例の場合には、４ｍｍの幅をアニールすることから、８列即ち１６回の走査を繰り返す。
この時、図３０に示す様に、走査方向に直交する方向に５００μｍ移動して照射した時の重なり部８５１、８５２では結果的に、照射が重なったり、あるいは照査されない部分が残ったり、あるいは先にアニールされた部分が後からの照射時に熱影響を受け、照射部に近接する部分の結晶状態が乱れたりする。このため、１０μｍ程度の幅で、トランジスタを形成するに不適な領域８５１、８５２が残る。
【００８５】
これらを考慮すると、結果的に図３１に示す様に、およそ４９０μｍ×４９０
μｍの良好にアニールされた領域（即ち、擬単結晶領域）８００が５００μｍピッチで形成されたことになる。よりわかりやすく表現すると、ガラス基板上に４９０μｍ角の疑似単結晶シリコン膜が、５００μｍピッチでタイルを貼り付けた状態に形成されたことになる。この疑似単結晶シリコンのタイル上にトランジスタが配置されるように設計することで、高性能なトランジスタを形成することができる。
【００８６】
尚、ここでは同じ方向に走査しながらアニールする場合を説明してきたが、往復の走査で行きと帰りで照射位置が５００μｍずれるように設定して照射しても良い。その場合、最終的に得られる膜厚の薄くなる部分と突起が形成される部分の並び方が変化するが、いずれも、およそ１０μｍの幅でトランジスタの形成に不適であることから、トランジスタ形成に適した疑似単結晶領域は図３１に示したものと同じになる。
【００８７】
形成されるトランジスタは、図３５に示す様にガラス基板９８０上に形成される信号線用駆動回路９８１を構成する場合を仮定すると、５００μｍピッチで形成した１つの疑似単結晶領域９８２には、２５０μｍピッチの画素を２画素、より正確にはＲＧＢの各１ドットから構成される画素の２画素分、即ち６ドット分を駆動するための回路９８３が６組形成される。一般的には１つの疑似単結晶領域内では等ピッチで回路が形成されて回路群を構成し、それら回路群が疑似単結晶領域の形成ピッチで形成される。即ち、ガラス基板上には各信号線を駆動するための同一機能を有する回路が１パネル内にわたって等間隔ではなく、同一機能を有する複数の回路群が同一ピッチで配置される構成となる。
【００８８】
また、他の実施例として、４ｍｍ幅の領域を５００μｍ×１０μｍのレーザビームを走査してアニールすることを考える。１走査でのアニール幅はレーザの出力が許す範囲で大きくすることが望ましく、また、アニール長さ（走査方向のアニール領域寸法）及びアニール領域のピッチは画素ピッチの整数倍が望ましい。ここでも画素ピッチを２５０μｍと仮定し、一つのアニール領域を５００μｍ×４８０μｍに設定し、５００μｍピッチで照射する。
【００８９】
まず、１回目の走査で、図３２に示す様に５００μｍ×４９０μｍの領域を１ｍｍピッチで照射する。この場合、５００μｍ×４９０μｍの領域にレーザが照射され、アニールされた領域が５００μｍピッチで形成される。それぞれのアニール領域９０１、９０２、９０３、９０４、９０５においては、アニール開始部１０μｍ程度の領域９１１、９１２、９１３、９１４、９１５は溶融したシリンが表面張力で持って行かれるために薄くなる。また、アニール終了部の１０μｍ程度の領域９２１、９２２、９２３、９２４、９２５には盛り上がり（突起）が形成される。これらに挟まれた領域９０１、９０２、９０３、９０４、９０５は良好にアニールされて疑似単結晶膜が形成される。さらに本実施例においては、各照射領域の間には、およそ１０μｍのレーザが照射されない領域が残留する。しかし、この領域はそれまでの結晶成長を一度停止させて新たな結晶成長を誘起させることと、レーザ照射に伴う基板への熱の蓄積を途絶させる上で、必要な領域である。
【００９０】
次に、走査方向に直交する方向に５００μｍ移動して同様のアニールを行い、アニールを必要とする幅が全てアニールされるまで繰り返す。本実施例の場合には、４ｍｍの幅をアニールすることから、８列即ち８回の走査を繰り返す。
列を変えて照射した時の重なり部９５１、９５２、９５３、９５４、９５５、９５６、９５７、９５８、９５９、９６０では結果的に、照射が重なったり、あるいは照査されない部分が生じたり、あるいは先にアニールされた部分が後からの照射時に熱影響を受け、照射部に近接する部分の結晶状態が乱れたりする。このため、１０μｍ程度の幅で、トランジスタを形成するに不適な領域が残る。
【００９１】
これらを考慮すると、結果的に図３１に示す様に、およそ４９０μｍ×４７０μｍの良好にアニールされた領域（即ち、擬単結晶領域）９００が５００μｍピッチで形成されたことになる。よりわかりやすく表現すると、ガラス基板上に４９０μｍμｍ×４７０μｍの疑似単結晶シリコン膜が、５００μｍピッチでタイルを貼り付けた状態に形成されたことになる。この疑似単結晶シリコンのタイル上にトランジスタが配置されるように設計することで、高性能なトランジスタを形成することができる。
【００９２】
尚、ここでは同じ方向に走査しながらアニールする場合を説明してきたが、往復の走査で行きと帰りで走査方向に直交する方向に５００μｍずれるように設定して照射しても良い。その場合、膜厚の薄くなる部分と突起が形成される部分の並び方が列によって変るが、いずれも、およそ１０μｍの幅でトランジスタの形成に不適であることから、トランジスタ形成に適した疑似単結晶領域は図３１に示したものと同じになる。先に示した実施例に比べて疑似単結晶領域は多少狭くなるが、スループットはおよそ２倍になる。
【００９３】
形成されるトランジスタは、図３５に示す様にガラス基板９８０上に形成される信号線用駆動回路９８１を構成する場合を仮定すると、５００μｍピッチで形成した１つの疑似単結晶領域９８２には、２５０μｍピッチの画素を２画素、より正確にはＲＧＢの各１ドットから構成される画素の２画素分、即ち６ドット分を駆動するための回路９８３が６組形成される。一般的には１つの疑似単結晶領域内では等ピッチで回路が形成されて回路群を構成し、それら回路群が疑似単結晶領域の形成ピッチで形成される。即ち、ガラス基板上には各信号線を駆動するための同一機能を有する回路が１パネル内にわたって等間隔ではなく、同一機能を有する複数の回路群が同一ピッチで配置される構成となる。
【００９４】
尚、上記説明ではレーザアニール領域をアニール幅、アニール長さ、ピッチで規定して説明してきたが、それぞれの寸法はステージに取り付けたリニアスケールが発生するパルス数に換算できる。よって、レーザ光のＯＮ／ＯＦＦのタイミングは、それぞれの相当するパルス数をカウントした時点で動作させることで実現できることは明らかであるが、ここでは詳細な説明を省略する。
【００９５】
図１４は本発明による製造装置すなわちレーザアニール装置の他の実施例の説明図である。本実施例では、複数のパネルが取得できる大形の基板５０１を載置するステージ５０２と、レーザ照射光学系を備えた複数の光学鏡筒５０３と、上記光学鏡筒の各々を独立に位置調整するための調整ステージ５０４と、上記調整ステージ５０４を保持するための架台５０５（図中では一部分を表示）と、連続発振レーザ発振器５０６と、レーザ発振器５０６を励起するためのレーザダイオード電源５０７と、励起光を伝送するためのファイバ５０８と、ステージの位置を検出するためのリニアスケール５０９、５１０から構成されている。
【００９６】
図１５は図１４における光学系の概略構成の説明図である。図１４の光学鏡筒５０３内部には図１５に示すように、シャツ夕５１１、ビームエキスパンダ５１２、透過率可変フィルタ５１３、ＥＯモジュレー夕２１４、シリンドリカルレンズ５１５、矩形スリット５１６、対物レンズ５１７、ＣＣＤカメラ５１８等から構成されたレーザ照射光学系が納められている。尚、図１５においては、観察用照明装置、参照光用光源装置、観察用モニタ、自動焦点光学系、画像処理装置、制御装置等は省略してあるが、基本的には図１に示した構成と同じである。また、各部の機能については図１に示したレーザアニール装置と同様であり、ここでは詳細には触れない。異なる点は、複数組（図１４においては６組）のレーザ照射光学系がそれぞれ独立の光学鏡筒（図では５０３で代表）に納められ、それぞれが独立にＸＹＺに移動可能な調整ステージ（図では５０４で代表）上に固定されていて、各光学銭筒（図では５０３が代表）が各パネルの同一箇所にレーザ光を照射できるように位置の調整が可能であり、同時に複数箇所をレーザアニールできる点にある。
【００９７】
次に上記したレーザアニール装置によるレーザアニール方法を説明する。基板５０１として、図６に示したように、ガラス基板１の一主面に絶縁体薄膜を介して非晶質シリコン薄膜を形成し、エキシマレーザ光を全面走査することで微細な多結晶シリコン膜に変化した多結晶シリコン薄膜基板５０１を用いる。ここで、絶縁体薄膜はＳｉＯ２ あるいはＳｉＮあるいはそれらの複合膜である。上記多結晶シリコン薄膜基板には複数のパネルが（図１４においては１基板上に６パネルが）形成される。
【００９８】
まず、多結晶シリコン薄膜基板５０１をステージ５０２上に載置する。この多結晶シリコン薄膜基板５０１には、各パネル（図１４では６パネル）が形成される領域の複数箇所にアライメントマーク（図示せず）が形成されている。これらアライメントマークは通常、フォトエッチング技術で形成するが、この目的だけでフォトレジスト工程を実施するのは無駄が多い。このため、多結晶シリコン薄膜基板５０１の角部を検出して概略のアライメントを行った後、１つの光学鏡筒５０３でレーザアニールに使用するレーザ光を矩形スリット５１６で、例えば縦長と横長の矩形に成形して多結晶シリコン薄膜を除去加工することで順次各パネルの複数箇所に十字マークを形成し、アライメントマークとすることができる。あるいは各光学鏡筒を予め設定した基準位置に位置決めした後、同時に各パネルの複数箇所に十字マークを形成し、アライメントマークとすることができる。あるいは、インクジェット手段によりドット状のアライメントマークを形成しても良い。
【００９９】
次に、一つの光学鏡筒（例えば５０３）のＣＣＤカメラ５１８で２個所のアライメントマークを順次撮象し、その重心位置を検出して、アライメントマークを基準に設計上の座標に従って、ステージ５０２をＸＹＺ３軸で移動させて多結晶シリコン薄膜基板５０１の精アライメントを行う。尚、アライメントマークの検出にアニールを実施するための光学鏡筒のＣＣＤカメラを使用したが、アライメント用光学系を別途設けても良い。この場合、１個の光学系で順次複数のアライメントマークを検出しても良いし、複数の光学系で同時に複数のアライメントマークを検出しても良い。
【０１００】
多結晶シリコン薄膜基板５０１のアライメント終了後、設計上の座標に従い、各パネルのアライメントマークのうち、１個所が各光学鏡筒の視野内に入るようにステージ５０２を移動させ、各光学鏡筒のＣＣＤカメラ５１８でアライメントマークを撮像し、その重心が視野中央に一致するよう、各光学鏡筒の調整ステージ５０４で調整する。それにより、各光学鏡筒は多結晶シリコン薄膜基板５０１上に形成されたパネルの同一個所を照射するように位置調整されたことになる。
【０１０１】
その後、前述したように設計データに従い、各パネルのドライバ回路形成領域の能動層（活性領域）が形成される部分のみにレーザ光を照射して、アニールを行う。この際、ステージ５０２に設置されているリニアスケール５０９あるいは５１０が発生するパルス信号をカウントし、レーザ光が照射される位置に達したら、ＥＯモジュレータ５１４によりレーザ光をオン状態とし、シリンドリカルレンズ５１５で線状に集光して、矩形スリット５１６で不要部分を切り落として、対物レンズ５１７により集光照射される。必要に応じ、透過率可変フィルタ５１３によりレーザエネルギを調整する。更に、リニアスケール５０９あるいは５１０からの信号をカウントして、ステージ５０２が移動してアニールすべき領域を通過すると、ＥＯモジュレータ５１４によりレーザ光をオフ状態とすることで、アニールを必要とする領域のみに、正確にレーザ光を照射することができる。なお、レーザ光照射のタイミングについては、図７および図１３で説明した通りである。
【０１０２】
レーザ光が照射される領域は、例えば各画素を駆動するためのドライバ回路を構成する薄膜トランジスタの能動層部分で、ステージ５０２を駆動させて多結晶シリコン薄膜基板５０１を走査させながら必要な部分のみに順次照射する。この時、各光学鏡筒は自動焦点機構（図示せず）により、各光学鏡筒を搭載している調整用ステージ５０４をそれぞれ独立にＺ方向に駆動して、全ての対物レンズが基板５０１表面と一定の位置関係になるように制御される。
【０１０３】
１枚のガラス基板に小型のパネルが多数並んでいる場合には、数パネルおきにアニールを実施し、パネルが配列されるピッチ分だけ移動した後、再度アニールを実施する手順を繰り返すことで、全パネルのアニールを行うことができる。なお、レーザ光１８が照射された場合の、多結晶シリコン薄膜における結晶粒の変化は前述した通りで、レーザ光１８を走査した方向に結晶粒が成長し、トランジスタを形成した場合に電流の流れる方向と結晶粒の成長した方向を一致させることで、実質的に単結晶と同等の特性が得られる。
【０１０４】
次に、本発明の他の実施例について説明する。これまでに述べた実施例においては、レーザ光１８をアニールすべき領域のみに照射することで説明してきた。即ち、ステージ２（５０２）が移動を開始してから照射領域に達するまでは、レーザ光１８は完全にオフ状態で、照射領域に達した時点で初めて所定の出力で照射を開始して、照射領域を通過した時点でレーザ光を完全にオフ状態とし、これを繰り返すことで複数領域にレーザアニールを施していた。この方法でレーザ光を照射すると、次のような現象が生じる。
【０１０５】
図２０は本実施例のレーザアニール方法を実施した薄膜トランジスタ基板の断面形状を示す断面図である。図２０に示すように、ガラス基板７０１上に絶縁膜７０２を介して形成されている多結晶シリコン膜７０３は照射開始地点で連続発振レーザ光の照射を開始した瞬間に溶融し、溶融シリコンは表面張力によりレーザ光の走査方向に引っ張られる。このため、レーザ光が通過した後に冷却・凝固すると、レーザ照射前と比較して膜厚の薄い部分７０５が生じる。この膜厚の薄い部分７０５に続く領域は、当初の膜厚の部分７０４が継続するが、レーザ照射終了地点で連続発振レーザ光をＯＦＦ状態にすると、表面張力で引っ張られてきた溶融シリコンがそのまま冷却・凝固するため、盛り上がり７０６が生じる。
【０１０６】
このように、レーザの照射開始部分と照射終了部分でシリコン膜厚が他の部分と異なるため、この部分に形成されたトランジスタの特性は他の部分と比べて変化してしまうため、その部分にはトランジスタを配置できない。そのため、膜厚の薄い異部分７０５と盛り上がり７０６がドライバ回路を構成する薄膜トランジスタの能動層に重ならないように考慮する必要があった。更には、照射終了部の盛り上がり７０６が大きい場合には、薄膜トランジスタ能動層のみを残すためのエッチング工程で、完全に除去できずにエッチング残りが生じて、最悪の場合にはその上を通過する電極や配線が断線したり、断線しないまでも信頼性を低下させる等の問題のあることが分かった。そこで、次のようなレーザ照射方法を採用する。
【０１０７】
図１９は本発明の他の実施例であるステージ位置とレーザ出力の関係の説明図である。図１に示したＥＯモジュレータ１０の設定を変更し、図１９の（ａ）に示すようにアニールを行わない領域では低出力で照射し、アニールを行うべき領域ではアニールに適した出力で照射した。前にも述べたように、アニールには１００×１０３ Ｗ／ｃｍ２ 〜５００×１０３ Ｗ／ｃｍ２ 程度のパワー密度が適しているが、アニールを行わない領域ではその１／３以下のパワー密度で照射した。
【０１０８】
図２１は図１９の（ａ）の方法を実施した薄膜トランジスタ基板の断面形状を示す断面図である。図２１に示すように、ガラス基板７０１上に絶縁膜７０２を介して形成されている帯状多結晶シリコン膜７０３のうち、低出力で照射した部分ではアニールされることが無いため基板へのダメージが発生することがなく、照射開始部の膜厚の薄い部分７０５’、および照射終了部の盛り上がり７０６’
を緩和することができ、アニールに適した出力で照射した部分はレーザ光を走査した方向に結晶粒が成長し、所期の膜質の帯状多結晶シリコン膜が得られた。
【０１０９】
また、図１９の（ｂ）あるいは図１９の（ｃ）に示したように、アニールを行う領域に到達する一定時間あるいは一定距離手前からレーザ出力を連続的に増加させてアニールすべき領域に達した時点でアニールを行う出力に達し、アニールすべき領域を通過した時点から連続的に出力を減少させ、一定時間あるいは一定距離後にアニールを行う出力の１／３以下あるいはレーザ光をオフ状態にした。これで、照射開始部および照射終了部での急激な温度上昇が緩和され、照射開始部での膜厚減少、照射終了部の盛り上がりを緩和することができ、アニールに適した出力で照射した部分はレーザ光を走査した方向に結晶粒が成長し、所期の膜質のシリコン膜が得られた。
【０１１０】
図２４は本発明による表示装置の一例である液晶表示装置を構成する液晶表示パネルの構成例を説明する要部断面図である。液晶表示パネルは第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の貼り合わせ間隙に液晶層ＬＣを挟持して構成される。第１の基板ＳＵＢ１は前記した各実施例で説明したアクティブ・マトリクス基板（薄膜トランジスタ基板）に相当する。この第１の基板ＳＵＢ１はガラス基板であり、その一主面すなわち内面にはゲート電極ＧＴ、帯状多結晶シリコン膜で構成された能動層（半導体膜）ＰＳＩ、ソース電極ＳＤ１およびドレイン電極ＤＳ２、ソース電極ＤＳ１に接続した画素電極ＰＸが形成されている。なお、参照符号ＧＩ、ＰＡＳＤ（１層または多層）は絶縁層、ＯＲＩ１は配向膜を示し、ＰＯＬ１は偏光板である。第１の基板ＳＵＢ１の周辺には、前記図６または図１８で説明した駆動回路部（ドライバ回路部）が形成されている。
【０１１１】
一方、第２の基板ＳＵＢ２もガラス基板からなり、その一主面（内面）にはブラックマトリクスＢＭで区画されたカラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極（対向電極）ＩＴＯおよび配向膜ＯＲＩ２が形成されている。また、参照符号ＰＯＬ２は偏光板である。そして、画素電極ＰＸと共通電極ＩＴＯの間に基板面と垂直な方向の電界が形成されて液晶層を構成する液晶組成物の分子配向の方向を制御して第１の基板ＳＵＢ１に入射する光を第２の基板ＳＵＢ２から出射または遮断することで画像を表示する。
【０１１２】
図２５は本発明による表示装置の一例である液晶表示装置を構成する液晶表示パネルの他の構成例を説明する要部断面図である。液晶表示パネルは第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の貼り合わせ間隙に液晶層ＬＣを挟持して構成される。第１の基板ＳＵＢ１は前記した各実施例で説明したアクティブ・マトリクス基板（薄膜トランジスタ基板）に相当する。この第１の基板ＳＵＢ１はガラス基板であり、その一主面すなわち内面にはゲート電極ＧＴ、帯状多結晶シリコン膜で構成された能動層（半導体膜）ＰＳＩ、ソース電極ＳＤ１およびドレイン電極ＤＳ２、ソース電極ＤＳ１に接続した画素電極ＰＸが画素領域に櫛歯状に形成されている。この櫛歯状の画素電極ＰＸの間に対向電極ＣＴが配列されている。なお、参照符号ＧＩ、ＰＡＳ（１層または多層）は絶縁層、ＯＲＩ１は配向膜を示し、ＰＯＬ１は偏光板である。第１の基板ＳＵＢ１の周辺には、前記図６または図１８で説明した駆動回路部（ドライバ回路部）が形成されている。
【０１１３】
一方、第２の基板ＳＵＢ２もガラス基板からなり、その一主面（内面）にはブラックマトリクスＢＭで区画されたカラーフィルタＣＦ、オーバーコート層ＯＣ、および配向膜ＯＲＩ２が形成されている。また、参照符号ＰＯＬ２は偏光板である。そして、画素電極ＰＸと対向電極ＣＴの間に基板面と並行な方向の電界が形成されて液晶層ＬＣを構成する液晶組成物の分子配向の方向を制御して第１の基板ＳＵＢ１に入射する光を第２の基板ＳＵＢ２から出射または遮断することで画像を表示する。
【０１１４】
図２６は図２または図２５で説明した液晶表示パネルを用いた液晶表示装置の概略構成を説明する断面図である。この液晶表示装置（液晶表示モジュール）は液晶パネルＰＮＬの背面に拡散シートやプリズムシートの積層からなる光学補償シート類ＯＰＳを介してバックライトを設置し、上ケースであるシールドケースＳＨＤと下ケースであるモールドケースＭＤＬで一体化される。下ケースを金属ケースとしたものもある。液晶パネルＰＮＬを構成する第１の基板ＳＵＢ１の周辺には前記した駆動回路部（ドライバ回路部）ＤＲが形成されている。
【０１１５】
図２６に示したバックライトはアクリル板を好適とする導光板ＧＬＢの側縁に配置した光源（ここでは冷陰極蛍光ランプＣＦＬ）、反射板ＲＦＳ、ランプ反射シートＬＦＳ等で構成される、所謂サイドライト型である。しかし、バックライトは、この形式以外に、液晶表示パネルの背面直下に複数の光源を配置した、所謂直下型バックライト、あるいは液晶表示パネルの表面（観察面）側の近傍に設置する、所謂フロントライト型なども知られている。
【０１１６】
図２７は本発明による表示装置の他例である有機エレクイトロルミネッセンス表示装置を構成する表示パネルの構成例を説明する要部断面図である。この有機エレクイトロルミネッセンス表示装置（有機ＥＬと略称する）は、第１の基板ＳＵＢ１と第２の基板ＳＵＢ２で構成されるが、第２の基板ＳＵＢ２は第１の基板ＳＵＢ１に有する下記の各種機能膜を環境から保護する封止缶であり、ガラス板に限らず、金属板で構成される場合もある。第１の基板ＳＵＢ１は前記した各実施例で説明したアクティブ・マトリクス基板（薄膜トランジスタ基板）に相当する。この第１の基板ＳＵＢ１はガラス基板であり、その一主面すなわち内面には前記した製造方法で改質した帯状多結晶シリコン膜で作り込んだ薄膜トランジスタを有する。
【０１１７】
有機ＥＬパネルの画素回路のそれぞれは、少なくともスイッチング用薄膜トランジスタと駆動用薄膜トランジスタを有し、図示の薄膜トランジスタは駆動用薄膜トランジスタに相当し、スイッチング用の薄膜トランジスタは図示を省略してある。薄膜トランジスタは帯状多結晶シリコン膜ＰＳＩ、ゲート電極ＧＴ、ソース電極ＳＤで構成される。そして、ソース電極ＳＤに接続した陽極ＡＤ、発光層ＯＬＥ、陰極ＣＤを有する。なお、参照符号ＩＳ（ＩＳ１，ＩＳ２，ＩＳ３）、ＰＳＶ、ＩＬは絶縁層を示す。また、第２の基板ＳＵＢ２の内面には吸湿剤を設ける場合もある。また、陽極ＡＤと陰極ＣＤは必ずしも図示した配置に限るものではなく、その極性を入れ換えた構成とすることもできる。
【０１１８】
この構成において、駆動用薄膜トランジスタの選択で陽極ＡＤと陰極ＣＤの間に電流が流れ、陽極ＡＤと陰極ＣＤの間に介挿された発光層ＯＬＥが発光する。この発光光Ｌは第１の基板ＳＵＢ１側から出射される。なお、陽極ＡＤを反射金属とし、陰極ＣＤを透明電極とすることで第２の基板ＳＵＢ２側から発光光を出射する形式もある。その場合は第２の基板ＳＵＢ２（封止缶）はガラス板等の透明板とする。この有機ＥＬパネルは、適宜のケースあるいはフレームに収められ、有機ＥＬ表示装置（モジュール）とされる。
【０１１９】
なお、本発明は、上記の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であり、絶縁基板上に薄膜トランジスタ等のアクティブ素子を作り込む各種の電子機器用基板に対して同様に適用することができることは言うまでもない。
【０１２０】
【発明の効果】
以上説明したように、本発明の製造方法および製造装置（レーザアニール方法およびレーザアニール装置）によれば、ガラス等の絶縁基板への熱影響を防止し、かつステージの速度変動によらず正確に照射すべき（アニールすべき）位置にレーザ光を照射することができる。しかも、ステージは定速移動しているため、基板内の場所によらず一定の条件でアニールすることができる。これにより、非晶質あるいは多結晶シリコン薄膜の結晶粒を所望の方向に成長させ、１０ミクロンを越える大きさの結晶粒からなる帯状多結晶シリコン膜に改質することができ、この帯状多結晶シリコン膜で作り込む薄膜トランジスタ等のアクティブ素子の移動度が大幅に改善される。そして、本発明により改質したシリコン膜で形成した薄膜トランジスタ等のアクティブ素子は、液晶表示装置や有機ＥＬ等の表示装置におけるドライバ回路を構成するのに十分な性能を有し、所謂システムオンパネルを実現することができ、また小型化、低コスト化を図った液晶表示装置の各種表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による表示装置を製造するための製造方法を実施する製造装置の一実施例を模式的に説明する構成図である。
【図２】図１におけるＥＯモジュレータの機能を説明する斜視図である。
【図３】図１におけるＥＯモジュレータの機能を説明する斜視図である。
【図４】ＥＯモジュレータにおける印加電圧と透過率の関係を示すグラフ図である。
【図５】ＥＯモジュレータにおけるレーザ入力と印加電圧とレーザ出力の関係を示すグラフ図である。
【図６】本発明による製造方法の１実施例であるレーザアニール方法の対象となるガラス基板を説明する平面図である。
【図７】本発明による製造方法を説明するタイミング図である。
【図８】本発明による製造方法の１実施例におけるレーザアニール方法を実施する前の結晶状態を示す平面図である。
【図９】レーザアニール方法を実施した後の結晶状態を示す平面図である。
【図１０】レーザアニール方法を実施した領域とドライバ回路活性領域の位置関係を示す基板の平面図である。
【図１１】本発明によるレーザアニール方法を実施して形成された駆動部薄膜トランジスタの構成を示す基板の平面図である。
【図１２】本発明の表示装置を搭載した電子機器例の説明図である。
【図１３】本発明による製造方法の他の実施例であるレーザアニール方法におけるステージの移動とレーザを照射するタイミングを示すタイミング図である。
【図１４】本発明による製造装置すなわちレーザアニール装置の他の実施例の説明図である。
【図１５】図１４における光学系の概略構成の説明図である。
【図１６】本発明によるレーザアニールを実施するに好適なレーザ光の集光状態を説明する斜視図である。
【図１７】本発明のレーザアニールを行う際のレーザ照射領域を説明する斜視図である。
【図１８】本発明による製造方法の他の実施例を説明する絶縁基板の平面図である。
【図１９】本発明の他の実施例であるステージ位置とレーザ出力の関係の説明図である。
【図２０】本発明の実施例におけるレーザアニール方法を実施した薄膜トランジスタ基板の断面形状を示す断面図である。
【図２１】図１９の（ａ）の方法を実施した薄膜トランジスタ基板の断面形状を示す断面図である。
【図２２】本発明による製造方法を適用した表示装置の製造工程を説明する流れ図である。
【図２３】図２２における本発明のアニール工程の部分を説明する流れ図である。
【図２４】本発明による表示装置の一例である液晶表示装置を構成する液晶表示パネルの構成例を説明する要部断面図である。
【図２５】本発明による表示装置の一例である液晶表示装置を構成する液晶表示パネルの他の構成例を説明する要部断面図である。
【図２６】図２または図２５で説明した液晶表示パネルを用いた液晶表示装置の概略構成を説明する断面図である。
【図２７】本発明による表示装置の他例である有機エレクイトロルミネッセンス表示装置を構成する表示パネルの構成例を説明する要部断面図である。
【図２８】本発明による１回目の走査によるアニール領域の状態を示す平面図である。
【図２９】本発明による２回目の走査によるアニール領域の状態を示す平面図である。
【図３０】本発明によるアニール終了後のアニール領域の状態を示す平面図である。
【図３１】本発明によるアニール終了後のトランジスタを形成可能な領域を示す平面図である。
【図３２】本発明の別な実施例による、１回目走査後のアニール領域の状態を示す平面図である。
【図３３】本発明の別な実施例による、２回目走査後のアニール領域の状態を示す平面図である。
【図３４】本発明の別な実施例による、アニール終了後のアニール領域の状態を示す平面図である。
【図３５】本発明のレーザアニールを実施したパネルの画素部と周辺回路部および周辺回路部に形成される回路の位置関係を示す説明図である。
【符号の説明】
１・・・・絶縁基板（ガラス基板、アクティブ・マトリクス基板、薄膜トランジスタ基板）、 ２・・・・ステージ、３，４・・・・リニアスケール、６・・・・レーザ発振器、７・・・・シャッタ、８・・・・ビームエキスパンダ、９・・・・透過率連続可変フィルタ、１０・・・・ＥＯモジュレータ、１２・・・・電動矩形スリット、１３・・・・対物レンズ、２１・・・・ＥＯモジュレータ電源、２２・・・・制御装置、６１・・・・ポッケルスセル、６２・・・・偏光ビームスプリッタ、１０１・・・・表示領域（画素領域）、１０２・・・・ドライバ回路領域（駆動回路領域、駆動回路部）、１０３・・・・アライメントマーク、１０４〜１１０・・・・改質領域（アニール領域）、１２５，１２６，１２７・・・・レーザアニールにより成長した結晶粒、３０４・・・・結晶粒界、３０５・・・・ゲート電極、３０６・・・・ソース電極、３０７・・・・ドレイン電極、４０１・・・・テレビ受信機、４０２・・・・携帯電話機、４０３・・・・ノート型パソコン、５０２・・・・ステージ、５０３・・・・光学鏡筒、５０４・・・・位置調整機構、５０６・・・・連続発振レーザ発振器、５０９，５１０・・・・リニアスケール。
Claims (19)
- 一主面に半導体膜が形成された第１の基板と、前記第１の基板の前記一主面側に所定の間隙をもって重ね合わせられた第２の基板と、前記第１の基板の前記一主面上の一方向に延在して並設された多数のデータ線および前記一方向と交差する他方向に延在して並設された多数の走査線と、前記半導体膜で作り込まれて前記データ線と前記走査線の交差部分の近傍に配置された画素部アクティブ素子を有する画素回路からなる多数の画素がマトリクス状に配列された表示領域を有する表示装置であって、
前記第１の基板上の前記表示領域の外側の少なくとも一辺に前記データ線および前記走査線を介して前記画素回路を駆動する駆動部アクティブ素子を含む駆動回路を有し、
前記駆動部アクティブ素子が作り込まれる前記半導体膜は、電流の流れる方向を横切る結晶粒界を持たない帯状結晶粒を含む多結晶半導体膜で構成されていることを特徴とする表示装置。 - 前記駆動回路が前記第１の基板の少なくとも１辺の複数箇所に分割して形成されていることを特徴とする請求項１に記載の表示装置。
- 前記第１の基板および前記第２の基板がガラス基板、前記画素部アクティブ素子および前記駆動部アクティブ素子が薄膜トランジスタであり、前記画素が当該画素を構成する画素回路の前記画素部薄膜トランジスタの出力で駆動される画素電極を有し、
前記第１の基板と前記第２の基板の間に液晶層が挟持されていることを特徴とする請求項１または２に記載の表示装置。 - 前記第２の基板に、前記画素電極との間に電界を形成するための共通電極を有することを特徴とする請求項３に記載の表示装置。
- 前記第１の基板に、前記画素電極との間に電界を形成するための対向電極を有することを特徴とする請求項３に記載の表示装置。
- 前記第１の基板が少なくともガラス基板、前記画素部アクティブ素子および前記駆動部アクティブ素子が薄膜トランジスタであり、前記画素が当該画素を構成する画素回路の前記画素部薄膜トランジスタの出力で駆動される正極または負極の電極を有し、
前記一方の電極との間に有機発光層を介在して当該一方の電極と正負対になる負極または正極の電極を有することを特徴とする請求項１または２に記載の表示装置。 - 一主面に非晶質半導体膜あるいは粒状多結晶半導体膜が形成された絶縁基板をステージ上に載置し、前記絶縁基板上の前記非晶質半導体膜あるいは粒状多結晶半導体膜の複数の領域にレーザ光を照射してアニールすることにより前記非晶質半導体膜あるいは粒状多結晶半導体膜を帯状結晶を含む多結晶半導体膜に改質して表示装置用のアクティブ・マトリクス基板を得る表示装置の製造方法であって、
前記レーザ光として、線状あるいは短冊状に集光された連続発振レーザ光を用い、前記絶縁基板を前記レーザ光の前記線状あるいは短冊状の長手方向に交差する方向に連続的に移動させ、
前記レーザ光を照射すべき各々の領域に達した時点で前記連続発振レーザ光の照射を開始し、
前記レーザ光を照射すべき領域を通過した時点で前記連続発振レーザ光の照射を停止にする動作を繰り返すことにより、
前記改質された前記帯状多結晶半導体膜を前記絶縁基板の移動方向に対して不連続に形成することを特徴とする表示装置の製造方法。 - 前記絶縁基板の移動開始とともに前記連続発振レーザ光の照射エネルギ密度を前記非晶質半導体膜あるいは粒状多結晶半導体膜の前記改質に適した値の１／３以下で照射を開始し、
前記絶縁基板を連続的に移動させた状態で、前記改質を施すべき領域に達した時点で前記連続発振レーザ光の照射エネルギ密度を前記改質に適した値に設定し、
前記改質を施すべき領域を通過した時点で前記連続発振レーザ光の照射エネルギ密度を前記改質に適した値の１／３以下に低減する動作を繰り返すことを特徴とする請求項７に記載の表示装置の製造方法。 - 前記改質を施すべき領域が薄膜トランジスタの能動領域とその周辺部であることを特徴とする請求項７または８に記載の表示装置の製造方法。
- 前記絶縁基板がガラス基板であり、前記改質を施すべき領域が前記画素を駆動する駆動部薄膜トランジスタの能動領域が形成される領域であることを特徴とする請求項９に記載の表示装置の製造方法。
- 前記連続発振レーザ光がＹＶＯ４ レーザの第二高調波であることを特徴とする請求項７〜１０の何れかに記載の表示装置の製造方法。
- 表示装置を構成する絶縁基板を載置して移動可能なステージ手段と、
前記ステージ手段の位置あるいは移動距離を検知する位置検出手段と、
連続発振レーザ光を発生するレーザ光源手段と、
前記レーザ光源手段から発生した連続発振レーザ光のオン／オフを行う変調手段と、
前記変調手段を通過した連続発振レーザ光を線状あるいは短冊状に成形する成形光学手段と、
前記線状あるいはあるいは短冊状に成形されたレーザ光を前記絶縁基板上に投影・照射する集光光学手段とを有し、
前記位置検出手段が前記ステージ手段の一定距離の移動毎に発生する信号をカウントしてレーザ光照射を開始すべき位置に達した時点で前記変調手段で前記連続発振レーザ光をオン状態とし、前記位置検出手段から発生される信号をカウントしてレーザ光照射を停止すべき位置に達した時点で前記変調手段で前記連続発振レーザ光をオフ状態に制御する制御装置を有し、
前記ステージ手段を連続的に移動させた状態で、前記絶縁基板の複数の領域に前記連続発振レーザ光を照射することを特徴とする表示装置の製造装置。 - 表示装置を構成する絶縁基板を載置して移動可能なステージ手段と、
前記ステージ手段の位置あるいは移動距離を検知する位置検出手段と、
連続発振レーザ光を発生するレーザ光源手段と、
前記レーザ光源手段から発生した連続発振レーザ光のオン／オフを行う変調手段と、
前記変調手段を通過した連続発振レーザ光を線状あるいは短冊状に成形する成形光学手段と、
前記線状あるいはあるいは短冊状に成形されたレーザ光を前記絶縁基板上に投影・照射する集光光学手段とを有し、
前記位置検出手段が前記ステージ手段の一定距離の移動毎に発生する信号をカウントしてレーザ照射を開始すべき位置に達した時点に前記変調手段で前記連続発振レーザ光をオン状態とし、前記レーザ光照射を開始してから予め設定された時間が経過した時点で前記変調手段で前記連続発振レーザ光をオフ状態に制御する制御装置を有し、
前記ステージ手段を連続的に移動させた状態で、前記絶縁基板の複数の領域に前記連続発振レーザ光を照射することを特徴とする表示装置の製造装置。 - 前記変調手段が電気−光学モジュレータであることを特徴とする請求項１２または１３に記載の表示装置の製造装置。
- 前記絶縁基板が非晶質半導体膜あるいは粒状多結晶半導体膜が形成された絶縁基板であることを特徴とする請求項１２〜１４の何れかに記載の表示装置の製造装置。
- 前記レーザ光源手段がＹＶＯ４ レーザの第二高調波であることを特徴とする請求項１２〜１５の何れかに記載の表示装置の製造装置。
- 前記レーザ光源手段、前記変調手段、前記成形光学手段、および前記集光光学手段を複数組有し、前記ステージ手段上に載置された前記絶縁基板の複数箇所を同時にレーザ光照射する如く構成されたことを特徴とする請求項１２〜１６の何れかに記載の表示装置の製造装置。
- 一主面に半導体膜が形成された第１の基板と、前記第１の基板の前記一主面側に所定の間隙をもって重ね合わせられた第２の基板と、前記第１の基板の前記一主面上の一方向に延在して並設された多数のデータ線および前記一方向と交差する他方向に延在して並設された多数の走査線と、前記半導体膜で作り込まれて前記データ線と前記走査線の交差部分の近傍に配置された画素部アクティブ素子を有する画素回路からなる多数の画素がマトリクス状に配列された表示領域を有する表示装置であって、
前記第１の基板上の前記表示領域の外側の少なくとも一辺に前記データ線および前記走査線を介して前記画素回路を駆動する駆動部アクティブ素子を含む駆動回路を有し、
前記駆動回路は等間隔に配置された複数のブロックに分割され、
前記ブロック内にはデータ線あるいは走査線を介して前記画素回路を駆動する複数の前記駆動部アクティブ素子が等間隔に配列されて構成されることを特徴とする表示装置。 - 一主面に非晶質半導体膜あるいは粒状多結晶半導体膜が形成された絶縁基板をステージ上に載置し、前記絶縁基板上の前記非晶質半導体膜あるいは粒状多結晶半導体膜の複数の領域にレーザ光を照射してアニールすることにより前記非晶質半導体膜あるいは粒状多結晶半導体膜を、帯状結晶を含む多結晶半導体膜に改質して表示装置用のアクティブ・マトリクス基板を得る表示装置の製造方法であって、
前記レーザ光として、線状あるいは短冊状に集光された連続発振レーザ光を用い、前記絶縁基板を前記レーザ光の前記線状あるいは短冊状の長手方向に交差する方向に連続的に移動させ、
前記レーザ光を照射すべき各々の領域に達した時点で前記連続発振レーザ光の照射を開始し、
前記レーザ光を照射すべき領域を通過した時点で前記連続発振レーザ光の照射を停止にする動作を繰り返すことにより、
前記改質された前記帯状多結晶半導体膜を前記絶縁基板の移動方向に対して一定ピッチで等寸法に形成することを特徴とする表示装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062938A JP4474108B2 (ja) | 2002-09-02 | 2003-03-10 | 表示装置とその製造方法および製造装置 |
| US10/628,421 US7129124B2 (en) | 2002-09-02 | 2003-07-29 | Display device, process of fabricating same, and apparatus for fabricating same |
| KR1020030052529A KR100606317B1 (ko) | 2002-09-02 | 2003-07-30 | 표시 장치와 그 제조 방법 및 제조 장치 |
| CNB031500706A CN100347819C (zh) | 2002-09-02 | 2003-07-31 | 显示装置的制造方法以及制造装置 |
| TW092121007A TWI248593B (en) | 2002-09-02 | 2003-07-31 | Display device, process and apparatus for its production |
| US11/588,387 US20070041410A1 (en) | 2002-09-02 | 2006-10-27 | Apparatus for fabricating a display device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002256533 | 2002-09-02 | ||
| JP2003062938A JP4474108B2 (ja) | 2002-09-02 | 2003-03-10 | 表示装置とその製造方法および製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004151668A true JP2004151668A (ja) | 2004-05-27 |
| JP4474108B2 JP4474108B2 (ja) | 2010-06-02 |
Family
ID=31980562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003062938A Expired - Fee Related JP4474108B2 (ja) | 2002-09-02 | 2003-03-10 | 表示装置とその製造方法および製造装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7129124B2 (ja) |
| JP (1) | JP4474108B2 (ja) |
| KR (1) | KR100606317B1 (ja) |
| CN (1) | CN100347819C (ja) |
| TW (1) | TWI248593B (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103628A (ja) * | 2002-09-05 | 2004-04-02 | Hitachi Ltd | レーザアニール装置及びｔｆｔ基板のレーザアニール方法 |
| WO2006104219A1 (en) * | 2005-03-29 | 2006-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and method for manufacturing semiconductor device |
| JP2006310820A (ja) * | 2005-03-29 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | レーザ照射装置及び半導体装置の作製方法 |
| JP2007095726A (ja) * | 2005-09-27 | 2007-04-12 | Hitachi Displays Ltd | 表示装置の製造方法 |
| JP2007096275A (ja) * | 2005-09-02 | 2007-04-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2007165770A (ja) * | 2005-12-16 | 2007-06-28 | Advanced Lcd Technologies Development Center Co Ltd | レーザー結晶化装置及び結晶化方法 |
| JP2007165716A (ja) * | 2005-12-15 | 2007-06-28 | Advanced Lcd Technologies Development Center Co Ltd | レーザー結晶化装置及び結晶化方法 |
| JP2007184358A (ja) * | 2006-01-05 | 2007-07-19 | Hitachi Displays Ltd | 半導体装置及びその製造方法 |
| US7397831B2 (en) | 2004-01-30 | 2008-07-08 | Hitachi Displays, Ltd. | Laser annealing apparatus and annealing method of semiconductor thin film using the same |
| JP2009188378A (ja) * | 2007-11-08 | 2009-08-20 | Applied Materials Inc | パルス列アニーリング方法および装置 |
| JP2010089142A (ja) * | 2008-10-09 | 2010-04-22 | Ulvac Japan Ltd | レーザーによる被処理対象物の処理装置及びその処理方法 |
| KR20150143508A (ko) | 2013-04-17 | 2015-12-23 | 가부시끼가이샤 니혼 세이꼬쇼 | 레이저광 차폐 부재, 레이저 처리 장치 및 레이저광 조사 방법 |
| US9498845B2 (en) | 2007-11-08 | 2016-11-22 | Applied Materials, Inc. | Pulse train annealing method and apparatus |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555449B1 (en) * | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
| JP3977038B2 (ja) | 2001-08-27 | 2007-09-19 | 株式会社半導体エネルギー研究所 | レーザ照射装置およびレーザ照射方法 |
| TWI331803B (en) * | 2002-08-19 | 2010-10-11 | Univ Columbia | A single-shot semiconductor processing system and method having various irradiation patterns |
| CN100459041C (zh) * | 2002-08-19 | 2009-02-04 | 纽约市哥伦比亚大学托管会 | 激光结晶处理薄膜样品以最小化边缘区域的方法和*** |
| JP5164378B2 (ja) * | 2003-02-19 | 2013-03-21 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 逐次的横方向結晶化技術を用いて結晶化させた複数の半導体薄膜フィルムを処理するシステム及びプロセス |
| KR101115291B1 (ko) | 2003-04-25 | 2012-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법 |
| CN100340911C (zh) * | 2003-06-25 | 2007-10-03 | Lg.菲利浦Lcd株式会社 | 非晶硅层结晶方法、阵列基板、液晶显示器及其制造方法 |
| KR100587368B1 (ko) * | 2003-06-30 | 2006-06-08 | 엘지.필립스 엘시디 주식회사 | Ｓｌｓ 결정화 장치 |
| TWI351713B (en) * | 2003-09-16 | 2011-11-01 | Univ Columbia | Method and system for providing a single-scan, con |
| WO2005029551A2 (en) * | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions |
| US7364952B2 (en) * | 2003-09-16 | 2008-04-29 | The Trustees Of Columbia University In The City Of New York | Systems and methods for processing thin films |
| US7318866B2 (en) * | 2003-09-16 | 2008-01-15 | The Trustees Of Columbia University In The City Of New York | Systems and methods for inducing crystallization of thin films using multiple optical paths |
| US7164152B2 (en) * | 2003-09-16 | 2007-01-16 | The Trustees Of Columbia University In The City Of New York | Laser-irradiated thin films having variable thickness |
| WO2005029546A2 (en) * | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination |
| KR100531416B1 (ko) * | 2003-09-17 | 2005-11-29 | 엘지.필립스 엘시디 주식회사 | Ｓｌｓ 장비 및 이를 이용한 실리콘 결정화 방법 |
| US7311778B2 (en) * | 2003-09-19 | 2007-12-25 | The Trustees Of Columbia University In The City Of New York | Single scan irradiation for crystallization of thin films |
| US20090020617A1 (en) * | 2003-10-13 | 2009-01-22 | Lg Electronics Inc. | Barcode marking method and apparatus for electro-luminescence display device |
| KR100592382B1 (ko) * | 2003-10-13 | 2006-06-22 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 바코드 마킹방법 |
| JP4555033B2 (ja) * | 2003-12-25 | 2010-09-29 | 株式会社 液晶先端技術開発センター | 結晶化装置並びに方法、電子デバイスの製造方法、及び光変調素子 |
| US20050196710A1 (en) * | 2004-03-04 | 2005-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television apparatus |
| US7615424B2 (en) * | 2004-03-25 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and method for manufacturing semiconductor device using the laser irradiation apparatus |
| WO2005093801A1 (en) * | 2004-03-26 | 2005-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method and laser irradiation apparatus |
| US7611577B2 (en) * | 2004-03-31 | 2009-11-03 | Nec Corporation | Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor |
| US8158517B2 (en) * | 2004-06-28 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing wiring substrate, thin film transistor, display device and television device |
| US8304313B2 (en) * | 2004-08-23 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| US7645337B2 (en) * | 2004-11-18 | 2010-01-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating crystallographic-orientation controlled poly-silicon films |
| US7393764B2 (en) * | 2004-11-29 | 2008-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Laser treatment apparatus, laser treatment method, and manufacturing method of semiconductor device |
| KR100696395B1 (ko) * | 2005-03-03 | 2007-03-19 | 주식회사 이오테크닉스 | 레이저 가공장치의 레이저빔 제어방법 |
| US8221544B2 (en) | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
| KR101284201B1 (ko) | 2005-05-02 | 2013-07-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 레이저 조사 장치 및 레이저 조사 방법 |
| US7648927B2 (en) * | 2005-06-21 | 2010-01-19 | Applied Materials, Inc. | Method for forming silicon-containing materials during a photoexcitation deposition process |
| DK2179737T3 (da) * | 2005-07-01 | 2013-11-11 | Index Pharmaceuticals Ab | Modulering af respons på steroider |
| JP2009505432A (ja) * | 2005-08-16 | 2009-02-05 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 薄膜のハイ・スループット結晶化 |
| JP5128767B2 (ja) * | 2005-11-14 | 2013-01-23 | 株式会社ジャパンディスプレイイースト | 表示装置とその製造方法 |
| TW200733240A (en) * | 2005-12-05 | 2007-09-01 | Univ Columbia | Systems and methods for processing a film, and thin films |
| WO2007072837A1 (en) * | 2005-12-20 | 2007-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and method for manufacturing semiconductor device |
| WO2007072744A1 (en) * | 2005-12-20 | 2007-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and laser irradiation method and method for manufacturing semiconductor device |
| JP4746981B2 (ja) * | 2005-12-26 | 2011-08-10 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置、その防塵方法およびその組立方法 |
| US20080030877A1 (en) * | 2006-08-07 | 2008-02-07 | Tcz Gmbh | Systems and methods for optimizing the crystallization of amorphous silicon |
| TWI479660B (zh) | 2006-08-31 | 2015-04-01 | Semiconductor Energy Lab | 薄膜電晶體，其製造方法，及半導體裝置 |
| WO2009039482A1 (en) * | 2007-09-21 | 2009-03-26 | The Trustees Of Columbia University In The City Of New York | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
| WO2009042784A1 (en) | 2007-09-25 | 2009-04-02 | The Trustees Of Columbia University In The City Of New York | Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films |
| US8012861B2 (en) | 2007-11-21 | 2011-09-06 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| WO2009067688A1 (en) | 2007-11-21 | 2009-05-28 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| JP5443377B2 (ja) * | 2007-11-21 | 2014-03-19 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | エピタキシャルに配向された厚膜を調製するための調製システムおよび方法 |
| WO2009108936A1 (en) * | 2008-02-29 | 2009-09-03 | The Trustees Of Columbia University In The City Of New York | Lithographic method of making uniform crystalline si films |
| KR101413370B1 (ko) * | 2008-02-29 | 2014-06-30 | 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | 결정질 막 제조 방법, 태양전지 형성 방법 및 이 방법에 의해 제조된 결정질 막 및 태양 전지 |
| WO2009111340A2 (en) * | 2008-02-29 | 2009-09-11 | The Trustees Of Columbia University In The City Of New York | Flash lamp annealing crystallization for large area thin films |
| US20150263201A1 (en) * | 2008-05-28 | 2015-09-17 | Solar-Tectic Llc | Methods of growing heteroepitaxial single crystal or large grained semiconductor films and devices thereon |
| KR20110094022A (ko) | 2008-11-14 | 2011-08-19 | 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | 박막 결정화를 위한 시스템 및 방법 |
| KR101712221B1 (ko) * | 2009-05-14 | 2017-03-03 | 4233999 캐나다 인크. | 모노리식 발광 다이오드 어레이를 사용한 고해상도 이미지 제공 시스템 및 방법 |
| US8269138B2 (en) * | 2009-05-21 | 2012-09-18 | Corning Incorporated | Method for separating a sheet of brittle material |
| US9087696B2 (en) | 2009-11-03 | 2015-07-21 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse partial melt film processing |
| US8440581B2 (en) * | 2009-11-24 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral solidification |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
| KR101107166B1 (ko) * | 2010-03-12 | 2012-01-25 | 삼성모바일디스플레이주식회사 | 비정질 실리콘막의 결정화 방법 |
| EP2641737B1 (en) | 2010-06-10 | 2017-12-06 | Nitto Denko Corporation | Method for aligning film sheets and rectangular panels in display panel manufacturing system |
| JP5411292B2 (ja) * | 2010-07-16 | 2014-02-12 | パナソニック株式会社 | 結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置 |
| KR20120067032A (ko) * | 2010-12-15 | 2012-06-25 | 삼성모바일디스플레이주식회사 | 디스플레이 장치 및 그의 결정화 방법 |
| KR101398020B1 (ko) * | 2012-11-30 | 2014-05-30 | 주식회사 엘티에스 | 레이저를 이용한 프릿 실링장치 |
| FR3006068B1 (fr) * | 2013-05-24 | 2015-04-24 | Saint Gobain | Procede d'obtention d'un substrat |
| KR102164941B1 (ko) * | 2014-01-13 | 2020-10-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법 |
| CN106098599B (zh) * | 2016-08-17 | 2020-04-21 | 京东方科技集团股份有限公司 | 一种激光退火装置及其控制方法 |
| CN107064915B (zh) * | 2017-04-18 | 2020-02-18 | 昆山国显光电有限公司 | 一种面板定位***及方法 |
| JP6953242B2 (ja) * | 2017-09-06 | 2021-10-27 | 株式会社ディスコ | 高さ検出装置、及びレーザー加工装置 |
| JP2019061130A (ja) * | 2017-09-27 | 2019-04-18 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の製造方法 |
| CN107871679B (zh) * | 2017-11-23 | 2020-05-26 | 京东方科技集团股份有限公司 | 一种待切割母板、基板制备方法及基板切割精度检测方法 |
| DE112020004172T5 (de) * | 2019-08-30 | 2022-05-25 | Mitutoyo Corporation | Schnelles gepulstes hochleistungslichtquellensystem für diehochgeschwindigkeitsmetrologiebildgebung |
| CN113391365B (zh) * | 2021-05-12 | 2023-10-13 | Tcl王牌电器(惠州)有限公司 | 去膜检测方法及装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283356A (ja) * | 1992-03-30 | 1993-10-29 | Sony Corp | レーザー照射装置 |
| JPH1041244A (ja) * | 1996-07-24 | 1998-02-13 | Sony Corp | レーザ処理装置及び半導体装置の製造方法 |
| JPH11121753A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2000243970A (ja) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
| JP2001067019A (ja) * | 2000-07-10 | 2001-03-16 | Seiko Epson Corp | アクティブマトリクス基板及びアクティブマトリクス基板の製造方法 |
| JP2001142094A (ja) * | 1999-11-15 | 2001-05-25 | Nec Corp | 膜体部改質装置及び膜体部改質方法 |
| JP2001210851A (ja) * | 2000-01-25 | 2001-08-03 | Sharp Corp | 集積型薄膜太陽電池 |
| JP2002149087A (ja) * | 2000-08-04 | 2002-05-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01503100A (ja) * | 1986-06-24 | 1989-10-19 | ロージアン マイクロファブリケイション リミティド | 写真印刷における符合方法及びその方法を実施するための装置 |
| JPH0513037A (ja) * | 1991-07-02 | 1993-01-22 | Fujitsu Ltd | 荷電粒子ビーム装置及びその制御方法 |
| KR100273785B1 (ko) * | 1991-07-18 | 2001-01-15 | 기타지마 요시토시 | 정합패턴을 갖는 패턴판의 묘화방법 및 그 방법에 의하여 묘화된 패턴판 |
| JP3212360B2 (ja) * | 1992-06-16 | 2001-09-25 | 株式会社日立製作所 | マスクの製造方法、および半導体集積回路装置の製造方法 |
| JP3052587B2 (ja) * | 1992-07-28 | 2000-06-12 | 日本電気株式会社 | 露光装置 |
| JP3357707B2 (ja) * | 1993-03-25 | 2002-12-16 | 三洋電機株式会社 | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 |
| TW277129B (ja) | 1993-12-24 | 1996-06-01 | Sharp Kk | |
| KR100380546B1 (ko) * | 1994-02-24 | 2003-06-25 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체집적회로장치의제조방법 |
| JPH07335547A (ja) | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP3421882B2 (ja) * | 1994-10-19 | 2003-06-30 | ソニー株式会社 | 多結晶半導体薄膜の作成方法 |
| TW303526B (ja) * | 1994-12-27 | 1997-04-21 | Matsushita Electric Ind Co Ltd | |
| US6034378A (en) * | 1995-02-01 | 2000-03-07 | Nikon Corporation | Method of detecting position of mark on substrate, position detection apparatus using this method, and exposure apparatus using this position detection apparatus |
| TW297138B (ja) * | 1995-05-31 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
| USH1774H (en) * | 1995-06-29 | 1999-01-05 | Miyachi; Takashi | Projecting exposure apparatus and method of exposing a circuit substrate |
| JP3870420B2 (ja) | 1995-12-26 | 2007-01-17 | セイコーエプソン株式会社 | アクティブマトリクス基板の製造方法、エレクトロルミネッセンス装置の製造方法、表示装置の製造方法、及び電子機器の製造方法 |
| JP3204986B2 (ja) | 1996-05-28 | 2001-09-04 | ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス |
| AU4167199A (en) * | 1998-06-17 | 2000-01-05 | Nikon Corporation | Method for producing mask |
| JP2000183358A (ja) * | 1998-07-17 | 2000-06-30 | Sony Corp | 薄膜半導体装置の製造方法 |
| JP2000150891A (ja) * | 1998-11-12 | 2000-05-30 | Toshiba Corp | 半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置 |
| EP1014199B1 (en) * | 1998-12-24 | 2011-03-30 | Canon Kabushiki Kaisha | Stage control apparatus, exposure apparatus and method of manufacturing a semiconductor device |
| TW457553B (en) * | 1999-01-08 | 2001-10-01 | Sony Corp | Process for producing thin film semiconductor device and laser irradiation apparatus |
| JP2001154371A (ja) * | 1999-11-30 | 2001-06-08 | Nikon Corp | 回路デバイスや表示デバイスの製造方法、及び大型ディスプレー装置 |
| KR100710621B1 (ko) | 2000-03-08 | 2007-04-24 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터형 어레이기판의 액티브층 제조방법 |
| JP4092851B2 (ja) | 2000-04-19 | 2008-05-28 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
| US6737672B2 (en) | 2000-08-25 | 2004-05-18 | Fujitsu Limited | Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus |
| US6495405B2 (en) * | 2001-01-29 | 2002-12-17 | Sharp Laboratories Of America, Inc. | Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films |
| JP4744700B2 (ja) | 2001-01-29 | 2011-08-10 | 株式会社日立製作所 | 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置 |
| JP3903761B2 (ja) * | 2001-10-10 | 2007-04-11 | 株式会社日立製作所 | レ−ザアニ−ル方法およびレ−ザアニ−ル装置 |
| JP4030758B2 (ja) * | 2001-12-28 | 2008-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7023500B2 (en) * | 2002-06-05 | 2006-04-04 | Hitachi, Ltd. | Display device with active-matrix transistor having silicon film modified by selective laser irradiation |
| KR100646160B1 (ko) * | 2002-12-31 | 2006-11-14 | 엘지.필립스 엘시디 주식회사 | 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법 |
| US7514012B2 (en) * | 2004-01-27 | 2009-04-07 | Texas Instruments Incorporated | Pre-oxidization of deformable elements of microstructures |
| JP2005217209A (ja) * | 2004-01-30 | 2005-08-11 | Hitachi Ltd | レーザアニール方法およびレーザアニール装置 |
| JP4838982B2 (ja) * | 2004-01-30 | 2011-12-14 | 株式会社 日立ディスプレイズ | レーザアニール方法およびレーザアニール装置 |
| JP4568000B2 (ja) * | 2004-03-24 | 2010-10-27 | 株式会社 日立ディスプレイズ | 半導体薄膜の製造方法 |
| US20050236299A1 (en) * | 2004-04-27 | 2005-10-27 | Mark Weber | Folded material containment packages and related methods of packaging folded material products |
-
2003
- 2003-03-10 JP JP2003062938A patent/JP4474108B2/ja not_active Expired - Fee Related
- 2003-07-29 US US10/628,421 patent/US7129124B2/en not_active Expired - Fee Related
- 2003-07-30 KR KR1020030052529A patent/KR100606317B1/ko not_active IP Right Cessation
- 2003-07-31 TW TW092121007A patent/TWI248593B/zh not_active IP Right Cessation
- 2003-07-31 CN CNB031500706A patent/CN100347819C/zh not_active Expired - Fee Related
-
2006
- 2006-10-27 US US11/588,387 patent/US20070041410A1/en not_active Abandoned
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283356A (ja) * | 1992-03-30 | 1993-10-29 | Sony Corp | レーザー照射装置 |
| JPH1041244A (ja) * | 1996-07-24 | 1998-02-13 | Sony Corp | レーザ処理装置及び半導体装置の製造方法 |
| JPH11121753A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2000243970A (ja) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
| JP2001142094A (ja) * | 1999-11-15 | 2001-05-25 | Nec Corp | 膜体部改質装置及び膜体部改質方法 |
| JP2001210851A (ja) * | 2000-01-25 | 2001-08-03 | Sharp Corp | 集積型薄膜太陽電池 |
| JP2001067019A (ja) * | 2000-07-10 | 2001-03-16 | Seiko Epson Corp | アクティブマトリクス基板及びアクティブマトリクス基板の製造方法 |
| JP2002149087A (ja) * | 2000-08-04 | 2002-05-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103628A (ja) * | 2002-09-05 | 2004-04-02 | Hitachi Ltd | レーザアニール装置及びｔｆｔ基板のレーザアニール方法 |
| US7397831B2 (en) | 2004-01-30 | 2008-07-08 | Hitachi Displays, Ltd. | Laser annealing apparatus and annealing method of semiconductor thin film using the same |
| WO2006104219A1 (en) * | 2005-03-29 | 2006-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and method for manufacturing semiconductor device |
| JP2006310820A (ja) * | 2005-03-29 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | レーザ照射装置及び半導体装置の作製方法 |
| US8835800B2 (en) | 2005-03-29 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and method for manufacturing semiconductor device |
| JP2007096275A (ja) * | 2005-09-02 | 2007-04-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2007095726A (ja) * | 2005-09-27 | 2007-04-12 | Hitachi Displays Ltd | 表示装置の製造方法 |
| JP2007165716A (ja) * | 2005-12-15 | 2007-06-28 | Advanced Lcd Technologies Development Center Co Ltd | レーザー結晶化装置及び結晶化方法 |
| JP2007165770A (ja) * | 2005-12-16 | 2007-06-28 | Advanced Lcd Technologies Development Center Co Ltd | レーザー結晶化装置及び結晶化方法 |
| JP2007184358A (ja) * | 2006-01-05 | 2007-07-19 | Hitachi Displays Ltd | 半導体装置及びその製造方法 |
| JP2009188378A (ja) * | 2007-11-08 | 2009-08-20 | Applied Materials Inc | パルス列アニーリング方法および装置 |
| US9498845B2 (en) | 2007-11-08 | 2016-11-22 | Applied Materials, Inc. | Pulse train annealing method and apparatus |
| US11040415B2 (en) | 2007-11-08 | 2021-06-22 | Applied Materials, Inc. | Pulse train annealing method and apparatus |
| JP2010089142A (ja) * | 2008-10-09 | 2010-04-22 | Ulvac Japan Ltd | レーザーによる被処理対象物の処理装置及びその処理方法 |
| KR20150143508A (ko) | 2013-04-17 | 2015-12-23 | 가부시끼가이샤 니혼 세이꼬쇼 | 레이저광 차폐 부재, 레이저 처리 장치 및 레이저광 조사 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI248593B (en) | 2006-02-01 |
| US20040041158A1 (en) | 2004-03-04 |
| US20070041410A1 (en) | 2007-02-22 |
| CN1480780A (zh) | 2004-03-10 |
| JP4474108B2 (ja) | 2010-06-02 |
| CN100347819C (zh) | 2007-11-07 |
| KR100606317B1 (ko) | 2006-07-28 |
| KR20040019879A (ko) | 2004-03-06 |
| TW200415536A (en) | 2004-08-16 |
| US7129124B2 (en) | 2006-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4474108B2 (ja) | 表示装置とその製造方法および製造装置 | |
| JP4413569B2 (ja) | 表示パネルの製造方法及び表示パネル | |
| JP3903761B2 (ja) | レ−ザアニ−ル方法およびレ−ザアニ−ル装置 | |
| JP5063660B2 (ja) | 半導体装置の作製方法 | |
| US7192852B2 (en) | Method for fabricating image display device | |
| KR100618453B1 (ko) | 빔 균질기, 레이저 조사 장치, 레이저 조사 방법, 및 반도체장치 제작방법 | |
| CN100347814C (zh) | 激光退火方法及激光退火装置 | |
| KR101040463B1 (ko) | 결정화 방법, 결정화 장치, 처리대상 기판, 박막트랜지스터 및 표시 장치 | |
| US8044372B2 (en) | Laser apparatus, laser irradiation method, semiconductor manufacturing method, semiconductor device, and electronic equipment | |
| US20050271952A1 (en) | Laser beam pattern mask and crystallization method using the same | |
| TW529092B (en) | Method of manufacturing a semiconductor device | |
| JP2004103628A (ja) | レーザアニール装置及びｔｆｔ基板のレーザアニール方法 | |
| JP2004253599A (ja) | パネル型表示装置とその製造方法および製造装置 | |
| JP2004054168A (ja) | 画像表示装置 | |
| JP2011165717A (ja) | 表示装置及び表示装置の製造方法 | |
| JP4387111B2 (ja) | 半導体装置の作製方法 | |
| JP4549620B2 (ja) | レーザ照射装置 | |
| US7312471B2 (en) | Liquid crystal display device having drive circuit and fabricating method thereof | |
| JP4628879B2 (ja) | 表示装置の製造方法 | |
| JP4212830B2 (ja) | シリコン結晶化方法 | |
| JP2004241421A (ja) | 半導体膜の結晶化方法およびその装置 | |
| JP2005276996A (ja) | 平面表示装置の製造方法 | |
| JP2010056433A (ja) | 平面表示装置の製造方法 | |
| JP2009099797A (ja) | 半導体薄膜の結晶化方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法 | |
| JP2002208598A (ja) | 薄膜トランジスタ及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100308 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |