JP2004140116A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2004140116A JP2004140116A JP2002302215A JP2002302215A JP2004140116A JP 2004140116 A JP2004140116 A JP 2004140116A JP 2002302215 A JP2002302215 A JP 2002302215A JP 2002302215 A JP2002302215 A JP 2002302215A JP 2004140116 A JP2004140116 A JP 2004140116A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin layer
- manufacturing
- wirings
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置は、内部に集積回路12を有し、集積回路12に電気的に接続された電極14を最表面に有する半導体基板10と、半導体基板10上に形成された、表面の少なくとも一部に凹部25と凸部27とを有する樹脂層20と、樹脂層20の表面に形成された複数の配線30とを有する。複数の配線30のうちの少なくとも1つは、樹脂層20の凸部27の側面29に形成された部分を有する。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【0002】
【発明の背景】
半導体装置のパッケージとして、CSP(チップスケール/サイズパッケージ)の普及率が高まってきている。また、パッケージをウエハレベルで製造する技術(ウエハレベルパッケージ)が開発されている。この方法で製造されたパッケージ(例えばウエハレベルCSP)は、外部寸法が半導体チップ寸法になっているため、従来のパッケージとは構造が異なっているが、従来のパッケージと同等又はそれ以上の信頼性が要求される。
【0003】
本発明の目的は、信頼性が高く、実装性に優れた半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【0004】
【課題を解決するための手段】
(1)本発明に係る半導体装置は、
内部に集積回路を有し、前記集積回路に電気的に接続された電極を最表面に有する半導体基板と、
前記半導体基板上に形成され、表面の少なくとも一部に凹部と凸部とを有する樹脂層と、
前記電極に電気的に接続され、前記樹脂層の前記凹部と凸部とを有する表面に形成された相互に交差しない複数の配線と、
を有し、
前記複数の配線のうちの少なくとも1つは、前記樹脂層の前記凸部の側面に形成された部分を有してもよい。
【0005】
本発明によれば、配線間の距離を狭くすることなく、配線を高密度に形成することができる。そのため小型化が可能な、実装性の高い半導体装置を提供することができる。本発明において、半導体基板とは、半導体チップでもよいし、半導体ウエハであってもよい。半導体チップ及び半導体ウエハは、不純物を含む半導体材料からなる基板と、この基板上に設けられ、集積回路に接続された内部配線と、内部配線間を絶縁する層間絶縁膜を有する。電極は、この層間絶縁膜の最外層上に形成されたものである。
【0006】
(2)この半導体装置において、
前記凸部の前記側面は、前記半導体基板の前記表面に対して、斜め上方を向くように傾斜してもよい。
【0007】
(3)この半導体装置において、
前記複数の配線のうちの少なくとも1つは、前記樹脂層の凹部の底面に支持された部分を有してもよい。
【0008】
(4)この半導体装置において、
前記複数の配線のうちの少なくとも1つは、前記樹脂層の前記凸部の上面に支持された部分を有してもよい。
【0009】
(5)この半導体装置において、
前記複数の配線は、相互に交差しないように設けられてもよい。
【0010】
(6)この半導体装置において、
前記樹脂層は、第1の樹脂部と前記第1の樹脂部の上に設けられ、前記第1の樹脂部とは異なる材料からなる第2の樹脂部とを含む複数の樹脂部で形成されてなり、
前記凹部の前記底面の少なくとも一部は、前記第1の樹脂部からなり、
前記凸部の前記上面の少なくとも一部は、前記第2の樹脂部からなってもよい。
【0011】
(7)この半導体装置において、
前記複数の配線の少なくとも一部を覆うように形成された他の樹脂層をさらに有してもよい。
【0012】
(8)本発明に係る回路基板には、上記半導体装置が実装されてなる。
【0013】
(9)本発明に係る電子機器は、上記半導体装置を有する。
【0014】
(10)本発明に係る半導体装置の製造方法は、
内部に集積回路が形成されてなり、前記集積回路に電気的に接続された電極を最表面に有する半導体基板における前記電極が形成された面に樹脂層を形成し、
前記樹脂層の表面の少なくとも一部に凹部と凸部とを形成し、
前記電極に電気的に接続された複数の配線を、少なくとも1つが前記樹脂層の前記凸部の側面に形成された部分を有するように形成することを含む。
【0015】
本発明によれば、配線間の距離を狭くすることなく、配線を高密度に形成することができる。そのため小型化が可能な、実装性の高い半導体装置を製造することができる。
【0016】
(11)この半導体装置の製造方法において、
前記凸部の前記側面を、前記半導体基板の前記表面に対して、斜め上方を向くように傾斜させてもよい。
【0017】
(12)この半導体装置の製造方法において、
前記複数の配線のうちの少なくとも1つを、前記樹脂層の凹部の底面に支持される部分を有するように形成してもよい。
【0018】
(13)この半導体装置の製造方法において、
前記複数の配線のうちの少なくとも1つを、前記樹脂層の前記凸部の上面に支持される部分を有するように形成してもよい。
【0019】
(14)この半導体装置の製造方法において、
前記複数の配線を形成する工程よりも後に、前記樹脂層の表面に前記凹部と前記凸部とを形成してもよい。
【0020】
(15)この半導体装置の製造方法において、
前記複数の配線を形成する工程よりも前に、前記樹脂層の表面に前記凹部と前記凸部とを形成してもよい。
【0021】
(16)この半導体装置の製造方法において、
前記複数の配線を、相互に交差しないように形成することを含んでもよい。
【0022】
(17)この半導体装置の製造方法において、
前記複数の配線の少なくとも一部を覆うように、他の樹脂層を形成することをさらに含んでもよい。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【0024】
図1は、本発明を適用した実施の形態に係る半導体装置1を示す図であり、図2は、そのII−II線断面の一部拡大図である。本実施の形態に係る半導体装置は、半導体基板10を有する。半導体基板10には、1つあるいは複数の集積回路12が形成されている。半導体基板10は半導体チップであってもよい。集積回路12は、半導体基板10の内部に形成されてもよい。半導体基板10には、集積回路12に電気的に接続された複数の電極14が形成されてもよい。電極14は、半導体基板10の最表面に形成されてもよい。半導体基板10は、不純物を含む半導体材料からなる基板と、この基板上に設けられ、集積回路12に接続された内部配線と、内部配線間を絶縁する層間絶縁膜を有する。電極14は、この層間絶縁膜の最外層上に形成されたものである。電極14は、図1に示すように、半導体基板10の平行な2辺に沿って端部に配列されていてもよく、4辺に沿って端部に配列されてもよい。電極14は、たとえばAlで形成することができる。電極14を避けて、半導体基板10の表面(電極14が形成された面)には、図示しないパッシベーション膜が形成されてもよい。パッシベーション膜は、電極14上に開口部を有する絶縁膜からなるものであってもよい。パッシベーション膜は、SiN、SiO2、MgO等で形成してもよい。
【0025】
半導体基板10の一方の面(例えばパッシベーション膜上)には、樹脂層20が形成されている。樹脂層20は、半導体基板10の電極14が形成された面に形成されてもよい。樹脂層20は応力緩和機能を有してもよい。樹脂層20は、ポリイミド樹脂、シリコーン変形ポリイミド樹脂、エポキシ樹脂、シリコーン変形エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂で形成することができる。樹脂層20は、半導体基板10と外部端子16との間に形成されてもよい。すなわち、外部端子16は、半導体基板10上に設けられた樹脂層20の上方に設けられてもよい。外部端子16は、半導体基板10の電極14と電気的に接続した導電材料からなる。樹脂層20は、半導体基板10の端部側よりも、中央側の方が厚くなるように形成されてもよい。この場合、樹脂層20は、半導体基板10の端部側から中央側に向けて厚みが増すように傾斜する部分を有してもよい。
なお、後述する凹凸は、樹脂層20の傾斜する部分にのみ形成されてもよい。
【0026】
図2に示すように、樹脂層20は、表面の少なくとも一部が凹凸を有するように形成されてもよい。図2に示す例では、樹脂層20は、樹脂部22と樹脂部22上に設けられ、樹脂部22に達する開口部を有する樹脂部24との2層によって形成されている。この場合、樹脂部24を凸部27と称してもよく、樹脂部22における樹脂部24から露出した部分を凹部25と称してもよい。すなわち、樹脂層20は、表面に凹部25と凸部27とを有してもよい。なお、凹部25の底面26の少なくとも一部は、樹脂部22からなっていてもよく、凸部27の上面28の少なくとも一部は、樹脂部24からなっていてもよい。樹脂部22と樹脂部24とは、同じ材料からなるものであってもよいし、異なる材料からなるものであってもよい。異なる材料からなる場合、樹脂部22を構成する材料のエッチングレートと樹脂部24を構成する材料のエッチングレートの比が3〜5程度のものであってもよい。なお、樹脂部22を第1の樹脂部と称してもよく、樹脂部24を第2の樹脂部と称してもよい。図2に示すように、樹脂層20の凸部27の側面29は、半導体基板10の表面に対して、斜め上方を向くように傾斜してもよい。すなわち凸部27は、半導体基板10側の基端部よりも上端部が細くなるように形成されてもよい。凸部27は、ほぼ同一の縦断面が連続する線状をなしてもよい。なお、図2に示す例では、樹脂層20は、樹脂部22と樹脂部24との2層によって形成されているが、これとは別に樹脂層20を1つの層で形成してもよく、あるいは2つ以上の複数の層で形成してもよい。
【0027】
本実施の形態に係る半導体装置は、複数の配線30を有する。配線30は、電極14に電気的に接続されていてもよい。配線30は樹脂層20の表面に形成されてもよい。配線30の少なくとも一部は、樹脂層20の表面における凹部25と凸部27とが形成された領域に形成されてもよい。配線30のうちの少なくとも1つは、凸部27の側面29に形成された部分を有してもよい。また、配線30は凹部25の底面26に支持された部分を有する配線を含んでいてもよく、凸部27の上面28に支持された部分を有する配線を含んでいてもよい。これによれば、隣り合う配線30の間の距離を狭くすることなく、配線30を高密度に形成することができる。そのため、信頼性が高く、実装性に優れた半導体装置を製造することができる。なお、配線30は、一層あるいは複数層の導電層で形成してもよい。導電層は、例えば、金属、合金や金属化合物であってもよい。また、配線30は、相互に交差しないように形成されてもよい。
【0028】
半導体基板10には、複数の配線30の少なくとも一部を覆うように絶縁膜からなる保護膜(図示せず)が形成されてもよい。例えば、保護膜は感光性樹脂からなるレジスト層で形成してもよい。配線30の外部端子が設けられた部分を除いた部分を全て保護膜で覆うことで、配線30の酸化、腐食を防止し、さらに電気的不良を防止することができる。
【0029】
本実施の形態に係る半導体装置は、複数の配線30の少なくとも一部を覆う他の樹脂層18を有してもよい。樹脂層18によって、複数の配線30の全てを覆ってもよい。樹脂層18を被覆層と称してもよい(図2参照)。樹脂層18は外部端子16の根本部を覆ってもよく、これによって外部端子16の少なくとも根本部を補強することができる。樹脂層18によって、半導体装置が回路基板に実装された後の外部端子16に応力が集中することを防止することができる。
【0030】
本実施の形態に係る半導体装置は、半導体基板10(半導体チップ)がベアチップとなり、パッケージサイズが半導体チップにほぼ等しくなり、CSPに分類することができる。あるいは、半導体装置1は、応力緩和機能を備えるフリップチップであるということもできる。
【0031】
本実施の形態に係る半導体装置1は、上記のように構成されており、以下その製造方法を説明する。図3(A)〜図5(C)は、本実施の形態に係る半導体装置の製造方法を説明するための図である。
【0032】
はじめに、半導体基板10に、表面の少なくとも一部に凹凸を有する樹脂層を形成する。図3(A)〜図3(C)は、半導体基板10に、樹脂部22及び樹脂部24を含む樹脂層20を形成する工程を説明するための図である。内部に集積回路12が形成され、集積回路12に電気的に接続された電極14を最表面に有する半導体基板10を用意する。半導体基板10は、半導体チップであってもよい。そして、半導体基板10の一方の面(電極14が形成された面)に樹脂部22を設け、さらに樹脂部24を、樹脂部22上に全面に形成する(図3(A)参照)。なお、樹脂部22と樹脂部24とによって形成される層を、樹脂層20と称してもよい。ただし、2以上の複数の層から形成された層を、樹脂層20としてもよい。ここで、樹脂部24は感光性の樹脂であってもよい。そして、例えば凸部27の形成領域上で光等のエネルギーを遮断し、それ以外の領域でエネルギーを通すマスク40を樹脂部24の上方に配置し、エネルギー42を照射する(図3(B)参照)。その後現像することで樹脂部24をパターニングすることができる(図3(C)参照)。これによって、樹脂層20の表面の少なくとも一部に凹部25と凸部27とを形成してもよい。
【0033】
ここで、マスク40は、エネルギー42を透過させる基板44と、エネルギーを遮断する遮断材46とを有してもよく、遮断材46を、端部側よりも中央側の方が厚くなるように形成してもよい(図3(B)参照)。これによると、遮断材46の中央付近ではエネルギー42がほとんど透過せず、その一方で、遮断材46の端部に近づくほど、透過するエネルギー42の量が多くなる。そのため、樹脂部24は、遮断材46の中央付近では、ほとんどエネルギー42にさらされることがなく、遮断材46の端部付近では、端部に近づくほど多量のエネルギー42にさらされることになるので、側面29が斜め上方を向くように傾斜した凸部27を形成することができる(図3(C)参照)。
【0034】
上述の記載は、エネルギーが照射されると現像液への溶解性が増加するもの(ポジ型レジスト)の場合であるが、エネルギーが照射されると現像液への溶解性が減少するもの(ネガ型レジスト)であってもよい。後者の場合は、凸部27を形成したい領域上でエネルギーを通過させ、それ以外の領域でエネルギーを遮断するマスクを配置してエネルギー42を照射することになる。
【0035】
ただし、樹脂層20を形成する方法はこれに限られず、例えば表面が平坦な樹脂層に、あらかじめ複数の開口部が設けられた別の樹脂層を搭載して、樹脂層20を形成してもよい。また、可塑性の樹脂を、熱や光等を利用して塑性変形させて、樹脂層20を形成してもよい。あるいは、半導体基板10に樹脂層を全面に形成し、その一部を、光やドライエッチング等により凹ませることで、表面に凹凸を有する樹脂層20を形成してもよい。この場合、樹脂層20は1つの層で形成される。
【0036】
次に、図4(A)〜図4(C)は、レジスト52層を形成し、これをパターニングする工程を説明するための図である。半導体基板10に形成された樹脂層20(樹脂部22及び樹脂部24)にスパッタリングやCVD等で導電膜50を形成し、さらにレジスト層52を、導電膜50上に全面に形成する(図4(A)参照)。そして、マスク41をレジスト層52の上方に配置してエネルギー43を照射し(図4(B)参照)、その後現像することでレジスト層52をパターン化してもよい(図4(C)参照)。凸部27の側面29の一部を除く領域に、レジスト層52を形成してもよい。また、凹部25の底面26の一部、及び、凸部27の上面28の一部を除く領域にレジスト層52を形成してもよい。例えばレジスト層52は感光性であってもよく、その場合照射するエネルギー43は光であってもよい。レジスト層52の性質も、いわゆるポジ型、ネガ型のいずれであってもよく、それにあわせてマスク41によりエネルギーを遮断する領域を選択してもよい。
【0037】
次に、配線30を形成する。図5(A)〜図5(C)は、配線30を形成する工程を説明するための図である。導電層50における、レジスト層52から露出した部分に配線30を形成する(図5(A)参照)。配線30は、例えば導電膜50を利用した電解メッキによって形成することができる。凸部27の側面29の一部を除く領域にレジスト層52を形成することで、凸部27の側面29に形成された部分を有する配線30を形成することができる。凹部25の底面26の一部を除く領域にレジスト層52を形成することで、凹部25の底面26に支持される部分を有する配線30を形成することができる。凸部27の上面28の一部を除く領域にレジスト層52を形成することで、凸部27の上面28に支持される部分を有する配線30を形成することができる。その後、レジスト層52を除去し(図5(B)参照)、導電膜50をエッチングして、配線30を形成することができる(図5(C)参照)。本工程によると、配線30の凸部27の側面29に形成される部分の側面は、半導体基板10の厚み方向へ立ち上がるように形成される。なお、複数の配線30を、相互に交差しないように形成してもよい。
【0038】
以上の工程によって形成された配線30に外部端子16等を接続し、配線30の少なくとも一部を覆うように、他の樹脂層18を形成する等の工程を経て、本実施の形態に係る半導体装置1を製造することができる。
【0039】
本実施の形態に係る半導体装置1は、内部に集積回路12を有し、集積回路12に電気的に接続された電極14を最表面に有する半導体基板10を有する。半導体装置1は、半導体基板10上に形成され、表面の少なくとも一部に凹部25と凸部27とを有する樹脂層20を有する。半導体装置1は、電極14に電気的に接続され、樹脂層20の表面に形成された複数の配線30を有する。複数の配線30のうち少なくとも1つは、樹脂層20の凸部27の側面29に形成された部分を有する。
【0040】
本実施の形態では、凹凸を有する樹脂層20を形成した後に、配線30を形成する半導体装置の製造方法を説明した。本実施の形態は、これに限らず、配線30を形成した後に、樹脂層20に凹凸を形成してもよい。この場合、複数の配線30をマスクとして、自己整合的に樹脂層20をパターニングして、複数の配線30間に凹部を形成してもよい。
【0041】
図6には、本発明の実施の形態に係る半導体装置1が実装された回路基板1000が示されている。本発明の実施の形態に係る半導体装置1を有する電子機器として、図7にはノート型パーソナルコンピュータ2000が示され、図8には携帯電話3000が示されている。
【0042】
(変形例)
図9及び図10は、本発明を適用した実施の形態の変形例を示す図である。図9は、本発明を適用した実施の形態に係る半導体ウエハの一部拡大図であり、その全体を図10に示す。なお、本実施の形態でも上述した内容を可能な限り適用することができる。
【0043】
本実施の形態に係る半導体ウエハ2は、複数の集積回路12を有してもよい。
半導体ウエハ2には、集積回路12毎に半導体装置1と同様の樹脂層、配線、外部端子等が形成されてもよい。すなわち、半導体ウエハ2には、複数の半導体装置1が形成されてもよい。半導体装置1は、上述の方法によって製造してもよい。これによれば、隣り合う配線の間の距離を狭くすることなく、配線を高密度に形成することができる。そのため、信頼性が高く、実装性に優れた半導体ウエハを製造することができる。図10に示すように、半導体ウエハ2を、例えばブレード100によって、それぞれの集積回路12を囲むラインLで切断することで、複数の半導体装置1が得られる。
【0044】
本実施の形態に係る半導体ウエハ2は、内部に複数の集積回路12を有し、集積回路12に電気的に接続された電極14を最表面に有する半導体基板を有する。半導体ウエハ2は、半導体基板上に形成され、表面の少なくとも一部に凹部と凸部とを有する樹脂層を有する。半導体ウエハ2は、電極14に電気的に接続され、樹脂層の凹部と凸部とを有する表面に形成された複数の配線を有する。複数の配線の少なくとも1つは、樹脂層の凸部の側面に形成された部分を有する。
【0045】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明の実施の形態に係る半導体装置を示す図である。
【図2】図2は、本発明の実施の形態に係る半導体装置を示す図である。
【図3】図3(A)〜図3(C)は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図4】図4(A)〜図4(C)は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図5】図5(A)〜図5(C)は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図6】図6は、本発明の実施の形態に係る回路基板を示す図である。
【図7】図7は、本発明の実施の形態に係る電子機器を示す図である。
【図8】図8は、本発明の実施の形態に係る電子機器を示す図である。
【図9】図9は、本発明の実施の形態に係る半導体ウエハを示す図である。
【図10】図10は、本発明の実施の形態に係る半導体ウエハを示す図である。
【符号の説明】
10 半導体基板チップ、 12 集積回路、 14 電極、 18 他の樹脂層、 20 樹脂層、 26 底面、 27 凸部、 28 上面、 29 側面、 30 配線
Claims (17)
- 内部に集積回路を有し、前記集積回路に電気的に接続された電極を最表面に有する半導体基板と、
前記半導体基板上に形成され、表面の少なくとも一部に凹部と凸部とを有する樹脂層と、
前記電極に電気的に接続され、前記樹脂層の前記凹部と凸部とを有する表面に形成された相互に交差しない複数の配線と、
を有し、
前記複数の配線のうちの少なくとも1つは、前記樹脂層の前記凸部の側面に形成された部分を有する半導体装置。 - 請求項1記載の半導体装置において、
前記凸部の前記側面は、前記半導体基板の前記表面に対して、斜め上方を向くように傾斜してなる半導体装置。 - 請求項1又は請求項2記載の半導体装置において、
前記複数の配線のうちの少なくとも1つは、前記樹脂層の凹部の底面に支持された部分を有する半導体装置。 - 請求項1から請求項3のいずれかに記載の半導体装置において、
前記複数の配線のうちの少なくとも1つは、前記樹脂層の前記凸部の上面に支持された部分を有する半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記複数の配線は、相互に交差しないように設けられてなる半導体装置。 - 請求項1から請求項5のいずれかに記載の半導体装置において、
前記樹脂層は、第1の樹脂部と前記第1の樹脂部の上に設けられ、前記第1の樹脂部とは異なる材料からなる第2の樹脂部とを含む複数の樹脂部で形成されてなり、
前記凹部の前記底面の少なくとも一部は、前記第1の樹脂部からなり、
前記凸部の前記上面の少なくとも一部は、前記第2の樹脂部からなる半導体装置。 - 請求項1から請求項6のいずれかに記載の半導体装置において、
前記複数の配線の少なくとも一部を覆うように形成された他の樹脂層をさらに有する半導体装置。 - 請求項1から請求項7のいずれかに記載の半導体装置が実装された回路基板。
- 請求項1から請求項7のいずれかに記載の半導体装置を有する電子機器。
- 内部に集積回路が形成されてなり、前記集積回路に電気的に接続された電極を最表面に有する半導体基板における前記電極が形成された面に樹脂層を形成し、
前記樹脂層の表面の少なくとも一部に凹部と凸部とを形成し、
前記電極に電気的に接続された複数の配線を、少なくとも1つが前記樹脂層の前記凸部の側面に形成された部分を有するように形成することを含む半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法において、
前記凸部の前記側面を、前記半導体基板の前記表面に対して、斜め上方を向くように傾斜させる半導体装置の製造方法。 - 請求項10又は請求項11記載の半導体装置の製造方法において、
前記複数の配線のうちの少なくとも1つを、前記樹脂層の凹部の底面に支持される部分を有するように形成する半導体装置の製造方法。 - 請求項10から請求項12のいずれかに記載の半導体装置の製造方法において、
前記複数の配線のうちの少なくとも1つを、前記樹脂層の前記凸部の上面に支持される部分を有するように形成する半導体装置の製造方法。 - 請求項10から請求項13のいずれかに記載の半導体装置の製造方法において、
前記配線を形成する工程よりも後に、前記樹脂層の表面に前記凹部と前記凸部とを形成する半導体装置の製造方法。 - 請求項10から請求項13のいずれかに記載の半導体装置の製造方法において、
前記配線を形成する工程よりも前に、前記樹脂層の表面に前記凹部と前記凸部とを形成する半導体装置の製造方法。 - 請求項10から請求項15のいずれかに記載の半導体装置の製造方法において、
前記複数の配線を、相互に交差しないように形成することを含む半導体装置の製造方法。 - 請求項10から請求項16のいずれかに記載の半導体装置の製造方法において、
前記複数の配線の少なくとも一部を覆うように、他の樹脂層を形成することをさらに含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002302215A JP2004140116A (ja) | 2002-10-16 | 2002-10-16 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002302215A JP2004140116A (ja) | 2002-10-16 | 2002-10-16 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004140116A true JP2004140116A (ja) | 2004-05-13 |
Family
ID=32450362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002302215A Withdrawn JP2004140116A (ja) | 2002-10-16 | 2002-10-16 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004140116A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006148037A (ja) * | 2004-11-24 | 2006-06-08 | Advanced Chip Engineering Technology Inc | フリップチップ・ボールグリッドパッケージ構造 |
KR100743947B1 (ko) | 2005-07-06 | 2007-07-30 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
US7365429B2 (en) | 2004-09-03 | 2008-04-29 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
US7525193B2 (en) | 2004-05-26 | 2009-04-28 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
US7592244B2 (en) | 2005-04-04 | 2009-09-22 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
KR20220025728A (ko) * | 2019-08-30 | 2022-03-03 | 칩모어 테크놀로지 코퍼레이션 리미티드 | 칩 재배선 구조 및 그 제조 방법 |
-
2002
- 2002-10-16 JP JP2002302215A patent/JP2004140116A/ja not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7525193B2 (en) | 2004-05-26 | 2009-04-28 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
US7365429B2 (en) | 2004-09-03 | 2008-04-29 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
JP2006148037A (ja) * | 2004-11-24 | 2006-06-08 | Advanced Chip Engineering Technology Inc | フリップチップ・ボールグリッドパッケージ構造 |
US7592244B2 (en) | 2005-04-04 | 2009-09-22 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
KR100743947B1 (ko) | 2005-07-06 | 2007-07-30 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
US7629671B2 (en) | 2005-07-06 | 2009-12-08 | Seiko Epson Corporation | Semiconductor device having a resin protrusion with a depression and method manufacturing the same |
KR20220025728A (ko) * | 2019-08-30 | 2022-03-03 | 칩모어 테크놀로지 코퍼레이션 리미티드 | 칩 재배선 구조 및 그 제조 방법 |
JP2022538824A (ja) * | 2019-08-30 | 2022-09-06 | チップモア テクノロジー コーポレーション リミテッド | チップ再配線構造及びその作製方法 |
JP7320633B2 (ja) | 2019-08-30 | 2023-08-03 | チップモア テクノロジー コーポレーション リミテッド | チップ再配線構造及びその作製方法 |
KR102646248B1 (ko) * | 2019-08-30 | 2024-03-08 | 칩모어 테크놀로지 코퍼레이션 리미티드 | 칩 재배선 구조 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3871609B2 (ja) | 半導体装置及びその製造方法 | |
JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
JP2004158827A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
JP2004140115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004281898A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4145902B2 (ja) | 半導体装置及びその製造方法 | |
JP2004140116A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004327480A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
JP6273465B2 (ja) | 半導体装置 | |
JP2006287094A (ja) | 半導体装置及びその製造方法 | |
JP3623209B2 (ja) | 半導体装置及びその製造方法 | |
JP2004079797A (ja) | 電解めっきを用いた配線の形成方法 | |
JP4049127B2 (ja) | 半導体装置の製造方法 | |
JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4188752B2 (ja) | 半導体パッケージ及びその製造方法 | |
KR100919080B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP3666495B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2003347472A (ja) | 半導体装置及びその製造方法 | |
JP2005129665A (ja) | 半導体装置およびその製造方法 | |
JP2007329508A (ja) | 半導体装置 | |
JP2004281897A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TW571419B (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070117 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070316 |