JP2006148037A - フリップチップ・ボールグリッドパッケージ構造 - Google Patents

フリップチップ・ボールグリッドパッケージ構造 Download PDF

Info

Publication number
JP2006148037A
JP2006148037A JP2005029981A JP2005029981A JP2006148037A JP 2006148037 A JP2006148037 A JP 2006148037A JP 2005029981 A JP2005029981 A JP 2005029981A JP 2005029981 A JP2005029981 A JP 2005029981A JP 2006148037 A JP2006148037 A JP 2006148037A
Authority
JP
Japan
Prior art keywords
package structure
dielectric layer
solder
elastic dielectric
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005029981A
Other languages
English (en)
Inventor
Wen-Kun Yang
楊文焜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/997,343 external-priority patent/US20050242427A1/en
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of JP2006148037A publication Critical patent/JP2006148037A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】ソルダーボールとプリント回路ボードとを結合した後、温度の変化によって発生する位置のずれにより応力が増大して、ソルダーボールに亀裂が発生する現象を防ぐことのできるフリップチップボールグリッドアレイパッケージ構造を提供する。
【解決手段】複数リードを具えるベースと、該リードに電気的に接続する複数のソルダーバンプと、フリップチップ上の保護層の一部領域を被覆するパターン化された第一弾性誘電層と、該第一弾性誘電層上に形成され、該第一誘電層のパターンによって発生する屈折したパターンを具え、かつ該屈折したパターンが保護層上と、該パターン化された第一弾性誘電層上の一部に付着する導電層と、該誘電層を被覆、かつ複数の開口を形成し、該開口に該複数のリードにカップリングする複数のソルダーバンプを設ける第二弾性誘電層と、を含んでなるパッケージ構造。
【選択図】図５

Description

この発明はウェハのパッケージ技術に関し、特にフリップチップ・ボールグリッドアレイ（FCBGA）パッケージ構造に関する。
初期のボンディング技術はターミナル密度が極端に高くなり、且つ技術的に更に進歩した半導体結晶には適さない。このため新規なボールグリッドアレイ（EGA）が既に開発され、進歩した半導体結晶のパッケージに係るニーズを満たしている。ボールグリッドアレイパッケージの特徴は、球形のターミナルを具えているという点にあり、球形のターミナルはボンディングによるパッケージに比してピッチが狭い。しかも、係るターミナルは損傷を受けにくく、変形しにくい。また、信号送信距離が短いため操作の頻度を高めることができ、より速く効率的な操作を求めるニーズに符合する。
パッケージ技術のほとんどは、ウェハ上のダイを分割して個別のダイとし、更にこれら個別のダイにパッケージとテストを行う。別途ウェハレベルパッケージ（WLP）と称するパッケージ技術は、個別のダイに分割する前にウェハ上のダイにパッケージを行う。係るウェハレベルパッケージは、例えば生産周期が短く低価格で、且つ充填物（ｕｎｄｅｒ−ｆｉｌｌ）、もしくはモールディングを必要としない等といった特徴を有する。
目下、市場に見られるパッケージの部分の構造は、図１に開示するように絶縁層１０３と、集積回路素子１００の保護層１０２とを含んでなる。絶縁層１０３の材質は厚さ約５μｍのＢＣＢ、ポリイミド等の誘電材であって、保護層１０２はポリイミドか、もしくは窒化シリコン（ＳｉＮ）等を材質とする。また、再配置する導電層（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ ｌａｙｅｒ：ＲＤＬ）１０４を、該絶縁層１０３、集積回路素子のアルミボンディングパッド１０１とを結合させる。該導電層１０４は、厚さ約１５μｍの銅、ニッケル、金（Ｃｕ／Ｎｉ／Ａｕ）合金を材質とする。また、絶縁層１０５によって導電層１０４を被覆し、絶縁層１０５には複数の開口を形成し、それぞれの開口にソルダーボール１０６を設け、プリント回路ボードか、もしくは外部接続装置と電気的に接続する。絶縁層１０５はＢＣＢ、エポキシ化物、樹脂、もしくはポリイミド等の誘電材を材質とする。
上述する従来のパッケージ構造は、最上層の材料によってソルダーボール１０６の固定を強める。但し、導電層１０４と、絶縁層１０３の結合の強度が強すぎると、かえってマイナスの効果が発生する。即ちソルダーボール１０６と、プリント回路ボードとを結合した後、温度の変化によって応力が発生すると負荷領域１０７においてソルダーボール１０６と、導電層１０４との接合部では温度の変化によって発生する位置のずれの力が大きくなり、ソルダーボール１０６とボンディングパッドとの間に亀裂が発生し、オープンサーキットが発生する。係るパッケージ構造の欠点について改善が望まれている。
この発明は、ソルダーボールとプリント回路ボードとを結合した後、温度の変化によって発生する位置のずれにより応力が増大して、ソルダーボールに亀裂が発生する現象を防ぐことのできるフリップチップボールグリッドアレイパッケージ構造を提供することを課題とする。
そこで本発明者は、従来の技術に鑑み鋭意研究を重ねた結果、複数リードを具えるベースと、該リードに電気的に接続する複数のソルダーバンプと、フリップチップ上の保護層の一部領域を被覆するパターン化された第一弾性誘電層と、該第一性誘電層上に形成され、該第一電層のパターンによって発生する屈折したパターンを具え、かつ該屈折したパターンが保護層上と、該パターン化された第一性誘電層上の一部に付着する導電層と、該誘電層を被覆、かつ複数の開口を形成し、該開口に該複数のリードにカップリングする複数のソルダーバンプを設ける第二弾性誘電層と、を含んでなるパッケージ構造によって課題を解決できる点に着眼し、係る知見に基づき本発明を完成させた。
以下、この発明について具体的に説明する。
請求項１に記載するパッケージ構造は、複数リードを具えるベースと、
該リードに電気的に接続する複数のソルダーバンプと、
フリップチップ上の保護層の一部領域を被覆するパターン化された第一弾性誘電層と、
該第一弾性誘電層上に形成され、該第一誘電層のパターンによって発生する屈折したパターンを具え、かつ該屈折したパターンが保護層上と、該パターン化された第一弾性誘電層上の一部に付着する導電層と、
該誘電層を被覆、かつ複数の開口を形成し、該開口に該複数のリードにカップリングする複数のソルダーバンプを設ける第二弾性誘電層と、を含む。
請求項２に記載するパッケージ構造は、請求項１におけるパッケージ構造が、さらに該複数のリードに電気的にカップリングするハンダボールを具えるプリント回路ボードを含む。
請求項３に記載するパッケージ構造は、請求項２におけるパッケージシステムが、該複数のソルダーバンプの間に形成される充填物を更に含む。
請求項４に記載するパッケージ構造は、請求項１におけるソルダーバンプを該ベースに設けた場合、該パッケージ構造の固定領域における該導電層が、該チップのボンディングパッド上の力を直接受けることないように、該屈折した導電パターンを該パッケージ構造の緩衝物として応力を吸収するように構成する。
請求項５に記載するパッケージ構造は、請求項１におけるパターン化された第一弾性誘電層と該導電層との間に、パターン化された第三絶縁層を形成し、該第三絶縁層の材質がＢＣＢか、シリカゲルか、エポキシ化物か、ポリイミド、もしくは樹脂から選択される。
請求項６に記載するパッケージ構造は、請求項１における第一弾性誘電層と第二誘電層の材質が、ＢＣＢか、シリカゲルか、エポキシ化物か、ポリイミド、もしくは樹脂から選択される。
請求項７に記載するパッケージ構造は、請求項１における導電層の材質が金属の合金であって、該金属の合金がスパッタリングで形成されるチタン銅（Ｔｉ／Ｃｕ）合金か、もしくは電気メッキで形成される銅ニッケル金（Ｃｕ／Ｎｉ／Ａｕ）合金であり、且つ該金属合金の厚さが１０μｍから２０μｍである。
請求項８に記載するパッケージ構造は、請求項１におけるパッケージ構造がウェハレベルパッケージの構造であって、該屈折した導電層パターンが、該ボンディングパッドから該ソルダーバンプ下のソルダーパッドに延伸し、且つ線と半径方向との間に形成される夾角が４５°より大きく、該線が該チップの中心から該ソルダーバンプの中心に至る線であって、該半径方向が該ソルダーバンプの中心から該屈折した導電層パターンに至り、該ソルダーバンプから離れる方向である。
請求項９に記載するパッケージ構造は、請求項８における第一弾性誘電層自身の作用と、該第一弾性誘電層、該第二弾性誘電層と、該導電層との間の比較的弱い付着力によって、該ベースの熱膨張が該チップの熱膨張より高くなった場合、該ソルダーバンプが持ち上げられて亀裂が発生しないように構成する。
請求項１０に記載するパッケージ構造はにおけるバンプの配置方法は、ダイ上に形成される複数のボンディングパッドと、
該ダイ上に設けられリードによって該複数のボンディングパッドに接続する複数の金属バンプと、を含むパッケージ構造における導電バンプの配置方法であって、
線と半径方向との間に形成される夾角が４５°より大きく、該線が該チップの中心から該ソルダーバンプの中心に至る線であって、該半径方向が該ソルダーバンプの中心から該屈折した導電層パターンに至り、該ソルダーバンプから離れる方向である。
請求項１１に記載するパッケージ構造における導電バンプの配置方法は、請求項１０におけるリードが、該ボンディングパッドから該金属バンプ下のパッドに延伸する。
本発明のパッケージ構造は、ソルダーボールとプリント回路ボードとを結合した後、温度の変化によって発生する位置のずれにより応力が増大して、ソルダーボールに亀裂が発生する現象を防ぐことのでき、ソルダーボールの使用寿命を長くすることができるとともに、余剰の材料によってソルダーボールの固定を強める必要がないため、製造コストを節減し、且つ製造工程を簡易化できるという利点がある。
この発明は、フリップチップ・ボールグリッドアレイ（ＦＣＢＧＡ）パッケージ構造を提供するものであって、ソルダーボールとプリント回路ボードとを結合した後、温度の変化によって発生する位置のずれによる応力（ｅｎｆｏｒｃｉｎｇ ｓｔｒｅｓｓ）が増強し、ハンダボールの亀裂を招き、オープンサーキットが発生することを防ぐという目的を、実現した。
この発明に開示するフリップチップ・ボールグリッドアレイパッケージの構造は、複数のソルダーバンプを具えるフリップチップソルダーボールの構造を含んでなり、ベースに複数のリードを具え、該複数のソルダーバンプと電気的にカップリングする。プリント回路ボードは複数のソルダーボールを具え、該複数のリードと電気的にカップリングする。
上述するフリップチップは集積回路であってもよい。
上述するフリップチップパッケージの構造は、ダイと、その上に形成されるソルダーバンプと、パターン化された第一弾性誘電層と、導電層と、及びパターン化された第二弾性導電層を含み、該パターン化された第一弾性誘電層は、集積回路の保護層上に形成される。該導電層は、該集積回路素子の保護層とボンディングパッド上に形成され、パターン化された第一弾性誘電層のパターンに基づき発生する湾曲、屈折した導電層パターンを具える。屈折した導電層パターンは、一部が保護層の上に付着し、また、一部が図案化した第一弾性誘電層上に付着する。該第二弾性誘電層は、該導電層上に形成され、該第二弾性誘電層は複数の開口を具える。該複数のソルダーバンプは該開口に形成され、複数のリードとカップリングする。
該ソルダーバンプをベース上に設けると、該導電層はチップのボンディングパッド上から直接力を受けない。該第一、第二弾性誘電層と導電層との間の比較的弱い付着力によって、該屈折した導電層パターンに緩衝パッドに類似する緩衝領域が発生して応力を吸収する。
該屈折した導電層パターンは、ボンディングパッドからソルダーバンプ下のソルダーパッドに至る。
上述する第一、第二弾性誘電層自身の作用、及び第一、第二誘電層、及び導電層との間の比較的弱い付着力によって、ベースの熱膨張がチップの熱膨張より高くなった場合、該ソルダーバンプは持ち上げられるため亀裂が発生しない。
また、この発明はパッケージ構造の導電バンプの配置方法を提供する。係る配置方法は、ダイ上に形成される複数のボンディングパッドと、該ダイ上に形成されリードによって該複数のボンディングパッドに接続する複数の金属バンプと、を含んでなり、且つ線と半径方向との間に形成される夾角が４５°より大きく、該線は該チップの中心から該金属バンプの中心に至る線であって、該半径方向は該金属の中心から該屈折した導電層パターンに至り、該ソルダーバンプから離れる方向である。また、該リードは、該ボンディングパッドから該金属バンプ下のパッドに延伸する。
係る構成のパッケージ構造の構造と特徴を詳述するために具体的な実施例を挙げ、以下に説明する。
図２にこの発明によるパッケージ構造を開示する。図面においてはパッケージ構造について説明しているが、これは本発明の実施の範囲を限定するものではない。この発明は素子２００の保護層２０２の一部領域を被覆する弾性誘電層２０３を含む。弾性誘電層２０３は、例えばＢＣＢ、シリカゲル、エポキシ化物、ポリイミド、もしくは樹脂等の誘電材質によって形成する。該パターン化した弾性誘電層２０３は、ベース層である保護層２０２を露出させる複数の開口を具える。該パターン化された弾性誘電層２０３と保護層２０２の領域に形成される荷重領域２０７は、図２に開示するように外部からの力の影響を受ける領域である。保護層２０２の材質はポリイミド、もしくは窒化珪素などの材質を含む。
再配置する導電層（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ ｌａｙｅｒ：ＲＤＬ）２０４は、パターン化された弾性誘電層２０３上に形成され、パターン化された弾性誘電層２０３に基づき少なくとも一以上の屈折、もしくは湾曲した導電層パターンを発生させる。実施例において導電層２０４は、厚さを１０〜２０μｍ、好ましくは１５μｍのチタン銅（Ｔｉ／Ｃｕ）合金か、もしくは銅ニッケル金（Ｃｕ／Ｎｉ／Ａｕ）合金等の導電材質によって形成される。チタン銅合金はスパッタリングで形成し、銅ニッケル金合金は電気メッキで形成する。ボンディングパッド２０１は、例えばアルミ（Ａｌ）、もしくは銅（Ｃｕ）等の導電材質で形成する。
また、パターン化された弾性誘電層２０５を導電層２０４上に形成する。パターン化された弾性誘電層２０５は複数の開口を具え、それぞれの開口にはコンタクト金属ボールを設け、該コンタクト金属ボールによってプリント回路ボード（ＰＣＢ）、もしくは外部接続装置（図示しない）に電気的に接続する。コンタクト金属ボールは、例えば図面に開示するソルダーボール２０６である。パターン化された弾性誘電層２０５はＢＣＢ、シリカゲル、エポキシ化物、ポリイミド、もしくは樹脂等の誘電材質によって形成する。
この発明に開示するパッケージ構造のレイアウトは、上述する保護層２０２が導電層２０４を緊密に捕らえる。よって、隣接するパッケージ構造の固定領域２１０における導電層２０４は集積回路素子２００のインターコネクターのボンディングパッド２０１からの力を直接受けることがない。ソルダーボール２０６がプリント回路ボードに付着すると、熱応力が発生する恐れがある。但し、上述する通り導電層２０４が保護層２０２に直接隣り合うため、温度の影響が低減する。
また、パッケージ構造の緩衝領域２０９において導電層２０４が、保護層２０２の上面と部分的に付着する弾性誘電層２０３上に部分的に付着する。このため導電層２０４は彎曲したパターンを形成する。導電層２０４のパターンと、彎曲した構造によって導電層２０４は熱応力を解放する緩衝物としての作用を有する。従って温度の変化によって発生する応力が分散される。導電層２０４と弾性誘電層２０３との間の結合性は好ましくない。外部からの力を受けると導電層２０４は弾性誘電層２０３の表面において軽微な剥離が発生する。但し、屈折したレイアウトの彎曲導電層パターンによって導電層の展開性が増加するため、軽微な剥離によって熱応力を吸収する。このため、上述する構造は特にボンディングパッドから離れたソルダーボール２０６使用寿命が長くなる。
上述する導電層２０４の屈折構造は、ボンディングパッド２０１からソルダーボール２０６下のソルダーパッドに延伸する。実施例において線と半径方向（ｒａｄｉｕｓｏｒｉｅｎｔａｔｉｏｎ）との間に形成される夾角φは４５°より大きくなる。図３に開示するように該線はチップの中心ＣＩからソルダーボール２０６の中心Ｃ２に至り、半径方向はソルダーボール２０６の中心Ｃ２から屈折構造の導電層２０４に至り、ソルダーボール２０６から離れる方向である。第一と第二の弾性誘電層である弾性誘電層２０３、２０５自身の作用、及び誘電層２０３、２０５と、導電層２０４との間の付着力が弱いことによってベースの熱膨張がフリップチップの熱膨張より高くなった場合、ソルダーボール２０６は持ち上げられてクラックが発生しない。ソルダーボール２０６からリードに至り延伸する角度と、その配置する形状によって充填物質（ｕｎｄｅｒ−ｆｕｌｌｍａｔｅｒｉａｌ）を省くことができる。従って係るレイアウトによって製造コストを節減し、製造工程を簡略化することができる。
図３に開示する平面図によれば、ボンディングパッドはソルダーパッドのソルダーボールＡ１３に延伸し、Ｘ／Ｙ方向（紙面）のリードは既に修正されている。ベースの熱膨張がフリップチップの熱膨張より高くなると、弾性誘電層材料の弾性と、高い展開性の作用、及び金属とシリカゲルとの間の付着力の弱さによってソルダーボールＡ１３が持ち上げられ、接合の個所にクラックが発生しない。
この発明はパターン化された弾性誘電層２０８を含む。該弾性誘電層２０８は弾性誘電層２０３と導電層２０４との間に形成され、ソルダーボール下の導電層の屈折の程度（即ち上述する屈折形状の数量を増加させる）を高める。弾性誘電層２０８はＢＣＢ、シリカゲル、エポキシ化物、ポリイミド、もしくは樹脂等の誘電材質によって形成する。
図４にこの発明によるフリップチップ・ボールグリッドアレイパッケージの他の形態による構造を開示する。図面によれば図２に開示するパッケージ構造に類似し、充填物質４０４をチップ４００上の複数のソルダーバンプ４０２の間に充填する。再配置する導電層４０１は、彎曲、もしくは屈折した導電層パターンを具え、ソルダーバンプ４０２と電気的にカップリングする。弾性誘電層４０３は導電層４０１を隔離するために形成する。ベース４０５のリード４０８と、コンタクトパッド４０７は、ソルダーバンプ４０２とソルダーボール４０６とにそれぞれ電気的にカップリングする。また、ベース４０５上に形成されるソルダーボール４０６はプリント回路ボードか、もしくは外部接続装置に電気的にカップリングする。
図５に他の形態のフリップチップボールグリッドアレイパッケージ構造を開示する。図面に開示するフリップチップ・ボールグリッドアレイパッケージ構造は、図２に開示するパッケージ構造と同様に充填物質を省略する。即ち、チップ５００上の複数のソルダーバンプ５０２の間を充填する必要がない。再配置する導電層５０１は、湾曲、もしくは屈折する導電層パターンを具え、ソルダーバンプ５０２と電気的にカップリングする。ベース５０３のコンタクト５０４、５０５はソルダーバンプ５０２とソルダーボール５０６とにそれぞれ電気的に接続する。ベース５０３上に形成するソルダーボール５０６は、ソルダーボール５０６とカップリングするコンタクト５０８を介してプリント回路ボード５０７に電気的に接続する。
この発明によるパッケージ構造は、フリップチップボールグリッドアレイパッケージ構造であって、ソルダーボールとプリント回路ボードとを結合した後、温度の変化によって発生する位置のずれの応力が増大し、ソルダーボールに亀裂とオープンサーキットが発生する状況を改善することができる。また、余剰の材料によって、ソルダーボールの固定を増強する必要がない。
以上はこの発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。
従来のウェハレベルパッケージ構造説明図である。 この発明によるパッケージ構造の説明図である。 この発明のウェハレベルパッケージ構造におけるチップの導電層パターンと、ソルダーバンプとの関係を示した平面説明図である。 この発明によるフリップチップボールグリッドアレイパッケージ構造の説明図である。 他の形態によるフリップチップボールグリッドアレイパッケージ構造の説明図である。
符号の説明
５００ チップ
５０１ 誘電層
５０２ ソルダーバンプ
５０３ ベース
５０４、５０５、５０８ コンタクト
５０６ ソルダーボール
５０７ プリント回路ボード

Claims (11)

  1. 複数リードを具えるベースと、
    該リードに電気的に接続する複数のソルダーバンプと、
    フリップチップ上の保護層の一部領域を被覆するパターン化された第一弾性誘電層と、
    該第一弾性誘電層上に形成され、該第一誘電層のパターンによって発生する屈折したパターンを具え、かつ該屈折したパターンが保護層上と、該パターン化された第一弾性誘電層上の一部に付着する導電層と、
    該誘電層を被覆、かつ複数の開口を形成し、該開口に該複数のリードにカップリングする複数のソルダーバンプを設ける第二弾性誘電層と、を含むことを特徴とするパッケージ構造。
  2. 前記パッケージ構造が、さらに該複数のリードに電気的にカップリングするハンダボールを具えるプリント回路ボードを含むことを特徴とする請求項１に記載のパッケージ構造。
  3. 前記パッケージシステムが、該複数のソルダーバンプの間に形成される充填物を更に含むことを特徴とする請求項２に記載のパッケージ構造。
  4. 前記ソルダーバンプを該ベースに設けた場合、該パッケージ構造の固定領域における該導電層が、該チップのボンディングパッド上の力を直接受けることないように、該屈折した導電パターンを該パッケージ構造の緩衝物として応力を吸収するように構成することを特徴とする請求項１に記載のパッケージ構造。
  5. 前記パターン化された第一弾性誘電層と該導電層との間に、パターン化された第三絶縁層を形成し、該第三絶縁層の材質がＢＣＢか、シリカゲルか、エポキシ化物か、ポリイミド、もしくは樹脂から選択されることを特徴とする請求項１に記載のパッケージ構造。
  6. 前記第一弾性誘電層と、第二誘電層の材質がＢＣＢか、シリカゲルか、エポキシ化物か、ポリイミド、もしくは樹脂から選択されることを特徴とする請求項１に記載のパッケージ構造。
  7. 前記導電層の材質が金属の合金であって、該金属の合金がスパッタリングで形成されるチタン銅（Ｔｉ／Ｃｕ）合金か、もしくは電気メッキで形成される銅ニッケル金（Ｃｕ／Ｎｉ／Ａｕ）合金であり、且つ該金属合金の厚さが１０μｍから２０μｍであることを特徴とする請求項１に記載のパッケージ構造。
  8. 前記パッケージ構造がウェハレベルパッケージの構造であって、該屈折した導電層パターンが、該ボンディングパッドから該ソルダーバンプ下のソルダーパッドに延伸し、且つ線と半径方向との間に形成される夾角が４５°より大きく、該線が該チップの中心から該ソルダーバンプの中心に至る線であって、該半径方向が該ソルダーバンプの中心から該屈折した導電層パターンに至り、該ソルダーバンプから離れる方向であることを特徴とする請求項１に記載のパッケージ構造。
  9. 前記第一弾性誘電層自身の作用と、該第一弾性誘電層、該第二弾性誘電層と、該導電層との間の比較的弱い付着力によって、該ベースの熱膨張が該チップの熱膨張より高くなった場合、該ソルダーバンプが持ち上げられて亀裂が発生しないように構成することを特徴とする請求項８に記載のパッケージ構造。
  10. ダイ上に形成される複数のボンディングパッドと、
    該ダイ上に設けられリードによって該複数のボンディングパッドに接続する複数の金属バンプと、を含むパッケージ構造における導電バンプの配置方法であって、
    線と半径方向との間に形成される夾角が４５°より大きく、該線が該チップの中心から該ソルダーバンプの中心に至る線であって、該半径方向が該ソルダーバンプの中心から該屈折した導電層パターンに至り、該ソルダーバンプから離れる方向であることを特徴とするパッケージ構造における導電バンプの配置方法。
  11. 前記リードが、該ボンディングパッドから該金属バンプ下のパッドに延伸することを特徴とする請求項１０に記載のパッケージ構造における導電バンプの配置方法。
JP2005029981A 2004-11-24 2005-02-07 フリップチップ・ボールグリッドパッケージ構造 Pending JP2006148037A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/997,343 US20050242427A1 (en) 2004-04-30 2004-11-24 FCBGA package structure

Publications (1)

Publication Number Publication Date
JP2006148037A true JP2006148037A (ja) 2006-06-08

Family

ID=36371475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005029981A Pending JP2006148037A (ja) 2004-11-24 2005-02-07 フリップチップ・ボールグリッドパッケージ構造

Country Status (6)

Country Link
JP (1) JP2006148037A (ja)
KR (1) KR100777514B1 (ja)
CN (1) CN1779958A (ja)
DE (1) DE102004061876B4 (ja)
SG (1) SG142144A1 (ja)
TW (1) TWI254428B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752665B1 (ko) * 2006-06-23 2007-08-29 삼성전자주식회사 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
KR100876741B1 (ko) * 2007-01-22 2009-01-09 삼성전자주식회사 플립칩 본딩 소자 및 그 제조방법
KR100901241B1 (ko) * 2007-06-11 2009-06-08 주식회사 네패스 희생층을 포함하는 반도체 장치 및 그 제조 방법
TWI392068B (zh) * 2008-11-11 2013-04-01 Unimicron Technology Corp 封裝基板及其製法
KR101111429B1 (ko) * 2010-04-26 2012-02-16 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332653A (ja) * 2000-05-25 2001-11-30 Sharp Corp 半導体装置
JP2002170826A (ja) * 2000-11-30 2002-06-14 Hitachi Ltd 半導体装置およびその製造方法
JP2004104103A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004140116A (ja) * 2002-10-16 2004-05-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5203076A (en) * 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices
US5391397A (en) 1994-04-05 1995-02-21 Motorola, Inc. Method of adhesion to a polyimide surface by formation of covalent bonds
JP2773660B2 (ja) 1994-10-27 1998-07-09 日本電気株式会社 半導体装置
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JP3768817B2 (ja) * 1997-10-30 2006-04-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6539624B1 (en) * 1999-03-27 2003-04-01 Industrial Technology Research Institute Method for forming wafer level package
JP2001024085A (ja) * 1999-07-12 2001-01-26 Nec Corp 半導体装置
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
US6528349B1 (en) * 1999-10-26 2003-03-04 Georgia Tech Research Corporation Monolithically-fabricated compliant wafer-level package with wafer level reliability and functionality testability
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332653A (ja) * 2000-05-25 2001-11-30 Sharp Corp 半導体装置
JP2002170826A (ja) * 2000-11-30 2002-06-14 Hitachi Ltd 半導体装置およびその製造方法
JP2004104103A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004140116A (ja) * 2002-10-16 2004-05-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
SG142144A1 (en) 2008-05-28
TW200618219A (en) 2006-06-01
TWI254428B (en) 2006-05-01
KR20060057985A (ko) 2006-05-29
CN1779958A (zh) 2006-05-31
DE102004061876A1 (de) 2006-06-01
KR100777514B1 (ko) 2007-11-16
DE102004061876B4 (de) 2008-05-08

Similar Documents

Publication Publication Date Title
JP4346264B2 (ja) インタフェース構造体及びその製造方法
JP4512027B2 (ja) 半導体パッケージの製造方法
JP4476381B2 (ja) 半導体チップパッケージ及びその製造方法
TWI280641B (en) Chip structure
US20080088004A1 (en) Wafer level package structure with build up layers
US6841884B2 (en) Semiconductor device
US20070120268A1 (en) Intermediate connection for flip chip in packages
JP4247167B2 (ja) パッケージの構造
US20120146206A1 (en) Pin attachment
JP2006148037A (ja) フリップチップ・ボールグリッドパッケージ構造
US7994638B2 (en) Semiconductor chip and semiconductor device
JP3627428B2 (ja) 半導体装置
JP4959538B2 (ja) 半導体装置とその製造方法及び電子装置
JP6495130B2 (ja) 半導体装置及びその製造方法
KR20030040644A (ko) 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그제조 방법
US7767576B2 (en) Wafer level package having floated metal line and method thereof
JP2012023409A (ja) 回路装置およびその製造方法
JPH0574857A (ja) 半導体装置
JP3889311B2 (ja) プリント配線板
KR100343454B1 (ko) 웨이퍼 레벨 패키지
JP2008091774A (ja) 半導体装置
JP2008177404A (ja) 半導体装置、半導体モジュールおよびその製造方法
JP2004327652A (ja) 半導体装置およびその製造方法
JP2006086541A (ja) 電子部品及び半導体装置
KR100403352B1 (ko) 솔더 페이스트 웨이퍼 레벨 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110418