JP2004128346A - Cvd装置及び半導体装置の製造方法 - Google Patents
Cvd装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004128346A JP2004128346A JP2002292745A JP2002292745A JP2004128346A JP 2004128346 A JP2004128346 A JP 2004128346A JP 2002292745 A JP2002292745 A JP 2002292745A JP 2002292745 A JP2002292745 A JP 2002292745A JP 2004128346 A JP2004128346 A JP 2004128346A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- electrode
- forming
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】a−SiTFTの作製プロセスなどの半導体装置の製造工程において、パターニング用のマスクの枚数を低減し、TFT液晶ディスプレイなどの半導体装置の低価格化を達成する。
【解決手段】対向する一対の電極2,3からなる対向電極1間に基板を配置し、大気圧近傍の圧力下で対向電極間1に電界を印加してプラズマを発生させることにより基板S上に成膜を行うにあたり、対向電極1の上部電極2に、放電プラズマを局所的に発生させるための凸部21を、基板Sの成膜領域に対応するパターン形状で設けて、局所的にプラズマを発生するようにすることで、基材Sの成膜領域(a−Si層の成膜領域)のみに薄膜を選択的に成膜する。
【選択図】図2
【解決手段】対向する一対の電極2,3からなる対向電極1間に基板を配置し、大気圧近傍の圧力下で対向電極間1に電界を印加してプラズマを発生させることにより基板S上に成膜を行うにあたり、対向電極1の上部電極2に、放電プラズマを局所的に発生させるための凸部21を、基板Sの成膜領域に対応するパターン形状で設けて、局所的にプラズマを発生するようにすることで、基材Sの成膜領域(a−Si層の成膜領域)のみに薄膜を選択的に成膜する。
【選択図】図2
Description
【0001】
【発明の属する技術分野】
本発明は、大気圧近傍の圧力下で発生させた放電プラズマを用いて基板上に成膜するCVD装置及び半導体装置の製造方法に関し、例えばa−SiTFT作製プロセスなどに適用される。
【0002】
【従来の技術】
従来、放電プラズマを用いて基板上に成膜を行うプラズマCVD装置として、上部電極と下部電極からなる平行平板型の対向電極を反応槽内に配置し、その対向電極間に基板を配置し、反応槽内に処理ガスを導入した状態で、対向電極間に電圧を印加することにより放電プラズマを発生させ、そのプラズマを基板に接触させることにより成膜を行う装置が提案されている(例えば、特許文献1、特許文献2参照。)。
【0003】
一方、携帯電話、テレビジョン、モニター、デジタルカメラなどの表示部に用いられる液晶ディスプレイ(LCD)は技術的にも市場的にも大きく発展してきている。液晶ディスプレイとしては、現在、アモルファスシリコン薄膜トランジスタ(a−SiTFT)型の液晶ディスプレイが主流である。また、最近では、高画質化・高機能化・軽量化が可能な低温ポリシリコン薄膜トランジスタ(LPS)型の液晶ディスプレイが注目されている。
【0004】
このようなLSP液晶ディスプレイの1つとして、ガラス基板上に絶縁膜を介してa−Si膜を一様に積層し、そのa−Si膜をレーザーアニールまたは熱アニールにて結晶化してポリSi膜を形成する。次に、ポリSi膜をアイランド状にパターニングし、さらにポリSi膜上にゲート絶縁膜を介してゲート電極を形成するというプロセスで作製される、トップゲート型TFT液晶ディスプレイが知られている(例えば、特許文献3参照。)。
【0005】
【特許文献1】
特開平6−2149号公報
【特許文献2】
特開平7−85997号公報
【特許文献3】
特開2002−190606号公報
【0006】
【発明が解決しようとする課題】
ところで、TFT液晶ディスプレイにおいては低価格が求められており、その中でも、a−SiTFTの作製プロセスにおけるマスク枚数の低減は重要な課題となっている。
【0007】
例えば、現状の技術では、a−SiTFTの作製プロセスにおいて、下記の(1)〜(5)の各工程でパターニング用のマスク(5枚)が必要であり、そのマスクを1枚でも低減することが要求されている。
(1)ガラス基板上にCrを成膜し、フォトリソグラフィでパターニング(ゲート線形成)
(2)ゲート絶縁膜(SiNx)の成膜→a−Siの成膜・パターニング(活性層形成)→n型Si膜の成膜
(3)配線用金属膜の成膜した後、その配線用金属膜及び前記n型Si膜のパターニング(信号配線形成)
(4)層間膜の成膜→コンタクト部パターニング
(5)ITO成膜→ITO電極パターニング
なお、以上のプロセスにおいて、ゲート線形成工程の成膜にはスパッタ法が採用されている。また、ゲート絶縁膜及びa−Si膜の成膜にはCVD法、配線用金属膜の成膜にはスパッタ法、n型Si膜にはCVD法もしくはスパッタ法が採用されており、層間膜及びITO膜の成膜にはCVD法が採用されている。
【0008】
本発明は以上のような実情に鑑みてなされたもので、a−SiTFTの作製プロセスなどの半導体装置の製造工程において、パターニング用のマスクの枚数を低減することが可能なCVD装置の提供と、TFT液晶ディスプレイなどの半導体装置の低価格化を達成することが可能な半導体装置の提供を目的とする。
【0009】
【課題を解決するための手段】
本発明のCVD装置は、対向する一対の電極からなる対向電極間に基板を配置し、大気圧近傍の圧力下で前記対向電極間に電界を印加してプラズマを発生させることにより基板上に成膜を行うCVD装置であって、前記対向電極の少なくとも一方の電極に、放電プラズマを局所的に発生させるための凸部が、基板の成膜領域に対応するパターン形状で形成されていることによって特徴づけられる。
【0010】
なお、対向電極の具体的な形態としては、複数の凸部が櫛の歯状に形成されている構造を挙げることができる。
【0011】
本発明のCVD装置によれば、対向電極に凸部を設けているので、プラズマが局所的に発生し、その発生プラズマが基板表面に局所的に接触することにより、基板の成膜領域のみに薄膜を選択的に成膜することができる。従って、例えば、a−SiTFTの作製プロセスにおいて、TFTの活性層(a−Si層)を、マスクを用いたパターニング工程を実施することなく形成することが可能になり、プロセスの簡略化をはかることができる。
【0012】
なお、基板の成膜領域のみへの局所的な成膜は、常圧近傍(大気圧近傍)でのプラズマ処理のみで可能であり、減圧プラズマ処理では、ガスの平均自由行程が長いため、このような局所的な成膜は不可能である。
【0013】
また、対向電極に複数の凸部を櫛の歯状に形成する場合、電極凸部と基板との距離と、電極凸部間の間隔とのバランスが重要であり、電極凸部間の間隔よりも電極凸部−基板間の距離が大きいと、プラズマを局所的に閉じ込めることができない。そこで、本発明では、電極凸部−基板間の距離を電極凸部間の間隔よりも小さくすること、好ましくは電極凸部−基板間の距離Dを電極凸部間の間隔Cの1/2以下(D/C<1/2)とすることで、放電プラズマを効果的に閉じ込められるようにする。
【0014】
さらに、対向電極間のガスの流れについても、ガス導入系とガス排気系の配置などを工夫して、電極凸部の長手方向(櫛の歯と平行な方向)に沿うガス流が形成されるようにすることで、プラズマ空間から成膜寄与種が拡散することを防止する。
【0015】
本発明の製造方法は、基板上に、ゲート線を形成する工程と、半導体層を形成する工程と、信号配線を形成する工程と、透明導電膜を形成する工程とを含む半導体装置の製造方法であって、前記半導体層の形成工程において、上記した特徴を有するCVD装置を用いて、プラズマを局所的に発生させて基板上に半導体層を選択的に成膜することを特徴としている。
【0016】
本発明の製造方法によれば、基板の成膜領域のみに半導体層を選択的に成膜することができるので、例えば、a−SiTFTの作製プロセスにおいて、TFTの活性層(a−Si層)を形成する際のパターニング工程を省略することができる。
【0017】
次に、本発明の詳細を説明する。
【0018】
まず、本発明は、常圧放電プラズマ処理、特に、大気圧近傍下の圧力下での処理に適している。なお、大気圧近傍の圧力下とは、1.333×104〜10.664×104Paの圧力下を指す。中でも、圧力調整が容易で、装置構成が簡便になる9.331×104〜10.397×104Paの範囲である。
【0019】
プラズマを発生させる電極の材質としては、例えば、鉄、銅、アルミニウム等の金属単体、ステンレス、真鍮等の合金あるいは金属間化合物等などが挙げられる。電極は、電界集中によるアーク放電の発生を避けるために、プラズマ空間(電極間)の距離が一定となる構造であることが好ましい。より好ましくは平行平板型の対向電極である。
【0020】
また、プラズマを発生させる電極(対向電極)は、一対のうち少なくとも一方の対向面に固体誘電体が配置されている必要がある。この際、固体誘電体と設置される側の電極が密着し、かつ、接する電極の対向面を完全に覆うようにすることが好ましい。固体誘電体によって覆われずに電極同士が直接対向する部位があると、そこからアーク放電が生じやすくなる。
【0021】
上記固体誘電体の形状は、シート状もしくはフィルム状のいずれであってもよい。固体誘電体の厚みは、0.01〜4mmであることが好ましい。固体誘電体の厚みが厚すぎると放電プラズマを発生するのに高電圧を要することがあり、薄すぎると電圧印加時に絶縁破壊が起こり、アーク放電が発生することがある。なお、固体誘電体は溶射法にて電極表面にコーティングされた膜であってもよい。
【0022】
上記固体誘電体としては、例えば、ポリテトラフルオロエチレン、ポリエチレンテレフタレート等のプラスチック、ガラス、二酸化珪素、酸化アルミニウム、二酸化ジルコニウム、二酸化チタン等の金属酸化物、チタン酸バリウム等の複酸化物等が挙げられる。
【0023】
また、固体誘電体は、比誘電率が2以上(25℃環境下、以下同じ)であることが好ましい。比誘電率が2以上の固体誘電体の具体例としては、ポリテトラフルオロエチレン、ガラス、金属酸化膜等を挙げることができる。さらに高密度の放電プラズマを安定して発生させるためには、比誘電率が10以上の固体誘電体を用いることが好ましい。比誘電率の上限は特に限定されるものではないが、現実の材料では18,500程度のものが知られている。上記比誘電率が10以上である固体誘電体としては、例えば、酸化チタニウム5〜50重量%、酸化アルミニウム50〜95重量%で混合された金属酸化物被膜、または、酸化ジルコニウムを含有する金属酸化物被膜からなるものを挙げることができる。
【0024】
固体誘電体の厚みは、0.01〜4mmであることが好ましい。厚すぎると放電プラズマを発生するのに高電圧を要することがあり、薄すぎると電圧印加時に絶縁破壊が起こり、アーク放電が発生することがある。
【0025】
電極間の距離は、固体誘電体の厚さ、印加電圧の大きさ、プラズマを利用する目的等を考慮して適宜決定されるが、0.1〜5mmであることが好ましい。電極間の距離が0.1mm未満であると、電極間の間隔を置いて設置するのに充分でないことがあり、一方、5mmを超えると、均一な放電プラズマを発生させにくい。さらに好ましくは、放電が安定しやすい0.5〜3mmの間隔である。
【0026】
上記電極間には、高周波、パルス波、マイクロ波等の電界が印加され、プラズマを発生させるが、パルス電界を印加することが好ましく、特に、電界の立ち上がり及び/または立ち下がり時間が10μs以下であるパルス電界が好ましい。10μsを超えると放電状態がアークに移行しやすく不安定なものとなり、パルス電界による高密度プラズマ状態を保持しにくくなる。また、立ち上がり時間及び立ち下がり時間が短いほどプラズマ発生の際のガスの電離が効率よく行われるが、40ns未満の立ち上がり時間のパルス電界を実現することは、実際には困難である。立ち上がり時間及び立ち下がり時間のより好ましい範囲は50ns〜5μsである。なお、ここでいう立ち上がり時間とは、電圧(絶対値)が連続して増加する時間、立ち下がり時間とは、電圧(絶対値)が連続して減少する時間を指すものとする。
【0027】
上記パルス電界の電界強度は、1〜1000kV/cmであり、好ましくは20〜300kV/cmである。電界強度が1kV/cm未満であると処理に時間がかかりすぎ、1000kV/cmを超えるとアーク放電が発生しやすくなる。
【0028】
上記パルス電界の周波数は、0.5kHz以上であることが好ましい。0.5kHz未満であると処理に時間がかかりすぎる。上限は特に限定されないが、常用されている13.56MHz、試験的に使用されている500MHzといった高周波帯でも構わない。負荷との整合性のとり易さや取扱い性を考慮すると、500kHz以下が好ましい。このようなパルス電界を印加することにより、処理速度を大きく向上させることができる。
【0029】
また、上記パルス電界における1つのパルス継続時間は、200μs以下であることが好ましく、より好ましくは3〜200μsである。200μsを超えるとアーク放電に移行しやすくなる。ここで、1つのパルス継続時間とは、ON/OFFの繰り返しからなるパルス電界における、1つのパルスの連続するON時間を言う。
【0030】
本発明で用いるプロセスガスとしては、電界を印加することによってプラズマを発生するガスであれば、特に限定されず、処理目的により種々のガスを使用できる。
【0031】
薄膜の原料としての原料ガスとして、例えば、SiH4、Si2H6、SiCl4、SiH2Cl2、Si(CH3)4等のシリコン含有ガスからアモルファスシリコン膜、ポリシリコン膜、また上記シリコン含有ガスと無水アンモニア、窒素ガス等の窒素含有ガスからSiN膜が形成される。また、SiH4、Si2H6、テトラエトキシシラン等のシリコン含有ガスと酸素ガスからSiO2等の酸化膜が得られる。
【0032】
さらに、CF4、C2F6、CF3CFCF2、C4F8等のフッ素含有化合物ガス、O2、O3、H2O、CH3OH、C2H5OH等の酸素含有化合物ガス、N2、NH3等の窒素含有化合物ガス、SO2、SO3等のイオウ含有化合物ガス、アクリル酸、メタクリルアミド、ポリエチレングリコールジメタクリル酸エステル等の重合性親水モノマーガス等をそれぞれの目的に応じて用いることができる。
【0033】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【0034】
<実施形態1>
図1及び図2はそれぞれ本発明のCVD装置の実施形態の構成を模式的に示す図である。図3はその実施形態に用いる対向電極を抽出して示す斜視図である。
【0035】
この実施形態のCVD装置(ダイレクト方式)は、上部電極2と下部電極3からなる平行平板型の対向電極1、パルス電源4、ガス導入部5及びガス排気部6などを備えている。
【0036】
対向電極1の上部電極2と下部電極3とは所定の間隔をあけて対向配置されており、下部電極3上に基板Sが置かれる。上部電極2にはパルス電源4が接続されており、下部電極3は接地に置かれている。
【0037】
上部電極2の電極対向面には、複数のストリップ状の凸部21が櫛の歯状に形成されている。具体的には、断面方形状の凸条が、12本互いに平行に形成されている。上部電極2の凸部21は、基板S上の成膜領域(例えば後述するa−Si層103の成膜領域)に対応するパターン形状で形成されている。上部電極2の凸部21先端面との間の距離Dは、凸部21間の間隔C(櫛の歯の間隔)の1/2以下(D/C<1/2)となるように各部の寸法が設定されている。上部電極2及び下部電極3の各表面はそれぞれ固体誘電体(図示せず)によって被覆されている。
【0038】
上部電極2の側方両側にはそれぞれガス導入部5とガス排気部6が配置されている。ガス導入部5とガス排気部6には、それぞれプロセスガス供給源と排気装置(ともに図示せず)が接続されている。これらガス導入部5及びガス排気部6は、上部電極2の凸部21の長手方向(櫛の歯と平行な方向)に沿うガス流が形成されるように配置位置が設定されている。
【0039】
そして、以上の構造のCVD装置において、対向電極1を大気圧近傍の圧力下に配置し、対向電極1の下部電極3上に基板Sを置く。次いで、上部電極2と下部電極3との間に、ガス導入部5からプロセスガス原料ガス(例えばSiH4とH2の混合ガス)を供給するとともに、ガス排気部6にて排気を行った状態(大気圧近傍の圧力下の状態)で、上部電極2と下部電極3との間にパルス電源4からの電界(例えば高電圧パルス電界)を印加する。この電界印加により、上部電極2の各凸部21と下部電極3との間に形成される放電空間10にグロー放電プラズマが局所的に発生し、その発生プラズマが基板Sの表面に局所的に接触することにより、基板Sの成膜領域に薄膜(例えばa−Si層)が選択的に成膜される。
【0040】
このように、本実施形態では、基板Sの成膜領域のみに薄膜を選択的に成膜することができるので、例えばa−SiTFTの作製プロセスにおいて、TFTの活性層(a−Si層)を、マスクを用いたパターニング工程を実施することなく形成することができる。
【0041】
また、上部電極2の凸部21先端面との間の距離Dを、凸部21間の間隔Cの1/2以下にしているので、放電プラズマを局所空間に効果的に閉じ込めることができる。さらに、対向電極1間のガスの流れについても、ガス導入部5とガス排気部6の位置を調整して、上部電極2の凸部21の長手方向(櫛の歯と平行な方向)に沿うガス流を作っているので、プラズマ空間から成膜寄与種が拡散することを防止できる。
【0042】
なお、以上の実施形態では、対向電極1の上部電極2にのみに凸部21を設けているが、本発明は、これに限られることなく、下部電極3側にも凸部を上部電極2の凸部21に対応する位置関係で設けておいてもよい。
【0043】
また、凸部21の形状は、図3に示すようなストリップ形状に限られることなく、例えばスポット形状などの他の任意の形状であってもよい。
【0044】
<実施形態2>
まず、本発明の製造方法を適用するa−SiTFT型のLCD基板の構造を図4及び図5の模式図を参照しながら説明する。なお、図5は図4のX−X断面図である。
【0045】
この例のa−SiTFT型のLCD基板においては、ガラス基板100上に一方向に延びるストリップ状のゲート線101が積層されている。ゲート線101上にゲート絶縁膜(SiNx)102が形成されており、このゲート絶縁膜(SiNx)102上にa−Si層103が積層されている。a−Si層103は、ゲート線101と直行する方向に延びている。
【0046】
a−Si層103の上にn型Si膜104及び信号配線105が順次積層されている。信号配線105はa−Si層103と平行に形成されている。そして、図6に示すように、信号配線105上に層間膜106が積層されており、この層間膜106のコンタクトホールを通じて信号配線105に導通するITO電極107が形成されている。
【0047】
次に、以上の構造のa−SiTFT型のLCD基板の作製プロセス(本発明の製造方法の実施形態)を図6を参照しながら説明する。
【0048】
(1)スパッタにて、ガラス基板100上にCr膜111を成膜(膜厚:300nm)した後(図6(a))、そのCr膜111をフォトリソグラフィにてパターニングしてゲート線101を形成する(図6(b))。
【0049】
(2)プラズマCVD法にて、ゲート絶縁膜(SiNx)102を成膜(膜厚:3000Å)する(図6(c))、
(3)ストリップ状の複数のa−Si層103を形成する(図6(d))。
【0050】
具体的には、図1〜図3に示すCVD装置において、上部電極2の複数の凸部21を、a−Si層103の成膜領域に対応するパターン形状に形成しておき、このCVD装置を用いて、大気圧近傍の圧力下で、上部電極2と下部電極3との間に、SiH4とH2の混合ガスを供給した状態で高電圧パルス電界を印加し、グロー放電プラズマを成膜領域のみに局所的に発生させることにより、ガラス基板100上(ゲート絶縁膜(SiNx)102の表面)に、互いに平行な複数のストリップ状のa−Si層103を選択的に成膜(膜厚3000Å)する。
【0051】
(4)n型Si膜104及び配線用金属膜115を積層する(図6(e))。n型Si膜104は、プラズマCVD法もしくはスパッタ法にて形成する。この実施形態では、減圧プラズマCVDにて、PH3、SiH4、H2の混合ガスにRF電界を印加することで形成する。配線用金属膜115については、TiN(500Å)とAl(1000Å)の積層膜をスパッタ法にて形成する。
【0052】
次に、配線用金属膜115をフォトリソグラフィにてパターニングして信号配線105を形成するとともに、n型Si膜104をフォトリソグラフィにてパターニングする(図6(f))。このパターニング工程において、配線用金属膜115はウェットエッチングにてパターニングし、n型Si膜104は、NF3雰囲気でドライエッチングにて除去する。なお、下地のa−Si層103をエッチングしすぎないように、エッチング時間を厳密に管理する必要がある。
【0053】
(5)SiNxを減圧プラズマCVD法で4000Å成膜して層間膜106を形成する。
【0054】
(6)層間膜106及びゲート絶縁膜(SiNx)102にコンタクトホールを開口する。コンタクトホールの開口はHF系の薬液を用いたウェットエッチングにて実施する。
【0055】
(7)最後にITO膜を成膜し、所定の形状にパターニングすることによりITO電極107を形成する(図6(g))。
【0056】
以上でa−SiTFTが形成されたLCD基板110が完成する。このLCD基板110のITO電極107に対応する位置関係でITO電極がパターニングされた基板(対向基板)を別途作製しておき、この対向基板とLCD(TFT基板)110とを対向配置した状態で、これら2つの基板間に液晶を封入することにより、a−SiTFT型の液晶ディスプレイを得ることができる。
【0057】
なお、以上の実施形態では、a−Si層103のみを、常圧で選択的な成膜が可能なCVD装置で成膜しているが、ゲート絶縁膜(SiNx)102及びn型Si膜104についても、同じCVD装置を用いて成膜するようにしてもよい。この場合、ゲート絶縁膜(SiNx)102、a−Si層103及びn型Si膜104の3層を連続成膜できるメリットがあり、より安価なプロセスを実現できる。
【0058】
以上の実施形態では、a−Si層103を信号配線105と平行に形成しているが、a−Si層103は、ゲート線101と平行に形成してもよい。また、配線ピッチ・信号配線数などを考慮して適当な方向に沿うパターンのa−Si層を形成してもよい。さらに、a−Si層は、アイランド状またはスポット状に形成してもよい。
【0059】
本発明の製造方法は、a−SiTFT型のLCD基板の作製プロセスに限られることなく、各種の半導体装置の作製プロセスに適用できる。
【0060】
例えば、前記したトップゲート型TFTの作製プロセスにおいて、ガラス基板上に絶縁膜を積層した後、常圧で選択的な成膜が可能なCVD装置を用いて、絶縁膜上にアイランド状のa−Si層を選択的に成膜し、そのa−Si層をレーザーアニールまたは熱アニールにて結晶化してポリSi層を形成することで、ポリSi膜のパターニング工程を省略することができる。また、この場合、ポリSi層界面の大気暴露を最小限に抑えることができるので、汚染による特性劣化を防止することも可能になる。
【0061】
【発明の効果】
以上説明したように、本発明によれば、プラズマを発生させる電極に、基板の成膜領域に対応するパターン形状の凸部を設けて、プラズマを局所的に発生するようにしているので、基板の成膜領域のみに薄膜を選択的に成膜することができる。従って、例えばa−SiTFTの作製プロセスにおいて、TFTの活性層(a−Si層)を、マスクを用いたパターニング工程を実施することなく形成することができ、プロセスの簡略化をはかることができる。
【図面の簡単な説明】
【図1】本発明のCVD装置の実施形態の構造を模式的に示す図である。
【図2】同じく実施形態の構造を模式的に示す図である。
【図3】図1及び図2の実施形態に用いる対向電極を抽出して示す斜視図である。
【図4】a−SiTFT型のLCD基板の構造を模式的に示す平面図である。
【図5】図4のX−X断面図である。
【図6】本発明の製造方法を実施したa−SiTFT型LCD基板の作製プロセスの説明図である。
【符号の説明】
1 対向電極
2 上部電極
21 凸部
3 下部電極
4 パルス電源
5 ガス導入部
6 ガス排気部
10 放電空間
101 ゲート線
102 ゲート絶縁膜(SiNx)
103 a−Si層
104 n型Si膜
105 信号配線
106 層間膜
107 ITO電極
【発明の属する技術分野】
本発明は、大気圧近傍の圧力下で発生させた放電プラズマを用いて基板上に成膜するCVD装置及び半導体装置の製造方法に関し、例えばa−SiTFT作製プロセスなどに適用される。
【0002】
【従来の技術】
従来、放電プラズマを用いて基板上に成膜を行うプラズマCVD装置として、上部電極と下部電極からなる平行平板型の対向電極を反応槽内に配置し、その対向電極間に基板を配置し、反応槽内に処理ガスを導入した状態で、対向電極間に電圧を印加することにより放電プラズマを発生させ、そのプラズマを基板に接触させることにより成膜を行う装置が提案されている(例えば、特許文献1、特許文献2参照。)。
【0003】
一方、携帯電話、テレビジョン、モニター、デジタルカメラなどの表示部に用いられる液晶ディスプレイ(LCD)は技術的にも市場的にも大きく発展してきている。液晶ディスプレイとしては、現在、アモルファスシリコン薄膜トランジスタ(a−SiTFT)型の液晶ディスプレイが主流である。また、最近では、高画質化・高機能化・軽量化が可能な低温ポリシリコン薄膜トランジスタ(LPS)型の液晶ディスプレイが注目されている。
【0004】
このようなLSP液晶ディスプレイの1つとして、ガラス基板上に絶縁膜を介してa−Si膜を一様に積層し、そのa−Si膜をレーザーアニールまたは熱アニールにて結晶化してポリSi膜を形成する。次に、ポリSi膜をアイランド状にパターニングし、さらにポリSi膜上にゲート絶縁膜を介してゲート電極を形成するというプロセスで作製される、トップゲート型TFT液晶ディスプレイが知られている(例えば、特許文献3参照。)。
【0005】
【特許文献1】
特開平6−2149号公報
【特許文献2】
特開平7−85997号公報
【特許文献3】
特開2002−190606号公報
【0006】
【発明が解決しようとする課題】
ところで、TFT液晶ディスプレイにおいては低価格が求められており、その中でも、a−SiTFTの作製プロセスにおけるマスク枚数の低減は重要な課題となっている。
【0007】
例えば、現状の技術では、a−SiTFTの作製プロセスにおいて、下記の(1)〜(5)の各工程でパターニング用のマスク(5枚)が必要であり、そのマスクを1枚でも低減することが要求されている。
(1)ガラス基板上にCrを成膜し、フォトリソグラフィでパターニング(ゲート線形成)
(2)ゲート絶縁膜(SiNx)の成膜→a−Siの成膜・パターニング(活性層形成)→n型Si膜の成膜
(3)配線用金属膜の成膜した後、その配線用金属膜及び前記n型Si膜のパターニング(信号配線形成)
(4)層間膜の成膜→コンタクト部パターニング
(5)ITO成膜→ITO電極パターニング
なお、以上のプロセスにおいて、ゲート線形成工程の成膜にはスパッタ法が採用されている。また、ゲート絶縁膜及びa−Si膜の成膜にはCVD法、配線用金属膜の成膜にはスパッタ法、n型Si膜にはCVD法もしくはスパッタ法が採用されており、層間膜及びITO膜の成膜にはCVD法が採用されている。
【0008】
本発明は以上のような実情に鑑みてなされたもので、a−SiTFTの作製プロセスなどの半導体装置の製造工程において、パターニング用のマスクの枚数を低減することが可能なCVD装置の提供と、TFT液晶ディスプレイなどの半導体装置の低価格化を達成することが可能な半導体装置の提供を目的とする。
【0009】
【課題を解決するための手段】
本発明のCVD装置は、対向する一対の電極からなる対向電極間に基板を配置し、大気圧近傍の圧力下で前記対向電極間に電界を印加してプラズマを発生させることにより基板上に成膜を行うCVD装置であって、前記対向電極の少なくとも一方の電極に、放電プラズマを局所的に発生させるための凸部が、基板の成膜領域に対応するパターン形状で形成されていることによって特徴づけられる。
【0010】
なお、対向電極の具体的な形態としては、複数の凸部が櫛の歯状に形成されている構造を挙げることができる。
【0011】
本発明のCVD装置によれば、対向電極に凸部を設けているので、プラズマが局所的に発生し、その発生プラズマが基板表面に局所的に接触することにより、基板の成膜領域のみに薄膜を選択的に成膜することができる。従って、例えば、a−SiTFTの作製プロセスにおいて、TFTの活性層(a−Si層)を、マスクを用いたパターニング工程を実施することなく形成することが可能になり、プロセスの簡略化をはかることができる。
【0012】
なお、基板の成膜領域のみへの局所的な成膜は、常圧近傍(大気圧近傍)でのプラズマ処理のみで可能であり、減圧プラズマ処理では、ガスの平均自由行程が長いため、このような局所的な成膜は不可能である。
【0013】
また、対向電極に複数の凸部を櫛の歯状に形成する場合、電極凸部と基板との距離と、電極凸部間の間隔とのバランスが重要であり、電極凸部間の間隔よりも電極凸部−基板間の距離が大きいと、プラズマを局所的に閉じ込めることができない。そこで、本発明では、電極凸部−基板間の距離を電極凸部間の間隔よりも小さくすること、好ましくは電極凸部−基板間の距離Dを電極凸部間の間隔Cの1/2以下(D/C<1/2)とすることで、放電プラズマを効果的に閉じ込められるようにする。
【0014】
さらに、対向電極間のガスの流れについても、ガス導入系とガス排気系の配置などを工夫して、電極凸部の長手方向(櫛の歯と平行な方向)に沿うガス流が形成されるようにすることで、プラズマ空間から成膜寄与種が拡散することを防止する。
【0015】
本発明の製造方法は、基板上に、ゲート線を形成する工程と、半導体層を形成する工程と、信号配線を形成する工程と、透明導電膜を形成する工程とを含む半導体装置の製造方法であって、前記半導体層の形成工程において、上記した特徴を有するCVD装置を用いて、プラズマを局所的に発生させて基板上に半導体層を選択的に成膜することを特徴としている。
【0016】
本発明の製造方法によれば、基板の成膜領域のみに半導体層を選択的に成膜することができるので、例えば、a−SiTFTの作製プロセスにおいて、TFTの活性層(a−Si層)を形成する際のパターニング工程を省略することができる。
【0017】
次に、本発明の詳細を説明する。
【0018】
まず、本発明は、常圧放電プラズマ処理、特に、大気圧近傍下の圧力下での処理に適している。なお、大気圧近傍の圧力下とは、1.333×104〜10.664×104Paの圧力下を指す。中でも、圧力調整が容易で、装置構成が簡便になる9.331×104〜10.397×104Paの範囲である。
【0019】
プラズマを発生させる電極の材質としては、例えば、鉄、銅、アルミニウム等の金属単体、ステンレス、真鍮等の合金あるいは金属間化合物等などが挙げられる。電極は、電界集中によるアーク放電の発生を避けるために、プラズマ空間(電極間)の距離が一定となる構造であることが好ましい。より好ましくは平行平板型の対向電極である。
【0020】
また、プラズマを発生させる電極(対向電極)は、一対のうち少なくとも一方の対向面に固体誘電体が配置されている必要がある。この際、固体誘電体と設置される側の電極が密着し、かつ、接する電極の対向面を完全に覆うようにすることが好ましい。固体誘電体によって覆われずに電極同士が直接対向する部位があると、そこからアーク放電が生じやすくなる。
【0021】
上記固体誘電体の形状は、シート状もしくはフィルム状のいずれであってもよい。固体誘電体の厚みは、0.01〜4mmであることが好ましい。固体誘電体の厚みが厚すぎると放電プラズマを発生するのに高電圧を要することがあり、薄すぎると電圧印加時に絶縁破壊が起こり、アーク放電が発生することがある。なお、固体誘電体は溶射法にて電極表面にコーティングされた膜であってもよい。
【0022】
上記固体誘電体としては、例えば、ポリテトラフルオロエチレン、ポリエチレンテレフタレート等のプラスチック、ガラス、二酸化珪素、酸化アルミニウム、二酸化ジルコニウム、二酸化チタン等の金属酸化物、チタン酸バリウム等の複酸化物等が挙げられる。
【0023】
また、固体誘電体は、比誘電率が2以上(25℃環境下、以下同じ)であることが好ましい。比誘電率が2以上の固体誘電体の具体例としては、ポリテトラフルオロエチレン、ガラス、金属酸化膜等を挙げることができる。さらに高密度の放電プラズマを安定して発生させるためには、比誘電率が10以上の固体誘電体を用いることが好ましい。比誘電率の上限は特に限定されるものではないが、現実の材料では18,500程度のものが知られている。上記比誘電率が10以上である固体誘電体としては、例えば、酸化チタニウム5〜50重量%、酸化アルミニウム50〜95重量%で混合された金属酸化物被膜、または、酸化ジルコニウムを含有する金属酸化物被膜からなるものを挙げることができる。
【0024】
固体誘電体の厚みは、0.01〜4mmであることが好ましい。厚すぎると放電プラズマを発生するのに高電圧を要することがあり、薄すぎると電圧印加時に絶縁破壊が起こり、アーク放電が発生することがある。
【0025】
電極間の距離は、固体誘電体の厚さ、印加電圧の大きさ、プラズマを利用する目的等を考慮して適宜決定されるが、0.1〜5mmであることが好ましい。電極間の距離が0.1mm未満であると、電極間の間隔を置いて設置するのに充分でないことがあり、一方、5mmを超えると、均一な放電プラズマを発生させにくい。さらに好ましくは、放電が安定しやすい0.5〜3mmの間隔である。
【0026】
上記電極間には、高周波、パルス波、マイクロ波等の電界が印加され、プラズマを発生させるが、パルス電界を印加することが好ましく、特に、電界の立ち上がり及び/または立ち下がり時間が10μs以下であるパルス電界が好ましい。10μsを超えると放電状態がアークに移行しやすく不安定なものとなり、パルス電界による高密度プラズマ状態を保持しにくくなる。また、立ち上がり時間及び立ち下がり時間が短いほどプラズマ発生の際のガスの電離が効率よく行われるが、40ns未満の立ち上がり時間のパルス電界を実現することは、実際には困難である。立ち上がり時間及び立ち下がり時間のより好ましい範囲は50ns〜5μsである。なお、ここでいう立ち上がり時間とは、電圧(絶対値)が連続して増加する時間、立ち下がり時間とは、電圧(絶対値)が連続して減少する時間を指すものとする。
【0027】
上記パルス電界の電界強度は、1〜1000kV/cmであり、好ましくは20〜300kV/cmである。電界強度が1kV/cm未満であると処理に時間がかかりすぎ、1000kV/cmを超えるとアーク放電が発生しやすくなる。
【0028】
上記パルス電界の周波数は、0.5kHz以上であることが好ましい。0.5kHz未満であると処理に時間がかかりすぎる。上限は特に限定されないが、常用されている13.56MHz、試験的に使用されている500MHzといった高周波帯でも構わない。負荷との整合性のとり易さや取扱い性を考慮すると、500kHz以下が好ましい。このようなパルス電界を印加することにより、処理速度を大きく向上させることができる。
【0029】
また、上記パルス電界における1つのパルス継続時間は、200μs以下であることが好ましく、より好ましくは3〜200μsである。200μsを超えるとアーク放電に移行しやすくなる。ここで、1つのパルス継続時間とは、ON/OFFの繰り返しからなるパルス電界における、1つのパルスの連続するON時間を言う。
【0030】
本発明で用いるプロセスガスとしては、電界を印加することによってプラズマを発生するガスであれば、特に限定されず、処理目的により種々のガスを使用できる。
【0031】
薄膜の原料としての原料ガスとして、例えば、SiH4、Si2H6、SiCl4、SiH2Cl2、Si(CH3)4等のシリコン含有ガスからアモルファスシリコン膜、ポリシリコン膜、また上記シリコン含有ガスと無水アンモニア、窒素ガス等の窒素含有ガスからSiN膜が形成される。また、SiH4、Si2H6、テトラエトキシシラン等のシリコン含有ガスと酸素ガスからSiO2等の酸化膜が得られる。
【0032】
さらに、CF4、C2F6、CF3CFCF2、C4F8等のフッ素含有化合物ガス、O2、O3、H2O、CH3OH、C2H5OH等の酸素含有化合物ガス、N2、NH3等の窒素含有化合物ガス、SO2、SO3等のイオウ含有化合物ガス、アクリル酸、メタクリルアミド、ポリエチレングリコールジメタクリル酸エステル等の重合性親水モノマーガス等をそれぞれの目的に応じて用いることができる。
【0033】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【0034】
<実施形態1>
図1及び図2はそれぞれ本発明のCVD装置の実施形態の構成を模式的に示す図である。図3はその実施形態に用いる対向電極を抽出して示す斜視図である。
【0035】
この実施形態のCVD装置(ダイレクト方式)は、上部電極2と下部電極3からなる平行平板型の対向電極1、パルス電源4、ガス導入部5及びガス排気部6などを備えている。
【0036】
対向電極1の上部電極2と下部電極3とは所定の間隔をあけて対向配置されており、下部電極3上に基板Sが置かれる。上部電極2にはパルス電源4が接続されており、下部電極3は接地に置かれている。
【0037】
上部電極2の電極対向面には、複数のストリップ状の凸部21が櫛の歯状に形成されている。具体的には、断面方形状の凸条が、12本互いに平行に形成されている。上部電極2の凸部21は、基板S上の成膜領域(例えば後述するa−Si層103の成膜領域)に対応するパターン形状で形成されている。上部電極2の凸部21先端面との間の距離Dは、凸部21間の間隔C(櫛の歯の間隔)の1/2以下(D/C<1/2)となるように各部の寸法が設定されている。上部電極2及び下部電極3の各表面はそれぞれ固体誘電体(図示せず)によって被覆されている。
【0038】
上部電極2の側方両側にはそれぞれガス導入部5とガス排気部6が配置されている。ガス導入部5とガス排気部6には、それぞれプロセスガス供給源と排気装置(ともに図示せず)が接続されている。これらガス導入部5及びガス排気部6は、上部電極2の凸部21の長手方向(櫛の歯と平行な方向)に沿うガス流が形成されるように配置位置が設定されている。
【0039】
そして、以上の構造のCVD装置において、対向電極1を大気圧近傍の圧力下に配置し、対向電極1の下部電極3上に基板Sを置く。次いで、上部電極2と下部電極3との間に、ガス導入部5からプロセスガス原料ガス(例えばSiH4とH2の混合ガス)を供給するとともに、ガス排気部6にて排気を行った状態(大気圧近傍の圧力下の状態)で、上部電極2と下部電極3との間にパルス電源4からの電界(例えば高電圧パルス電界)を印加する。この電界印加により、上部電極2の各凸部21と下部電極3との間に形成される放電空間10にグロー放電プラズマが局所的に発生し、その発生プラズマが基板Sの表面に局所的に接触することにより、基板Sの成膜領域に薄膜(例えばa−Si層)が選択的に成膜される。
【0040】
このように、本実施形態では、基板Sの成膜領域のみに薄膜を選択的に成膜することができるので、例えばa−SiTFTの作製プロセスにおいて、TFTの活性層(a−Si層)を、マスクを用いたパターニング工程を実施することなく形成することができる。
【0041】
また、上部電極2の凸部21先端面との間の距離Dを、凸部21間の間隔Cの1/2以下にしているので、放電プラズマを局所空間に効果的に閉じ込めることができる。さらに、対向電極1間のガスの流れについても、ガス導入部5とガス排気部6の位置を調整して、上部電極2の凸部21の長手方向(櫛の歯と平行な方向)に沿うガス流を作っているので、プラズマ空間から成膜寄与種が拡散することを防止できる。
【0042】
なお、以上の実施形態では、対向電極1の上部電極2にのみに凸部21を設けているが、本発明は、これに限られることなく、下部電極3側にも凸部を上部電極2の凸部21に対応する位置関係で設けておいてもよい。
【0043】
また、凸部21の形状は、図3に示すようなストリップ形状に限られることなく、例えばスポット形状などの他の任意の形状であってもよい。
【0044】
<実施形態2>
まず、本発明の製造方法を適用するa−SiTFT型のLCD基板の構造を図4及び図5の模式図を参照しながら説明する。なお、図5は図4のX−X断面図である。
【0045】
この例のa−SiTFT型のLCD基板においては、ガラス基板100上に一方向に延びるストリップ状のゲート線101が積層されている。ゲート線101上にゲート絶縁膜(SiNx)102が形成されており、このゲート絶縁膜(SiNx)102上にa−Si層103が積層されている。a−Si層103は、ゲート線101と直行する方向に延びている。
【0046】
a−Si層103の上にn型Si膜104及び信号配線105が順次積層されている。信号配線105はa−Si層103と平行に形成されている。そして、図6に示すように、信号配線105上に層間膜106が積層されており、この層間膜106のコンタクトホールを通じて信号配線105に導通するITO電極107が形成されている。
【0047】
次に、以上の構造のa−SiTFT型のLCD基板の作製プロセス(本発明の製造方法の実施形態)を図6を参照しながら説明する。
【0048】
(1)スパッタにて、ガラス基板100上にCr膜111を成膜(膜厚:300nm)した後(図6(a))、そのCr膜111をフォトリソグラフィにてパターニングしてゲート線101を形成する(図6(b))。
【0049】
(2)プラズマCVD法にて、ゲート絶縁膜(SiNx)102を成膜(膜厚:3000Å)する(図6(c))、
(3)ストリップ状の複数のa−Si層103を形成する(図6(d))。
【0050】
具体的には、図1〜図3に示すCVD装置において、上部電極2の複数の凸部21を、a−Si層103の成膜領域に対応するパターン形状に形成しておき、このCVD装置を用いて、大気圧近傍の圧力下で、上部電極2と下部電極3との間に、SiH4とH2の混合ガスを供給した状態で高電圧パルス電界を印加し、グロー放電プラズマを成膜領域のみに局所的に発生させることにより、ガラス基板100上(ゲート絶縁膜(SiNx)102の表面)に、互いに平行な複数のストリップ状のa−Si層103を選択的に成膜(膜厚3000Å)する。
【0051】
(4)n型Si膜104及び配線用金属膜115を積層する(図6(e))。n型Si膜104は、プラズマCVD法もしくはスパッタ法にて形成する。この実施形態では、減圧プラズマCVDにて、PH3、SiH4、H2の混合ガスにRF電界を印加することで形成する。配線用金属膜115については、TiN(500Å)とAl(1000Å)の積層膜をスパッタ法にて形成する。
【0052】
次に、配線用金属膜115をフォトリソグラフィにてパターニングして信号配線105を形成するとともに、n型Si膜104をフォトリソグラフィにてパターニングする(図6(f))。このパターニング工程において、配線用金属膜115はウェットエッチングにてパターニングし、n型Si膜104は、NF3雰囲気でドライエッチングにて除去する。なお、下地のa−Si層103をエッチングしすぎないように、エッチング時間を厳密に管理する必要がある。
【0053】
(5)SiNxを減圧プラズマCVD法で4000Å成膜して層間膜106を形成する。
【0054】
(6)層間膜106及びゲート絶縁膜(SiNx)102にコンタクトホールを開口する。コンタクトホールの開口はHF系の薬液を用いたウェットエッチングにて実施する。
【0055】
(7)最後にITO膜を成膜し、所定の形状にパターニングすることによりITO電極107を形成する(図6(g))。
【0056】
以上でa−SiTFTが形成されたLCD基板110が完成する。このLCD基板110のITO電極107に対応する位置関係でITO電極がパターニングされた基板(対向基板)を別途作製しておき、この対向基板とLCD(TFT基板)110とを対向配置した状態で、これら2つの基板間に液晶を封入することにより、a−SiTFT型の液晶ディスプレイを得ることができる。
【0057】
なお、以上の実施形態では、a−Si層103のみを、常圧で選択的な成膜が可能なCVD装置で成膜しているが、ゲート絶縁膜(SiNx)102及びn型Si膜104についても、同じCVD装置を用いて成膜するようにしてもよい。この場合、ゲート絶縁膜(SiNx)102、a−Si層103及びn型Si膜104の3層を連続成膜できるメリットがあり、より安価なプロセスを実現できる。
【0058】
以上の実施形態では、a−Si層103を信号配線105と平行に形成しているが、a−Si層103は、ゲート線101と平行に形成してもよい。また、配線ピッチ・信号配線数などを考慮して適当な方向に沿うパターンのa−Si層を形成してもよい。さらに、a−Si層は、アイランド状またはスポット状に形成してもよい。
【0059】
本発明の製造方法は、a−SiTFT型のLCD基板の作製プロセスに限られることなく、各種の半導体装置の作製プロセスに適用できる。
【0060】
例えば、前記したトップゲート型TFTの作製プロセスにおいて、ガラス基板上に絶縁膜を積層した後、常圧で選択的な成膜が可能なCVD装置を用いて、絶縁膜上にアイランド状のa−Si層を選択的に成膜し、そのa−Si層をレーザーアニールまたは熱アニールにて結晶化してポリSi層を形成することで、ポリSi膜のパターニング工程を省略することができる。また、この場合、ポリSi層界面の大気暴露を最小限に抑えることができるので、汚染による特性劣化を防止することも可能になる。
【0061】
【発明の効果】
以上説明したように、本発明によれば、プラズマを発生させる電極に、基板の成膜領域に対応するパターン形状の凸部を設けて、プラズマを局所的に発生するようにしているので、基板の成膜領域のみに薄膜を選択的に成膜することができる。従って、例えばa−SiTFTの作製プロセスにおいて、TFTの活性層(a−Si層)を、マスクを用いたパターニング工程を実施することなく形成することができ、プロセスの簡略化をはかることができる。
【図面の簡単な説明】
【図1】本発明のCVD装置の実施形態の構造を模式的に示す図である。
【図2】同じく実施形態の構造を模式的に示す図である。
【図3】図1及び図2の実施形態に用いる対向電極を抽出して示す斜視図である。
【図4】a−SiTFT型のLCD基板の構造を模式的に示す平面図である。
【図5】図4のX−X断面図である。
【図6】本発明の製造方法を実施したa−SiTFT型LCD基板の作製プロセスの説明図である。
【符号の説明】
1 対向電極
2 上部電極
21 凸部
3 下部電極
4 パルス電源
5 ガス導入部
6 ガス排気部
10 放電空間
101 ゲート線
102 ゲート絶縁膜(SiNx)
103 a−Si層
104 n型Si膜
105 信号配線
106 層間膜
107 ITO電極
Claims (5)
- 対向する一対の電極からなる対向電極間に基板を配置し、大気圧近傍の圧力下で前記対向電極間に電界を印加してプラズマを発生させることにより基板上に成膜を行うCVD装置であって、前記対向電極の少なくとも一方の電極に、プラズマを局所的に発生させるための凸部が、基板の成膜領域に対応するパターン形状で形成されていることを特徴とするCVD装置。
- 前記対向電極の複数の凸部が櫛の歯状に形成されていることを特徴とする請求項1記載のCVD装置。
- 前記対向電極間に配置される基板と前記電極凸部との間の距離が、当該電極凸部間の間隔よりも狭いことを特徴とする請求項2記載のCVD装置。
- 前記対向電極間に供給するガスが、前記櫛の歯状に形成された電極凸部の長手方向に沿って流れるガス流を形成するように構成されていることを特徴とする請求項2または3記載のCVD装置。
- 基板上に、ゲート線を形成する工程と、半導体層を形成する工程と、信号配線を形成する工程と、透明導電膜を形成する工程とを含む半導体装置の製造方法であって、前記半導体層の形成工程において、請求項1〜4のいずれかに記載のCVD装置を用いて、プラズマを局所的に発生させて基板上に半導体層を選択的に成膜することを特徴する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292745A JP2004128346A (ja) | 2002-10-04 | 2002-10-04 | Cvd装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292745A JP2004128346A (ja) | 2002-10-04 | 2002-10-04 | Cvd装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004128346A true JP2004128346A (ja) | 2004-04-22 |
Family
ID=32283909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002292745A Pending JP2004128346A (ja) | 2002-10-04 | 2002-10-04 | Cvd装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004128346A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173225A (ja) * | 2004-12-14 | 2006-06-29 | Yuzo Mori | 誘電体基板のパターン転写加工方法 |
JP2007080772A (ja) * | 2005-09-16 | 2007-03-29 | Tohoku Univ | プラズマ発生装置、表面処理装置、光源、プラズマ発生方法、表面処理方法および光照射方法 |
JPWO2006120904A1 (ja) * | 2005-05-12 | 2008-12-18 | 株式会社島津製作所 | 表面波励起プラズマ処理装置 |
JP2015081375A (ja) * | 2013-10-23 | 2015-04-27 | 株式会社デンソー | 成膜装置、及び硬質膜被覆刃具の製造方法 |
CN115247257A (zh) * | 2021-04-25 | 2022-10-28 | 广东聚华印刷显示技术有限公司 | 成膜装置及膜层的制备方法 |
-
2002
- 2002-10-04 JP JP2002292745A patent/JP2004128346A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173225A (ja) * | 2004-12-14 | 2006-06-29 | Yuzo Mori | 誘電体基板のパターン転写加工方法 |
JP4665503B2 (ja) * | 2004-12-14 | 2011-04-06 | 森 勇蔵 | 誘電体基板のパターン転写加工方法 |
JPWO2006120904A1 (ja) * | 2005-05-12 | 2008-12-18 | 株式会社島津製作所 | 表面波励起プラズマ処理装置 |
JP4803179B2 (ja) * | 2005-05-12 | 2011-10-26 | 株式会社島津製作所 | 表面波励起プラズマ処理装置およびプラズマ処理方法 |
JP2007080772A (ja) * | 2005-09-16 | 2007-03-29 | Tohoku Univ | プラズマ発生装置、表面処理装置、光源、プラズマ発生方法、表面処理方法および光照射方法 |
JP2015081375A (ja) * | 2013-10-23 | 2015-04-27 | 株式会社デンソー | 成膜装置、及び硬質膜被覆刃具の製造方法 |
CN115247257A (zh) * | 2021-04-25 | 2022-10-28 | 广东聚华印刷显示技术有限公司 | 成膜装置及膜层的制备方法 |
CN115247257B (zh) * | 2021-04-25 | 2024-01-23 | 广东聚华印刷显示技术有限公司 | 成膜装置及膜层的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6002814B2 (ja) | 半導体装置 | |
US7615825B2 (en) | Semiconductor device having tapered gate insulating film | |
US6037017A (en) | Method for formation of multilayer film | |
JP2008166828A (ja) | 半導体装置及びその作製方法 | |
US9372378B2 (en) | TFT-LCD array substrate and method of manufacturing the same | |
JPH08228011A (ja) | 半導体装置およびその製造方法 | |
JPH09197435A (ja) | 液晶表示装置、及びその製造方法 | |
JP4663038B2 (ja) | コンタクトホールの形成方法 | |
JP2004128346A (ja) | Cvd装置及び半導体装置の製造方法 | |
KR100459219B1 (ko) | 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법 | |
JP4610080B2 (ja) | 半導体装置の作製方法 | |
JPH1140813A (ja) | 半導体素子およびその製造方法並びにドライエッチング後の処理方法 | |
JP2001077098A (ja) | エッチング液、及びこれを用いる薄膜パターンの製造方法 | |
JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
JP2000036603A (ja) | 薄膜トランジスタの製造方法 | |
CN108336024B (zh) | 薄膜晶体管的制作方法、显示基板的制作方法及显示器件 | |
JP4212844B2 (ja) | 半導体装置の作製方法 | |
JPH04304677A (ja) | アモルファスシリコン薄膜半導体装置とその製法 | |
JP2003173969A (ja) | 半導体膜、半導体装置及びこれらの作製方法 | |
JP2001339065A (ja) | 電気光学装置の製造方法及び電気光学装置 | |
JP2001060067A (ja) | 半導体装置およびその作製方法 | |
JP2009267296A (ja) | 金属配線の製造方法、tftの製造方法、及びそれを用いて製造されたtft | |
US20060164566A1 (en) | Display pixel, display apparatus having an image pixel and method of manufacturing display device | |
JP2005072443A (ja) | 薄膜トランジスタの製造方法及び表示装置の製造方法 | |
JP2002110671A (ja) | 半導体素子の製造方法 |