JP2004079800A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004079800A JP2004079800A JP2002238422A JP2002238422A JP2004079800A JP 2004079800 A JP2004079800 A JP 2004079800A JP 2002238422 A JP2002238422 A JP 2002238422A JP 2002238422 A JP2002238422 A JP 2002238422A JP 2004079800 A JP2004079800 A JP 2004079800A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity diffusion
- drain region
- insulating film
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】高周波帯域で高出力動作可能なドレイン容量の小さい半導体装置を得る。
【解決手段】半導体装置を、半導体基板と、半導体基板上に絶縁膜を介して設けられたゲート電極３と、第１の低濃度不純物拡散層およびドット形状を呈する第２の高濃度不純物拡散層４５がゲート電極３に平行に複数箇所配置されたドレイン領域と、第２の高濃度不純物拡散層４５上にドット形状の各辺に対して所定間隔内側に設けられたドット形状のコンタクトホール５３を有する層間絶縁膜９ａと、ドレイン領域においてドット形状のコンタクトホール５３を埋め込みながら層間絶縁膜９ａ上に形成されたドレイン用金属配線と、第３の不純物拡散層４１からなるソース領域と、で構成する。
【選択図】 図１
【解決手段】半導体装置を、半導体基板と、半導体基板上に絶縁膜を介して設けられたゲート電極３と、第１の低濃度不純物拡散層およびドット形状を呈する第２の高濃度不純物拡散層４５がゲート電極３に平行に複数箇所配置されたドレイン領域と、第２の高濃度不純物拡散層４５上にドット形状の各辺に対して所定間隔内側に設けられたドット形状のコンタクトホール５３を有する層間絶縁膜９ａと、ドレイン領域においてドット形状のコンタクトホール５３を埋め込みながら層間絶縁膜９ａ上に形成されたドレイン用金属配線と、第３の不純物拡散層４１からなるソース領域と、で構成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置とその製造方法に関するものであり、より詳細には、高周波信号を増幅する半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
携帯電話等の１〜１０ＧＨｚ程度の高周波信号を０．１〜１００Ｗ程度の電力に増幅し、アンテナを介して電波として空中に発信するためのトランジスタとして、シリコンのＭＯＳ技術を応用したＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ ＭｅｔａｌＯｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタがある。図１２は従来のＬＤＭＯＳトランジスタの平面図、図１３は、図１２中のＡ−Ａ’線に沿ったＬＤＭＯＳトランジスタの断面構造である。図中、１は活性層（シリコン）、２はＰ型のソースワイヤレス拡散層（ボロン（Ｂ）が１×１０１７／ｃｍ３程度含まれているシリコン）、３はゲート電極（例えば、厚さ１００ｎｍの多結晶シリコン上に厚さ３００ｎｍのＷＳｉが積層された膜）、９ａ、９ｂは層間絶縁膜（ＳｉＯ２）、１１は分離酸化膜（厚さ約１μｍのＳｉＯ２）、１２は比抵抗１０ｍΩ・ｃｍのＰ型シリコン基板、１３はＰ型シリコン基板１２上にエピタキシャル結晶成長によって形成された比抵抗１０Ω・ｃｍのＰ型シリコン層、１４は分離酸化膜１１の下に形成されたＰ型分離拡散層（ボロン（Ｂ）が４×１０１５／ｃｍ３程度含まれているシリコン）、４１はソース領域側の高濃度不純物拡散層（Ｎ＋拡散層）で、例えば砒素（Ａｓ）が１×１０２１／ｃｍ３程度含まれているシリコンを指す。なお、”＋”は不純物が高濃度であることを示している。
【０００３】
４２はドレイン領域側のＮ＋拡散層（砒素（Ａｓ）が１×１０２１／ｃｍ３程度含まれているシリコン）、４３はＰ型不純物拡散層（ボロン（Ｂ）が１×１０１７／ｃｍ３程度含まれているシリコン）、４４はドレイン領域側に設けられた低濃度不純物拡散層（Ｎ−拡散層）で、例えばリン（Ｐ）が５×１０１７／ｃｍ３程度含まれているシリコンを指す。なお、”−”は不純物がＮ＋より低濃度であることを示している。４４ａは活性層１の端部にのみ存在するＮ−拡散層（リン（Ｐ）が５×１０１７／ｃｍ３程度含まれているシリコン）、５１はソース領域側のコンタクトホール、５２はドレイン領域側のコンタクトホール、６ａ，ｂは第１のアルミニウム（Ａｌ）配線（厚さ５００ｎｍ）、７１はソース領域側のスルーホール、７２はドレイン領域側のスルーホール、８ａ，ｂは第２のアルミニウム（Ａｌ）配線（厚さ２μｍ）である。
【０００４】
ドレイン領域側におけるコンタクトホール５２の幅（図１２中の横方向、ゲート長方向）は２μｍであり、一方、長さ（図１２中の縦方向、ゲート幅方向）は１８０μｍで、矩形状を呈している。コンタクトホール５２下のドレイン領域側の第２の高濃度不純物拡散層４２の幅は４μｍであり、長さは１８４μｍの矩形状を呈している。つまり、コンタクトホール５２は第２の高濃度不純物拡散層４２に対して、図１２中の横方向では２μｍ、縦方向では４μｍ内側に設けられていることになる。
【０００５】
次に、従来のＬＤＭＯＳトランジスタの構造および動作について簡単に説明する。ソース領域側の第３の高濃度不純物拡散層４１はコンタクトホール５１内に形成されたソース領域側の第１のアルミニウム配線６ｂ、スルーホール７１内に形成されたソース領域側の第２のアルミニウム配線８ｂを介してソースワイヤレス拡散層２に接続されている。一方、ソースワイヤレス拡散層２は比抵抗１０ｍΩ・ｃｍのシリコン基板１２に接続されている。従って、ＬＤＭＯＳトランジスタのソース領域はシリコン基板１２を接地することで外部との接続が可能になり、よって、チップの上からボンディングワイヤを設ける必要が無くなる。因みに、これがソースワイヤレスという理由である。ボンディングワイヤをソース領域側だけ設けないようにすることによって、ボンディングワイヤのインダクタンス成分（抵抗）を低減した結果、高周波信号を安定に増幅できるようになった。
【０００６】
ドレイン領域は、活性層１内に設けられた第１の低濃度不純物拡散層（以下、単に「第１のＮ−拡散層」と言う。）４４および第１の低濃度不純物拡散層の内側に設けられた第２の高濃度不純物拡散層（以下、単に「第２のＮ＋拡散層」と言う）４２から成る。第２のＮ＋拡散層４２とゲート電極３のゲート長方向における端部間の距離は３μｍに設定されている。また、第２のＮ＋拡散層４２は、コンタクトホール５２、ドレイン領域側の第１のアルミニウム配線６ａ、スルーホール７２及びドレイン領域側の第２のアルミニウム配線８ａを経て外部のボンディングワイヤ（図示せず）に接続されている。
【０００７】
ここで、ゲート電極の電圧を０Ｖ、ソース電極（シリコン基板１２）の電圧を０Ｖ、ドレイン端子（ドレインに接続されたボンディングワイヤ（図示せず））に正の電圧を印加する場合を考える。この場合、ゲート電極３の電圧が０ＶであるためＬＤＭＯＳトランジスタはオフ状態で、ソース／ドレイン間に電流（ドレイン電流）は流れない。ここでドレイン電圧が増加すると、ドレイン領域の空乏層（図示せず）がゲート電極３の直下に伸長し、ソース領域側高濃度不純物拡散層（以下、単に「第３のＮ＋拡散層）と言う）４１に接して、ソース領域側の第３のＮ＋拡散層４１の電位障壁を下げることによりソース／ドレイン間にいわゆるパンチスルー電流が流れる。このパンチスルー電流が流れるドレイン電圧をソース／ドレイン間耐圧としている。
【０００８】
ＬＤＭＯＳトランジスタではドレイン領域側の第１のＮ−拡散層４４のゲート長方向の幅が、ソース領域側の第３のＮ＋拡散層４１のゲート長方向の幅より大きい、つまりゲート電極３直下に至る距離が長いため、ドレイン領域に生じる空乏層（図示せず）がソース領域側の第３のＮ＋拡散層４１に接するには大きな（たとえば７５Ｖ）ドレイン電圧が必要となる結果、ソース／ドレイン間耐圧が向上した。
【０００９】
ゲート電極３の直下に位置するＰ型不純物拡散層４３は、ＬＤＭＯＳトランジスタの閾値電圧（Ｖｔｈ）を１Ｖ程度に設定するために設けられている。かかるＰ型不純物拡散層がドレイン領域側に設けられていないのは、ドレイン領域側の第２のＮ＋拡散層４２や第１のＮ−拡散層４４に接するＰ型不純物領域１３の不純物濃度をできるだけ増加させないようにするためである。ドレイン領域側のＰ型不純物の濃度が増加すると、ドレイン領域側のＰＮ接合の空乏層が狭くなり、空乏層容量が増加する。これはドレイン／半導体基板間容量が増加することを意味し、高周波動作に悪影響を与えるからである。ちなみに、Ｐ型不純物拡散層４３がドレイン領域側に設けられていないこと、すなわち、ゲート長方向に濃度勾配があることがＬＤＭＯＳのＬａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄという名称の由来である。
【００１０】
なお、上述のソース領域側高濃度不純物拡散層４１はすべて高不純物濃度の場合について説明している。一般的に、ソース側の不純物拡散層４１中に低不純物濃度の領域を設けることは殆どないが、もしゲート電極３と対向する側のソース領域側の不純物拡散層４１中に低不純物濃度領域を設けた場合は、ゲート長方向におけるソース領域側の低不純物濃度領域の幅は、ドレイン領域側の第１のＮ−拡散層４４のゲート長方向の幅より短く設定される。
【００１１】
ゲート電極３に閾値電圧（Ｖｔｈ）以上の電圧が印加され、ドレイン領域に正の電圧が印加された場合、ＬＤＭＯＳトランジスタはオン状態になり、ソース／ドレイン領域間に電流が流れる。しかし、ドレイン電圧が高くなるとドレイン領域側の第１のＮ−拡散層４４はゲート電極３側から空乏化し、ドレイン電圧が２８Ｖに達するとドレイン領域側の第１のＮ−拡散層４４は全て空乏化してしまう。
【００１２】
次に、従来のＬＤＭＯＳトランジスタの製造方法について、図１４〜１８に基づき簡単に説明する。図１４〜１８は従来の半導体装置の製造方法を示す工程別断面図である。図１２、１３と同一の符号を付したものは同一またはこれに相当するものである。
【００１３】
シリコン基板中に、不純物イオン注入によってソースワイヤレス拡散層２、Ｐ型分離拡散層１４を形成した後、ソース／ドレイン領域の周囲に電気的に各素子間を分離する素子分離領域を設けるべくＬＯＣＯＳ酸化法により分離酸化膜１１を形成する。続いて、不純物イオン注入によってゲート電極領域の下部およびソース領域にわたる部分にＰ型不純物拡散層４３を形成する。さらに、シリコン基板上にゲート酸化膜３１を５０ｎｍ程度成膜した後、ゲート電極材料を堆積しパターニングしてゲート電極３を形成する。
【００１４】
続いて、ウエハ全面にリンをイオン注入してさらに熱処理を行い、ドレイン領域に第１のＮ−拡散層４４、およびＮ−拡散層４４ａを形成する。リンはゲート電極３の直下にはイオン注入されず、また、ソースワイヤレス拡散層２やＰ型不純物拡散層４３の領域ではＰ型の不純物濃度が高いために、ゲート電極３とソースワイヤレス拡散層２、Ｐ型不純物拡散層４３の領域では、Ｎ−拡散層は形成されない。以上の工程が終了した際のＬＤＭＯＳトランジスタの断面図を図１４に示す。
【００１５】
次に、ソース／ドレイン領域中でＮ＋拡散層を形成する領域以外の部分をレジスト膜４７で覆う（図１５）。レジスト膜４７をイオン注入マスクとして、砒素（Ａｓ）をイオン注入してさらに熱処理を行い、ソース領域側の第３のＮ＋拡散層４１とドレイン領域側の第２のＮ＋拡散層４２を形成する。
【００１６】
続いて、ＣＶＤ法によってシリコン基板上に層間絶縁膜９ａを形成し、フォトリソグラフィ技術及びエッチング技術により、層間絶縁膜９ａを貫通するドレイン領域側のコンタクトホール５２とソース領域側のコンタクトホール５１を形成する（図１６）。なお、図１６以降の工程別断面図においては、ゲート酸化膜３１は記載を省略している。
【００１７】
次に、各コンタクトホール５１，５２を埋め込むようにして層間絶縁膜９ａ上にアルミニウム膜を堆積し、フォトリソグラフィ技術およびエッチング技術により、第１のアルミニウム配線６ａ，ｂを形成する（図１７）。
【００１８】
さらに、ウエハ上に層間絶縁膜９ｂを形成し、フォトリソグラフィ技術及び絶縁膜エッチング技術により、ソース領域側のスルーホール７１およびドレイン領域側のスルーホール７２を形成する（図１８）。
【００１９】
最後に、アルミニウム膜を堆積し、フォトリソグラフィ技術及びエッチング技術により、第２のアルミニウム配線８ａ，ｂを形成して工程が完了する。図１３が上述のウエハプロセスを経て完成したＬＤＭＯＳトランジスタの構造断面図である。
【００２０】
【発明が解決しようとする課題】
上述したように、ＬＤＭＯＳトランジスタはゲート長を短くする（たとえば０．５μｍ）、ソースワイヤレス構造を採用する、Ｖｔｈ設定用Ｐ型不純物拡散層をドレイン領域側に設けないなどの手段により高周波特性の向上を図り、ドレイン領域側のＮ＋拡散層をゲート電極から離すことによりソース／ドレイン間耐圧を向上させていた。ところが、高周波帯域でより高出力動作可能なトランジスタの実現のためには、出力側に位置するドレイン容量を一層低減する必要があった。
【００２１】
ドレイン容量は主にドレイン領域側の第２のＮ＋拡散層４２とドレイン領域側の第１のＮ−拡散層４４を合わせたＮ型拡散層と、ドレイン領域の下部に存在するＰ型シリコン層１３の間に形成されるＰＮ接合容量からなる。また、ドレイン電圧が高くなるとドレイン領域側の第１のＮ−拡散層４４はほとんど空乏化するため、ドレイン容量に寄与しなくなる。従って、ドレイン領域側の第２のＮ＋拡散層４２の領域の面積を小さくすれば、ドレイン容量が低減することになる。
【００２２】
ドレイン容量を低減させる素子構造として、特開平５−１２１７３９号公報に従来の半導体装置の構造が開示されているが、かかる素子構造では実用上必要である７０Ｖ以上の大きなソース／ドレイン耐圧は実現できなかった。その理由は以下の通りである。
【００２３】
ドレイン拡散層とゲート電極のそれぞれ対向する端部間の距離を確保するだけで、ドレインＮ＋拡散層と分離酸化膜との距離が短いと、ドレインに高電圧が印加された場合に空乏層があまり広がらない。ドレインＮ＋層はＮ型、分離酸化膜の下はＰ型のシリコンでＰＮ接合が形成されるが、一般に不純物濃度が高いと空乏層は広がらない。かかる従来構造の場合、ドレインＮ＋拡散層ではＮ型不純物の濃度が高く、ドレインＮ＋拡散層と分離酸化膜間の距離が短いので、空乏層が狭くなる。このため、かかる空乏層の電界は非常に大きくなり、アバランシェ崩壊によりソース／ドレイン領域間が降伏してしまう。すなわち、ソース／ドレイン耐圧が劣化する。分離酸化膜の下のシリコンはＰ型でソースワイヤレス層に相当する層につながっているため０電位であり、一方、ドレイン領域側のＮ＋拡散層は＋の電圧である。従って、この領域におけるＰＮ接合は逆方向電圧が印加されていることになり通常は電流は流れないが、分離酸化膜の下のシリコン層には微少欠陥があることが多く、かかる欠陥の存在によってより小さい電界（ドレイン電圧）でソース／ドレインが降伏するという不具合があった。
【００２４】
ドレイン容量を一層低減させる構造として、特開平１０−２１４９７１号公報に開示されている従来の半導体装置の構造がある。図１９はその開示された従来の半導体装置の素子構造を模式的に表したもので、図中、Ｐ＋拡散層、Ｎ−拡散層、Ａｌ配線は省略している。図１９の従来のトランジスタは、八角形の活性層１の中央部にドレイン領域側コンタクトホール５２およびドレイン領域側の第２のＮ＋拡散層４２が配置され、その周りに同じく八角形のゲート電極３が形成され、一番外側にソース領域側コンタクトホール５１がドレイン領域側のＮ＋拡散層５２を囲むように形成されている。図１９のような基本単位のトランジスタを縦横に複数個並べてそれぞれを電気的に並列接続することで全体のトランジスタが形成される。なお、ゲート電極３は引き出し用ゲート電極３ａにより外側のゲート端子に接続されている。かかる従来のトランジスタ構造では、単位ゲート幅（ゲート電極３の一周の長さに相当）当たりのドレイン領域の面積が小さいことから、確かに全体のドレイン容量が低減した。
【００２５】
しかし、図１９に示した従来の半導体装置の構造では、ドレイン電流に関与しない引き出し用ゲート電極３ａの存在が避けられなかった。すなわち、引き出し用ゲート電極３ａは活性層１上にあって、引き出し用ゲート電極３ａとシリコンとの間には薄いゲート酸化膜しか存在しないので、このトランジスタ構造は非常に大きな寄生ゲート／ソース間容量（すなわち入力容量）を持つことになる。かかる大きな入力容量のため、例え出力容量が減少しても、高周波特性は向上しないというトレードオフの関係があった。
【００２６】
本発明は、特にＬＤＭＯＳトランジスタのような半導体装置の入力容量を増大させずに、ドレイン容量を低減させることにより高周波帯域で高出力動作可能な半導体装置およびその製造方法を提供するものである。
【００２７】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体基板と、上記半導体基板上に絶縁膜を介して設けられたゲート電極と、上記ゲート電極の一方の側の半導体基板内に形成された第１の低濃度不純物拡散層および上記第１の低濃度不純物拡散層の内側に設けられ上記第１の低濃度不純物拡散層より高い不純物濃度を有し上記半導体基板の主面に投影された形状がドット形状を呈する第２の高濃度不純物拡散層が上記ゲート電極に平行な方向に複数箇所配置されたドレイン領域と、上記第２の高濃度不純物拡散層上に上記ドット形状の各辺に対して所定間隔内側に設けられたドット形状のコンタクトホールを有する層間絶縁膜と、上記ドレイン領域において上記ドット形状のコンタクトホールを埋め込みながら上記層間絶縁膜上に形成されたドレイン用金属配線と、上記ゲート電極の他方の側の半導体基板内に形成された第３の不純物拡散層からなるソース領域と、を備えた。
【００２８】
また、本発明に係る半導体装置は、ゲート長方向において、上記第３の不純物拡散層中の低不純物濃度領域の幅を上記第１の低濃度不純物拡散層の幅より小さくした。
【００２９】
また、本発明に係る半導体装置は、上記ドット形状の第２の高濃度不純物拡散層と上記ドット形状のコンタクトホールにおける対向する各辺の間隔を０．０２μｍ以上０．３μｍ以下とした。
【００３０】
また、本発明に係る半導体装置は、半導体基板と、上記半導体基板上に絶縁膜を介して設けられたゲート電極と、上記ゲート電極の一方の側の半導体基板内に形成された第１の低濃度不純物拡散層および上記第１の低濃度不純物拡散層の内側に設けられ上記第１の低濃度不純物拡散層より高い不純物濃度を有し、上記半導体基板の主面に投影された面がゲート幅方向に平行な長辺からなる矩形状を呈する第２の高不純物拡散層を具備するドレイン領域と、上記半導体基板上に形成され上記矩形状の第２の高濃度不純物拡散層上に上記矩形状より所定間隔内側に設けられた矩形状のコンタクトホールを有する層間絶縁膜と、上記ドレイン領域において上記矩形状のコンタクトホールを埋め込みながら上記層間絶縁膜上に形成されたドレイン用金属配線と、上記ゲート電極の他方の側の半導体基板内に形成された第３の不純物拡散層からなり、ゲート長方向において上記第３の不純物拡散層中の低不純物濃度領域の幅が上記第１の低濃度不純物拡散層の幅より小さいソース領域と上記半導体基板上で上記ソース／ドレイン領域の周囲に配置された素子分離用絶縁膜と、を備え、ゲート幅方向における上記素子分離用絶縁膜と上記第２の高濃度不純物拡散層のそれぞれ対向する端部間の距離がゲート長方向における上記第２の高濃度不純物拡散層と上記ゲート電極のそれぞれ対向する端部間の距離より長いこととした。
【００３１】
また、本発明に係る半導体装置は、上記矩形状の第２の高濃度不純物拡散層と上記矩形状のコンタクトホールにおける対向する各辺の間隔を、０．０２μｍ以上０．３μｍ以下とした。
【００３２】
また、本発明に係る半導体装置は、上記第３の不純物拡散層を高不純物濃度とした。
【００３３】
また、本発明に係る半導体装置は、上記第１の低濃度不純物拡散層、上記第２の高濃度不純物拡散層および上記第３の不純物拡散層の導電型を、いずれもＮ型とした。
【００３４】
本発明に係る半導体装置の製造方法は、不純物のイオン注入によって半導体基板の上記ソース／ドレイン領域の周囲に位置する素子分離領域にＰ型分離拡散層を形成する工程と、上記素子分離領域に素子分離用絶縁膜を形成する工程と、不純物のイオン注入によってゲート電極領域の下部およびソース領域にわたる部分にＰ型不純物拡散層を形成する工程と、上記半導体基板上にゲート酸化膜を成膜する工程と、上記ゲート酸化膜上で上記ゲート電極領域にゲート電極を形成する工程と、不純物のイオン注入によって上記ドレイン領域に第１のＮ型低濃度不純物拡散層を形成する工程と、不純物のイオン注入によって上記ソース領域のＰ型不純物拡散層の内側に第３のＮ型高濃度不純物拡散層を形成する工程と、上記半導体基板上に層間絶縁膜を成膜する工程と、フォトリソグラフィ技術及び絶縁膜エッチング技術によって上記ドレイン領域およびソース領域上の上記層間絶縁膜を貫通するドレイン領域側のコンタクトホールとソース領域側のコンタクトホールを穿つ工程と、フォトリソグラフィ技術によって上記層間絶縁膜上に上記ドレイン領域側のコンタクトホール部分のみが開口されたレジスト膜を形成し、上記レジスト膜および上記層間絶縁膜をイオン注入マスクとして、不純物のイオン注入によって上記第１のＮ型低濃度不純物拡散層の内側に第２のＮ型高濃度不純物拡散層を形成する工程と、上記ドレイン領域の上記層間絶縁膜上に上記ドレイン領域側のコンタクトホールを埋め込みつつ形成されたドレイン用金属配線を形成する工程と、を含んでなり、上記第２のＮ型高濃度不純物拡散層における上記半導体基板の主面に投影された形状が上記ドレイン領域側のコンタクトホールの開口によって決定されることとした。
【００３５】
また、本発明に係る半導体装置の製造方法は、上記第２のＮ型高濃度不純物拡散層と上記ドレイン領域側のコンタクトホールにおける対向する端部間の間隔を、０．０２μｍ以上０．３μｍ以下とした。
【００３６】
【発明の実施の形態】
実施の形態１．
以下、本発明の実施の形態１に係る半導体装置の構造を、図１，２，３に基づき説明する。図１は、本発明のＬＤＭＯＳトランジスタの構造を示す平面図であり、図２は図１のＢ−Ｂ’線に沿った素子断面図、図３は図１のＣ−Ｃ’線に沿った素子断面図である。図中、１は活性層（シリコン）、２はＰ型のソースワイヤレス拡散層（ボロン（Ｂ）が１×１０１７／ｃｍ３程度含まれているシリコン）、３はゲート電極（例えば、厚さ１００ｎｍの多結晶シリコン上に厚さ３００ｎｍのタングステンシリサイド（ＷＳｉ）が積層された膜）、６ａはドレイン領域側の第１のアルミニウム配線（ドレイン用金属配線）、６ｂはソース領域側の第１のアルミニウム配線（厚さ５００ｎｍ）、８ａはドレイン領域側の第２のアルミニウム配線、８ｂはソース領域側の第２のアルミニウム配線（厚さ２μｍ）、９ａ、９ｂは層間絶縁膜（ＳｉＯ２）、１１は分離酸化膜（素子分離用絶縁膜、厚さ約１μｍのＳｉＯ２）、１２はＰ型シリコン基板（半導体基板の一種で、例えば比抵抗１０ｍΩ・ｃｍのＰ型シリコン基板）、１３はＰ型シリコン基板１２上にエピタキシャル結晶成長によって形成された、例えば、比抵抗１０Ω・ｃｍのＰ型シリコン層、１４は分離酸化膜１１の下部に形成されたＰ型分離拡散層（例えば、ボロン（Ｂ）が４×１０１５／ｃｍ３程度含まれているシリコン）、４１はソース領域側の第３の高濃度不純物拡散層（第３のＮ＋拡散層）で、例えば砒素（Ａｓ）が１×１０２１／ｃｍ３程度含まれているシリコンを指す。ちなみに、”＋”は不純物が高濃度であることを示し、２．６×１０１９／ｃｍ３以上２×１０２１／ｃｍ３以下の範囲の不純物濃度を表す。
【００３７】
なお、上述のソース領域側高濃度不純物拡散層４１はすべて高不純物濃度の場合について説明している。一般的に、ソース側の第３の不純物拡散層４１中に低不純物濃度の領域を設けることは殆どないが、もし、ゲート電極３と対向する側のソース領域側の不純物拡散層４１中に低不純物濃度領域を設けた場合は、ゲート長方向におけるソース領域側の低不純物濃度領域の幅は、ドレイン領域側の第１のＮ−拡散層４４のゲート長方向の幅より短く設定される。
【００３８】
４３はＰ型不純物拡散層（例えば、ボロン（Ｂ）が１×１０１７／ｃｍ３程度含まれているシリコン）、４４ａは活性層１の端部にのみ存在する低濃度不純物拡散層（Ｎ−拡散層、例えば、リン（Ｐ）が５×１０１７／ｃｍ３程度含まれているシリコン）、４４はドレイン領域側に設けられた第１の低濃度不純物拡散層（第１のＮ−拡散層）で、例えば、リン（Ｐ）が５×１０１７／ｃｍ３程度含まれているシリコンを指す。なお、”−”は不純物がＮ＋より低濃度であることを示し、２×１０１６／ｃｍ３以上１．３×１０１９／ｃｍ３以下の範囲の不純物濃度を表す。４５はドレイン領域側に設けられた第２の高濃度不純物拡散層（第２のＮ＋拡散層、例えば、砒素（Ａｓ）が１×１０２１／ｃｍ３程度含まれているシリコン）、５１はソース領域側のコンタクトホール、５３はドレイン領域側のコンタクトホール、７１はソース領域側のスルーホール、７２はドレイン領域側のスルーホール、をそれぞれ示す。
【００３９】
実施の形態１に係る半導体装置におけるドレイン領域側の第２のＮ＋拡散層４５の半導体基板の主面に投影された形状は、一辺約２．２μｍの正方形のドット形状を呈し、ゲート幅方向において複数個のドットがゲート電極３に平行に並んで設けられている（図１）。ドレイン領域側のドット形状の第２のＮ＋拡散層４５上に、層間絶縁膜９ａを貫通して一辺２μｍで同じくドット形状のドレイン領域側コンタクトホール５３が設けられている。すなわち、コンタクトホール５３の開口のドット形状が第２のＮ＋拡散層４５のドット形状に対して、対向する各辺がほぼ等間隔になるよう内側に形成されている。かかる両者の間隔としては、０．０２〜０．３μｍの範囲が好適である。第２のＮ＋拡散層４５はコンタクトホール５３中に埋め込まれたドレイン領域側の第１のアルミニウム配線（ドレイン用金属配線）６ａに接続されている。なお、ドレイン領域側のドット形状の各コンタクトホール５３の間隔はそれぞれ３μｍであり、ゲート長方向における第２のＮ＋拡散層４５とゲート電極３とのそれぞれ対向する端部間の距離は３μｍである。
【００４０】
以上、実施の形態１に係る半導体装置では、ドレイン領域側の第２の高濃度不純物拡散層（Ｎ＋拡散層）を複数個のドット形状とし、さらに、ドレイン領域側の各コンタクトホールも第２のＮ＋拡散層４５のドットに対して各辺がほぼ等間隔になるよう内側に形成されたドット形状としたので、ドレイン領域とドレイン領域側の第１のアルミ配線（ドレイン用金属配線）６ａとの接触領域が従来構造に比べて小さくなるため、ドレイン容量が低減される結果、高周波でかつ高電圧下で動作可能な半導体装置が得られる。
【００４１】
上記実施の形態１では、ドレイン領域側コンタクトホール５３内をアルミニウムで埋め込んだが、図４に示すようにタングステンで埋め込んでプラグ構造６１にしてもよい。プラグ構造６１にした場合の図１のＣ−Ｃ’線に沿った断面構造を図５に示す。プラグ構造の場合も上記実施の形態１と同様の効果を奏する。
【００４２】
また、上記実施の形態１では、便宜上、ＬＤＭＯＳトランジスタ構造で説明したが、半導体装置の基本構造としては、一般的なＭＯＳトランジスタ構造でもよく、この場合もＬＤＭＯＳトランジスタ構造の場合と同様の効果を奏する。
【００４３】
実施の形態２．
実施の形態２に係る半導体装置の構造について、図６，７に基づき説明する。図６は実施の形態２によるＬＤＭＯＳトランジスタの平面図であり、図７は図６のＤ−Ｄ’線上の素子断面図である。実施の形態１と同一の符号を付したものは同一またはこれに相当するものである。図６，７中、４６はドレイン領域側の第２の高濃度不純物拡散層（Ｎ＋拡散層）、５４はドレイン領域側のコンタクトホール、をそれぞれ示す。
【００４４】
４１はソース領域側の第３の高濃度不純物拡散層（第３のＮ＋拡散層）で、例えば砒素（Ａｓ）が１×１０２１／ｃｍ３程度含まれているシリコンを指す。ちなみに、”＋”は不純物が高濃度であることを示している。一般的に、ソース側の第３の不純物拡散層４１中に低不純物濃度の領域を設けることは殆どないが、もし、ゲート電極３と対向する側のソース領域側の不純物拡散層４１中に低不純物濃度領域を設けた場合は、ゲート長方向におけるソース領域側の低不純物濃度領域の幅は、ドレイン領域側の第１のＮ−拡散層４４のゲート長方向の幅より短く設定される。
【００４５】
実施の形態２に係る半導体装置において従来の半導体装置と比べて特徴的な部分は、ドレイン領域側の第２のＮ＋拡散層４６とその上に設けられたドレイン領域側コンタクトホール５４である。第２のＮ＋拡散層４６は幅２．２μｍ、長さ１８０．２μｍの矩形状を呈する。さらに、第２のＮ＋拡散層４６の上に幅２μｍ、長さ１８０μｍの矩形状のドレイン領域側コンタクトホール５４が配置されており、第２のＮ＋拡散層４６はドレイン領域側の第１のアルミニウム配線６ａに接続されている。ドレイン領域側コンタクトホール５４の大きさは従来の素子構造と全く同じである。すなわち、第２のＮ＋拡散層４６はドレイン領域側コンタクトホール５４の各辺を０．１μｍの間隔で拡張した矩形状になっている。よって、第２のＮ＋拡散層４６のウエハ主面への投影面の面積は、コンタクトホール５４の開口の面積とほぼ同一なので、従来構造より第２のＮ＋拡散層４６のウエハ主面への投影面の面積が減少する結果、ドレイン容量を低減できる効果がある。
【００４６】
なお、ドレイン領域側コンタクトホール５４に対して第２のＮ＋拡散層４６が拡張された距離、つまり間隔は、０．０２〜０．３μｍの範囲が好適である。かかる間隔が小さいと製造が困難になる一方、間隔が拡がるとドレイン容量が増加するからである。
【００４７】
上記実施の形態２に係る半導体装置では、図６のＥ−Ｅ’線上の断面図は図２と同一形状となり、図２の第２のＮ＋拡散層４５を第２のＮ＋拡散層４６に、ドレイン領域側コンタクトホール５３をコンタクトホール５４に置き換えたものになる。
【００４８】
さらに、ゲート幅方向の端部間の距離に関して、ゲート幅方向におけるドレイン領域側の第２のＮ＋拡散層４６と分離酸化膜１１との対向した端部間の距離は４μｍ（図６、７中のＬ１）と、ゲート長方向におけるドレイン領域側の第２のＮ＋拡散層４６とゲート電極３との端部間の距離３μｍ（図６中のＬ２）より離して、つまり長くなるように設けられている。これは、ドレイン領域に高電圧が印加された場合に、分離酸化膜１１の下に存在する結晶欠陥を介してドレイン領域からＰ型シリコン基板１２へ電流が流れないように分離酸化膜１１の印加電界を低下させるべく、ドレイン領域側の第２のＮ＋拡散層４６と分離酸化膜１１とを離す必要があるからである。よって、上記関係を保持しつつ、ドレイン領域側の第２のＮ＋拡散層４６とゲート電極３の端部間の距離及びドレイン領域側の第２のＮ＋拡散層４６と分離酸化膜１１とのそれぞれ対向する端部間の距離を充分大きくすることにより、高いソース／ドレイン耐圧が実現できる。
【００４９】
実施の形態３．
実施の形態３に係る半導体装置の製造方法を、図８〜１１に基づき説明する。図８〜１１は実施の形態３に係る半導体装置の製造方法を示す工程別断面図である。図中、３１はゲート酸化膜（絶縁膜）、４７はレジスト膜、をそれぞれ示す。実施の形態１あるいは２と同一の符号を付したものは同一またはこれに相当するものである。
【００５０】
シリコン基板中に、不純物イオン注入によってソースワイヤレス拡散層２、Ｐ型分離拡散層１４を形成した後、ソース／ドレイン領域の周囲に電気的に各素子間を分離する素子分離領域を設けるべくＬＯＣＯＳ酸化法により分離酸化膜１１を形成する。続いて、不純物イオン注入によってゲート電極領域の下部およびソース領域にわたる部分にＰ型不純物拡散層４３を形成する。さらに、シリコン基板上にゲート酸化膜３１を５０ｎｍ程度成膜した後、ゲート電極材料を堆積しパターニングしてゲート電極３を形成する。
【００５１】
続いて、ウエハ全面にリンをイオン注入してさらに熱処理を行い、ドレイン領域に第１のＮ−拡散層４４、およびＮ−拡散層４４ａを形成する。リンはゲート電極３の直下にはイオン注入されず、また、ソースワイヤレス拡散層２やＰ型不純物拡散層４３の領域ではＰ型の不純物濃度が高いために、ゲート電極３とソースワイヤレス拡散層２、Ｐ型不純物拡散層４３の領域ではＮ−拡散層は形成されない。以上の工程が終了した際のＬＤＭＯＳトランジスタの断面図を図８に示す。なお、ここまでは従来の半導体装置の製造方法と同一（図１４）である。
【００５２】
次に、ソース領域の第３のＮ＋拡散層４１を形成する領域以外の領域をレジスト膜４７で覆う。レジスト膜４７をイオン注入マスクとして、砒素をイオン注入して、ソース領域側の第３のＮ＋拡散層４１のみを形成する（図９）。
【００５３】
続いて、ＣＶＤ法により層間絶縁膜９ａを形成し、フォトリソグラフィ技術及び絶縁膜エッチング技術により、ドレイン領域側コンタクトホール５３とソース領域側コンタクトホール５１を開口する（図１０）。なお、図１０以降の工程別断面図においては、ゲート酸化膜３１は記載を省略している。
【００５４】
次に、フォトリソグラフィ技術によりドレイン領域側のコンタクトホール５３領域のみが開口されたレジスト膜４７を形成する（図１１）。レジスト膜４７および層間絶縁膜９ａをイオン注入マスクとして、砒素（Ａｓ）をイオン注入して第２のＮ＋拡散層４５を形成する。層間絶縁膜９ａは砒素の侵入深さ（加速電圧５０ｋｅＶで約２６ｎｍ）に対して充分厚い（約５００ｎｍ）ので、砒素はコンタクトホール開口部５３の領域以外には注入されない。注入された砒素はイオン注入時の散乱現象によって、また、その後の熱処理によってドレイン領域側コンタクトホール５３の端から０．１μｍ程度ドレイン領域側コンタクトホール開口部５３の外側に拡散し、ドレイン領域側の第２のＮ＋拡散層４５が形成される。つまり、ドレイン領域側コンタクトホール５３の開口部にほぼ等しい形状を呈する第２のＮ＋拡散層４５が形成される。
【００５５】
次に、各コンタクトホール５１，５３を埋め込むようにして層間絶縁膜９ａ上にアルミニウム膜を堆積し、フォトリソグラフィ技術およびエッチング技術により、第１のアルミニウム配線６ａ，ｂを形成する。
【００５６】
さらに、ウエハ上に層間絶縁膜９ｂを形成し、フォトリソグラフィ技術及びエッチング技術により、ソース領域側のスルーホール７１およびドレイン領域側のスルーホール７２を形成する。
【００５７】
最後に、アルミニウム膜を堆積し、フォトリソグラフィ技術及びエッチング技術により、第２のアルミニウム配線８ａ，ｂを形成して工程が完了する。図２がウエハプロセスの完了したＬＤＭＯＳトランジスタの構造断面図に相当する。
【００５８】
以上、実施の形態３に係る半導体装置の製造方法によると、ドレイン領域側のコンタクトホール領域のみが開口されたレジスト膜４７を形成し、レジスト膜４７および層間絶縁膜９ａをイオン注入マスクとして、不純物をイオン注入して第２のＮ＋拡散層４５を形成するので、ドレイン領域側のコンタクトホール５３にほぼ等しい形状の第２のＮ＋拡散層４５を容易に形成可能なので、実施の形態１あるいは２に係るドレイン容量の低減された結果、高周波帯域で高出力動作可能な半導体装置を再現性よく容易に製造できる。
【００５９】
【発明の効果】
本発明に係る半導体装置では、半導体基板と、上記半導体基板上に絶縁膜を介して設けられたゲート電極と、上記ゲート電極の一方の側の半導体基板内に形成された第１の低濃度不純物拡散層および上記第１の低濃度不純物拡散層の内側に設けられ上記第１の低濃度不純物拡散層より高い不純物濃度を有し上記半導体基板の主面に投影された形状がドット形状を呈する第２の高濃度不純物拡散層が上記ゲート電極に平行な方向に複数箇所配置されたドレイン領域と、上記第２の高濃度不純物拡散層上に上記ドット形状の各辺に対して所定間隔内側に設けられたドット形状のコンタクトホールを有する層間絶縁膜と、上記ドレイン領域において上記ドット形状のコンタクトホールを埋め込みながら上記層間絶縁膜上に形成されたドレイン用金属配線と、上記ゲート電極の他方の側の半導体基板内に形成された第３の不純物拡散層からなるソース領域と、を備えたので、ドレイン容量が低減される結果、高周波帯域で高出力動作可能な半導体装置が得られる。
【００６０】
また、本発明に係る半導体装置では、ゲート長方向において、上記第３の不純物拡散層中の低不純物濃度領域の幅を上記第１の低濃度不純物拡散層の幅より小さくしたので、ソース／ドレイン間耐圧が向上する。
【００６１】
また、本発明に係る半導体装置では、上記ドット形状の第２の高濃度不純物拡散層と上記ドット形状のコンタクトホールにおける対向する各辺の間隔を０．０２μｍ以上０．３μｍ以下としたので、ドレイン容量が一層低減される結果、高周波帯域で高出力動作可能な半導体装置が得られる。
【００６２】
また、本発明に係る半導体装置では、半導体基板と、上記半導体基板上に絶縁膜を介して設けられたゲート電極と、上記ゲート電極の一方の側の半導体基板内に形成された第１の低濃度不純物拡散層および上記第１の低濃度不純物拡散層の内側に設けられ上記第１の低濃度不純物拡散層より高い不純物濃度を有し、上記半導体基板の主面に投影された面がゲート幅方向に平行な長辺からなる矩形状を呈する第２の高不純物拡散層を具備するドレイン領域と、上記半導体基板上に形成され上記矩形状の第２の高濃度不純物拡散層上に上記矩形状より所定間隔内側に設けられた矩形状のコンタクトホールを有する層間絶縁膜と、上記ドレイン領域において上記矩形状のコンタクトホールを埋め込みながら上記層間絶縁膜上に形成されたドレイン用金属配線と、上記ゲート電極の他方の側の半導体基板内に形成された第３の不純物拡散層からなり、ゲート長方向において上記第３の不純物拡散層中の低不純物濃度領域の幅が上記第１の低濃度不純物拡散層の幅より小さいソース領域と上記半導体基板上で上記ソース／ドレイン領域の周囲に配置された素子分離用絶縁膜と、を備え、ゲート幅方向における上記素子分離用絶縁膜と上記第２の高濃度不純物拡散層のそれぞれ対向する端部間の距離がゲート長方向における上記第２の高濃度不純物拡散層と上記ゲート電極のそれぞれ対向する端部間の距離より長いこととしたので、ソース／ドレイン間耐圧が向上し、かつドレイン容量が低減された結果、高周波帯域で高出力動作可能な半導体装置が得られる。
【００６３】
また、本発明に係る半導体装置では、上記矩形状の第２の高濃度不純物拡散層と上記矩形状のコンタクトホールにおける対向する各辺の間隔を、０．０２μｍ以上０．３μｍ以下としたので、ドレイン容量が一層低減される結果、高周波帯域で高出力動作可能な半導体装置が得られる。
【００６４】
また、本発明に係る半導体装置では、上記第３の不純物拡散層を高不純物濃度としたので、高周波帯域で高出力動作可能な半導体装置が得られる。
【００６５】
また、本発明に係る半導体装置では、上記第１の低濃度不純物拡散層、上記第２の高濃度不純物拡散層および上記第３の不純物拡散層の導電型を、いずれもＮ型としたので、高周波帯域で動作可能な半導体装置が得られる。
【００６６】
本発明に係る半導体装置の製造方法では、不純物のイオン注入によって半導体基板の上記ソース／ドレイン領域の周囲に位置する素子分離領域にＰ型分離拡散層を形成する工程と、上記素子分離領域に素子分離用絶縁膜を形成する工程と、不純物のイオン注入によってゲート電極領域の下部およびソース領域にわたる部分にＰ型不純物拡散層を形成する工程と、上記半導体基板上にゲート酸化膜を成膜する工程と、上記ゲート酸化膜上で上記ゲート電極領域にゲート電極を形成する工程と、不純物のイオン注入によって上記ドレイン領域に第１のＮ型低濃度不純物拡散層を形成する工程と、不純物のイオン注入によって上記ソース領域のＰ型不純物拡散層の内側に第３のＮ型高濃度不純物拡散層を形成する工程と、上記半導体基板上に層間絶縁膜を成膜する工程と、フォトリソグラフィ技術及び絶縁膜エッチング技術によって上記ドレイン領域およびソース領域上の上記層間絶縁膜を貫通するドレイン領域側のコンタクトホールとソース領域側のコンタクトホールを穿つ工程と、フォトリソグラフィ技術によって上記層間絶縁膜上に上記ドレイン領域側のコンタクトホール部分のみが開口されたレジスト膜を形成し、上記レジスト膜および上記層間絶縁膜をイオン注入マスクとして、不純物のイオン注入によって上記第１のＮ型低濃度不純物拡散層の内側に第２のＮ型高濃度不純物拡散層を形成する工程と、上記ドレイン領域の上記層間絶縁膜上に上記ドレイン領域側のコンタクトホールを埋め込みつつ形成されたドレイン用金属配線を形成する工程と、を含んでなり、上記第２のＮ型高濃度不純物拡散層における上記半導体基板の主面に投影された形状が上記ドレイン領域側のコンタクトホールの開口によって決定されることとしたので、ドレイン容量が低減された結果、高周波帯域で高出力動作可能な半導体装置を再現性よく容易に製造できる。
【００６７】
また、本発明に係る半導体装置の製造方法では、上記第２のＮ型高濃度不純物拡散層と上記ドレイン領域側のコンタクトホールにおける対向する端部間の間隔を、０．０２μｍ以上０．３μｍ以下としたので、ドレイン容量が一層低減された結果、高周波帯域で高出力動作可能な半導体装置を再現性よく容易に製造できる。
【図面の簡単な説明】
【図１】実施の形態１の半導体装置の平面図である。
【図２】実施の形態１の半導体装置の断面図である。
【図３】実施の形態１の半導体装置の断面図である。
【図４】実施の形態１の半導体装置の変形例の断面図である。
【図５】実施の形態１の半導体装置の変形例の断面図である。
【図６】実施の形態２の半導体装置の平面図である。
【図７】実施の形態２の半導体装置の断面図である。
【図８】実施の形態３の半導体装置の製造方法における製造工程の一部を示す図である。
【図９】実施の形態３の半導体装置の製造方法における製造工程の一部を示す図である。
【図１０】実施の形態３の半導体装置の製造方法における製造工程の一部を示す図である。
【図１１】実施の形態３の半導体装置の製造方法における製造工程の一部を示す図である。
【図１２】従来の半導体装置の平面図である。
【図１３】従来の半導体装置の断面図である。
【図１４】従来の半導体装置の製造方法における製造工程の一部を示す図である。
【図１５】従来の半導体装置の製造方法における製造工程の一部を示す図である。
【図１６】従来の半導体装置の製造方法における製造工程の一部を示す図である。
【図１７】従来の半導体装置の製造方法における製造工程の一部を示す図である。
【図１８】従来の半導体装置の製造方法における製造工程の一部を示す図である。
【図１９】従来の半導体装置の平面図である。
【符号の説明】
１ 活性層、 ２ Ｐ型ソースワイヤレス拡散層、 ３ ゲート電極、 ６ａドレイン領域側の第１のアルミニウム配線（ドレイン用金属配線）、 ６ｂ ソース領域側の第１のアルミニウム配線、 ８ａ ドレイン領域側の第２のアルミニウム配線、 ８ｂ ソース領域側の第２のアルミニウム配線、 ９ａ，９ｂ層間絶縁膜、 １１ 分離酸化膜（素子分離用絶縁膜）、 １２ Ｐ型シリコン基板、 １３ Ｐ型シリコン層、 １４ Ｐ型分離拡散層、 ３１ ゲート酸化膜（絶縁膜）、 ４１ ソース領域側の第３のＮ＋拡散層、 ４２、４５、４６ ドレイン領域側の第２のＮ＋拡散層、 ４３ Ｐ型不純物拡散層、 ４４ 第１のＮ−拡散層、 ４４ａ Ｎ−拡散層、 ４７ レジスト膜、 ５１ ソース領域側コンタクトホール、 ５２、５３、５４ ドレイン領域側コンタクトホール、 ６１ プラグ構造、 ７１ ソース領域側スルーホール、 ７２ ドレイン領域側スルーホール。
【発明の属する技術分野】
この発明は半導体装置とその製造方法に関するものであり、より詳細には、高周波信号を増幅する半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
携帯電話等の１〜１０ＧＨｚ程度の高周波信号を０．１〜１００Ｗ程度の電力に増幅し、アンテナを介して電波として空中に発信するためのトランジスタとして、シリコンのＭＯＳ技術を応用したＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ ＭｅｔａｌＯｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタがある。図１２は従来のＬＤＭＯＳトランジスタの平面図、図１３は、図１２中のＡ−Ａ’線に沿ったＬＤＭＯＳトランジスタの断面構造である。図中、１は活性層（シリコン）、２はＰ型のソースワイヤレス拡散層（ボロン（Ｂ）が１×１０１７／ｃｍ３程度含まれているシリコン）、３はゲート電極（例えば、厚さ１００ｎｍの多結晶シリコン上に厚さ３００ｎｍのＷＳｉが積層された膜）、９ａ、９ｂは層間絶縁膜（ＳｉＯ２）、１１は分離酸化膜（厚さ約１μｍのＳｉＯ２）、１２は比抵抗１０ｍΩ・ｃｍのＰ型シリコン基板、１３はＰ型シリコン基板１２上にエピタキシャル結晶成長によって形成された比抵抗１０Ω・ｃｍのＰ型シリコン層、１４は分離酸化膜１１の下に形成されたＰ型分離拡散層（ボロン（Ｂ）が４×１０１５／ｃｍ３程度含まれているシリコン）、４１はソース領域側の高濃度不純物拡散層（Ｎ＋拡散層）で、例えば砒素（Ａｓ）が１×１０２１／ｃｍ３程度含まれているシリコンを指す。なお、”＋”は不純物が高濃度であることを示している。
【０００３】
４２はドレイン領域側のＮ＋拡散層（砒素（Ａｓ）が１×１０２１／ｃｍ３程度含まれているシリコン）、４３はＰ型不純物拡散層（ボロン（Ｂ）が１×１０１７／ｃｍ３程度含まれているシリコン）、４４はドレイン領域側に設けられた低濃度不純物拡散層（Ｎ−拡散層）で、例えばリン（Ｐ）が５×１０１７／ｃｍ３程度含まれているシリコンを指す。なお、”−”は不純物がＮ＋より低濃度であることを示している。４４ａは活性層１の端部にのみ存在するＮ−拡散層（リン（Ｐ）が５×１０１７／ｃｍ３程度含まれているシリコン）、５１はソース領域側のコンタクトホール、５２はドレイン領域側のコンタクトホール、６ａ，ｂは第１のアルミニウム（Ａｌ）配線（厚さ５００ｎｍ）、７１はソース領域側のスルーホール、７２はドレイン領域側のスルーホール、８ａ，ｂは第２のアルミニウム（Ａｌ）配線（厚さ２μｍ）である。
【０００４】
ドレイン領域側におけるコンタクトホール５２の幅（図１２中の横方向、ゲート長方向）は２μｍであり、一方、長さ（図１２中の縦方向、ゲート幅方向）は１８０μｍで、矩形状を呈している。コンタクトホール５２下のドレイン領域側の第２の高濃度不純物拡散層４２の幅は４μｍであり、長さは１８４μｍの矩形状を呈している。つまり、コンタクトホール５２は第２の高濃度不純物拡散層４２に対して、図１２中の横方向では２μｍ、縦方向では４μｍ内側に設けられていることになる。
【０００５】
次に、従来のＬＤＭＯＳトランジスタの構造および動作について簡単に説明する。ソース領域側の第３の高濃度不純物拡散層４１はコンタクトホール５１内に形成されたソース領域側の第１のアルミニウム配線６ｂ、スルーホール７１内に形成されたソース領域側の第２のアルミニウム配線８ｂを介してソースワイヤレス拡散層２に接続されている。一方、ソースワイヤレス拡散層２は比抵抗１０ｍΩ・ｃｍのシリコン基板１２に接続されている。従って、ＬＤＭＯＳトランジスタのソース領域はシリコン基板１２を接地することで外部との接続が可能になり、よって、チップの上からボンディングワイヤを設ける必要が無くなる。因みに、これがソースワイヤレスという理由である。ボンディングワイヤをソース領域側だけ設けないようにすることによって、ボンディングワイヤのインダクタンス成分（抵抗）を低減した結果、高周波信号を安定に増幅できるようになった。
【０００６】
ドレイン領域は、活性層１内に設けられた第１の低濃度不純物拡散層（以下、単に「第１のＮ−拡散層」と言う。）４４および第１の低濃度不純物拡散層の内側に設けられた第２の高濃度不純物拡散層（以下、単に「第２のＮ＋拡散層」と言う）４２から成る。第２のＮ＋拡散層４２とゲート電極３のゲート長方向における端部間の距離は３μｍに設定されている。また、第２のＮ＋拡散層４２は、コンタクトホール５２、ドレイン領域側の第１のアルミニウム配線６ａ、スルーホール７２及びドレイン領域側の第２のアルミニウム配線８ａを経て外部のボンディングワイヤ（図示せず）に接続されている。
【０００７】
ここで、ゲート電極の電圧を０Ｖ、ソース電極（シリコン基板１２）の電圧を０Ｖ、ドレイン端子（ドレインに接続されたボンディングワイヤ（図示せず））に正の電圧を印加する場合を考える。この場合、ゲート電極３の電圧が０ＶであるためＬＤＭＯＳトランジスタはオフ状態で、ソース／ドレイン間に電流（ドレイン電流）は流れない。ここでドレイン電圧が増加すると、ドレイン領域の空乏層（図示せず）がゲート電極３の直下に伸長し、ソース領域側高濃度不純物拡散層（以下、単に「第３のＮ＋拡散層）と言う）４１に接して、ソース領域側の第３のＮ＋拡散層４１の電位障壁を下げることによりソース／ドレイン間にいわゆるパンチスルー電流が流れる。このパンチスルー電流が流れるドレイン電圧をソース／ドレイン間耐圧としている。
【０００８】
ＬＤＭＯＳトランジスタではドレイン領域側の第１のＮ−拡散層４４のゲート長方向の幅が、ソース領域側の第３のＮ＋拡散層４１のゲート長方向の幅より大きい、つまりゲート電極３直下に至る距離が長いため、ドレイン領域に生じる空乏層（図示せず）がソース領域側の第３のＮ＋拡散層４１に接するには大きな（たとえば７５Ｖ）ドレイン電圧が必要となる結果、ソース／ドレイン間耐圧が向上した。
【０００９】
ゲート電極３の直下に位置するＰ型不純物拡散層４３は、ＬＤＭＯＳトランジスタの閾値電圧（Ｖｔｈ）を１Ｖ程度に設定するために設けられている。かかるＰ型不純物拡散層がドレイン領域側に設けられていないのは、ドレイン領域側の第２のＮ＋拡散層４２や第１のＮ−拡散層４４に接するＰ型不純物領域１３の不純物濃度をできるだけ増加させないようにするためである。ドレイン領域側のＰ型不純物の濃度が増加すると、ドレイン領域側のＰＮ接合の空乏層が狭くなり、空乏層容量が増加する。これはドレイン／半導体基板間容量が増加することを意味し、高周波動作に悪影響を与えるからである。ちなみに、Ｐ型不純物拡散層４３がドレイン領域側に設けられていないこと、すなわち、ゲート長方向に濃度勾配があることがＬＤＭＯＳのＬａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄという名称の由来である。
【００１０】
なお、上述のソース領域側高濃度不純物拡散層４１はすべて高不純物濃度の場合について説明している。一般的に、ソース側の不純物拡散層４１中に低不純物濃度の領域を設けることは殆どないが、もしゲート電極３と対向する側のソース領域側の不純物拡散層４１中に低不純物濃度領域を設けた場合は、ゲート長方向におけるソース領域側の低不純物濃度領域の幅は、ドレイン領域側の第１のＮ−拡散層４４のゲート長方向の幅より短く設定される。
【００１１】
ゲート電極３に閾値電圧（Ｖｔｈ）以上の電圧が印加され、ドレイン領域に正の電圧が印加された場合、ＬＤＭＯＳトランジスタはオン状態になり、ソース／ドレイン領域間に電流が流れる。しかし、ドレイン電圧が高くなるとドレイン領域側の第１のＮ−拡散層４４はゲート電極３側から空乏化し、ドレイン電圧が２８Ｖに達するとドレイン領域側の第１のＮ−拡散層４４は全て空乏化してしまう。
【００１２】
次に、従来のＬＤＭＯＳトランジスタの製造方法について、図１４〜１８に基づき簡単に説明する。図１４〜１８は従来の半導体装置の製造方法を示す工程別断面図である。図１２、１３と同一の符号を付したものは同一またはこれに相当するものである。
【００１３】
シリコン基板中に、不純物イオン注入によってソースワイヤレス拡散層２、Ｐ型分離拡散層１４を形成した後、ソース／ドレイン領域の周囲に電気的に各素子間を分離する素子分離領域を設けるべくＬＯＣＯＳ酸化法により分離酸化膜１１を形成する。続いて、不純物イオン注入によってゲート電極領域の下部およびソース領域にわたる部分にＰ型不純物拡散層４３を形成する。さらに、シリコン基板上にゲート酸化膜３１を５０ｎｍ程度成膜した後、ゲート電極材料を堆積しパターニングしてゲート電極３を形成する。
【００１４】
続いて、ウエハ全面にリンをイオン注入してさらに熱処理を行い、ドレイン領域に第１のＮ−拡散層４４、およびＮ−拡散層４４ａを形成する。リンはゲート電極３の直下にはイオン注入されず、また、ソースワイヤレス拡散層２やＰ型不純物拡散層４３の領域ではＰ型の不純物濃度が高いために、ゲート電極３とソースワイヤレス拡散層２、Ｐ型不純物拡散層４３の領域では、Ｎ−拡散層は形成されない。以上の工程が終了した際のＬＤＭＯＳトランジスタの断面図を図１４に示す。
【００１５】
次に、ソース／ドレイン領域中でＮ＋拡散層を形成する領域以外の部分をレジスト膜４７で覆う（図１５）。レジスト膜４７をイオン注入マスクとして、砒素（Ａｓ）をイオン注入してさらに熱処理を行い、ソース領域側の第３のＮ＋拡散層４１とドレイン領域側の第２のＮ＋拡散層４２を形成する。
【００１６】
続いて、ＣＶＤ法によってシリコン基板上に層間絶縁膜９ａを形成し、フォトリソグラフィ技術及びエッチング技術により、層間絶縁膜９ａを貫通するドレイン領域側のコンタクトホール５２とソース領域側のコンタクトホール５１を形成する（図１６）。なお、図１６以降の工程別断面図においては、ゲート酸化膜３１は記載を省略している。
【００１７】
次に、各コンタクトホール５１，５２を埋め込むようにして層間絶縁膜９ａ上にアルミニウム膜を堆積し、フォトリソグラフィ技術およびエッチング技術により、第１のアルミニウム配線６ａ，ｂを形成する（図１７）。
【００１８】
さらに、ウエハ上に層間絶縁膜９ｂを形成し、フォトリソグラフィ技術及び絶縁膜エッチング技術により、ソース領域側のスルーホール７１およびドレイン領域側のスルーホール７２を形成する（図１８）。
【００１９】
最後に、アルミニウム膜を堆積し、フォトリソグラフィ技術及びエッチング技術により、第２のアルミニウム配線８ａ，ｂを形成して工程が完了する。図１３が上述のウエハプロセスを経て完成したＬＤＭＯＳトランジスタの構造断面図である。
【００２０】
【発明が解決しようとする課題】
上述したように、ＬＤＭＯＳトランジスタはゲート長を短くする（たとえば０．５μｍ）、ソースワイヤレス構造を採用する、Ｖｔｈ設定用Ｐ型不純物拡散層をドレイン領域側に設けないなどの手段により高周波特性の向上を図り、ドレイン領域側のＮ＋拡散層をゲート電極から離すことによりソース／ドレイン間耐圧を向上させていた。ところが、高周波帯域でより高出力動作可能なトランジスタの実現のためには、出力側に位置するドレイン容量を一層低減する必要があった。
【００２１】
ドレイン容量は主にドレイン領域側の第２のＮ＋拡散層４２とドレイン領域側の第１のＮ−拡散層４４を合わせたＮ型拡散層と、ドレイン領域の下部に存在するＰ型シリコン層１３の間に形成されるＰＮ接合容量からなる。また、ドレイン電圧が高くなるとドレイン領域側の第１のＮ−拡散層４４はほとんど空乏化するため、ドレイン容量に寄与しなくなる。従って、ドレイン領域側の第２のＮ＋拡散層４２の領域の面積を小さくすれば、ドレイン容量が低減することになる。
【００２２】
ドレイン容量を低減させる素子構造として、特開平５−１２１７３９号公報に従来の半導体装置の構造が開示されているが、かかる素子構造では実用上必要である７０Ｖ以上の大きなソース／ドレイン耐圧は実現できなかった。その理由は以下の通りである。
【００２３】
ドレイン拡散層とゲート電極のそれぞれ対向する端部間の距離を確保するだけで、ドレインＮ＋拡散層と分離酸化膜との距離が短いと、ドレインに高電圧が印加された場合に空乏層があまり広がらない。ドレインＮ＋層はＮ型、分離酸化膜の下はＰ型のシリコンでＰＮ接合が形成されるが、一般に不純物濃度が高いと空乏層は広がらない。かかる従来構造の場合、ドレインＮ＋拡散層ではＮ型不純物の濃度が高く、ドレインＮ＋拡散層と分離酸化膜間の距離が短いので、空乏層が狭くなる。このため、かかる空乏層の電界は非常に大きくなり、アバランシェ崩壊によりソース／ドレイン領域間が降伏してしまう。すなわち、ソース／ドレイン耐圧が劣化する。分離酸化膜の下のシリコンはＰ型でソースワイヤレス層に相当する層につながっているため０電位であり、一方、ドレイン領域側のＮ＋拡散層は＋の電圧である。従って、この領域におけるＰＮ接合は逆方向電圧が印加されていることになり通常は電流は流れないが、分離酸化膜の下のシリコン層には微少欠陥があることが多く、かかる欠陥の存在によってより小さい電界（ドレイン電圧）でソース／ドレインが降伏するという不具合があった。
【００２４】
ドレイン容量を一層低減させる構造として、特開平１０−２１４９７１号公報に開示されている従来の半導体装置の構造がある。図１９はその開示された従来の半導体装置の素子構造を模式的に表したもので、図中、Ｐ＋拡散層、Ｎ−拡散層、Ａｌ配線は省略している。図１９の従来のトランジスタは、八角形の活性層１の中央部にドレイン領域側コンタクトホール５２およびドレイン領域側の第２のＮ＋拡散層４２が配置され、その周りに同じく八角形のゲート電極３が形成され、一番外側にソース領域側コンタクトホール５１がドレイン領域側のＮ＋拡散層５２を囲むように形成されている。図１９のような基本単位のトランジスタを縦横に複数個並べてそれぞれを電気的に並列接続することで全体のトランジスタが形成される。なお、ゲート電極３は引き出し用ゲート電極３ａにより外側のゲート端子に接続されている。かかる従来のトランジスタ構造では、単位ゲート幅（ゲート電極３の一周の長さに相当）当たりのドレイン領域の面積が小さいことから、確かに全体のドレイン容量が低減した。
【００２５】
しかし、図１９に示した従来の半導体装置の構造では、ドレイン電流に関与しない引き出し用ゲート電極３ａの存在が避けられなかった。すなわち、引き出し用ゲート電極３ａは活性層１上にあって、引き出し用ゲート電極３ａとシリコンとの間には薄いゲート酸化膜しか存在しないので、このトランジスタ構造は非常に大きな寄生ゲート／ソース間容量（すなわち入力容量）を持つことになる。かかる大きな入力容量のため、例え出力容量が減少しても、高周波特性は向上しないというトレードオフの関係があった。
【００２６】
本発明は、特にＬＤＭＯＳトランジスタのような半導体装置の入力容量を増大させずに、ドレイン容量を低減させることにより高周波帯域で高出力動作可能な半導体装置およびその製造方法を提供するものである。
【００２７】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体基板と、上記半導体基板上に絶縁膜を介して設けられたゲート電極と、上記ゲート電極の一方の側の半導体基板内に形成された第１の低濃度不純物拡散層および上記第１の低濃度不純物拡散層の内側に設けられ上記第１の低濃度不純物拡散層より高い不純物濃度を有し上記半導体基板の主面に投影された形状がドット形状を呈する第２の高濃度不純物拡散層が上記ゲート電極に平行な方向に複数箇所配置されたドレイン領域と、上記第２の高濃度不純物拡散層上に上記ドット形状の各辺に対して所定間隔内側に設けられたドット形状のコンタクトホールを有する層間絶縁膜と、上記ドレイン領域において上記ドット形状のコンタクトホールを埋め込みながら上記層間絶縁膜上に形成されたドレイン用金属配線と、上記ゲート電極の他方の側の半導体基板内に形成された第３の不純物拡散層からなるソース領域と、を備えた。
【００２８】
また、本発明に係る半導体装置は、ゲート長方向において、上記第３の不純物拡散層中の低不純物濃度領域の幅を上記第１の低濃度不純物拡散層の幅より小さくした。
【００２９】
また、本発明に係る半導体装置は、上記ドット形状の第２の高濃度不純物拡散層と上記ドット形状のコンタクトホールにおける対向する各辺の間隔を０．０２μｍ以上０．３μｍ以下とした。
【００３０】
また、本発明に係る半導体装置は、半導体基板と、上記半導体基板上に絶縁膜を介して設けられたゲート電極と、上記ゲート電極の一方の側の半導体基板内に形成された第１の低濃度不純物拡散層および上記第１の低濃度不純物拡散層の内側に設けられ上記第１の低濃度不純物拡散層より高い不純物濃度を有し、上記半導体基板の主面に投影された面がゲート幅方向に平行な長辺からなる矩形状を呈する第２の高不純物拡散層を具備するドレイン領域と、上記半導体基板上に形成され上記矩形状の第２の高濃度不純物拡散層上に上記矩形状より所定間隔内側に設けられた矩形状のコンタクトホールを有する層間絶縁膜と、上記ドレイン領域において上記矩形状のコンタクトホールを埋め込みながら上記層間絶縁膜上に形成されたドレイン用金属配線と、上記ゲート電極の他方の側の半導体基板内に形成された第３の不純物拡散層からなり、ゲート長方向において上記第３の不純物拡散層中の低不純物濃度領域の幅が上記第１の低濃度不純物拡散層の幅より小さいソース領域と上記半導体基板上で上記ソース／ドレイン領域の周囲に配置された素子分離用絶縁膜と、を備え、ゲート幅方向における上記素子分離用絶縁膜と上記第２の高濃度不純物拡散層のそれぞれ対向する端部間の距離がゲート長方向における上記第２の高濃度不純物拡散層と上記ゲート電極のそれぞれ対向する端部間の距離より長いこととした。
【００３１】
また、本発明に係る半導体装置は、上記矩形状の第２の高濃度不純物拡散層と上記矩形状のコンタクトホールにおける対向する各辺の間隔を、０．０２μｍ以上０．３μｍ以下とした。
【００３２】
また、本発明に係る半導体装置は、上記第３の不純物拡散層を高不純物濃度とした。
【００３３】
また、本発明に係る半導体装置は、上記第１の低濃度不純物拡散層、上記第２の高濃度不純物拡散層および上記第３の不純物拡散層の導電型を、いずれもＮ型とした。
【００３４】
本発明に係る半導体装置の製造方法は、不純物のイオン注入によって半導体基板の上記ソース／ドレイン領域の周囲に位置する素子分離領域にＰ型分離拡散層を形成する工程と、上記素子分離領域に素子分離用絶縁膜を形成する工程と、不純物のイオン注入によってゲート電極領域の下部およびソース領域にわたる部分にＰ型不純物拡散層を形成する工程と、上記半導体基板上にゲート酸化膜を成膜する工程と、上記ゲート酸化膜上で上記ゲート電極領域にゲート電極を形成する工程と、不純物のイオン注入によって上記ドレイン領域に第１のＮ型低濃度不純物拡散層を形成する工程と、不純物のイオン注入によって上記ソース領域のＰ型不純物拡散層の内側に第３のＮ型高濃度不純物拡散層を形成する工程と、上記半導体基板上に層間絶縁膜を成膜する工程と、フォトリソグラフィ技術及び絶縁膜エッチング技術によって上記ドレイン領域およびソース領域上の上記層間絶縁膜を貫通するドレイン領域側のコンタクトホールとソース領域側のコンタクトホールを穿つ工程と、フォトリソグラフィ技術によって上記層間絶縁膜上に上記ドレイン領域側のコンタクトホール部分のみが開口されたレジスト膜を形成し、上記レジスト膜および上記層間絶縁膜をイオン注入マスクとして、不純物のイオン注入によって上記第１のＮ型低濃度不純物拡散層の内側に第２のＮ型高濃度不純物拡散層を形成する工程と、上記ドレイン領域の上記層間絶縁膜上に上記ドレイン領域側のコンタクトホールを埋め込みつつ形成されたドレイン用金属配線を形成する工程と、を含んでなり、上記第２のＮ型高濃度不純物拡散層における上記半導体基板の主面に投影された形状が上記ドレイン領域側のコンタクトホールの開口によって決定されることとした。
【００３５】
また、本発明に係る半導体装置の製造方法は、上記第２のＮ型高濃度不純物拡散層と上記ドレイン領域側のコンタクトホールにおける対向する端部間の間隔を、０．０２μｍ以上０．３μｍ以下とした。
【００３６】
【発明の実施の形態】
実施の形態１．
以下、本発明の実施の形態１に係る半導体装置の構造を、図１，２，３に基づき説明する。図１は、本発明のＬＤＭＯＳトランジスタの構造を示す平面図であり、図２は図１のＢ−Ｂ’線に沿った素子断面図、図３は図１のＣ−Ｃ’線に沿った素子断面図である。図中、１は活性層（シリコン）、２はＰ型のソースワイヤレス拡散層（ボロン（Ｂ）が１×１０１７／ｃｍ３程度含まれているシリコン）、３はゲート電極（例えば、厚さ１００ｎｍの多結晶シリコン上に厚さ３００ｎｍのタングステンシリサイド（ＷＳｉ）が積層された膜）、６ａはドレイン領域側の第１のアルミニウム配線（ドレイン用金属配線）、６ｂはソース領域側の第１のアルミニウム配線（厚さ５００ｎｍ）、８ａはドレイン領域側の第２のアルミニウム配線、８ｂはソース領域側の第２のアルミニウム配線（厚さ２μｍ）、９ａ、９ｂは層間絶縁膜（ＳｉＯ２）、１１は分離酸化膜（素子分離用絶縁膜、厚さ約１μｍのＳｉＯ２）、１２はＰ型シリコン基板（半導体基板の一種で、例えば比抵抗１０ｍΩ・ｃｍのＰ型シリコン基板）、１３はＰ型シリコン基板１２上にエピタキシャル結晶成長によって形成された、例えば、比抵抗１０Ω・ｃｍのＰ型シリコン層、１４は分離酸化膜１１の下部に形成されたＰ型分離拡散層（例えば、ボロン（Ｂ）が４×１０１５／ｃｍ３程度含まれているシリコン）、４１はソース領域側の第３の高濃度不純物拡散層（第３のＮ＋拡散層）で、例えば砒素（Ａｓ）が１×１０２１／ｃｍ３程度含まれているシリコンを指す。ちなみに、”＋”は不純物が高濃度であることを示し、２．６×１０１９／ｃｍ３以上２×１０２１／ｃｍ３以下の範囲の不純物濃度を表す。
【００３７】
なお、上述のソース領域側高濃度不純物拡散層４１はすべて高不純物濃度の場合について説明している。一般的に、ソース側の第３の不純物拡散層４１中に低不純物濃度の領域を設けることは殆どないが、もし、ゲート電極３と対向する側のソース領域側の不純物拡散層４１中に低不純物濃度領域を設けた場合は、ゲート長方向におけるソース領域側の低不純物濃度領域の幅は、ドレイン領域側の第１のＮ−拡散層４４のゲート長方向の幅より短く設定される。
【００３８】
４３はＰ型不純物拡散層（例えば、ボロン（Ｂ）が１×１０１７／ｃｍ３程度含まれているシリコン）、４４ａは活性層１の端部にのみ存在する低濃度不純物拡散層（Ｎ−拡散層、例えば、リン（Ｐ）が５×１０１７／ｃｍ３程度含まれているシリコン）、４４はドレイン領域側に設けられた第１の低濃度不純物拡散層（第１のＮ−拡散層）で、例えば、リン（Ｐ）が５×１０１７／ｃｍ３程度含まれているシリコンを指す。なお、”−”は不純物がＮ＋より低濃度であることを示し、２×１０１６／ｃｍ３以上１．３×１０１９／ｃｍ３以下の範囲の不純物濃度を表す。４５はドレイン領域側に設けられた第２の高濃度不純物拡散層（第２のＮ＋拡散層、例えば、砒素（Ａｓ）が１×１０２１／ｃｍ３程度含まれているシリコン）、５１はソース領域側のコンタクトホール、５３はドレイン領域側のコンタクトホール、７１はソース領域側のスルーホール、７２はドレイン領域側のスルーホール、をそれぞれ示す。
【００３９】
実施の形態１に係る半導体装置におけるドレイン領域側の第２のＮ＋拡散層４５の半導体基板の主面に投影された形状は、一辺約２．２μｍの正方形のドット形状を呈し、ゲート幅方向において複数個のドットがゲート電極３に平行に並んで設けられている（図１）。ドレイン領域側のドット形状の第２のＮ＋拡散層４５上に、層間絶縁膜９ａを貫通して一辺２μｍで同じくドット形状のドレイン領域側コンタクトホール５３が設けられている。すなわち、コンタクトホール５３の開口のドット形状が第２のＮ＋拡散層４５のドット形状に対して、対向する各辺がほぼ等間隔になるよう内側に形成されている。かかる両者の間隔としては、０．０２〜０．３μｍの範囲が好適である。第２のＮ＋拡散層４５はコンタクトホール５３中に埋め込まれたドレイン領域側の第１のアルミニウム配線（ドレイン用金属配線）６ａに接続されている。なお、ドレイン領域側のドット形状の各コンタクトホール５３の間隔はそれぞれ３μｍであり、ゲート長方向における第２のＮ＋拡散層４５とゲート電極３とのそれぞれ対向する端部間の距離は３μｍである。
【００４０】
以上、実施の形態１に係る半導体装置では、ドレイン領域側の第２の高濃度不純物拡散層（Ｎ＋拡散層）を複数個のドット形状とし、さらに、ドレイン領域側の各コンタクトホールも第２のＮ＋拡散層４５のドットに対して各辺がほぼ等間隔になるよう内側に形成されたドット形状としたので、ドレイン領域とドレイン領域側の第１のアルミ配線（ドレイン用金属配線）６ａとの接触領域が従来構造に比べて小さくなるため、ドレイン容量が低減される結果、高周波でかつ高電圧下で動作可能な半導体装置が得られる。
【００４１】
上記実施の形態１では、ドレイン領域側コンタクトホール５３内をアルミニウムで埋め込んだが、図４に示すようにタングステンで埋め込んでプラグ構造６１にしてもよい。プラグ構造６１にした場合の図１のＣ−Ｃ’線に沿った断面構造を図５に示す。プラグ構造の場合も上記実施の形態１と同様の効果を奏する。
【００４２】
また、上記実施の形態１では、便宜上、ＬＤＭＯＳトランジスタ構造で説明したが、半導体装置の基本構造としては、一般的なＭＯＳトランジスタ構造でもよく、この場合もＬＤＭＯＳトランジスタ構造の場合と同様の効果を奏する。
【００４３】
実施の形態２．
実施の形態２に係る半導体装置の構造について、図６，７に基づき説明する。図６は実施の形態２によるＬＤＭＯＳトランジスタの平面図であり、図７は図６のＤ−Ｄ’線上の素子断面図である。実施の形態１と同一の符号を付したものは同一またはこれに相当するものである。図６，７中、４６はドレイン領域側の第２の高濃度不純物拡散層（Ｎ＋拡散層）、５４はドレイン領域側のコンタクトホール、をそれぞれ示す。
【００４４】
４１はソース領域側の第３の高濃度不純物拡散層（第３のＮ＋拡散層）で、例えば砒素（Ａｓ）が１×１０２１／ｃｍ３程度含まれているシリコンを指す。ちなみに、”＋”は不純物が高濃度であることを示している。一般的に、ソース側の第３の不純物拡散層４１中に低不純物濃度の領域を設けることは殆どないが、もし、ゲート電極３と対向する側のソース領域側の不純物拡散層４１中に低不純物濃度領域を設けた場合は、ゲート長方向におけるソース領域側の低不純物濃度領域の幅は、ドレイン領域側の第１のＮ−拡散層４４のゲート長方向の幅より短く設定される。
【００４５】
実施の形態２に係る半導体装置において従来の半導体装置と比べて特徴的な部分は、ドレイン領域側の第２のＮ＋拡散層４６とその上に設けられたドレイン領域側コンタクトホール５４である。第２のＮ＋拡散層４６は幅２．２μｍ、長さ１８０．２μｍの矩形状を呈する。さらに、第２のＮ＋拡散層４６の上に幅２μｍ、長さ１８０μｍの矩形状のドレイン領域側コンタクトホール５４が配置されており、第２のＮ＋拡散層４６はドレイン領域側の第１のアルミニウム配線６ａに接続されている。ドレイン領域側コンタクトホール５４の大きさは従来の素子構造と全く同じである。すなわち、第２のＮ＋拡散層４６はドレイン領域側コンタクトホール５４の各辺を０．１μｍの間隔で拡張した矩形状になっている。よって、第２のＮ＋拡散層４６のウエハ主面への投影面の面積は、コンタクトホール５４の開口の面積とほぼ同一なので、従来構造より第２のＮ＋拡散層４６のウエハ主面への投影面の面積が減少する結果、ドレイン容量を低減できる効果がある。
【００４６】
なお、ドレイン領域側コンタクトホール５４に対して第２のＮ＋拡散層４６が拡張された距離、つまり間隔は、０．０２〜０．３μｍの範囲が好適である。かかる間隔が小さいと製造が困難になる一方、間隔が拡がるとドレイン容量が増加するからである。
【００４７】
上記実施の形態２に係る半導体装置では、図６のＥ−Ｅ’線上の断面図は図２と同一形状となり、図２の第２のＮ＋拡散層４５を第２のＮ＋拡散層４６に、ドレイン領域側コンタクトホール５３をコンタクトホール５４に置き換えたものになる。
【００４８】
さらに、ゲート幅方向の端部間の距離に関して、ゲート幅方向におけるドレイン領域側の第２のＮ＋拡散層４６と分離酸化膜１１との対向した端部間の距離は４μｍ（図６、７中のＬ１）と、ゲート長方向におけるドレイン領域側の第２のＮ＋拡散層４６とゲート電極３との端部間の距離３μｍ（図６中のＬ２）より離して、つまり長くなるように設けられている。これは、ドレイン領域に高電圧が印加された場合に、分離酸化膜１１の下に存在する結晶欠陥を介してドレイン領域からＰ型シリコン基板１２へ電流が流れないように分離酸化膜１１の印加電界を低下させるべく、ドレイン領域側の第２のＮ＋拡散層４６と分離酸化膜１１とを離す必要があるからである。よって、上記関係を保持しつつ、ドレイン領域側の第２のＮ＋拡散層４６とゲート電極３の端部間の距離及びドレイン領域側の第２のＮ＋拡散層４６と分離酸化膜１１とのそれぞれ対向する端部間の距離を充分大きくすることにより、高いソース／ドレイン耐圧が実現できる。
【００４９】
実施の形態３．
実施の形態３に係る半導体装置の製造方法を、図８〜１１に基づき説明する。図８〜１１は実施の形態３に係る半導体装置の製造方法を示す工程別断面図である。図中、３１はゲート酸化膜（絶縁膜）、４７はレジスト膜、をそれぞれ示す。実施の形態１あるいは２と同一の符号を付したものは同一またはこれに相当するものである。
【００５０】
シリコン基板中に、不純物イオン注入によってソースワイヤレス拡散層２、Ｐ型分離拡散層１４を形成した後、ソース／ドレイン領域の周囲に電気的に各素子間を分離する素子分離領域を設けるべくＬＯＣＯＳ酸化法により分離酸化膜１１を形成する。続いて、不純物イオン注入によってゲート電極領域の下部およびソース領域にわたる部分にＰ型不純物拡散層４３を形成する。さらに、シリコン基板上にゲート酸化膜３１を５０ｎｍ程度成膜した後、ゲート電極材料を堆積しパターニングしてゲート電極３を形成する。
【００５１】
続いて、ウエハ全面にリンをイオン注入してさらに熱処理を行い、ドレイン領域に第１のＮ−拡散層４４、およびＮ−拡散層４４ａを形成する。リンはゲート電極３の直下にはイオン注入されず、また、ソースワイヤレス拡散層２やＰ型不純物拡散層４３の領域ではＰ型の不純物濃度が高いために、ゲート電極３とソースワイヤレス拡散層２、Ｐ型不純物拡散層４３の領域ではＮ−拡散層は形成されない。以上の工程が終了した際のＬＤＭＯＳトランジスタの断面図を図８に示す。なお、ここまでは従来の半導体装置の製造方法と同一（図１４）である。
【００５２】
次に、ソース領域の第３のＮ＋拡散層４１を形成する領域以外の領域をレジスト膜４７で覆う。レジスト膜４７をイオン注入マスクとして、砒素をイオン注入して、ソース領域側の第３のＮ＋拡散層４１のみを形成する（図９）。
【００５３】
続いて、ＣＶＤ法により層間絶縁膜９ａを形成し、フォトリソグラフィ技術及び絶縁膜エッチング技術により、ドレイン領域側コンタクトホール５３とソース領域側コンタクトホール５１を開口する（図１０）。なお、図１０以降の工程別断面図においては、ゲート酸化膜３１は記載を省略している。
【００５４】
次に、フォトリソグラフィ技術によりドレイン領域側のコンタクトホール５３領域のみが開口されたレジスト膜４７を形成する（図１１）。レジスト膜４７および層間絶縁膜９ａをイオン注入マスクとして、砒素（Ａｓ）をイオン注入して第２のＮ＋拡散層４５を形成する。層間絶縁膜９ａは砒素の侵入深さ（加速電圧５０ｋｅＶで約２６ｎｍ）に対して充分厚い（約５００ｎｍ）ので、砒素はコンタクトホール開口部５３の領域以外には注入されない。注入された砒素はイオン注入時の散乱現象によって、また、その後の熱処理によってドレイン領域側コンタクトホール５３の端から０．１μｍ程度ドレイン領域側コンタクトホール開口部５３の外側に拡散し、ドレイン領域側の第２のＮ＋拡散層４５が形成される。つまり、ドレイン領域側コンタクトホール５３の開口部にほぼ等しい形状を呈する第２のＮ＋拡散層４５が形成される。
【００５５】
次に、各コンタクトホール５１，５３を埋め込むようにして層間絶縁膜９ａ上にアルミニウム膜を堆積し、フォトリソグラフィ技術およびエッチング技術により、第１のアルミニウム配線６ａ，ｂを形成する。
【００５６】
さらに、ウエハ上に層間絶縁膜９ｂを形成し、フォトリソグラフィ技術及びエッチング技術により、ソース領域側のスルーホール７１およびドレイン領域側のスルーホール７２を形成する。
【００５７】
最後に、アルミニウム膜を堆積し、フォトリソグラフィ技術及びエッチング技術により、第２のアルミニウム配線８ａ，ｂを形成して工程が完了する。図２がウエハプロセスの完了したＬＤＭＯＳトランジスタの構造断面図に相当する。
【００５８】
以上、実施の形態３に係る半導体装置の製造方法によると、ドレイン領域側のコンタクトホール領域のみが開口されたレジスト膜４７を形成し、レジスト膜４７および層間絶縁膜９ａをイオン注入マスクとして、不純物をイオン注入して第２のＮ＋拡散層４５を形成するので、ドレイン領域側のコンタクトホール５３にほぼ等しい形状の第２のＮ＋拡散層４５を容易に形成可能なので、実施の形態１あるいは２に係るドレイン容量の低減された結果、高周波帯域で高出力動作可能な半導体装置を再現性よく容易に製造できる。
【００５９】
【発明の効果】
本発明に係る半導体装置では、半導体基板と、上記半導体基板上に絶縁膜を介して設けられたゲート電極と、上記ゲート電極の一方の側の半導体基板内に形成された第１の低濃度不純物拡散層および上記第１の低濃度不純物拡散層の内側に設けられ上記第１の低濃度不純物拡散層より高い不純物濃度を有し上記半導体基板の主面に投影された形状がドット形状を呈する第２の高濃度不純物拡散層が上記ゲート電極に平行な方向に複数箇所配置されたドレイン領域と、上記第２の高濃度不純物拡散層上に上記ドット形状の各辺に対して所定間隔内側に設けられたドット形状のコンタクトホールを有する層間絶縁膜と、上記ドレイン領域において上記ドット形状のコンタクトホールを埋め込みながら上記層間絶縁膜上に形成されたドレイン用金属配線と、上記ゲート電極の他方の側の半導体基板内に形成された第３の不純物拡散層からなるソース領域と、を備えたので、ドレイン容量が低減される結果、高周波帯域で高出力動作可能な半導体装置が得られる。
【００６０】
また、本発明に係る半導体装置では、ゲート長方向において、上記第３の不純物拡散層中の低不純物濃度領域の幅を上記第１の低濃度不純物拡散層の幅より小さくしたので、ソース／ドレイン間耐圧が向上する。
【００６１】
また、本発明に係る半導体装置では、上記ドット形状の第２の高濃度不純物拡散層と上記ドット形状のコンタクトホールにおける対向する各辺の間隔を０．０２μｍ以上０．３μｍ以下としたので、ドレイン容量が一層低減される結果、高周波帯域で高出力動作可能な半導体装置が得られる。
【００６２】
また、本発明に係る半導体装置では、半導体基板と、上記半導体基板上に絶縁膜を介して設けられたゲート電極と、上記ゲート電極の一方の側の半導体基板内に形成された第１の低濃度不純物拡散層および上記第１の低濃度不純物拡散層の内側に設けられ上記第１の低濃度不純物拡散層より高い不純物濃度を有し、上記半導体基板の主面に投影された面がゲート幅方向に平行な長辺からなる矩形状を呈する第２の高不純物拡散層を具備するドレイン領域と、上記半導体基板上に形成され上記矩形状の第２の高濃度不純物拡散層上に上記矩形状より所定間隔内側に設けられた矩形状のコンタクトホールを有する層間絶縁膜と、上記ドレイン領域において上記矩形状のコンタクトホールを埋め込みながら上記層間絶縁膜上に形成されたドレイン用金属配線と、上記ゲート電極の他方の側の半導体基板内に形成された第３の不純物拡散層からなり、ゲート長方向において上記第３の不純物拡散層中の低不純物濃度領域の幅が上記第１の低濃度不純物拡散層の幅より小さいソース領域と上記半導体基板上で上記ソース／ドレイン領域の周囲に配置された素子分離用絶縁膜と、を備え、ゲート幅方向における上記素子分離用絶縁膜と上記第２の高濃度不純物拡散層のそれぞれ対向する端部間の距離がゲート長方向における上記第２の高濃度不純物拡散層と上記ゲート電極のそれぞれ対向する端部間の距離より長いこととしたので、ソース／ドレイン間耐圧が向上し、かつドレイン容量が低減された結果、高周波帯域で高出力動作可能な半導体装置が得られる。
【００６３】
また、本発明に係る半導体装置では、上記矩形状の第２の高濃度不純物拡散層と上記矩形状のコンタクトホールにおける対向する各辺の間隔を、０．０２μｍ以上０．３μｍ以下としたので、ドレイン容量が一層低減される結果、高周波帯域で高出力動作可能な半導体装置が得られる。
【００６４】
また、本発明に係る半導体装置では、上記第３の不純物拡散層を高不純物濃度としたので、高周波帯域で高出力動作可能な半導体装置が得られる。
【００６５】
また、本発明に係る半導体装置では、上記第１の低濃度不純物拡散層、上記第２の高濃度不純物拡散層および上記第３の不純物拡散層の導電型を、いずれもＮ型としたので、高周波帯域で動作可能な半導体装置が得られる。
【００６６】
本発明に係る半導体装置の製造方法では、不純物のイオン注入によって半導体基板の上記ソース／ドレイン領域の周囲に位置する素子分離領域にＰ型分離拡散層を形成する工程と、上記素子分離領域に素子分離用絶縁膜を形成する工程と、不純物のイオン注入によってゲート電極領域の下部およびソース領域にわたる部分にＰ型不純物拡散層を形成する工程と、上記半導体基板上にゲート酸化膜を成膜する工程と、上記ゲート酸化膜上で上記ゲート電極領域にゲート電極を形成する工程と、不純物のイオン注入によって上記ドレイン領域に第１のＮ型低濃度不純物拡散層を形成する工程と、不純物のイオン注入によって上記ソース領域のＰ型不純物拡散層の内側に第３のＮ型高濃度不純物拡散層を形成する工程と、上記半導体基板上に層間絶縁膜を成膜する工程と、フォトリソグラフィ技術及び絶縁膜エッチング技術によって上記ドレイン領域およびソース領域上の上記層間絶縁膜を貫通するドレイン領域側のコンタクトホールとソース領域側のコンタクトホールを穿つ工程と、フォトリソグラフィ技術によって上記層間絶縁膜上に上記ドレイン領域側のコンタクトホール部分のみが開口されたレジスト膜を形成し、上記レジスト膜および上記層間絶縁膜をイオン注入マスクとして、不純物のイオン注入によって上記第１のＮ型低濃度不純物拡散層の内側に第２のＮ型高濃度不純物拡散層を形成する工程と、上記ドレイン領域の上記層間絶縁膜上に上記ドレイン領域側のコンタクトホールを埋め込みつつ形成されたドレイン用金属配線を形成する工程と、を含んでなり、上記第２のＮ型高濃度不純物拡散層における上記半導体基板の主面に投影された形状が上記ドレイン領域側のコンタクトホールの開口によって決定されることとしたので、ドレイン容量が低減された結果、高周波帯域で高出力動作可能な半導体装置を再現性よく容易に製造できる。
【００６７】
また、本発明に係る半導体装置の製造方法では、上記第２のＮ型高濃度不純物拡散層と上記ドレイン領域側のコンタクトホールにおける対向する端部間の間隔を、０．０２μｍ以上０．３μｍ以下としたので、ドレイン容量が一層低減された結果、高周波帯域で高出力動作可能な半導体装置を再現性よく容易に製造できる。
【図面の簡単な説明】
【図１】実施の形態１の半導体装置の平面図である。
【図２】実施の形態１の半導体装置の断面図である。
【図３】実施の形態１の半導体装置の断面図である。
【図４】実施の形態１の半導体装置の変形例の断面図である。
【図５】実施の形態１の半導体装置の変形例の断面図である。
【図６】実施の形態２の半導体装置の平面図である。
【図７】実施の形態２の半導体装置の断面図である。
【図８】実施の形態３の半導体装置の製造方法における製造工程の一部を示す図である。
【図９】実施の形態３の半導体装置の製造方法における製造工程の一部を示す図である。
【図１０】実施の形態３の半導体装置の製造方法における製造工程の一部を示す図である。
【図１１】実施の形態３の半導体装置の製造方法における製造工程の一部を示す図である。
【図１２】従来の半導体装置の平面図である。
【図１３】従来の半導体装置の断面図である。
【図１４】従来の半導体装置の製造方法における製造工程の一部を示す図である。
【図１５】従来の半導体装置の製造方法における製造工程の一部を示す図である。
【図１６】従来の半導体装置の製造方法における製造工程の一部を示す図である。
【図１７】従来の半導体装置の製造方法における製造工程の一部を示す図である。
【図１８】従来の半導体装置の製造方法における製造工程の一部を示す図である。
【図１９】従来の半導体装置の平面図である。
【符号の説明】
１ 活性層、 ２ Ｐ型ソースワイヤレス拡散層、 ３ ゲート電極、 ６ａドレイン領域側の第１のアルミニウム配線（ドレイン用金属配線）、 ６ｂ ソース領域側の第１のアルミニウム配線、 ８ａ ドレイン領域側の第２のアルミニウム配線、 ８ｂ ソース領域側の第２のアルミニウム配線、 ９ａ，９ｂ層間絶縁膜、 １１ 分離酸化膜（素子分離用絶縁膜）、 １２ Ｐ型シリコン基板、 １３ Ｐ型シリコン層、 １４ Ｐ型分離拡散層、 ３１ ゲート酸化膜（絶縁膜）、 ４１ ソース領域側の第３のＮ＋拡散層、 ４２、４５、４６ ドレイン領域側の第２のＮ＋拡散層、 ４３ Ｐ型不純物拡散層、 ４４ 第１のＮ−拡散層、 ４４ａ Ｎ−拡散層、 ４７ レジスト膜、 ５１ ソース領域側コンタクトホール、 ５２、５３、５４ ドレイン領域側コンタクトホール、 ６１ プラグ構造、 ７１ ソース領域側スルーホール、 ７２ ドレイン領域側スルーホール。
Claims (9)
- 半導体基板と、
前記半導体基板上に絶縁膜を介して設けられたゲート電極と、
前記ゲート電極の一方の側の半導体基板内に形成された第１の低濃度不純物拡散層および前記第１の低濃度不純物拡散層の内側に設けられ前記第１の低濃度不純物拡散層より高い不純物濃度を有し前記半導体基板の主面に投影された形状がドット形状を呈する第２の高濃度不純物拡散層が前記ゲート電極に平行な方向に複数箇所配置されたドレイン領域と、
前記第２の高濃度不純物拡散層上に前記ドット形状の各辺に対して所定間隔内側に設けられたドット形状のコンタクトホールを有する層間絶縁膜と、
前記ドレイン領域において前記ドット形状のコンタクトホールを埋め込みながら前記層間絶縁膜上に形成されたドレイン用金属配線と、
前記ゲート電極の他方の側の半導体基板内に形成された第３の不純物拡散層からなるソース領域と、
を備えたことを特徴とする半導体装置。 - ゲート長方向において前記第３の不純物拡散層中の低不純物濃度領域の幅が前記第１の低濃度不純物拡散層の幅より小さいことを特徴とする請求項１記載の半導体装置。
- 前記ドット形状の第２の高濃度不純物拡散層と前記ドット形状のコンタクトホールにおける対向する各辺の間隔が０．０２μｍ以上０．３μｍ以下であることを特徴とする請求項１または２記載の半導体装置。
- 半導体基板と、
前記半導体基板上に絶縁膜を介して設けられたゲート電極と、
前記ゲート電極の一方の側の半導体基板内に形成された第１の低濃度不純物拡散層および前記第１の低濃度不純物拡散層の内側に設けられ前記第１の低濃度不純物拡散層より高い不純物濃度を有し前記半導体基板の主面に投影された面がゲート幅方向に平行な長辺からなる矩形状を呈する第２の高不純物拡散層を具備するドレイン領域と、
前記半導体基板上に形成され前記矩形状の第２の高濃度不純物拡散層上に前記矩形状より所定間隔内側に設けられた矩形状のコンタクトホールを有する層間絶縁膜と、
前記ドレイン領域において前記矩形状のコンタクトホールを埋め込みながら前記層間絶縁膜上に形成されたドレイン用金属配線と、
前記ゲート電極の他方の側の半導体基板内に形成された第３の不純物拡散層からなり、ゲート長方向において前記第３の不純物拡散層中の低不純物濃度領域の幅が前記第１の低濃度不純物拡散層の幅より小さいソース領域と、
前記半導体基板上で前記ソース／ドレイン領域の周囲に配置された素子分離用絶縁膜と、を備え、
ゲート幅方向における前記素子分離用絶縁膜と前記第２の高濃度不純物拡散層のそれぞれ対向する端部間の距離がゲート長方向における前記第２の高濃度不純物拡散層と前記ゲート電極のそれぞれ対向する端部間の距離より長いことを特徴とする半導体装置。 - 前記矩形状の第２の高濃度不純物拡散層と前記矩形状のコンタクトホールにおける対向する各辺の間隔が０．０２μｍ以上０．３μｍ以下であることを特徴とする請求項４記載の半導体装置。
- 前記第３の不純物拡散層が高不純物濃度であることを特徴とする請求項１または４記載の半導体装置。
- 前記第１の低濃度不純物拡散層、前記第２の高濃度不純物拡散層および前記第３の不純物拡散層の導電型がいずれもＮ型であることを特徴とする請求項１ないし６のいずれか１項記載の半導体装置。
- 不純物のイオン注入によって半導体基板の前記ソース／ドレイン領域の周囲に位置する素子分離領域にＰ型分離拡散層を形成する工程と、
前記素子分離領域に素子分離用絶縁膜を形成する工程と、
不純物のイオン注入によってゲート電極領域の下部およびソース領域にわたる部分にＰ型不純物拡散層を形成する工程と、
前記半導体基板上にゲート酸化膜を成膜する工程と、
前記ゲート酸化膜上で前記ゲート電極領域にゲート電極を形成する工程と、
不純物のイオン注入によって前記ドレイン領域に第１のＮ型低濃度不純物拡散層を形成する工程と、
不純物のイオン注入によって前記ソース領域のＰ型不純物拡散層の内側に第３のＮ型高濃度不純物拡散層を形成する工程と、
前記半導体基板上に層間絶縁膜を成膜する工程と、
フォトリソグラフィ技術及び絶縁膜エッチング技術によって前記ドレイン領域およびソース領域上の前記層間絶縁膜を貫通するドレイン領域側のコンタクトホールとソース領域側のコンタクトホールを穿つ工程と、
フォトリソグラフィ技術によって前記層間絶縁膜上に前記ドレイン領域側のコンタクトホール部分のみが開口されたレジスト膜を形成し、前記レジスト膜および前記層間絶縁膜をイオン注入マスクとして、不純物のイオン注入によって前記第１のＮ型低濃度不純物拡散層の内側に第２のＮ型高濃度不純物拡散層を形成する工程と、
前記ドレイン領域の前記層間絶縁膜上に前記ドレイン領域側のコンタクトホールを埋め込みつつ形成されたドレイン用金属配線を形成する工程と、を含んでなり、前記第２のＮ型高濃度不純物拡散層における前記半導体基板の主面に投影された形状が前記ドレイン領域側のコンタクトホールの開口によって決定されることを特徴とする半導体装置の製造方法。 - 前記第２のＮ型高濃度不純物拡散層と前記ドレイン領域側のコンタクトホールにおける対向する端部間の間隔が０．０２μｍ以上０．３μｍ以下であることを特徴とする請求項８記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002238422A JP2004079800A (ja) | 2002-08-19 | 2002-08-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002238422A JP2004079800A (ja) | 2002-08-19 | 2002-08-19 | 半導体装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009290539A Division JP5213840B2 (ja) | 2009-12-22 | 2009-12-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004079800A true JP2004079800A (ja) | 2004-03-11 |
Family
ID=32021845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002238422A Pending JP2004079800A (ja) | 2002-08-19 | 2002-08-19 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004079800A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302914A (ja) * | 2004-04-09 | 2005-10-27 | Mitsubishi Electric Corp | Ｍｏｓ電界効果トランジスタとその製造方法 |
| US7768067B2 (en) | 2008-04-21 | 2010-08-03 | Sanyo Electric Co., Ltd. | DMOS transistor |
| JP2010183081A (ja) * | 2009-02-06 | 2010-08-19 | Taiwan Semiconductor Manufacturing Co Ltd | 静電気放電保護装置及び方法 |
| KR101008783B1 (ko) | 2008-04-21 | 2011-01-14 | 산요 세미컨덕터 컴퍼니 리미티드 | Ｄｍｏｓ 트랜지스터 |
| JP2014011411A (ja) * | 2012-07-03 | 2014-01-20 | Hitachi Ltd | 半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292471A (ja) * | 1985-10-18 | 1987-04-27 | Toshiba Corp | 半導体装置 |
| JPH03225963A (ja) * | 1990-01-31 | 1991-10-04 | Sony Corp | 高耐圧ｍｉｓトランジスタ |
| JPH0410473A (ja) * | 1990-04-26 | 1992-01-14 | Fuji Electric Co Ltd | Ｍｉｓ型電界効果トランジスタを有する半導体装置 |
| JPH05243565A (ja) * | 1992-02-28 | 1993-09-21 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH06252397A (ja) * | 1993-02-26 | 1994-09-09 | Sony Corp | 高耐圧用トランジスタを有する半導体装置 |
| JP2002094054A (ja) * | 2000-09-19 | 2002-03-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
2002
- 2002-08-19 JP JP2002238422A patent/JP2004079800A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292471A (ja) * | 1985-10-18 | 1987-04-27 | Toshiba Corp | 半導体装置 |
| JPH03225963A (ja) * | 1990-01-31 | 1991-10-04 | Sony Corp | 高耐圧ｍｉｓトランジスタ |
| JPH0410473A (ja) * | 1990-04-26 | 1992-01-14 | Fuji Electric Co Ltd | Ｍｉｓ型電界効果トランジスタを有する半導体装置 |
| JPH05243565A (ja) * | 1992-02-28 | 1993-09-21 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH06252397A (ja) * | 1993-02-26 | 1994-09-09 | Sony Corp | 高耐圧用トランジスタを有する半導体装置 |
| JP2002094054A (ja) * | 2000-09-19 | 2002-03-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302914A (ja) * | 2004-04-09 | 2005-10-27 | Mitsubishi Electric Corp | Ｍｏｓ電界効果トランジスタとその製造方法 |
| US7768067B2 (en) | 2008-04-21 | 2010-08-03 | Sanyo Electric Co., Ltd. | DMOS transistor |
| KR101008783B1 (ko) | 2008-04-21 | 2011-01-14 | 산요 세미컨덕터 컴퍼니 리미티드 | Ｄｍｏｓ 트랜지스터 |
| JP2010183081A (ja) * | 2009-02-06 | 2010-08-19 | Taiwan Semiconductor Manufacturing Co Ltd | 静電気放電保護装置及び方法 |
| JP2014011411A (ja) * | 2012-07-03 | 2014-01-20 | Hitachi Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7893489B2 (en) | Semiconductor device having vertical MOSFET | |
| US7288816B2 (en) | Semiconductor device | |
| JP3337953B2 (ja) | Ｓｏｉ・ｍｏｓｆｅｔ及びその製造方法 | |
| TWI488297B (zh) | 元件與其形成方法 | |
| JP2002280549A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001110911A (ja) | Ｓｏｉ構造を有する半導体素子及びその製造方法 | |
| KR100751642B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| US6307224B1 (en) | Double diffused mosfet | |
| US8269274B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2007173379A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20070090454A1 (en) | Transistor device | |
| JP4487481B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004079800A (ja) | 半導体装置およびその製造方法 | |
| JP2007287813A (ja) | 半導体装置およびその製造方法 | |
| US8138550B2 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| JP5213840B2 (ja) | 半導体装置 | |
| JP5220988B2 (ja) | 半導体装置 | |
| JPH07254700A (ja) | Ｍｉｓ型トランジスタおよびその製造方法 | |
| JPH07211902A (ja) | Ｍｉｓ型トランジスタ及びその作製方法 | |
| JP2002076337A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20050116285A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007096225A (ja) | 半導体装置及びその製造方法 | |
| JPH1126769A (ja) | Ｎ型ｍｏｓｆｅｔ及びその製造方法 | |
| JP2002334990A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040712 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |