JP2004063760A - 平面型トランスフォーマーおよびその製造方法 - Google Patents
平面型トランスフォーマーおよびその製造方法 Download PDFInfo
- Publication number
- JP2004063760A JP2004063760A JP2002219813A JP2002219813A JP2004063760A JP 2004063760 A JP2004063760 A JP 2004063760A JP 2002219813 A JP2002219813 A JP 2002219813A JP 2002219813 A JP2002219813 A JP 2002219813A JP 2004063760 A JP2004063760 A JP 2004063760A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating film
- conductors
- planar
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
【解決手段】平面型トランスフォーマーは、絶縁膜と、絶縁膜の上面に2重らせん状に平面的に形成された帯状の第1および第2導体と、絶縁膜の下面に2重らせん状に平面的に形成された帯状の第3および第4導体とを備え、第1導体と第3導体は絶縁膜を貫通して連続的に並列接続されて1次側コイルを構成し、第2導体と第4導体は絶縁膜を貫通して連続的に並列接続されて2次側コイルを構成し、第1導体と第4導体は絶縁膜を介して上下に重なり、第2導体と第3導体は絶縁膜を介して上下に重なってなる。
【選択図】 図2
Description
【発明の属する技術分野】
この発明は、平面型トランスフォーマーおよびその製造方法に関し、詳しくは、半導体集積回路などの半導体装置に適用される平面型トランスフォーマーおよびその製造方法に関する。
【0002】
【従来の技術】
近年、デジタルコードレスホンなどの無線通信を利用したモバイル・マルチメディア機器市場の拡大に伴い、高周波デバイスの研究が盛んに行われている。
例えば、低ノイズ増幅器(Low noise Amplifier)やミキサー(Mixer)、RF電力増幅器(RF Power Amplifier)などの高周波デバイスにトランスフォーマーやバランが用いられている。
【0003】
従来のトランスフォーマーとしては、半導体基板の絶縁膜上に1次側と2次側のインダクタンス(金属膜コイル)を2重らせん状に平面的に形成したPlaner型のトランスフォーマーが知られている(例えば、Ali M. Niknejad他著、「Analysis, Design, and Optimization of Spiral Inductors and Transformers for Si RF IC’s」(IEEE JOURNAL OF SOLID−STATE CIRCUITS, Vol.33, No.10, 第1470〜1481頁, 1998年10月)参照)。
また、半導体基板上に1次側と2次側のインダクタンスを強磁性体からなる絶縁膜を介して重ねた多層構造のトランスフォーマーも知られている(例えば、特開平3−19358号公報参照)。
【0004】
【発明が解決しようとする課題】
トランスフォーマーにおいて、インダクタンスのQ値向上と低抵抗化を図って雑音を低減させるためには、インダクタンスを構成する金属配線の膜厚を厚くすることが有効である。
しかし、金属配線は膜厚が厚くなるに従って加工精度が厳しくなる。
このため、膜厚の厚い金属配線からなるインダクタンスは、隣接する金属配線の間隔(導体間隔)を広くとる必要がある。
しかし、インダクタンスは、その導体間隔が広くなるに従って電磁的な結合が悪くなる。
また、上述の多層構造のトランスフォーマーは、1次側インダクタンスと2次側インダクタンス間の絶縁膜の膜厚を薄くすることにより電磁的な結合の改善を図ることができる。
しかし、絶縁膜の膜厚を薄くすると寄生容量が増加し、トランスフォーマーの高周波特性を劣化させることになる。
【0005】
この発明は以上のような事情を考慮してなされたものであり、インダクタンス間の電磁的な結合を改善でき、かつ、高周波特性が劣化しないトランスフォーマーおよびその製造方法を提供するものである。
【0006】
【課題を解決するための手段】
この発明は、絶縁膜と、絶縁膜の上面に2重らせん状に平面的に形成された帯状の第1および第2導体と、絶縁膜の下面に2重らせん状に平面的に形成された帯状の第3および第4導体とを備え、第1導体と第3導体は絶縁膜を貫通して連続的に並列接続されて1次側コイルを構成し、第2導体と第4導体は絶縁膜を貫通して連続的に並列接続されて2次側コイルを構成し、第1導体と第4導体は絶縁膜を介して上下に重なり、第2導体と第3導体は絶縁膜を介して上下に重なってなる平面型トランスフォーマーを提供するものである。
【0007】
つまり、この発明による平面型トランスフォーマーは、絶縁膜の上面に帯状の第1および第2導体が2重らせん状に形成され、絶縁膜の下面に帯状の第3および第4導体が2重らせん状に形成される。
そして、第1導体と第3導体は、絶縁膜を貫通して連続的に並列接続され1次側コイル(1次側インダクタンス)を構成する。
また、第2導体と第4導体は、絶縁膜を貫通して連続的に並列接続され2次側コイル(2次側インダクタンス)を構成する。
【0008】
このような構成において、1次側および2次側コイルを構成する上記の各導体は、1次側コイルと2次側コイルが絶縁膜を介して上下に重なるようにそれぞれ配置される。
このため、絶縁膜の上下における導体間隔が狭くなり、1次側コイルと2次側コイルの電磁的な結合を改善することができる。
【0009】
この効果に伴い、導体の低抵抗化を図って雑音を低減させるために、導体の膜厚を厚くすることもできる。
つまり、導体の膜厚を厚くすることにより、同一面上における導体間隔が広くなって電磁的な結合が低下しても、その低下分は、1次側と2次側コイルの重なり幅を調整することにより補うことができる。
【0010】
また、寄生容量が影響しない程度に絶縁膜の膜厚を厚くすることもできる。
つまり、絶縁膜の膜厚を厚くすることにより上下のコイル間の電磁的な結合が低下しても、その低下分は1次側コイルと2次側コイルの重なり幅を調整することにより補うことができる。
【0011】
【発明の実施の形態】
この発明による平面型トランスフォーマーは、絶縁膜と、絶縁膜の上面に2重らせん状に平面的に形成された帯状の第1および第2導体と、絶縁膜の下面に2重らせん状に平面的に形成された帯状の第3および第4導体とを備え、第1導体と第3導体は絶縁膜を貫通して連続的に並列接続されて1次側コイルを構成し、第2導体と第4導体は絶縁膜を貫通して連続的に並列接続されて2次側コイルを構成し、第1導体と第4導体は絶縁膜を介して上下に重なり、第2導体と第3導体は絶縁膜を介して上下に重なってなることを特徴とする。
【0012】
この発明による平面型トランスフォーマーにおいて、絶縁膜としては、電気的に絶縁できる膜であればよく特に限定されるものではないが、例えば、P−TEOS膜を用いることができる。
また、その作製方法としては、例えば、常圧CVD法を用いることができる。
絶縁膜の膜厚は、例えば、約0.8〜1.4μm程度とすることができる。
【0013】
第1導体と第2導体は、絶縁膜の上面に2重らせん状に形成される。また、第3導体と第4導体は、絶縁膜の下面に2重らせん状に形成される。
ここで、2重らせん状とは、2つの導体が隣接し、同一面上において平面的に渦巻いた形状のことである。
そして、その渦巻きの形は、特に限定されず、方形状、多角形状、円形状など様々な形とすることができる。
【0014】
第1〜第4導体は、例えば、アルミニウム(Al)、金(Au)又は銅(Cu)などの低抵抗材料で形成することができる。
例えば、絶縁膜上に上記低抵抗材料の金属膜をスパッタリング法で形成し、形成された金属膜上にフォトリソグラフィ技術で所望パターンのレジストを形成する。
その後、形成されたレジストをマスクとしてドライエッチングを施すことにより第1導体と第2導体、並びに、第3導体と第4導体をそれぞれ2重らせん状に形成することができる。
【0015】
第1〜第4導体は、幅約5〜20μm程度、膜厚約0.6〜1.2μm程度とすることができ、隣接する導体との間隔、すなわち導体間隔は、約2〜8μm程度とすることができる。
【0016】
第1導体と第3導体、並びに、第2導体と第4導体は、例えば、絶縁膜を貫通するように設けた、らせん状の導通部によってそれぞれ連続的に並列接続することができる。
このような導通部は、例えば、絶縁膜の所定箇所にらせん状の貫通溝を形成し、この貫通溝にブランケット法などでタングステンなどの金属膜を埋め込むことにより形成することができる。
【0017】
絶縁膜の上面で1次側コイルの一部を構成する第1導体と絶縁膜の下面で2次側コイルの一部を構成する第4導体は、少なくともそれらの一部が絶縁膜を介して上下に重なる。
また、絶縁膜の上面で2次側コイルの一部を構成する第2導体と絶縁膜の下面で1次側コイルの一部を構成する第3導体は、少なくともそれらの一部が絶縁膜を介して上下に重なる。
【0018】
ここで、第1導体と第4導体、並びに、第2導体と第3導体が絶縁膜を介して重なる幅は、それぞれ約2〜15μm程度とすることができる。
この結果、この発明による平面型トランスフォーマーにおいて、1次側コイルと2次側コイルの結合係数(k値)は、上記の重なり幅を調整することにより大幅に改善することができる。
なお、この発明による平面型トランスフォーマーは、半導体基板上に絶縁膜を介して設けることもできる。
【0019】
また、この発明において平面型トランスフォーマーは、複数の平面型トランスフォーマーが絶縁膜を介して重ねられ、複数の平面型トランスフォーマーの1次側コイルおよび2次側コイルが絶縁膜を貫通してそれぞれ連続的に並列接続され、各平面型トランスフォーマーが上述のこの発明によるトランスフォーマーからなっていてもよい。
【0020】
また、この発明は別の観点からみると、上述のこの発明による平面型トランスフォーマーを製造する方法であって、絶縁膜の上面に帯状の第1および第2導体を平面的な2重らせん状に形成し、絶縁膜の下面に帯状の第3および第4導体を平面的な2重らせん状に形成し、第1導体と第3導体を連続的に並列接続して1次側コイルを形成し、第2導体と第3導体を連続的に並列接続して2次側コイルを形成する工程を備え、第1導体と第4導体は絶縁膜を介して上下に重ねられ、第2導体と第3導体は絶縁膜を介して上下に重ねられる平面型トランスフォーマーの製造方法を提供するものでもある。
【0021】
また、この発明において平面型トランスフォーマーの製造方法は、複数の平面型トランスフォーマーを絶縁膜を介して重ね、重ねた平面型トランスフォーマーの1次側コイルおよび2次側コイルをそれぞれ連続的に並列接続し、各平面型トランスフォーマーを上述のこの発明による平面型トランスフォーマーの製造方法で製造する方法であってあってもよい。
【0022】
【実施例】
以下に図面に示す実施例に基づいてこの発明を詳述する。なお、この実施例によってこの発明が限定されるものではない。また、以下に説明する複数の実施例において共通する部材には同じ符号を用いて説明する。
【0023】
実施例1
この発明の実施例1による平面型トランスフォーマーについて図1〜6に基づいて説明する。
図1は実施例1による平面型トランスフォーマーの平面図、図2は図1に示される平面型トランスフォーマーのA−A断面図、図3は図1に示される平面型トランスフォーマーのB−B断面図である。
図4は図2のC−C部分拡大図、図5および図6は実施例1による平面型トランスフォーマーの製造工程を示す工程図である。
【0024】
図1〜4に示されるように、この発明の実施例1による平面型トランスフォーマー100は、第2絶縁膜11と、第2絶縁膜11の上面に2重らせん状に平面的に形成された帯状の第1導体12および第2導体13と、第2絶縁膜11の下面に2重らせん状に平面的に形成された帯状の第3導体14および第4導体15とを備え、第1導体12と第3導体14は第2絶縁膜11を貫通して連続的に並列接続されて1次側コイル18を構成し、第2導体13と第4導体15は第2絶縁膜11を貫通して連続的に並列接続されて2次側コイル19を構成し、第1導体12と第4導体15は第2絶縁膜11を介して上下に重なり、第2導体13と第3導体14は第2絶縁膜11を介して上下に重なってなる。
【0025】
詳しくは、図2に示されるように、平面型トランスフォーマー100は、シリコン基板20の上に素子分離酸化膜21と第1絶縁膜22を介して形成されている。なお、第1絶縁膜22は第1絶縁層22aと第2絶縁層22bとから構成されている。
【0026】
図2および図3に示されるように、平面型トランスフォーマー100は、1次側および2次側コイル18,19の中心側の一端が、第1絶縁層22aの上に形成された引出し配線23a,23bとそれぞれ接続されている。
具体的には、第3および第4導体14,15の中心側の一端が第2絶縁層22bを貫通して設けられたコンタクトホール24a,24bを介して引出し配線23a,23bとそれぞれ接続されている。
【0027】
第1導体12と第3導体14、並びに、第2導体13と第4導体15は、第2絶縁膜11を貫通して設けられるらせん状の第1および第2導通部16,17によってそれぞれ連続的に並列接続されている。
つまり、第1導体12は1次側コイル18の上部分を構成し、第3導体14は1次側コイル18の下部分を構成している。
一方、第2導体13は2次側コイル19の上部分を構成し、第4導体15は2次側コイル19の下部分を構成している。
そして、1次側および2次側コイル18,19を構成する第1〜4の各導体12,13,14,15は、1次側コイル18の一部分と2次側コイル19の一部分が第2絶縁膜11を介して上下に重なるようにそれぞれ配置される。
【0028】
このため、第2絶縁膜11の上下における導体間隔が狭くなり、1次側コイル18と2次側コイル19の電磁的な結合が改善される。
なお、1次側コイルと2次側コイルに重なり幅が無い場合、結合係数(k値)は0.7程度となる。
しかし、この発明では、図4に示す1次側コイル18と2次側コイル19の重なり幅wの値を約2〜15μm程度の範囲内で変化させることにより、結合係数を大幅に改善することができる。
【0029】
以下、実施例1による平面型トランスフォーマーの製造方法について図5および図6に基づいて説明する。
まず、図5(a)に示されるように、シリコン基板20の上に素子分離酸化膜21、第1絶縁層22a、引出し配線23a、引出し配線23b(図3参照)、第2絶縁層22b、コンタクトホール24a、コンタクトホール24b(図3参照)を順次形成する。
【0030】
第1および第2絶縁層22a,22bは、PE−TEOS膜を常圧CVD法で形成し、形成されたPE−TEOS膜に研磨法などで平坦化処理を行うことにより形成する。
引出し配線23a,23bは、第1絶縁層22aの上にアルミニウム合金の金属膜をスパッタリング法で形成し、金属膜上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成する。
【0031】
コンタクトホール24a,24bは、第2絶縁層22bの所定箇所に貫通孔を形成し、形成された貫通孔にブランケット法でタングステンを埋めこむことにより形成する。
なお、貫通孔は、第2絶縁層22b上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成できる。
【0032】
次に、図5(b)に示されるように、第1絶縁膜22上に第3および第4導体14,15を形成する。
第3および第4導体14,15は、第1絶縁膜22上にアルミニウム合金の金属膜をスパッタリング法で形成し、金属膜上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成する。
この際、第3および第4導体14,15は、図4に示す膜厚t1が約0.6〜1.2μm、導体間隔dが約5μm程度となるように形成される。
【0033】
次に、図6(c)に示されるように、第3および第4導体14,15を覆うように第2絶縁膜11を形成し、形成された第2絶縁膜11の所定箇所に第1および第2導通部16,17を形成する。
第2絶縁膜11は、結合係数(k値)を考慮し、図4に示す膜厚t2が約1μm程度となるように形成する。
なお、第2絶縁膜11の形成方法は、上述の第1絶縁膜22の形成方法と同じである。
また、第1および第2導通部16,17は、第2絶縁膜11の所定箇所に第3および第4導体14,15に対応したらせん状の貫通溝を形成し、形成された貫通溝にブランケット法でタングステンを埋めこむことにより形成する。
なお、貫通溝は、第2絶縁膜上11上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成できる。
【0034】
次に、図6(d)に示されるように、第2絶縁膜11上に第1および第2導体12,13を形成する。
なお、第1および第2導体12,13も、上述の第3および第4導体14,15と同様の形成方法により、膜厚が約0.6〜1.2μm、導体間隔が約5μm程度となるように形成し、図1に示される平面型トランスフォーマー100を完成させる。
【0035】
なお、この後、必要であればトランスフォーマーの絶縁と保護を目的として第1および第2導体12,13を覆う保護膜をさらに形成してもよい。
このような保護膜としては、絶縁膜とP−SiNなどのパッシベーション膜を用いることができる。
【0036】
実施例2
この発明の実施例2による平面型トランスフォーマーについて図7に基づいて説明する。図7は実施例2による平面型トランスフォーマーの断面図である。
【0037】
図7に示されるように、実施例2による平面型トランスフォーマー200は、上述の実施例1による平面型トランスフォーマー100と同様の構成を有する平面型トランスフォーマー100a、100bを上下に重ね、それらの1次側コイル18a,18bと2次側コイル19a,19bをそれぞれ連続的に並列接続したものである。
【0038】
1次側コイル18a,18b、並びに、2次側コイル19a,19bの並列接続には実施例1の第1および第2導通部16,17と同様の構成を有する2重らせん状の第3および第4導通部25,26が用いられている。
その他の構成は上述の実施例1と同じであり、上述の実施例1と同様の工程を繰り返すことにより製造することができる。
【0039】
【発明の効果】
この発明によれば、1次側コイルが絶縁膜を貫通して連続的に並列接続された第1導体と第3導体により構成され、2次側コイルが絶縁膜を貫通して連続的に並列接続された第2導体と第4導体により構成され、第1導体と第4導体は絶縁膜を介して上下に重なり、第2導体と第3導体は絶縁膜を介して上下に重なるので、絶縁膜の上下における導体間隔が狭くなり、1次側コイルと2次側コイルの電磁的な結合を改善することができる。
【図面の簡単な説明】
【図1】この発明の実施例1による平面型トランスフォーマーを示す平面図である。
【図2】図1に示される平面型トランスフォーマーのA−A断面図である。
【図3】図1に示される平面型トランスフォーマーのB−B断面図である。
【図4】図2のC−C部分拡大図である。
【図5】実施例1による平面型トランスフォーマーの製造工程を示す工程図である。
【図6】実施例1による平面型トランスフォーマーの製造工程を示す工程図である。
【図7】この発明の実施例2による平面型トランスフォーマーを示す断面図である。
【符号の説明】
11・・・第2絶縁膜
12・・・第1導体
13・・・第2導体
14・・・第3導体
15・・・第4導体
16・・・第1導通部
17・・・第2導通部
18・・・1次側コイル
19・・・2次側コイル
20・・・シリコン基板
21・・・素子分離酸化膜
22・・・第1絶縁膜
22a・・・第1絶縁層
22b・・・第2絶縁層
23a,23b・・・引出し配線
24a,24b・・・コンタクトホール
Claims (4)
- 絶縁膜と、絶縁膜の上面に2重らせん状に平面的に形成された帯状の第1および第2導体と、絶縁膜の下面に2重らせん状に平面的に形成された帯状の第3および第4導体とを備え、第1導体と第3導体は絶縁膜を貫通して連続的に並列接続されて1次側コイルを構成し、第2導体と第4導体は絶縁膜を貫通して連続的に並列接続されて2次側コイルを構成し、第1導体と第4導体は絶縁膜を介して上下に重なり、第2導体と第3導体は絶縁膜を介して上下に重なってなる平面型トランスフォーマー。
- 複数の平面型トランスフォーマーが絶縁膜を介して重ねられ、複数の平面型トランスフォーマーの1次側コイルおよび2次側コイルが絶縁膜を貫通してそれぞれ連続的に並列接続され、各平面型トランスフォーマーが請求項1に記載のトランスフォーマーからなる平面型トランスフォーマー。
- 請求項1に記載の平面型トランスフォーマーを製造する方法であって、絶縁膜の上面に帯状の第1および第2導体を平面的な2重らせん状に形成し、絶縁膜の下面に帯状の第3および第4導体を平面的な2重らせん状に形成し、第1導体と第3導体を連続的に並列接続して1次側コイルを形成し、第2導体と第3導体を連続的に並列接続して2次側コイルを形成する工程を備え、第1導体と第4導体は絶縁膜を介して上下に重ねられ、第2導体と第3導体は絶縁膜を介して上下に重ねられる平面型トランスフォーマーの製造方法。
- 複数の平面型トランスフォーマーを絶縁膜を介して重ね、重ねた平面型トランスフォーマーの1次側および2次側コイルをそれぞれ連続的に並列接続し、各平面型トランスフォーマーを請求項3に記載の製造方法で製造する平面型トランスフォーマーの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002219813A JP4324352B2 (ja) | 2002-07-29 | 2002-07-29 | 平面型トランスフォーマーおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002219813A JP4324352B2 (ja) | 2002-07-29 | 2002-07-29 | 平面型トランスフォーマーおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004063760A true JP2004063760A (ja) | 2004-02-26 |
JP4324352B2 JP4324352B2 (ja) | 2009-09-02 |
Family
ID=31940621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002219813A Expired - Fee Related JP4324352B2 (ja) | 2002-07-29 | 2002-07-29 | 平面型トランスフォーマーおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4324352B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227730A (ja) * | 2006-02-24 | 2007-09-06 | Matsushita Electric Ind Co Ltd | チップコイル |
JP2008198929A (ja) * | 2007-02-15 | 2008-08-28 | Sony Corp | バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器 |
JP2016515305A (ja) * | 2013-03-11 | 2016-05-26 | ボーンズ、インコーポレイテッド | ラミネートポリマーを使用するプレーナ磁気技術に関する装置および方法 |
JP2016139786A (ja) * | 2015-01-27 | 2016-08-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | コイル部品及びその製造方法 |
WO2023181917A1 (ja) * | 2022-03-22 | 2023-09-28 | ローム株式会社 | 電子部品の製造方法 |
-
2002
- 2002-07-29 JP JP2002219813A patent/JP4324352B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227730A (ja) * | 2006-02-24 | 2007-09-06 | Matsushita Electric Ind Co Ltd | チップコイル |
JP2008198929A (ja) * | 2007-02-15 | 2008-08-28 | Sony Corp | バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器 |
US7656262B2 (en) | 2007-02-15 | 2010-02-02 | Sony Corporation | Balun transformer, mounting structure of balun transformer, and electronic apparatus having built-in mounting structure |
JP4674590B2 (ja) * | 2007-02-15 | 2011-04-20 | ソニー株式会社 | バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器 |
JP2016515305A (ja) * | 2013-03-11 | 2016-05-26 | ボーンズ、インコーポレイテッド | ラミネートポリマーを使用するプレーナ磁気技術に関する装置および方法 |
JP2016139786A (ja) * | 2015-01-27 | 2016-08-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | コイル部品及びその製造方法 |
WO2023181917A1 (ja) * | 2022-03-22 | 2023-09-28 | ローム株式会社 | 電子部品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4324352B2 (ja) | 2009-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4202914B2 (ja) | 平面誘導性部品および平面変成器 | |
JP4505201B2 (ja) | 3−dスパイラル積層インダクタおよび3−dスパイラル積層インダクタを形成する方法 | |
JP2904086B2 (ja) | 半導体装置およびその製造方法 | |
KR100709775B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US7064411B2 (en) | Spiral inductor and transformer | |
US20070126543A1 (en) | Integrated inductor | |
KR20140126258A (ko) | 반도체 다이를 포함하는 개량된 패키지와 관련된 방법 및 장치 | |
US7633368B2 (en) | On-chip inductor | |
US20080012678A1 (en) | Symmetrical inductor | |
US20230207612A1 (en) | Multilayer-type on-chip inductor structure | |
KR20030029492A (ko) | 반도체 기판에 형성되는 박막 다층 하이 q 변압기 | |
JP2003338556A (ja) | 並列積層インダクタ | |
JP2004063760A (ja) | 平面型トランスフォーマーおよびその製造方法 | |
JPH0389548A (ja) | 半導体集積回路 | |
CN105244367A (zh) | 衬底结构及其制造方法 | |
US8004061B1 (en) | Conductive trace with reduced RF impedance resulting from the skin effect | |
JP2004031922A (ja) | 半導体装置 | |
KR100863009B1 (ko) | 인덕터가 내장된 기판 구조체 및 그 제조방법 | |
KR100779981B1 (ko) | 고성능 집적형 인덕터 | |
US20100052095A1 (en) | Inductor for semiconductor device and method of fabricating the same | |
JP2010114283A (ja) | スパイラルインダクタ | |
KR20010075974A (ko) | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 | |
US8044514B2 (en) | Semiconductor integrated circuit | |
KR20060067082A (ko) | 집적형 인덕터 및 그 제조방법 | |
US6740956B1 (en) | Metal trace with reduced RF impedance resulting from the skin effect |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |