CN105244367A - 衬底结构及其制造方法 - Google Patents

Abstract

本发明涉及一种衬底结构，其包括：绝缘衬底，所述绝缘衬底具有第一表面及与所述第一表面相对的第二表面。所述绝缘衬底包括从所述第一表面形成到所述绝缘衬底中的第一沟槽，所述第一沟槽由第一侧壁及第一底部形成。所述衬底结构包括第一导电材料，至少部分所述第一导电材料位于所述第一沟槽中，其中所述第一导电材料具有第一表面，所述第一表面未接触所述第一底部及所述第一侧壁。

Description

衬底结构及其制造方法

技术领域

本发明涉及一种衬底结构及其制造方法。

背景技术

随着半导体技术的蓬勃发展，集成电路(IntegratedCircuit，IC)的功能密度(每单位芯片面积内的互连装置的数目)不断增加。此外，在面临集成电路的体积或尺寸微型化的要求下，如何将高性能无源元件(如电感器)集成于半导体装置上乃目前半导体产业面临的一大挑战。特别是相较于有源装置，无源元件的体积较大，因此相对较难将无源元件集成于半导体装置中。

因此，需要一种半导体装置及其制造方法，可在不增加体积的条件下将高性能的无源元件集成于半导体装置中。

发明内容

本发明的实施例关于一种衬底结构，包括：绝缘衬底，所述绝缘衬底具有第一表面及与所述第一表面相对的第二表面，所述绝缘衬底具有从第一表面向第二表面形成的第一沟槽，所述第一沟槽由第一侧壁及第一底部形成；及第一导电材料，至少部分所述第一导电材料位于第一沟槽内，其中所述第一导电材料具有第一表面，所述第一表面未接触第一底部及第一侧壁。

本发明的另一实施例涉及一种衬底结构的制造方法，包括：提供绝缘衬底，所述绝缘衬底具有第一表面及与所述第一表面相对的第二表面；从第一表面向第二表面，在第一表面上形成第一沟槽，所述第一沟槽由第一侧壁及第一底部形成；及将第一导电材料填入第一沟槽内，使至少部分所述第一导电材料位于第一沟槽内，其中第一导电材料具有第一表面，所述第一表面未接触第一底部及第一侧壁。

附图说明

图1A为根据本发明一实施例的衬底结构的俯视示意图。

图1B为沿图1A的衬底结构的A-A'线段的剖面示意图。

图2A-2F为根据本发明另一实施例的衬底结构的制造方法的示意图。

图3为根据本发明一实施例的电感器的厚度与品质因子的关系图。

图4为根据本发明另一实施例的衬底结构的示意图。

图5为根据本发明另一实施例的衬底结构的示意图。

图6为根据本发明另一实施例的衬底结构的示意图。

图7为根据本发明另一实施例的衬底结构的示意图。

具体实施方式

图1A为根据本发明的一实施例的衬底结构10的俯视示意图。衬底结构10可包含绝缘衬底100、沟槽103、金属材料106以及电容器107。

绝缘衬底具有第一表面101及与所述第一表面相对的第二表面102。虽然图1A未绘示，但所属领域的技术人员应能了解，绝缘衬底100的表面或其中可包含但不限于驱动电路、迹线(trace)、焊垫(pad)等。位于第一表面101的焊垫可电性连接绝缘衬底100的驱动电路。

绝缘衬底100可包含但不限于玻璃、石英、二氧化硅或其它合适的绝缘材料。

绝缘衬底100具有从第一表面101向第二表面102形成的沟槽103。侧壁104及底部105形成沟槽103。沟槽103的宽度，例如沟槽103两侧壁104间的距离为W。沟槽103的深度，沟槽103开口到底部105的距离为H。沟槽103的形状可为螺旋状(spiral/helix)沟槽。沟槽103可为但不限于方形、圆弧形、多边形或其它几何形状的螺旋状沟槽。

沟槽103内包含金属材料106。金属材料106的侧面及底部分别与沟槽103的侧壁104及底部105接触，但金属材料106的上表面并未与沟槽103的侧壁104及底部105接触。金属材料106可为铜或其它合适的材料。由于金属材料106位于螺旋状沟槽103中，因此金属材料106可为形成于绝缘衬底100内的电感器或内埋式电感器。

电容器107位于绝缘衬底100的第一表面101上。虽然在图1A中电容器107与金属材料106并未连接，但所属领域的技术人员应可了解可依电路的设计需求将电容器107与金属材料106电连接。例如透过迹线(图未示)或绝缘衬底100的层间金属层(图未示)电性连接电容器107的下电极和金属材料106。根据本发明的另一实施例，绝缘衬底100的第一表面101上可包含不同于电容器107的有源元件及/或无源元件。

图1B为沿图1A的衬底结构10的A-A'线段的剖面示意图。沟槽103的深度H及宽度W可决定位于沟槽103内的金属材料106的宽度及厚度D(图未示)。沟槽103可具有但不限于从30μm到280μm的深度H，且具有但不限于从15μm到100μm宽度W。沟槽103的深度H及宽度W的比值可为但不限于从1:1到7:1。根据本发明的另一实施例，沟槽103的深度H及宽度W的比值可为6:1。

图2F为根据本发明另一实施例的衬底结构20的示意图。图2F的衬底结构20与图1A及图1B的衬底结构10相似，其不同之处在于图2F的绝缘衬底100的第一表面101上方具有钝化层108、金属材料层109以及钝化层110。

钝化层108可具有多个通孔(viahole)108h。金属材料可从金属材料层109向下延伸而填充于通孔108h中，以进一步与位于绝缘衬底100的沟槽103内的金属材料106电连接。钝化层110位于钝化层108及金属材料层109上，并覆盖一部分的钝化层108及金属材料层109。未被钝化层110覆盖的金属材料109层可与其它电路或其它元件电连接(图未示)。钝化层108覆盖电容器107，且金属材料层109与电容器107的上电极电连接。

钝化层108及110可为聚酰亚胺(polyimide)或其它适合作为钝化层的材料。金属材料层109可为铜或其它合适的导电材料。

图2A-2F为根据本发明另一实施例的衬底结构的制造方法的示意图。在图2A中，提供绝缘衬底100。绝缘衬底100具有第一表面101及与第一表面101相对的第二表面102。绝缘衬底100的第一表面101可包含迹线(trace)、接合导线焊垫(wirebondpad)及/或导通孔(via)。绝缘衬底100可由所属领域的技术人员所知可作为绝缘衬底100的材料组成。举例来说，绝缘衬底100可以是或可以包含玻璃、石英、二氧化硅或其它合适的绝缘材料。

从所述第一表面101向第二表面102形成沟槽103。沟槽103并未贯穿绝缘衬底100，换句话说，沟槽103并未延伸到第二表面102。沟槽103可以激光、蚀刻或其它技术来形成。沟槽103具有侧壁104及底部105。沟槽103两个侧壁104之间的距离为宽度W且沟槽103的开口到底部105的距离为深度H。

根据本发明的一实施例，沟槽103的深度H可为30μm到280μm，且宽度W可为15μm到100μm。沟槽103的深度H及宽度W的比值可为1:1到7:1。根据本发明的另一实施例，沟槽103的深度H及宽度W的比值可为6:1。

在图2B中，在所述绝缘衬底100的第一表面101上以及沟槽103中形成金属材料106。金属材料106可为铜或其它合适的材料。可使用但不限于电镀或其它技术将金属材料106形成在第一表面101上以及沟槽103中。

在图2C中，可使用研磨技术将第一表面101上的金属材料106移除，而留下沟槽103内的金属材料106，使绝缘衬底100的沟槽103内的金属材料106实质上与绝缘衬底100的第一表面101共平面。金属材料106的侧面及底部与沟槽103的侧壁104及底部105接触。金属材料106的上表面并未与沟槽103的侧壁104及底部105接触。

可在绝缘衬底100的第一表面101上形成金属-绝缘体-金属(MIM)电容器107或其它有源或无源元件。

在图2D中，在绝缘衬底100的第一表面101上及所述电容器107上形成钝化层108。钝化层108可包含多个通孔108h。通孔108h贯穿钝化层108且暴露部分金属材料106及电容器107。钝化层108可为聚酰亚胺或其它适合的保护材料。可使用但不限于压膜(printing)或其它技术形成钝化层108。可使用但不限于激光、蚀刻或其它技术形成通孔108h。

在图2E中，可在钝化层108上以及通孔108h内形成金属材料层109。部分位于通孔108h内的金属材料层109可与金属材料106电连接。部分位于通孔108h内的金属材料层109可与电容器107电连接。可使用电镀或其它技术在钝化层108上以及通孔108h内形成金属材料层109。金属材料层109可包含但不限于铜或其它合适的导电材料。

在图2F中，在钝化层108及金属材料层109上形成钝化层110。钝化层110覆盖部分钝化层108及金属材料层109。钝化层110可包含多个通孔109h。通孔109h暴露金属材料层109。钝化层110可为聚酰亚胺或其它适合的保护材料。可使用但不限于压膜(printing)或其它技术形成钝化层110。可使用但不限于激光、蚀刻或其它技术形成通孔109h。未被钝化层110覆盖或被通孔109h暴露的金属材料层109可与其它电路或其它元件电连接。

虽然图式中没有绘制，但在本发明的另一实施例中，可在图2A-2F所示的制造过程中同时形成多个、至少一个排/行或至少一个阵列的衬底结构20，再使用切割技术将其切割成如图2F所示的多个单个的衬底结构20。

在图2F中，由于金属材料106位于螺旋状沟槽103中，因此金属材料106可为形成于绝缘衬底100内的电感器或内埋式电感器。电感器的品质因子(qualityfactor/Qfactor)为决定电感器品质的重要参数。电感器的品质因子可以下列方式表达:

Q＝Es/El公式(1)

其中Es是存储于电感器的反应部分的总能量，El是损失于电感器的反应部分的总能量。

就高频电路应用领域而言，对于电感器的品质要求相对较高。即电路中所使用的电感器必须具有较高的品质因子。当在与频率有关的窄频带的电路中，高品质因子的电感器尤其重要。例如增加振荡器内的电感器品质因子，可降低振荡器的相位噪声，且可将震荡器的频率相对精准地限制在较窄的频带内。

在半导体电路或集成电路中，导致电感器品质因子下降的主要原因有导体损耗、介电损耗及衬底损耗。电感器的品质因子可以下列方式表达:

Q＝ω×L/R公式(2)

其中，ω为角频率(angularfrequency)、L为电感值(inductance)且R为在特定频率下将电感损失列入考虑的等效阻抗。由公式(2)可知，可通过减少或降低电感器的等效阻抗以减少导体损耗，进而增加电感器的品质因子。举例来说，可使用高导电率金属或厚度相对较后的金属线路来制造电感器，以降低电感器的阻抗。

在本发明的另一实施例中，可通过黄光技术以及电镀技术在衬底的表面上形成预定厚度的金属层或电感层(图未示)。然而，由于受到钝化层材料特性的限制，使得受钝化层保护的单层金属层厚度无法超过8-10μm。因此，如果要形成预定厚度大于例如10μm以上的金属层，那么需要在衬底上方利用两次以上黄光工艺形成具有预定厚度的金属层。前述的方式虽然可以降低电感阻抗以提升电感器的品质因子，但使用两次以上的黄光工艺相对增加了制造成本。此外，依序形成在衬底上方的多层钝化层和金属层/电感层无可避免地会大幅增加半导体集成电路的体积。再者，虽然钝化层可保护金属/电感层，但也会增加介电损耗，进而使电感器的品质因子下降。

在图1A、1B及2F所揭示的衬底结构10/20中，沟槽103的深度H及宽度W的比值可为1:1到7:1。举例来说，可在绝缘衬底100中形成宽度为15μm且深度为90μm的沟槽103。换句话说，不需要黄光工艺即可在沟槽103中形成厚度大于30μm以上的金属材料/电感器106，大幅的降低黄光工艺的成本。衬底结构10/20的金属材料/电感器106具有相对较低的导体损耗以及相对较高的品质因子。

此外，由于大部分形成电感器的金属材料106位于绝缘衬底100内，而非位于钝化层内，故可降低介电损耗。且绝缘衬底100可有效避免沟槽103内的金属材料106间的互感效应及/或与绝缘衬底100内其它金属线路/元件之间的互感效应，进而增加电感器的品质因子。

根据本发明的一实施例，图3揭示在不同的操作频率下(0.5GHz到10GHz)，位于图1A、1B及2F所示衬底结构10/20中电感器106的金属厚度与品质因子间的关系。如图3所示，在相同的操作频率下，金属材料/电感器106的厚度越大，那么电感器的品质因子越高。

图4为根据本发明另一实施例的衬底结构的示意图。图4的衬底结构40与图1A及1B所示的衬底结构10相似，其不同之处在于金属材料106的厚度大于绝缘衬底100的沟槽103的深度H。即，填入沟槽103的金属材料106可凸出绝缘衬底100的第一表面101，以进一步增加金属材料106的厚度。根据本发明的另一实施例，为了满足不同的需求，金属材料106的厚度也可小于绝缘衬底100的沟槽103的深度H(图未示)。即，填入所述沟槽103的金属材料106内凹或低于绝缘衬底100的第一表面101。

图5为根据本发明另一实施例的衬底结构的示意图。图5所揭示的衬底结构50与图2F所揭示的衬底结构20相似，其不同之处在于衬底结构50进一步包含沟槽103'、金属材料106'、钝化层108'、金属材料层109'以及钝化层110'。沟槽103'、金属材料106'、钝化层108'、金属材料层109'以及钝化层110'与沟槽103、金属材料106、钝化层108、金属材料层109以及钝化层110相似。

沟槽103'的结构以及形成方式类似于沟槽103的结构和形成方式。可从绝缘衬底100的第二表面102向第一表面101形成沟槽103'。沟槽103'具有侧壁104'及底部105'。沟槽103'的两侧壁104'间的距离为宽度W'且所述沟槽103'的开口到底部105'的距离为深度H'。

沟槽103'内包含金属材料106'。金属材料106'的侧面及底部与沟槽103'的侧壁104'及底部105'接触，但金属材料106'的下表面并未与与沟槽103'的侧壁104'或底部105'接触。

钝化层108'位于第二表面102上且包含多个通孔108h'。金属材料可从金属材料层109'延伸而填充于通孔108h'中，以进一步与位于绝缘衬底100的沟槽103'内的金属材料106'电连接。钝化层110'位于钝化层108'及金属材料层109'上，并覆盖一部分的钝化层108'及金属材料层109'。未被钝化层110'覆盖的金属材料109'层可与其它电路或其它元件电连接(图未示)。

根据本发明的一实施例，沟槽103'的宽度W'及深度H'可分别与沟槽103的宽度W及深度H相同。根据本发明的另一实施例，沟槽103'的宽度W'及深度H'可分别与沟槽103的宽度W及深度H相异。根据本发明的一实施例，所述金属材料106'及109'可为铜或其它合适的材料。根据本发明的一实施例，所述钝化层108'及110'可为聚酰亚胺(polyimide)或其它适合作为钝化层的保护材料。

衬底结构50可包含两个电感器，即位于沟槽103及沟槽103'内的导电材料106和106'。沟槽103沟槽103'的相对位置可依设计需求而调整或改变。沟槽103与103'的位置关系可为互相错位，即沟槽103'在垂直第一表面101的方向上并未与沟槽103的任一部分重叠(如虚线所示)。上下互相错位的沟槽布置可减少沟槽103内的金属材料106与沟槽103'内的金属材料106'之间的互感效应，以避免两个电感器中所载的信号彼此互相影响。根据本发明的另一实施例，沟槽103与103'可部分错位，即部分沟槽103'在垂直第一表面101的方向上与部分沟槽103重叠(图未示)。

图6为根据本发明另一实施例的衬底结构的示意图。图6所揭示的衬底结构60与图5所揭示的衬底结构50相似，其不同之处在于衬底结构60的沟槽103与103'在垂直第一表面101的方向上重叠，即沟槽103'与沟槽103的位置上下互相对称。

根据本发明的一实施例，图5及图6的衬底结构50、60各包含两个电感器，即位于沟槽103及沟槽103'内的导电材料106和106'。沟槽103、103'的几何图案、宽度W、W'、深度H、H'及两个沟槽之间的间距皆可依不同的设计及需求而任意调整及改变。衬底结构50、60所包含的上下电感器106和106'可形成变压器。变压器的耦合系数及激磁电感器等可通过调整沟槽103/103'的深度(或导电材料106和106'的厚度)、所述变压器的初级线圈(电感器106)及次级线圈(电感器106')的相对位置及线圈数(电感器数量)来决定。

图7为根据本发明另一实施例的衬底结构的示意图。图7所揭示的衬底结构70与图2F所揭示的衬底结构20相似，其不同之处在于图7包含两个电感器70a及70b。两个电感器70a及70b以导电材料109a串联连接，而电感器70b与电容器107的下电极以金属材料109电连接。根据本发明的一实施例，图7为两个电感器串联连接再与电容器107串联连接。根据本案另一实施例，电感器与电容器的连接方式可依电路的设计需求任意改变，以形成所需的无源元件电路(例如：滤波器)。

上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。此外，上述所使用的“可为”、“可包含”、“可使用”等词皆非用以限制本发明。所属领域的技术人员仍可在不背离本发明的教导与揭示下进行许多变化与修改。因此，本发明的范围并非限定于已揭示的实施例而包含不背离本发明的其它变化与修改，其为如随附权利要求书所涵盖的范围。

Claims (15)

1.一种衬底结构，其包括：

绝缘衬底，所述绝缘衬底具有第一表面及与所述第一表面相对的第二表面，所述绝缘衬底具有从所述第一表面形成到所述第二表面中的第一沟槽，所述第一沟槽由第一侧壁及第一底部形成；以及

第一导电材料，至少部分所述第一导电材料位于所述第一沟槽内，其中所述第一导电材料具有第一表面，所述第一表面未接触所述第一底部及所述第一侧壁。

2.根据权利要求1所述的衬底结构，其进一步包含钝化层，所述钝化层覆盖部分所述绝缘衬底的第一表面及部分所述第一导电材料的第一表面。

3.根据权利要求1所述的衬底结构，其中所述第一导电材料具有第一厚度，所述第一沟槽具有第一深度，所述第一厚度可小于、等于或大于所述第一深度。

4.根据权利要求1所述的衬底结构，其中所述第一沟槽具有第一深度及第一宽度，所述第一深度实质上为所述第一宽度的六倍。

5.根据权利要求1所述的衬底结构，其中所述第一导电材料具有第一厚度，可通过调整所述第一厚度来控制所述衬底结构的电感值及电感特性。

6.根据权利要求1至5中任一权利要求所述的衬底结构，其进一步包括第二导电材料，其中所述绝缘衬底进一步包括从所述第二表面形成到所述第一表面中的第二沟槽，所述第二沟槽由第二侧壁及第二底部形成，至少部分所述第二导电材料位于所述第二沟槽内。

7.根据权利要求6所述的衬底结构，其中所述第二导电材料具有第二表面，所述第二表面未接触所述第二底部及所述第二侧壁。

8.根据权利要求6所述的衬底结构，其进一步包含第二钝化层，所述第二钝化层覆盖部分所述绝缘衬底的第二表面及部分所述第二导电材料的第二表面。

9.根据权利要求6所述的衬底结构，其中所述第二导电材料具有第二厚度，所述第二沟槽具有第二深度，所述第二厚度可大于、等于或小于所述第二深度。

10.根据权利要求6所述的衬底结构，其中所述第二沟槽具有第二深度及第二宽度，所述第二深度实质上为所述第二宽度的六倍。

11.根据权利要求6所述的衬底结构，其中所述第二导电材料具有第二厚度，可通过调整所述第一导电材料的所述第一厚度及所述第二导电材料的所述第二厚度来控制所述衬底结构的互感值及互感系数。

12.根据权利要求6所述的衬底结构，其中可通过调整所述第一沟槽及所述第二沟槽的相对位置来控制所述衬底结构的互感值及互感系数。

13.一种衬底结构的制造方法，其包括：

提供绝缘衬底，所述绝缘衬底具有第一表面及与所述第一表面相对的第二表面；

从所述第一表面向所述第二表面，在所述第一表面上形成第一沟槽，所述第一沟槽由第一侧壁及第一底部形成；以及

将至少部分第一导电材料填入所述第一沟槽内，

其中所述第一导电材料具有第一表面，所述第一表面未接触所述第一底部及所述第一侧壁。

14.根据权利要求13所述的方法，其进一步包含：

在所述第一表面上形成第一钝化层，所述第一钝化层覆盖部分所述绝缘衬底的第一表面及部分所述第一导电材料的第一表面；以及

从所述第一导电材料的第一表面中未被所述钝化层覆盖的部分形成一或多个电连接。

15.根据权利要求13所述的方法，其中将所述第一导电材料填入所述第一沟槽内的步骤进一步包含：

将所述第一导电材料涂布于具有所述第一沟槽的所述第一表面上；以及

从所述第一表面上移除凸出所述第一沟槽的所述第一导电材料。