JP2006114533A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006114533A JP2006114533A JP2004297279A JP2004297279A JP2006114533A JP 2006114533 A JP2006114533 A JP 2006114533A JP 2004297279 A JP2004297279 A JP 2004297279A JP 2004297279 A JP2004297279 A JP 2004297279A JP 2006114533 A JP2006114533 A JP 2006114533A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor device
- die
- semiconductor chip
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】外付けバイパスコンデンサを簡便な構成で不要にできる半導体装置を提供する。
【解決手段】分割されたダイパッド2a,2bを有し、分割されたダイパッド2a,2bの間に誘電体材料4を敷き詰め、ダイパッド2a,2bの上に絶縁性の接合材3を介して半導体チップ1を設置し、さらに半導体チップ1上の電源端子6aをワイヤ5aによりダイパッド2aに接続し、グランド端子6bをワイヤ5bによりダイパッド2bに接続することにより、ダイパッド2a、誘電体材料4、ダイパッド2bとによってバイパスコンデンサを構成する。
【選択図】図1
【解決手段】分割されたダイパッド2a,2bを有し、分割されたダイパッド2a,2bの間に誘電体材料4を敷き詰め、ダイパッド2a,2bの上に絶縁性の接合材3を介して半導体チップ1を設置し、さらに半導体チップ1上の電源端子6aをワイヤ5aによりダイパッド2aに接続し、グランド端子6bをワイヤ5bによりダイパッド2bに接続することにより、ダイパッド2a、誘電体材料4、ダイパッド2bとによってバイパスコンデンサを構成する。
【選択図】図1
Description
本発明は、高周波回路を集積した半導体装置に関するものである。
従来、高周波回路を集積した半導体チップでは、駆動電源電圧に含まれる不要な高周波成分を取り除き、回路の高周波特性を向上させるため、グランド電位に対して電源電位に高容量のバイパスコンデンサを接続し、特性の安定化を図っている。一般的には、このバイパスコンデンサとして半導体装置より外部の電源端子とグランド端子の間に高容量のチップコンデンサが設置されているが、コンデンサをより半導体チップに近いところに設置し、高周波特性をより向上させるために、半導体装置の内部にバイパスコンデンサを設置することが試みられている。
半導体装置にバイパスコンデンサを内蔵した従来技術の一例として、特許文献1に記載された技術がある。
図7は従来の半導体装置の断面図である。リードフレームのダイパッド51上に、第1の導電性膜52と強誘電体薄膜53と第2の導電性膜54とを順次積層した支持基板と、集積回路が作り込まれた半導体基板55とが搭載されており、電源端子56aと第1の導電性膜52とリードフレームの第1のリード50aとが電気的に接続され、グランド端子56bと第2の導電性膜54とリードフレームの第2のリード50bとが接続された構成となっている。
特開平5−267557号公報
しかしながら上記の構成では、積層された導電性膜52,54と電源端子56a及びグランド端子56bをワイヤ57で接続しなければならないためワイヤリングが複雑になってしまい、また半導体基板55の周辺にコンデンサを形成する十分なスペースが必要であるため半導体装置全体のサイズが大きくなる要因となる。また上記の構成では、電源端子56aとグランド端子56bの2端子間だけにしかバイパスコンデンサを挿入することができないことも課題となっている。
本発明は、上記従来の課題を解決し、ワイヤリングを簡素化するとともに、装置全体のサイズを拡大することなく、複数の端子間にバイパスコンデンサを搭載可能な半導体装置を提供することを目的とする。更に本発明は、半導体装置表面から見たピン配置の向きが容易に認識でき、また受光素子内蔵半導体チップなどをダイスボンディングする際、容易に位置合わせが可能な半導体装置を提供することを目的とする。
上記の課題を解決するために本発明の半導体装置は、半導体チップを搭載するリードフレームのダイパッドを複数の領域に分割し、例えばダイパッドを2つに分割してダイパッドの片側を電源端子に、もう片側をグランド端子に接続するというように、分割されたダイパッドのそれぞれの分割領域を異なる電位とし、分割したダイパッド間に誘電体材料を挿入した構造になっている。
本発明の半導体装置によれば、半導体チップを搭載するダイパッドの間、すなわち半導体チップの裏面の領域にバイパスコンデンサを形成することができるため、半導体装置全体のサイズに影響を与えずにバイパスコンデンサを搭載することができる。
また、分割したリードフレームのダイパッド自体に電位をもたせるため、図7に示す従来技術のようなバイパスコンデンサ部とリードフレームのピン側とを接続するワイヤが不要であり、組立工程の簡素化が可能である。
さらに、ダイパッドを3つ以上の領域に分割することによって複数の端子間にバイパスコンデンサを搭載することが可能であり、分割するダイパッドの形状を工夫することによって、半導体装置のピン配置を容易に認識できる目印としたり、ダイスボンディング時の位置合わせの目印として使用することができる。
以下、本発明による実施の形態について、図面を用いて説明する。
(第1の実施の形態)
図1は本発明の第1の実施の形態における半導体装置の断面構成図である。図1において、1は半導体チップ、2aは第1のダイパッド、2bは第2のダイパッド、3は絶縁性の接合材、4は誘電体材料、5a,5bはワイヤ、6aは電源端子、6bはグランド端子である。ダイパッド2a,2bの間には誘電体材料4が敷き詰められており、ダイパッド2a,2bの上には絶縁性の接合材3を介して半導体チップ1が設置されている。誘電体材料4として例えば図1のように誘電率の高いパッケージ樹脂などを用いてもよい。また半導体チップ1上の電源端子6aはワイヤ5aによってダイパッド2aに接続され、グランド端子6bはワイヤ5bによってダイパッド2bに接続されている。
図1は本発明の第1の実施の形態における半導体装置の断面構成図である。図1において、1は半導体チップ、2aは第1のダイパッド、2bは第2のダイパッド、3は絶縁性の接合材、4は誘電体材料、5a,5bはワイヤ、6aは電源端子、6bはグランド端子である。ダイパッド2a,2bの間には誘電体材料4が敷き詰められており、ダイパッド2a,2bの上には絶縁性の接合材3を介して半導体チップ1が設置されている。誘電体材料4として例えば図1のように誘電率の高いパッケージ樹脂などを用いてもよい。また半導体チップ1上の電源端子6aはワイヤ5aによってダイパッド2aに接続され、グランド端子6bはワイヤ5bによってダイパッド2bに接続されている。
このような構造にすることにより、電源端子6aとグランド端子6bの間に誘電体材料4が挿入されることになり、この誘電体材料4がバイパスコンデンサとして動作する。このコンデンサはチップ裏面の領域に形成することができるため、半導体装置全体のサイズに影響を与えることなく搭載することができる。また、ダイパッド間にコンデンサを形成するため通常の半導体装置に対してワイヤ数が増えることがなく、さらにダイパッドを3つ以上の領域に分割することによって複数の端子間(例えば電源電圧−グランド間とリファレンス電圧−グランド間)にバイパスコンデンサを搭載することが可能である。
(第2の実施の形態)
図2は本発明の第2の実施の形態における半導体装置の断面構成図である。図2において、1は半導体チップ、2aは第1のダイパッド、2bは第2のダイパッド、3は絶縁性の接合材、5a,5bはワイヤ、6aは電源端子、6bはグランド端子、7はチップコンデンサ、8はパッケージ樹脂である。ダイパッド2a,2bの間にはチップコンデンサ7が設置されており、ダイパッド2a,2bの上には絶縁性の接合材3を介して半導体チップ1が設置されている。また半導体チップ1上の電源端子6aはワイヤ5aによってダイパッド2aに接続され、グランド端子6bはワイヤ5bによってダイパッド2bに接続されている。
図2は本発明の第2の実施の形態における半導体装置の断面構成図である。図2において、1は半導体チップ、2aは第1のダイパッド、2bは第2のダイパッド、3は絶縁性の接合材、5a,5bはワイヤ、6aは電源端子、6bはグランド端子、7はチップコンデンサ、8はパッケージ樹脂である。ダイパッド2a,2bの間にはチップコンデンサ7が設置されており、ダイパッド2a,2bの上には絶縁性の接合材3を介して半導体チップ1が設置されている。また半導体チップ1上の電源端子6aはワイヤ5aによってダイパッド2aに接続され、グランド端子6bはワイヤ5bによってダイパッド2bに接続されている。
第2の実施の形態では、図1に示す第1の実施の形態で用いている誘電体材料4(パッケージ樹脂)の代わりにチップコンデンサ7を用いている。チップコンデンサ7を用いることにより更に高容量のバイパスコンデンサを搭載することができるため、更に高周波特性を向上させることが可能である。尚、第2の実施の形態においても第1の実施の形態と同様、半導体チップ1の裏面領域にチップコンデンサ7を設置しているため、半導体装置全体のサイズに影響を与えることはない。
(第3の実施の形態)
図3は本発明の第3の実施の形態における半導体装置の断面構成図である。図3において、1は半導体チップ、2aは第1のダイパッド、2bは第2のダイパッド、3は誘電体性の接合材、4はパッケージ樹脂、5a,5bはワイヤ、6aは電源端子、6bはグランド端子、9は導電性の接合材である。ダイパッド2aと半導体チップ1は誘電体性の接合材3によって接合されており、ダイパッド2bと半導体チップ1は導電性の接合材9によって接合されている。また半導体チップ1上の電源端子6aはワイヤ5aによりダイパッド2aに接続され、グランド端子6bはワイヤ5bによりダイパッド2bに接続されている。
図3は本発明の第3の実施の形態における半導体装置の断面構成図である。図3において、1は半導体チップ、2aは第1のダイパッド、2bは第2のダイパッド、3は誘電体性の接合材、4はパッケージ樹脂、5a,5bはワイヤ、6aは電源端子、6bはグランド端子、9は導電性の接合材である。ダイパッド2aと半導体チップ1は誘電体性の接合材3によって接合されており、ダイパッド2bと半導体チップ1は導電性の接合材9によって接合されている。また半導体チップ1上の電源端子6aはワイヤ5aによりダイパッド2aに接続され、グランド端子6bはワイヤ5bによりダイパッド2bに接続されている。
ここで半導体チップ1の裏面がグランド電位になっているとすれば、電源端子6aとグランドの間に誘電体性の接合材3が挿入されているため、この接合材3がバイパスコンデンサとして動作する。第3の実施の形態は、第1の実施の形態と異なりダイパッド2aに対して垂直方向に誘電体を挿入するため、電極が誘電体に接する面積を大きく取ることができる。その結果、より高容量のバイパスコンデンサを形成することができるようになり、より高周波特性を向上させることが期待できる。
(第4の実施の形態)
図4は本発明の第4の実施の形態における半導体装置の平面構成図である。なお、第4の実施の形態の断面構成は、図1に示す第1の実施の形態と同様である。図4において、2aは第1のダイパッド、2bは第2のダイパッドであり、半導体チップ、ワイヤの図示は省略した。第4の実施の形態では図4に示すように第1のダイパッド2aと第2のダイパッド2bがくし型の形状になっており、2つのダイパッド2a,2bが密に隣接するような構造である。
図4は本発明の第4の実施の形態における半導体装置の平面構成図である。なお、第4の実施の形態の断面構成は、図1に示す第1の実施の形態と同様である。図4において、2aは第1のダイパッド、2bは第2のダイパッドであり、半導体チップ、ワイヤの図示は省略した。第4の実施の形態では図4に示すように第1のダイパッド2aと第2のダイパッド2bがくし型の形状になっており、2つのダイパッド2a,2bが密に隣接するような構造である。
このような構造にすることにより、2つのダイパッド2a,2bが挿入された誘電体材料4(図1参照)に接する面積を大きく取ることができる。そのため、より高容量のバイパスコンデンサを形成することができるため、より高周波特性を向上させることが期待できる。
(第5の実施の形態)
図5は本発明の第5の実施の形態における半導体装置の断面構成図である。図5において、1は半導体チップ、2aは第1のダイパッド、2bは第2のダイパッド、3は絶縁性の接合材、4は誘電体材料、5a,5bはワイヤ、6aは電源端子、6bはグランド端子である。第5の実施の形態の基本的な構造は、第1の実施の形態と同様であるので説明を省略する。
図5は本発明の第5の実施の形態における半導体装置の断面構成図である。図5において、1は半導体チップ、2aは第1のダイパッド、2bは第2のダイパッド、3は絶縁性の接合材、4は誘電体材料、5a,5bはワイヤ、6aは電源端子、6bはグランド端子である。第5の実施の形態の基本的な構造は、第1の実施の形態と同様であるので説明を省略する。
第1の実施の形態において図1に示す第1のダイパッド2aと第2のダイパッド2bとが並列配置されていることに対し、第5の実施の形態は、図5のように第1のダイパッド2aと第2のダイパッド2bを2層構造としたものである。すなわち、第1のダイパッド2aが接合材3の全体に接続され、第1のダイパッド2aにおける接合材3との接合領域に、誘電体材料4を介して対向するように第2のダイパッド2bの一部の領域が配置されたものである。
このような構造を用いることにより、ダイパッド2a,2bに対して垂直方向に誘電体材料4を挿入できるため、ダイパッド2a,2bが誘電体に接する面積を大きく取ることができる。そのため、より高容量のバイパスコンデンサを形成することができるようになり、より高周波特性を向上させることが期待できる。
(第6の実施の形態)
図6は本発明の第6の実施の形態における半導体装置の平面構成図である。なお、第6の実施の形態の断面構成は、図1に示す第1の実施の形態と同様である。図6において、2aは第1のダイパッド、2bは第2のダイパッドであり、半導体チップ、ワイヤの図示は省略してある。第6の実施の形態では図6のように第1のダイパッド2aと第2のダイパッド2bとにおける接合材3との接合領域が上下左右において非対称な構造になっている。
図6は本発明の第6の実施の形態における半導体装置の平面構成図である。なお、第6の実施の形態の断面構成は、図1に示す第1の実施の形態と同様である。図6において、2aは第1のダイパッド、2bは第2のダイパッドであり、半導体チップ、ワイヤの図示は省略してある。第6の実施の形態では図6のように第1のダイパッド2aと第2のダイパッド2bとにおける接合材3との接合領域が上下左右において非対称な構造になっている。
通常の半導体装置はダイパッドの形状が上下左右に対称であるものが多く、この場合半導体装置のピン配置、すなわちどのピンが1番ピンか、装置を冶具に対してどちらの向きにセットすればよいかなどを見た目で瞬時に判断しにくい。そこで、図6のような非対称性をもったダイパッドの構造を用いることにより、半導体装置を表面方向から見たピン配置を容易に認識することができる。また、受光素子内蔵半導体装置など半導体チップの水平方向における位置精度の要求が厳しい半導体装置において、図6のような非対称性をもったダイパッドの構造を用いることにより、ダイパッドの構造自体をチップダイボンディング時の位置合わせの目印として使用することが可能である。
以上説明したように、本発明は高周波回路を集積した半導体装置において、バイパスコンデンサを半導体装置に内蔵する方法として有用である。
1 半導体チップ
2a 第1のダイパッド
2b 第2のダイパッド
3 (絶縁性の)接合材
4 誘電体材料
5a,5b ワイヤ
5b ワイヤ
6a 電源端子
6b グランド端子
7 チップコンデンサ
8 パッケージ樹脂
9 (導電性の)接合材
2a 第1のダイパッド
2b 第2のダイパッド
3 (絶縁性の)接合材
4 誘電体材料
5a,5b ワイヤ
5b ワイヤ
6a 電源端子
6b グランド端子
7 チップコンデンサ
8 パッケージ樹脂
9 (導電性の)接合材
Claims (7)
- 半導体チップを搭載するためのダイパッドを複数の領域に分割し、前記ダイパッドのそれぞれの分割領域が異なる電位になるように電源に接続し、前記ダイパッド間に誘電体材料を挿入したことを特徴とする半導体装置。
- 半導体チップを搭載するためのダイパッドを複数の領域に分割し、前記ダイパッドのそれぞれの分割領域が異なる電位になるように電源に接続し、前記ダイパッド間にチップコンデンサを挿入したことを特徴とする半導体装置。
- 半導体チップを搭載するためのダイパッドを複数の領域に分割し、半導体チップの裏面を、電源に接続したダイパッドに誘電体性の接合材によって接合し、グランド電位に接続したダイパッドに導電性の接合材によって接合したことを特徴とする半導体装置。
- 複数に分割されたダイパッドのそれぞれの隣接部がくし型になっており、ダイパッド間の容量値を高める構造になっていることを特徴とする請求項1,2または3記載の半導体装置。
- 複数に分割されたダイパッドが半導体チップの垂直方向に対して多層構造になっており、ダイパッド間の容量値を高める構造になっていることを特徴とする請求項1,2または3記載の半導体装置。
- 複数に分割されたダイパッドの形状が上下左右に非対称になっており、表面方向から見たピン配置が容易に認識可能な構造になっていることを特徴とする請求項1,2または3記載の半導体装置。
- 複数に分割されたダイパッドにおける前記誘電体材料との接合領域の形状が、各々互いに異なることを特徴とする請求項1,2または3記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004297279A JP2006114533A (ja) | 2004-10-12 | 2004-10-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004297279A JP2006114533A (ja) | 2004-10-12 | 2004-10-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006114533A true JP2006114533A (ja) | 2006-04-27 |
Family
ID=36382830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004297279A Withdrawn JP2006114533A (ja) | 2004-10-12 | 2004-10-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006114533A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009109476A (ja) * | 2007-06-15 | 2009-05-21 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | 高電圧アイソレーション付きの集積バッテリー電圧センサ、バッテリー電圧感知システム、及びバッテリー電圧感知方法 |
JP2013085007A (ja) * | 2008-09-09 | 2013-05-09 | Lsi Corp | ビアを介して電力供給及び接地されるパッケージ |
-
2004
- 2004-10-12 JP JP2004297279A patent/JP2006114533A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009109476A (ja) * | 2007-06-15 | 2009-05-21 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | 高電圧アイソレーション付きの集積バッテリー電圧センサ、バッテリー電圧感知システム、及びバッテリー電圧感知方法 |
JP2013085007A (ja) * | 2008-09-09 | 2013-05-09 | Lsi Corp | ビアを介して電力供給及び接地されるパッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
KR101062260B1 (ko) | 집적 회로 조립체 | |
JP3499202B2 (ja) | 半導体装置の製造方法 | |
TWI423418B (zh) | 半導體裝置及其製造方法、與印刷電路基板及電子設備 | |
US8253228B2 (en) | Package on package structure | |
JP2001185651A (ja) | 半導体装置およびその製造方法 | |
US7391106B2 (en) | Stack type package | |
CN105814687A (zh) | 半导体封装及其安装结构 | |
JP2005203775A (ja) | マルチチップパッケージ | |
US8624367B2 (en) | Semiconductor device including semiconductor chip mounted on lead frame | |
JP2006245618A (ja) | 受動素子内蔵半導体装置 | |
JP2004047811A (ja) | 受動素子内蔵半導体装置 | |
JP2012104633A (ja) | 半導体装置 | |
JP2006114533A (ja) | 半導体装置 | |
JP4280179B2 (ja) | 積層型半導体装置 | |
JP4658529B2 (ja) | 集積回路モジュールの構造 | |
JP3942495B2 (ja) | 半導体装置 | |
KR20080020137A (ko) | 역피라미드 형상의 적층 반도체 패키지 | |
JP4181557B2 (ja) | 半導体装置およびその製造方法 | |
JP2002237567A (ja) | 半導体装置 | |
KR100631991B1 (ko) | Ic 칩 적층 구조를 갖는 전자 기기용 모듈 | |
JP2001298039A (ja) | 半導体装置 | |
KR100834835B1 (ko) | 콘덴서를 내장한 반도체 장치 및 그 제조 방법 | |
JPH04267361A (ja) | リードレスチップキャリア | |
JP2005203634A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090310 |