JP2006114533A - 半導体装置 - Google Patents

Abstract

【課題】外付けバイパスコンデンサを簡便な構成で不要にできる半導体装置を提供する。
【解決手段】分割されたダイパッド２ａ，２ｂを有し、分割されたダイパッド２ａ，２ｂの間に誘電体材料４を敷き詰め、ダイパッド２ａ，２ｂの上に絶縁性の接合材３を介して半導体チップ１を設置し、さらに半導体チップ１上の電源端子６ａをワイヤ５ａによりダイパッド２ａに接続し、グランド端子６ｂをワイヤ５ｂによりダイパッド２ｂに接続することにより、ダイパッド２ａ、誘電体材料４、ダイパッド２ｂとによってバイパスコンデンサを構成する。
【選択図】図１

Description

本発明は、高周波回路を集積した半導体装置に関するものである。

従来、高周波回路を集積した半導体チップでは、駆動電源電圧に含まれる不要な高周波成分を取り除き、回路の高周波特性を向上させるため、グランド電位に対して電源電位に高容量のバイパスコンデンサを接続し、特性の安定化を図っている。一般的には、このバイパスコンデンサとして半導体装置より外部の電源端子とグランド端子の間に高容量のチップコンデンサが設置されているが、コンデンサをより半導体チップに近いところに設置し、高周波特性をより向上させるために、半導体装置の内部にバイパスコンデンサを設置することが試みられている。

半導体装置にバイパスコンデンサを内蔵した従来技術の一例として、特許文献１に記載された技術がある。

図７は従来の半導体装置の断面図である。リードフレームのダイパッド５１上に、第１の導電性膜５２と強誘電体薄膜５３と第２の導電性膜５４とを順次積層した支持基板と、集積回路が作り込まれた半導体基板５５とが搭載されており、電源端子５６ａと第１の導電性膜５２とリードフレームの第１のリード５０ａとが電気的に接続され、グランド端子５６ｂと第２の導電性膜５４とリードフレームの第２のリード５０ｂとが接続された構成となっている。
特開平５−２６７５５７号公報

しかしながら上記の構成では、積層された導電性膜５２，５４と電源端子５６ａ及びグランド端子５６ｂをワイヤ５７で接続しなければならないためワイヤリングが複雑になってしまい、また半導体基板５５の周辺にコンデンサを形成する十分なスペースが必要であるため半導体装置全体のサイズが大きくなる要因となる。また上記の構成では、電源端子５６ａとグランド端子５６ｂの２端子間だけにしかバイパスコンデンサを挿入することができないことも課題となっている。

本発明は、上記従来の課題を解決し、ワイヤリングを簡素化するとともに、装置全体のサイズを拡大することなく、複数の端子間にバイパスコンデンサを搭載可能な半導体装置を提供することを目的とする。更に本発明は、半導体装置表面から見たピン配置の向きが容易に認識でき、また受光素子内蔵半導体チップなどをダイスボンディングする際、容易に位置合わせが可能な半導体装置を提供することを目的とする。

上記の課題を解決するために本発明の半導体装置は、半導体チップを搭載するリードフレームのダイパッドを複数の領域に分割し、例えばダイパッドを２つに分割してダイパッドの片側を電源端子に、もう片側をグランド端子に接続するというように、分割されたダイパッドのそれぞれの分割領域を異なる電位とし、分割したダイパッド間に誘電体材料を挿入した構造になっている。

本発明の半導体装置によれば、半導体チップを搭載するダイパッドの間、すなわち半導体チップの裏面の領域にバイパスコンデンサを形成することができるため、半導体装置全体のサイズに影響を与えずにバイパスコンデンサを搭載することができる。

また、分割したリードフレームのダイパッド自体に電位をもたせるため、図７に示す従来技術のようなバイパスコンデンサ部とリードフレームのピン側とを接続するワイヤが不要であり、組立工程の簡素化が可能である。

さらに、ダイパッドを３つ以上の領域に分割することによって複数の端子間にバイパスコンデンサを搭載することが可能であり、分割するダイパッドの形状を工夫することによって、半導体装置のピン配置を容易に認識できる目印としたり、ダイスボンディング時の位置合わせの目印として使用することができる。

以下、本発明による実施の形態について、図面を用いて説明する。

（第１の実施の形態）
図１は本発明の第１の実施の形態における半導体装置の断面構成図である。図１において、１は半導体チップ、２ａは第１のダイパッド、２ｂは第２のダイパッド、３は絶縁性の接合材、４は誘電体材料、５ａ，５ｂはワイヤ、６ａは電源端子、６ｂはグランド端子である。ダイパッド２ａ，２ｂの間には誘電体材料４が敷き詰められており、ダイパッド２ａ，２ｂの上には絶縁性の接合材３を介して半導体チップ１が設置されている。誘電体材料４として例えば図１のように誘電率の高いパッケージ樹脂などを用いてもよい。また半導体チップ１上の電源端子６ａはワイヤ５ａによってダイパッド２ａに接続され、グランド端子６ｂはワイヤ５ｂによってダイパッド２ｂに接続されている。

このような構造にすることにより、電源端子６ａとグランド端子６ｂの間に誘電体材料４が挿入されることになり、この誘電体材料４がバイパスコンデンサとして動作する。このコンデンサはチップ裏面の領域に形成することができるため、半導体装置全体のサイズに影響を与えることなく搭載することができる。また、ダイパッド間にコンデンサを形成するため通常の半導体装置に対してワイヤ数が増えることがなく、さらにダイパッドを３つ以上の領域に分割することによって複数の端子間（例えば電源電圧−グランド間とリファレンス電圧−グランド間）にバイパスコンデンサを搭載することが可能である。

（第２の実施の形態）
図２は本発明の第２の実施の形態における半導体装置の断面構成図である。図２において、１は半導体チップ、２ａは第１のダイパッド、２ｂは第２のダイパッド、３は絶縁性の接合材、５ａ，５ｂはワイヤ、６ａは電源端子、６ｂはグランド端子、７はチップコンデンサ、８はパッケージ樹脂である。ダイパッド２ａ，２ｂの間にはチップコンデンサ７が設置されており、ダイパッド２ａ，２ｂの上には絶縁性の接合材３を介して半導体チップ１が設置されている。また半導体チップ１上の電源端子６ａはワイヤ５ａによってダイパッド２ａに接続され、グランド端子６ｂはワイヤ５ｂによってダイパッド２ｂに接続されている。

第２の実施の形態では、図１に示す第１の実施の形態で用いている誘電体材料４（パッケージ樹脂）の代わりにチップコンデンサ７を用いている。チップコンデンサ７を用いることにより更に高容量のバイパスコンデンサを搭載することができるため、更に高周波特性を向上させることが可能である。尚、第２の実施の形態においても第１の実施の形態と同様、半導体チップ１の裏面領域にチップコンデンサ７を設置しているため、半導体装置全体のサイズに影響を与えることはない。

（第３の実施の形態）
図３は本発明の第３の実施の形態における半導体装置の断面構成図である。図３において、１は半導体チップ、２ａは第１のダイパッド、２ｂは第２のダイパッド、３は誘電体性の接合材、４はパッケージ樹脂、５ａ，５ｂはワイヤ、６ａは電源端子、６ｂはグランド端子、９は導電性の接合材である。ダイパッド２ａと半導体チップ１は誘電体性の接合材３によって接合されており、ダイパッド２ｂと半導体チップ１は導電性の接合材９によって接合されている。また半導体チップ１上の電源端子６ａはワイヤ５ａによりダイパッド２ａに接続され、グランド端子６ｂはワイヤ５ｂによりダイパッド２ｂに接続されている。

ここで半導体チップ１の裏面がグランド電位になっているとすれば、電源端子６ａとグランドの間に誘電体性の接合材３が挿入されているため、この接合材３がバイパスコンデンサとして動作する。第３の実施の形態は、第１の実施の形態と異なりダイパッド２ａに対して垂直方向に誘電体を挿入するため、電極が誘電体に接する面積を大きく取ることができる。その結果、より高容量のバイパスコンデンサを形成することができるようになり、より高周波特性を向上させることが期待できる。

（第４の実施の形態）
図４は本発明の第４の実施の形態における半導体装置の平面構成図である。なお、第４の実施の形態の断面構成は、図１に示す第１の実施の形態と同様である。図４において、２ａは第１のダイパッド、２ｂは第２のダイパッドであり、半導体チップ、ワイヤの図示は省略した。第４の実施の形態では図４に示すように第１のダイパッド２ａと第２のダイパッド２ｂがくし型の形状になっており、２つのダイパッド２ａ，２ｂが密に隣接するような構造である。

このような構造にすることにより、２つのダイパッド２ａ，２ｂが挿入された誘電体材料４（図１参照）に接する面積を大きく取ることができる。そのため、より高容量のバイパスコンデンサを形成することができるため、より高周波特性を向上させることが期待できる。

（第５の実施の形態）
図５は本発明の第５の実施の形態における半導体装置の断面構成図である。図５において、１は半導体チップ、２ａは第１のダイパッド、２ｂは第２のダイパッド、３は絶縁性の接合材、４は誘電体材料、５ａ，５ｂはワイヤ、６ａは電源端子、６ｂはグランド端子である。第５の実施の形態の基本的な構造は、第１の実施の形態と同様であるので説明を省略する。

第１の実施の形態において図１に示す第１のダイパッド２ａと第２のダイパッド２ｂとが並列配置されていることに対し、第５の実施の形態は、図５のように第１のダイパッド２ａと第２のダイパッド２ｂを２層構造としたものである。すなわち、第１のダイパッド２ａが接合材３の全体に接続され、第１のダイパッド２ａにおける接合材３との接合領域に、誘電体材料４を介して対向するように第２のダイパッド２ｂの一部の領域が配置されたものである。

このような構造を用いることにより、ダイパッド２ａ，２ｂに対して垂直方向に誘電体材料４を挿入できるため、ダイパッド２ａ，２ｂが誘電体に接する面積を大きく取ることができる。そのため、より高容量のバイパスコンデンサを形成することができるようになり、より高周波特性を向上させることが期待できる。

（第６の実施の形態）
図６は本発明の第６の実施の形態における半導体装置の平面構成図である。なお、第６の実施の形態の断面構成は、図１に示す第１の実施の形態と同様である。図６において、２ａは第１のダイパッド、２ｂは第２のダイパッドであり、半導体チップ、ワイヤの図示は省略してある。第６の実施の形態では図６のように第１のダイパッド２ａと第２のダイパッド２ｂとにおける接合材３との接合領域が上下左右において非対称な構造になっている。

通常の半導体装置はダイパッドの形状が上下左右に対称であるものが多く、この場合半導体装置のピン配置、すなわちどのピンが１番ピンか、装置を冶具に対してどちらの向きにセットすればよいかなどを見た目で瞬時に判断しにくい。そこで、図６のような非対称性をもったダイパッドの構造を用いることにより、半導体装置を表面方向から見たピン配置を容易に認識することができる。また、受光素子内蔵半導体装置など半導体チップの水平方向における位置精度の要求が厳しい半導体装置において、図６のような非対称性をもったダイパッドの構造を用いることにより、ダイパッドの構造自体をチップダイボンディング時の位置合わせの目印として使用することが可能である。

以上説明したように、本発明は高周波回路を集積した半導体装置において、バイパスコンデンサを半導体装置に内蔵する方法として有用である。

本発明の第１の実施の形態における半導体装置の断面構成図 本発明の第２の実施の形態における半導体装置の断面構成図 本発明の第３の実施の形態における半導体装置の断面構成図 本発明の第４の実施の形態における半導体装置の断面構成図 本発明の第５の実施の形態における半導体装置の断面構成図 本発明の第６の実施の形態における半導体装置の断面構成図 従来の半導体装置の構成図

符号の説明

１ 半導体チップ
２ａ 第１のダイパッド
２ｂ 第２のダイパッド
３ （絶縁性の）接合材
４ 誘電体材料
５ａ，５ｂ ワイヤ
５ｂ ワイヤ
６ａ 電源端子
６ｂ グランド端子
７ チップコンデンサ
８ パッケージ樹脂
９ （導電性の）接合材

Claims (7)

1. 半導体チップを搭載するためのダイパッドを複数の領域に分割し、前記ダイパッドのそれぞれの分割領域が異なる電位になるように電源に接続し、前記ダイパッド間に誘電体材料を挿入したことを特徴とする半導体装置。
2. 半導体チップを搭載するためのダイパッドを複数の領域に分割し、前記ダイパッドのそれぞれの分割領域が異なる電位になるように電源に接続し、前記ダイパッド間にチップコンデンサを挿入したことを特徴とする半導体装置。
3. 半導体チップを搭載するためのダイパッドを複数の領域に分割し、半導体チップの裏面を、電源に接続したダイパッドに誘電体性の接合材によって接合し、グランド電位に接続したダイパッドに導電性の接合材によって接合したことを特徴とする半導体装置。
4. 複数に分割されたダイパッドのそれぞれの隣接部がくし型になっており、ダイパッド間の容量値を高める構造になっていることを特徴とする請求項１，２または３記載の半導体装置。
5. 複数に分割されたダイパッドが半導体チップの垂直方向に対して多層構造になっており、ダイパッド間の容量値を高める構造になっていることを特徴とする請求項１，２または３記載の半導体装置。
6. 複数に分割されたダイパッドの形状が上下左右に非対称になっており、表面方向から見たピン配置が容易に認識可能な構造になっていることを特徴とする請求項１，２または３記載の半導体装置。
7. 複数に分割されたダイパッドにおける前記誘電体材料との接合領域の形状が、各々互いに異なることを特徴とする請求項１，２または３記載の半導体装置。

Images