JP2004038041A

JP2004038041A - 画像表示素子及び画像表示装置

Info

Publication number: JP2004038041A
Application number: JP2002197848A
Authority: JP
Inventors: Manabu Kodate; 古立　学; Tatsuya Yada; 矢田　竜也; Hiroshi Nakajima; 中嶋　浩詞; Midori Suzuki; 鈴木　美登利
Original assignee: Chi Mei Electronics Corp
Current assignee: Chi Mei Optoelectronics Corp
Priority date: 2002-07-05
Filing date: 2002-07-05
Publication date: 2004-02-05
Also published as: TW200405242A; TWI248594B; US20040004606A1

Abstract

【課題】多重化画素構造を有する液晶表示装置において、縞模様の発生等を抑制し、高品位な画像表示が可能な液晶表示装置を実現する。
【解決手段】走査線１３と走査線１０との間に画素電極３及び画素電極４が信号線９を挟んで隣接した状態で配設されている。画素電極３は、第１の薄膜トランジスタ６のソース／ドレイン電極と接続し、第１の薄膜トランジスタ６のゲート電極は第２の薄膜トランジスタ５のソース／ドレイン電極と接続する。画素電極４は、第３の薄膜トランジスタ７のソース／ドレイン電極と接続している。また、画素電極３、４と走査線１３とは一部層方向に重なり合う領域を有し、例えば画素電極３と走査線１３とが重なり合う領域は蓄積容量８を形成する。また、画素電極３及び信号線９双方の近傍領域には静電遮蔽層１１が配設され、画素電極４及び信号線９双方の近傍領域には静電遮蔽層１２が配設されている。
【選択図】　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、多重化画素構造を備えた画像表示素子及び画像表示装置に関し、特に、縦方向の縞模様等の画像表示特性の劣化を抑制する画像表示素子及び画像表示装置に関する。
【０００２】
【従来の技術】
ＣＲＴディスプレイにおいて進歩の遅かったディスプレイの高解像度化は、液晶をはじめとする新たな技術の導入と共に飛躍的な進歩を遂げようとしている。すなわち、液晶表示装置は微細加工を施すことによりＣＲＴディスプレイに比べて高精細化が比較的容易である。
【０００３】
液晶表示装置として、スイッチング素子としてのＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を用いたアクティブマトリックス方式の液晶表示装置が知られている。このアクティブマトリックス方式の液晶表示装置は、走査線と信号線とをマトリックス状に配設し、その交点に薄膜トランジスタが配設されたＴＦＴアレイ基板と、その基板と所定の間隔を隔てて配置される対向基板との間に液晶材料を封入し、この液晶材料に与える電圧を薄膜トランジスタによって制御して、液晶の電気光学的効果を利用して表示を可能としている。薄膜トランジスタのオン・オフは、走査線と信号線とによって与えられる電位によって制御され、かかる走査線および信号線は、それぞれ駆動回路に接続されている。
【０００４】
液晶表示装置の近年の高精細化の傾向に鑑みて、画素の増大に伴って信号線及び走査線の本数が増大し、駆動ＩＣの数も増大する傾向がある。かかる傾向は製造コストの上昇と共に歩留まりの悪化を招くため、複数の画素電極群に対して１本の信号線によって時分割で電位を与えることで信号線の本数及び信号線に接続する駆動ＩＣの数を低減する構造（以下において、「多重化画素構造」と称する）が提案されている。
【０００５】
図１４は、かかる多重化画素構造を有する液晶表示装置を構成するＴＦＴアレイ基板の構造の一例について示す等価回路図である。図１４に示すように、例えば画素電極Ａ１は、第１の薄膜トランジスタＭ１及び第２の薄膜トランジスタＭ２を介して走査線Ｇｎ＋１及び走査線Ｇｎ＋２に接続され、信号線Ｄｍから表示信号を供給される。また、画素電極Ｂ１は、第３の薄膜トランジスタＭ３を介して走査線Ｇｎ＋１に接続され、同じく信号線Ｄｍから表示信号を供給される。他の画素電極も同様の回路構造と接続されることで、例えば同一の信号線Ｄｍから順次画素電極Ａ１、Ｂ１、Ｃ１、Ｄ１と表示信号が供給され、画像を表示する。かかる構造を採用することで、図１４でも示すように信号線の本数を低減し、ひいては信号線に接続する駆動ＩＣの数を低減することで、製造コストの低減および製造歩留まりの向上を実現することが可能となる。
【０００６】
なお、図１４に示す配線構造以外でも、特開平６−１４８６８０号公報、特開平１１−２８３７号公報、特開平５−２６５０４５号公報、特開平５−１８８３９５号公報、特開平５−３０３１１４号公報等において多重化画素構造を用いた液晶表示装置について開示がなされている。
【０００７】
【発明が解決しようとする課題】
しかしながら、本願発明者等の研究により、従来の多重化画素構造を用いた液晶表示装置は、単一の信号線によって単一の画素電極群に対して電位を供給する液晶表示装置と比較して画面品位が劣ることが判明した。
【０００８】
具体的には、本願発明者等は、信号線が延伸する方向を縦方向とした場合に、縦方向の縞模様が横方向に一定の周期で表示される問題を知るに至った。かかる画面品位上の問題は、複雑な画像を表示する場合には比較的目立たないが、例えば、画面の広い領域に同一中間色の中間調を表示する場合には顕著に観察されることとなる。
【０００９】
カラー画像表示を行う液晶表示装置では、Ｒ（赤）、Ｇ（緑）、Ｂ（青）をそれぞれ表示する画素電極（以下、かかる３個の画素電極及びこれらに付随するスイッチング素子をまとめて「画素」と称する）を一単位として画像を表示する。そして、画素を構成する個々の画素電極に対して所定の電位を供給することによって所定の色表示がなされている。かかる画素が複数配置された状態において、例えば同一色を表示するよう信号線及び走査線から所定の信号が供給されているにもかかわらず、完全に同一の色の表示が行われないことによって縦方向の縞模様が発生している。すなわち、画素電極に着目すると横方向に配列された６個の画素電極を一周期として横方向に縞模様が連続することとなる。
【００１０】
かかる問題は多重化画素構造以外の配線構造を有する液晶表示装置では観察されないことと、多重化画素構造を有する液晶表示装置が本願出願時以前では実用化されていなかったことに起因して一般に知られていなかった。しかし、多重化画素構造を有する液晶表示装置を実現化するためにはかかる縞模様の発生を防止することは避けられない重要な問題である。
【００１１】
本発明は、上記従来技術の欠点に鑑みてなされたものであって、多重化画素構造を有する駆動方式を採用した画像表示素子及び画像表示装置において、縞模様の発生を抑制し、高品位の画像を出力できる画像表示素子及び画像表示装置を実現することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の画像表示素子は、表示信号を供給する複数の信号線と、走査信号を供給する複数の走査線と、同一の信号線から表示信号を供給される第１の画素電極および第２の画素電極と、前記第１の画素電極に隣接する信号線が前記第１の画素電極に対して及ぼす電界を遮蔽する第１の静電遮蔽手段と、前記第２の画素電極に隣接する信号線が前記第２の画素電極に対して及ぼす電界を遮蔽する第２の静電遮蔽手段とを備えたことを特徴とする。
【００１３】
この発明によれば、第１及び第２の静電遮蔽手段を設けることとしたため、画素電極に近接する信号線の電位変動が画素電極に対して影響を及ぼすことを抑制もしくは防止することができ、信号線ごとに電位変動がことなる場合であっても、縞模様等の画面品位の劣化を抑制し、高品位の画像表示を行うことができる。
【００１４】
また、本発明の画像表示素子は、上記の発明において、前記同一の信号線と前記第１の画素電極との間に配設され、前記表示信号の供給を制御するゲート電極を備えた第１のスイッチング素子と、前記第１のスイッチング素子の前記ゲート電極と所定の走査線との間に配設される第２のスイッチング素子と、前記同一の信号線に接続され、前記第２の画素電極への前記表示信号の供給を制御する第３のスイッチング素子とをさらに備えることを特徴とする。
【００１５】
また、本発明の画像表示素子は、上記の発明において、前記第１の静電遮蔽手段は、前記信号線の近傍であって、前記第１の画素電極よりも下層に配設される第１の導電層によって形成され、前記第２の静電遮蔽手段は、前記信号線の近傍であって、前記第２の画素電極よりも下層に配設される第２の導電層によって形成されることを特徴とする。
【００１６】
また、本発明の画像表示素子は、上記の発明において、前記第１の静電遮蔽手段と前記第１の画素電極は層方向に一部重なりあう領域を有し、前記第２の静電遮蔽手段と前記第２の画素電極は層方向に一部重なり合う領域を有することを特徴とする。
【００１７】
また、本発明の画像表示素子は、上記の発明において、前記第１の静電遮蔽手段が配設された領域と対向する前記第１の画素電極の周縁部下層であって、層方向に前記第１の画素電極と一部重なり合う領域に配設され、前記第１の静電遮蔽手段と接続された第１の容量線と、前記第２の静電遮蔽手段が配設された領域と対向する前記第２の画素電極の周縁部下層であって、層方向に前記第２の画素電極と一部重なり合う領域に配設され、前記第２の静電遮蔽手段と接続された第２の容量線とをさらに備えたことを特徴とする。
【００１８】
また、本発明の画像表示素子は、上記の発明において、前記第１の静電遮蔽手段および前記第２の静電遮蔽手段は、互いが電気的に接続されていることを特徴とする。
【００１９】
この発明によれば、第１の静電遮蔽手段と第２の静電遮蔽手段とが等しい電位を有することとなるため、かかる第１の静電遮蔽手段が第１の画素電極に及ぼす影響と、第２の静電遮蔽手段が第２の画素電極に及ぼす影響とが等しいものとなり、画面品位の劣化を抑制することができる。
【００２０】
また、本発明の画像表示素子は、上記の発明において、前記第１の静電遮蔽手段および前記第２の静電遮蔽手段は、所定の電位を有する配線構造に電気的に接続されていることを特徴とする。
【００２１】
また、本発明の画像表示素子は、上記の発明において、前記第１の静電遮蔽手段および前記第２の静電遮蔽手段は、所定の走査線に接続されていることを特徴とする。
【００２２】
また、本発明の画像表示素子は、上記の発明において、前記第１の静電遮蔽手段及び前記第２の静電遮蔽手段は、所定電位を有する電位供給線に接続されていることを特徴とする。
【００２３】
また、本発明の画像表示素子は、上記の発明において、前記電位は、画素電極の電位変動範囲内に維持されることを特徴とする。
【００２４】
この発明によれば、静電遮蔽手段の電位を画素電極とほぼ同等の値とすることで、静電遮蔽手段と画素電極との間の電位差に起因した画像品位の劣化を防止することができる。
【００２５】
また、本発明の画像表示素子は、上記の発明において、前記電位は、画素電極が配設される基板と所定距離離隔して対向配置された対向基板上に配設された共通電極の電位変動範囲内に維持されることを特徴とする。
【００２６】
また、本発明の画像表示装置は、画素をＭ×Ｎ（Ｍ、Ｎは任意の自然数）のマトリックス状に配列して画像表示部を形成した画像表示装置であって、表示信号を供給する信号線駆動回路と、走査信号を供給する走査線駆動回路と、前記信号線駆動回路から延びた複数の信号線と、前記走査線駆動回路から延びた複数の走査線と、同一の信号線から表示信号を供給される第１の画素電極及び第２の画素電極と、前記第１の画素電極に隣接する信号線が前記第１の画素電極に対して及ぼす電界を遮蔽する第１の静電遮蔽手段と、前記第２の画素電極に隣接する信号線が前記第２の画素電極に対して及ぼす電界を遮蔽する第２の静電遮蔽手段と、を備えたことを特徴とする。
【００２７】
また、本発明の画像表示装置は、上記の発明において、前記同一の信号線と前記第１の画素電極との間に配設され、前記表示信号の供給を制御するゲート電極を備えた第１のスイッチング素子と、前記第１のスイッチング素子の前記ゲート電極と所定の走査線との間に配設される第２のスイッチング素子と、前記同一の信号線に接続され、前記第２の画素電極への前記表示信号の供給を制御する第３のスイッチング素子と、をさらに備えることを特徴とする。
【００２８】
また、本発明の画像表示装置は、上記の発明において、前記第１の静電遮蔽手段および前記第２の静電遮蔽手段は、所定の走査線に接続されていることを特徴とする。
【００２９】
また、本発明の画像表示装置は、上記の発明において、前記第１の静電遮蔽手段及び前記第２の静電遮蔽手段は、所定電位を有する電位供給線に接続されていることを特徴とする。
【００３０】
また、本発明の画像表示装置は、上記の発明において、前記第１の静電遮蔽手段及び前記第２の静電遮蔽手段は、所定電位を有する電位供給線に接続されていることを特徴とする。
【００３１】
また、本発明の画像表示装置は、上記の発明において、前記電位は、画素電極の電位変動範囲内に維持されることを特徴とする。
【００３２】
【発明の実施の形態】
以下、図面を参照して本発明にかかる画像表示装置について、液晶表示装置を例に説明する。図面の記載において、同一または類似部分には同一あるいは類似の符号、名称を付している。なお、図面は模式的なものであり、現実のものとは異なることに留意が必要である。また、図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００３３】
（実施の形態１）
まず、実施の形態１にかかる液晶表示装置について説明する。本実施の形態１にかかる液晶表示装置は、画素電極と、画素電極に隣接する信号線との間に生じる電界を遮蔽する金属層を備えたＴＦＴアレイ基板を有する構造からなる。なお、液晶表示装置としては、ＴＦＴアレイ基板に対向して配置される対向基板、バックライトユニット等他の要素を備える必要があるが、これらは本発明における特徴部分ではないことからその説明を省略する。また、本発明は以下図面等で示す構造のみならず、広く多重化画素構造を用いた画像表示装置に適用可能であることは言うまでもない。また、以下で説明する薄膜トランジスタは３端子を備えたスイッチング素子であり、液晶表示装置に用いる場合には信号線に接続する側をソース電極、画素電極に接続する側をドレイン電極と称するのが一般的であるが、逆に称する場合もあり、一義的に定まってはいない。そこで、以下の記載においては薄膜トランジスタを構成する３端子のうち、ゲート電極を除いた２端子について共にソース／ドレイン電極と称する。
【００３４】
図１は、ＴＦＴアレイ基板の構造を示す平面図である。図１に示すように、ＴＦＴアレイ基板は、信号線１を介して表示領域Ｓ内に配置される画素電極に表示信号を供給、つまり電圧を印加するための信号線駆動回路ＳＤと、走査線２を介して薄膜トランジスタのオン・オフを制御する操作信号を供給する走査線駆動回路ＧＤとを備えている。表示領域Ｓ内には画素がＭ×Ｎ（Ｍ、Ｎは任意の正の整数）の数だけマトリックス状に配列してある。
【００３５】
図２は、ＴＦＴアレイ基板上の表示領域Ｓ内における画素電極及び画素電極と接続する回路素子の実際の配置の態様について示す平面図である。図２に示すように、走査線１３と走査線１０との間に画素電極３及び画素電極４が信号線９を挟んで隣接した状態で配設されている。
【００３６】
また、画素電極３は、第１の薄膜トランジスタ６のソース／ドレイン電極と接続され、第１の薄膜トランジスタ６のゲート電極は第２の薄膜トランジスタ５のソース／ドレイン電極と接続している。さらに、画素電極４は、第３の薄膜トランジスタ７のソース／ドレイン電極と接続している。また、画素電極３、４と走査線１３とは一部層方向に重なり合う領域を有し、例えば画素電極３と走査線１３とが重なり合う領域は蓄積容量８を形成する。なお、画素電極３、４及び周囲に配設された薄膜トランジスタ、信号線、走査線相互間の電気的接続については、図４の等価回路の説明において詳説するため、ここでは省略する。
【００３７】
さらに、画素電極３及び信号線９双方の近傍領域には静電遮蔽層１１が配設され、画素電極４及び信号線９双方の近傍領域には静電遮蔽層１２が配設されている。かかる静電遮蔽層１１、１２はそれぞれ走査線１３に接続された構造を有し、信号線９から生じる電界が画素電極３、４に及ぼす影響を防止もしくは抑制するためのものであるが、これについては後に詳説する。
【００３８】
図３は、図２のＡ−Ａ線の断面図である。図３に示すように、本実施の形態１にかかる液晶表示装置は、画素電極３、４がＴＦＴアレイ基板表面上に配設され、画素電極３及び画素電極４の間であって、層方向に関して下方に信号線９が配設されている。さらに、画素電極３と信号線９との間であって、層方向に関して下方に静電遮蔽層１１が配設されている。静電遮蔽層１１は、層方向に関して画素電極３と一部重なり合う領域を有するよう配設され、静電遮蔽層１２は、層方向に関して画素電極４と一部重なり合う領域を有するよう配設される。
【００３９】
静電遮蔽層１１、１２が配置される位置は、図２及び図３で示すものに限定されず、画素電極３、４に対して信号線９から生じる電界の影響を遮蔽する機能を有するのであれば他の位置でも良い。なお、図３に示す静電遮蔽層１１、１２は、ＴＦＴアレイ基板を製造するにあたって走査線及び薄膜トランジスタと同一工程において形成可能であるため、静電遮蔽層１１、１２を配設するにあたって製造工程が複雑化することはない。
【００４０】
図４は、図１における表示領域Ｓ内の配線構造の等価回路について示す図である。図４に示すように、表示領域Ｓ内の配線構造は、複数の走査線及び信号線がマトリックス状に配置され、走査線Ｇｎ（ｎは正の整数）と走査線Ｇｎ＋１に挟まれた領域上に、信号線Ｄ３ｍ＋１（ｍは０以上の整数）を挟んで画素電極ｒ１１及び画素電極ｇ１１が隣接して配置されている。同様に、信号線Ｄ３ｍ＋２を挟んで画素電極ｂ１１及び画素電極ｒ１２が隣接して配置され、信号線Ｄ３ｍ＋３、信号線Ｄ３ｍ＋４を挟んでそれぞれ画素電極ｇ１２、ｂ１２及び画素電極ｒ１３、ｇ１３が配置されている。また、画素電極ｒ１１、ｇ１１の後段には走査線Ｇｎ＋１と走査線Ｇｎ＋２との間にそれぞれ画素電極ｒ２１、ｇ２１が配置され、同様に順次画素電極ｂ２１、ｒ２２、ｇ２２、ｂ２２等が配置されている。
【００４１】
また、各画素電極はそれぞれ所定の回路素子を介して信号線及び走査線に接続している。画素電極ｒ１１を例に説明すると、画素電極ｒ１１は第１の薄膜トランジスタＭ１の一方のソース／ドレイン電極と接続され、薄膜トランジスタＭ１の他方のソース／ドレイン電極は信号線Ｄ３ｍ＋１と接続され、ゲート電極は第２のトランジスタＭ２の一方のソース／ドレイン電極と接続している。また、第２の薄膜トランジスタＭ２の他方のソース／ドレイン電極は走査線Ｇｎ＋２と接続し、ゲート電極は、走査線Ｇｎ＋１と接続している。さらに、画素電極ｒ１１は、蓄積容量Ｃｓを介して走査線Ｇｎと接続している。
【００４２】
画素電極ｇ１１は、第３の薄膜トランジスタＭ３の一方のソース／ドレイン電極と接続している。第３の薄膜トランジスタＭ３の他方のソース／ドレイン電極は、信号線Ｄ３ｍ＋１と接続し、ゲート電極は走査線Ｇｎ＋１と接続している。また、画素電極ｇ１１は蓄積容量Ｃｓを介して走査線Ｇｎと接続されている。
【００４３】
他の電極も、走査線Ｇｎと走査線Ｇｎ＋１との間に配設された画素電極については、信号線Ｄ３ｍ＋２〜Ｄ３ｍ＋４の左側にそれぞれ配設される画素電極ｂ１１、ｇ１２、ｒ１３は周囲の走査線及び信号線に対して画素電極ｒ１１と等価の配線構造を有する。また、信号線Ｄ３ｍ＋２〜Ｄ３ｍ＋４の右側にそれぞれ配設された画素電極ｒ１２、ｂ１２、ｇ１３は周囲の走査線及び信号線に対して画素電極ｇ１１と等価の配線構造を有する。
【００４４】
また、信号線Ｄ３ｍ＋１〜Ｄ３ｍ＋４の右側に配設された画素電極ｇ２１、ｒ２２、ｂ２２、ｇ２３は、画素電極ｒ１１と同様に、それぞれの画素電極に対応して配設された第１の薄膜トランジスタ及び第２の薄膜トランジスタを介してそれぞれ所定の信号線及び走査線に接続される。また、それぞれ信号線Ｄ３ｍ＋１〜Ｄ３ｍ＋４の左側に配設された画素電極ｒ２１、ｂ２１、ｇ２２、ｒ２３は画素電極ｇ１１と同様にそれぞれの画素電極に対応して配設された第３の薄膜トランジスタを介してそれぞれ所定の信号線及び走査線に接続される。以下、図４に示すように各画素電極は周囲の走査線及び信号線に対して配線されている。
【００４５】
次に、静電遮蔽層１１、１２の作用を説明する。以下においては、まず多重化画素構造を用いた液晶表示装置において画素電極に電位を供給する基本的なメカニズムについて説明する。そして、同一中間色の中間調表示の表示を例として各信号線における電位変動について説明した上で、静電遮蔽層１１、１２が果たす機能についての説明を行う。
【００４６】
まず、画素電極に電位を供給するメカニズムについて説明する。図５は、各信号線及び走査線から供給される電位の変化を示すタイミングチャートである。なお、以下の説明では各画素電極に電位が供給されるメカニズムの理解を目的とするため、図５に示すタイミングチャートにおいては階調の変化について特に示していない。また、以下の説明では、理解を容易にするため信号線Ｄ３ｍ＋１に接続する画素電極についてのみ説明を行うが、他の信号線Ｄ３ｍ＋２〜Ｄ３ｍ＋４と接続する画素電極及び図４において図示省略した画素電極についても基本的な動作は同様に行われることはもちろんである。
【００４７】
図５に示すＤ３ｍ＋１（１）及びＤ３ｍ＋１（２）は、信号線Ｄ３ｍ＋１により供給されるデータ信号の電位もしくは極性が変化するタイミングを示している。また、図５において、走査線Ｇｎ〜Ｇｎ＋３線図は、走査線Ｇｎの選択、非選択を示している。具体的には、この線図が立ち上がっている部分は当該走査線が選択されていて、そうでない部分は当該走査線が非選択の状態を示している。
【００４８】
走査線Ｇｎ＋１と走査線Ｇｎ＋２の両方が選択されてから走査線Ｇｎ＋２が非選択電位になるまでの期間ｔ１には、第１の薄膜トランジスタＭ１〜第３の薄膜トランジスタＭ３がオンされる。この期間ｔ１において、信号線Ｄ３ｍ＋１から画素電極ｒ１１に与えるべき電位Ｖ１ａが供給される。これにより画素電極ｒ１１の電位が決定される。
【００４９】
そして、走査線Ｇｎ＋２が非選択電位になった後に、信号線Ｄ３ｍ＋１から供給される電位がＶ１ｂに変化し、かかる電位が画素電極ｇ１１に与えられることで画素電極ｇ１１の電位が決定される。図５に示すように、走査線Ｇｎ＋２が非選択電位になった後の期間ｔ２において、走査線Ｇｎ＋１を選択電位に維持することで、薄膜トランジスタＭ１がオフされ、かつ薄膜トランジスタＭ３がオンされた状態となる。そのため、画素電極ｒ１１に対する電位の供給は停止する一方、画素電極ｇ１１に対しては引き続き信号線Ｄ３ｍ＋１から電位が供給され、画素電極ｇ１１の電位が決定される。
【００５０】
そして、走査線Ｇｎ＋１が非選択電位になった後の期間ｔ３に、信号線Ｄ３ｍ＋１から供給される電位がＶ１ｃに変化し、走査線Ｇｎ＋２が再び選択電位になると共に、走査線Ｇｎ＋３が選択電位になる。これにより、画素電極ｒ２１、画素電極ｇ２１に対して信号線Ｄ３ｍ＋１から電位Ｖ１ｃが供給され、画素電極ｇ２１の電位が決定される。以下、順次選択電位となる走査線の切り替え及びこれに対応して信号線Ｄ３ｍ＋１の電位を切り替えることによって、信号線Ｄ３ｍ＋１を挟んで隣接する画素電極ｒ２１以下の電位が決定されていく。以上説明したように、所定の信号線及び走査線によって適切な電位を供給することで、信号線Ｄ３ｍ＋１に接続する各画素電極は、画素電極ｒ１１、ｇ１１、ｇ２１、ｒ２１の順に所定の電位が供給されることとなる。このことは、他の信号線に接続する画素電極についても同様であって、信号線Ｄ３ｍ＋２に接続する画素電極については、画素電極ｂ１１、ｒ１２、ｒ２２、ｂ２１の順に電位が供給される。また、信号線Ｄ３ｍ＋３に接続する画素電極は、画素電極ｇ１２、ｂ１２、ｂ２２、ｇ２２の順で、信号線Ｄ３ｍ＋４に接続する画素電極は、画素電極ｒ１３、ｇ１３、ｇ２３、ｒ２３の順に電位を供給される。
【００５１】
次に、表示領域Ｓで同一中間色の中間調を表示した場合の各信号線における電位変動について説明する。本実施の形態１にかかる液晶表示装置のように、多重化画素構造を有する場合には各画素において同一中間色の中間調を表示する場合であっても供給する電位のタイミングチャートは信号線ごとに異なる。以下においては表示領域Ｓ全体に渡って中間調の黄色を表示する場合を例として、信号線ごとにタイミングチャートが異なる形状となることを説明する。
【００５２】
各画素に中間調の黄色を表示するためには、画素を構成する要素のうち、Ｒ及びＧを中間階調で表示し、Ｂを非表示状態にする必要がある。そのため、例えばノーマリーホワイトモードの場合、各画素を構成する画素電極に対して、Ｂを非表示にするために画素電極ｂ１１〜ｂ２２に対して透過率が０となる定格電位を供給し、Ｒ、Ｇを中間階調で表示するために画素電極ｒ１１〜ｒ２３および画素電極ｇ１１〜ｇ２３に対して、例えば、定格電位の半分程度の電位を供給する必要がある。
【００５３】
図６は、表示領域全体で中間調の黄色を表示する際における信号線Ｄ３ｍ＋１〜Ｄ３ｍ＋４の電位変動を示すタイミングチャートである。画素電極ｒ１１、ｒ２１及び画素電極ｇ１１、ｇ２１に電位を供給する信号線Ｄ３ｍ＋１は、画素電極が切り替わる際に電位の絶対値を変化させる必要がないため、極性の変化を除いて一様なタイミングチャートとなる。一方で、信号線Ｄ３ｍ＋２は、画素電極ｂ１１、ｂ２１に対しては定格電位を供給し、画素電極ｒ１２、ｒ２２に対して定格電位の半分の電位を供給する必要がある。そのため、信号線Ｄ３ｍ＋２は、電位を供給する対象が画素電極ｂ１１から画素電極ｒ１２へ、画素電極ｒ２２から画素電極ｂ２１へと切り替わるたびに供給する電位を変化させる必要があり、極性の変化も含めると、図６で示すように信号線Ｄ３ｍ＋１とは異なるタイミングチャートとなる。
【００５４】
さらに、信号線Ｄ３ｍ＋３のタイミングチャートも信号線Ｄ３ｍ＋１と異なる波形となる。具体的には、信号線Ｄ３ｍ＋３は、画素電極ｇ１２、ｇ２２及び画素電極ｂ１２、ｂ２２に対して電位を供給する必要がある。画素電極ｇ１２、ｇ２２に対しては定格電位の半分の電位を供給し、画素電極ｂ１２、ｂ２２に対しては定格電位を供給する。このため、電位を供給する対象が画素電極ｇ１２から画素電極ｂ１２へ、画素電極ｂ２２から画素電極ｇ２２へと切り替わるたびに供給電位を変化させる必要があり、極性の変化も含めると、図６に示すタイミングチャートとなる。なお、信号線Ｄ３ｍ＋４は、画素電極ｒ１３〜ｒ２３及び画素電極ｇ１３〜ｇ２３に対して定格電位の半分の電位を供給する。そのため、信号線Ｄ３ｍ＋１と同様に極性の変化を除くと一様なタイミングチャートとなる。以上のように、信号線から供給される電位に着目すると、表示領域Ｓ全体で同一色を表示するにも関わらず、信号線Ｄ３ｍ＋１のタイミングチャートと信号線Ｄ３ｍ＋２、Ｄ３ｍ＋３のタイミングチャートとは異なるものとなる。一方、図４に示すように、信号線Ｄ３ｍ＋１と信号線Ｄ３ｍ＋４は接続した画素電極に供給する電位は一定となるため、これらのタイミングチャートは、極性は逆となるが、同等のものとなる。すなわち、信号線によって供給される電位のタイミングチャートは、３本の信号線を１周期として変化することが分かる。
【００５５】
図２及び図３に示す実際の配線構造からも明らかなように、開口率を高める観点から画素電極と信号線とはきわめて近接して配設されている。そのため、仮に画素電極と信号線との間に誘電体のみが存在する場合、画素電極の電位が信号線の電位変動の影響を受けることとなる。例えば、画素電極ｒ１１と画素電極ｒ１２とでは、それぞれ接続する信号線Ｄ３ｍ＋１と信号線Ｄ３ｍ＋２のタイミングチャートが異なることにより、信号線から受ける影響が異なる。そのため、画素電極ｒ１１と画素電極ｒ１２とは、本来同一階調の電位を供給されているにもかかわらず実効的な電位が微妙に異なることとなり、同様の理由から画素電極ｇ１１と画素電極ｇ１２の実効的な電位も微妙に異なる。従って、それぞれの画素電極が属する画素から表示される色も微妙な相違が生ずることとなる。一方、信号線Ｄ３ｍ＋１と信号線Ｄ３ｍ＋４の電位のタイミングチャートは同様のものとなるため、画素電極ｒ１１と画素電極ｒ１３、画素電極ｇ１１と画素電極ｇ１３等とはそれぞれ信号線から同等の影響を受け、それぞれの画素電極が属する画素から表示される色は同様なものとなる。従って、信号線の電位変動の影響が避けられない場合には、画素単位で考えると２個の画素で１周期、画素電極単位で考えると６個の画素電極で１周期の縞模様が生じることとなる。本願発明者等は、従来の液晶表示装置で実際に観察される縞模様の周期と、上記した画素電極の周期とが一致することを見出し、上記した原因によって縞模様が発生することを確認している。
【００５６】
このため、本実施の形態１にかかる液晶表示装置では、静電遮蔽層１１、１２を設けることで画素電極に対する信号線の影響を排除し、縞模様の発生を抑制している。画素電極に対する信号線の電位変動の影響によって縞模様が発生するのであるから、縞模様の発生を抑えるためには信号線と画素電極との間の電気的な相関関係を解消する必要があるためである。かかる理由に基づき、本実施の形態１では、画素電極から生じる電界を遮蔽する静電遮蔽層を画素電極の近傍に設けている。
【００５７】
以下、図７を用いて静電遮蔽層１１、１２の機能について説明する。図７にも示すように、本実施の形態１にかかる液晶表示装置では、画素電極３、４の下層であって、層方向に一部領域が重なり合うように静電遮蔽層１１、１２が配設されており、図２に示すように静電遮蔽層１１、１２は走査線１３に接続された構造を有する。
【００５８】
静電遮蔽層１１、１２が配設されることで、図７の破線に示すような電界は遮断され、画素電極３、４に到達することを防ぐことができる。このため、従来の液晶表示装置と比較して、画素電極３、４における信号線９から生じる電界の影響を低減することが可能となる。また、静電遮蔽層１１、１２は走査線１３に接続して配設されるために所定の電位を有し、かつ信号線９よりも画素電極３、４に対して近接して配設される。そのため、画素電極３、４が配設された領域において静電遮蔽層１１、１２から生じる電界が信号線９から生じる電界よりも相対的に大きくなる。このため、信号線９を静電遮蔽層によって画素電極３、４から空間的に完全に隔離しなくとも画素電極３、４に対する信号線９の影響を排除することが可能となる。
【００５９】
また、本実施の形態１において、表示領域Ｓ内に配設される各画素電極近傍にそれぞれ配設された静電遮蔽層は所定の走査線に接続する構造を有する。各走査線は薄膜トランジスタのオン・オフの制御等を行う以外の期間ではほぼ一定の電位を維持するため、各画素電極近傍に配設された静電遮蔽層はほぼ等しい電位となり、各画素電極に与える影響もほぼ一定となる。このため、各画素によって表示される色についても差異が生じることはなく、縞模様の発生を抑制し、高品位の画像を表示することが可能となる。本願発明者等は実際に図１〜図４に示す構造のＴＦＴアレイ基板を用いた液晶表示装置を作製し、縞模様の発生の有無について精査したが、従来観察されたような縞模様を発見することはできず、実用上問題とならないレベルの画面品位を得ている。
【００６０】
また、本実施の形態１にかかる液晶表示装置において、静電遮蔽層１１、１２は、走査線１３や、第１の薄膜トランジスタ６のゲート電極と同一工程において形成される。このため、新たに静電遮蔽層１１、１２を設けることによる製造工程数の増加を避けることが可能であり、製造コストの上昇を避けることができる。従って、本実施の形態１にかかる液晶表示装置は、製造コストの上昇を避けつつ画像品位の劣化を抑制することができるという利点も有する。
【００６１】
（変形例１）
次に、実施の形態１にかかる液晶表示装置の変形例１について説明する。図８は、変形例１にかかる液晶表示装置のＴＦＴアレイ基板上の実際の配線構造を示す平面図である。変形例１にかかる液晶表示装置は、実施の形態１にかかる液晶表示装置と同様に静電遮蔽層１１、１２を配設する他、画素電極３、４の端部下層であって、静電遮蔽層１１、１２と対向する領域に配設され、走査線１３と接続した容量線１５、１４を備えた構造を有する。図９（ａ）は、図８のＢ−Ｂ線断面図であり、図９（ｂ）は、図８のＣ−Ｃ線断面図である。図９（ａ）に示すように、容量線１４は画素電極３の端部下層に配設され、層方向から見て一部領域が画素電極３と重なり合う構造を有する。また、図９（ｂ）に示すように、容量線１５も画素電極４の端部下層に配設され、一部領域が画素電極４と重なり合う。
【００６２】
既に説明したように、静電遮蔽層１１、１２と画素電極３、４とはそれぞれ層方向に一部領域が重なり合うよう配設され、かつ静電遮蔽層１１、１２は走査線１３と接続した構造を有する。そのため、図２に示す蓄積容量８と同様に、静電遮蔽層１１と画素電極３の間及び静電遮蔽層１２と画素電極４との間には蓄積容量が新たに形成される。
【００６３】
静電遮蔽層１１、１２、画素電極３、４等の配線構造は、ガラス等の透明基板上に所定の金属層等の成膜及びマスクパターンによるエッチングを繰り返すことで形成される。ここで、マスクパターンの位置あわせに誤差が生じた場合、例えば、静電遮蔽層１１、１２と重なりあう領域の面積が画素電極３と画素電極４とで異なり、新たに形成される蓄積容量も異なることとなる。新たに形成される蓄積容量が画素電極３と画素電極４とで異なる場合には、蓄積容量が画素電極３、４に与える影響も相違することとなるため、信号線９の電位変動による影響を排除したにもかかわらず画面品位が劣化することとなる。
【００６４】
このため、変形例にかかる液晶表示装置では、静電遮蔽層１１、１２に対応して走査線１３を介してそれぞれ接続された容量線１４、１５を新たに設けている。このため、マスクパターンの位置あわせに誤差が生じた場合でも、蓄積容量をほぼ一定に保つことが可能である。具体的な態様について図１０（ａ）、（ｂ）に模式図を示す。図１０（ａ）は、設計通り正確にマスクパターンの位置あわせが行われた場合の構造を示し、図１０（ｂ）は、静電遮蔽層１１、１２及び容量線１４、１５が相対的に右方向にずれて形成された状態を示す。図１０（ｂ）において、例えば画素電極３に着目すると、画素電極３と静電遮蔽層１１とが重なり合う領域は図１０（ａ）に比べて面積が小さくなる。しかし、画素電極３と容量線１４とが重なり合う領域は図１０（ａ）に比べて面積が大きくなり、静電遮蔽層１１が重ね合わされる領域の面積の減少分を補償していることが分かる。従って、マスクパターンの位置あわせに多少の誤差が生じた場合でも、画素電極３において、静電遮蔽層１１及び容量線１４と重なり合う領域の面積はほぼ一定に保持され、蓄積容量の値もほぼ一定に保持されることが示される。このことは、画素電極４に関しても同様であって、画素電極４と静電遮蔽層１２及び容量線１４とが重なり合う領域の面積はほぼ一定に保持される。
【００６５】
（変形例２）
次に、実施の形態１にかかる液晶表示装置の変形例２について説明する。実施の形態１にかかる液晶表示装置では、画素電極３、４に対応してそれぞれ静電遮蔽層１１、１２を設ける構造としたが、本変形例２では、信号線９の周囲に一体的に静電遮蔽層を形成する構造としている。
【００６６】
図１１は、変形例２におけるＴＦＴアレイ基板の信号線９近辺の断面構造を示す図である。図１１に示すように、信号線９の周囲を覆うように静電遮蔽領域１６が配設され、信号線９から生じる電界を完全に遮蔽している。このため、画素電極３、４は信号線９の電位変動による影響を完全に排除することができ、画面表示の際に縞模様が発生することを防止することができる。
【００６７】
なお、かかる構造を採用して画面品位の劣化を抑制しても良いが、既に説明したように実施の形態１にかかる静電遮蔽層１１、１２によっても実際には縞模様を観察不能な程度に抑制することが可能であり、実施の形態１にかかる液晶表示装置の構造を否定するものでないことはもちろんである。
【００６８】
（実施の形態２）
次に、実施の形態２にかかる液晶表示装置について説明する。図１２は、実施の形態２にかかる液晶表示装置を構成するＴＦＴアレイ基板の構造の一部を示す平面図である。なお、図１２において図２と同等の要素に対しては共通の符号を付しており、以下で特に言及しない限り実施の形態１と同様の構造及び機能を有するものとする。また、以下の説明において、実施の形態２にかかる液晶表示装置を構成するＴＦＴアレイ基板全体の配線構造は、図１及び図４に示す構造と同様のものとする。ただし、実施の形態１と同様に、本発明の適用対象が図１及び図４に示す構造を備えた液晶表示装置に限定されるものではない。
【００６９】
図１２に示すように、本実施の形態２にかかる液晶表示装置は、静電遮蔽層２１、２２が走査線１３と接続せず、別途設けた電位供給線２３と接続する構造を有する。従って、静電遮蔽層２１、２２は電位供給線２３によって供給される電位を有する。
【００７０】
本実施の形態２にかかる液晶表示装置は、実施の形態１にかかる液晶表示装置と同様に静電遮蔽層２１、２２を設けることによって、画像表示の際に縦方向の縞模様が表示されることによる画面品位の劣化を抑制することができる以外に、以下の利点を有する。図１２からも明らかなように、静電遮蔽層２１、２２はそれぞれ画素電極３、４の端部近傍に配設されているため、静電遮蔽層２１と画素電極３の間及び静電遮蔽層２２と画素電極４との間には蓄積容量が発生する。そのため、画素電極３、４は信号線９からの影響を受けない替わりに静電遮蔽層２１、２２の影響を受けることとなる。ここで、静電遮蔽層２１、２２の電位が画素電極３、４の変動範囲と大幅に異なる場合には、画素電極３、４の端部近傍における静電遮蔽層２１、２２による影響が無視できず、残像等が生じることで画面の品位が劣化することとなる。
【００７１】
本実施の形態２にかかる液晶表示装置は、静電遮蔽層２１、２２を電位供給線２３に接続し、電位供給線２３の電位を調整することにより、静電遮蔽層２１、２２の電位を画素電極３、４の電位の中心値とほぼ同等の値としている。具体的には、本実施の形態２にかかる液晶表示装置では、静電遮蔽層２１、２２の電位を画素電極３、４の電位の変動範囲以内に抑制することで画素電極３、４の電位に与える影響を排除することとしている。この他にも、例えば、ＴＦＴアレイ基板に対して所定距離離隔して対向配置された対向基板表面上に配設される共通電極の電位とほぼ等しい値としても良いし、これら以外の値にすることも可能である。以上説明したように、静電遮蔽層２１、２２を電位供給線２３に接続することによって、静電遮蔽層２１、２２が画素電極に与える影響を抑制することが可能となる。
【００７２】
（変形例）
次に、実施の形態２にかかる液晶表示装置の変形例について説明する。図１３は、変形例にかかる液晶表示装置を構成するＴＦＴアレイ基板の構造の一部を示す。本変形例は、実施の形態１にかかる変形例１と同様に、画素電極３、４において、静電遮蔽層２１、２２が配設される領域と対向する端部領域に容量線２４、２５を配設した構造を有する。ここで、容量線２４、２５は電位供給線２３と接続されており、電位供給線２３を介して静電遮蔽層２１、２２と接続されている。かかる構造を有するため、実施の形態１における変形例１と同様に、製造時におけるマスクパターンの位置あわせに誤差が生じた場合であっても画素電極ごとに蓄積容量の値が変化することはなく、表示される画面品位の劣化が生じることを防ぐことが可能である。
【００７３】
以上、実施の形態１及び実施の形態２によって本発明を説明したが、本発明はこれら実施の形態及びその変形例に限定されるのではなく、当業者であれば上記実施の形態に基づいて様々な実施例、変形例に想到することが可能である。例えば、ＴＦＴアレイ基板上に配設された画素電極及び薄膜トランジスタ等の配線構造について、本発明の適用対象は、図４等で示すもののみならず、広く多重化画素構造を備えた画像表示装置一般に適用することが可能である。このため、例えば特開平５−２６５０４５号公報、特開平１１−２８３７号公報、特開平５−３０３１１４号公報、特開平５−１８８３９５号公報及び特願２０００−３７３５９９等に記載された多重化画素構造の液晶表示装置等に対して静電遮蔽層を設けることで、高品位の画像を出力する液晶表示装置等を実現することが可能である。例えば、特願２０００−３７３５９９には画素電極に対して第１の薄膜トランジスタと第２の薄膜トランジスタとが互いのソース／ドレイン電極を介して接続し、かかる第１及び第２の薄膜トランジスタのゲート電極がそれぞれ所定の走査線に接続した構造の画像表示装置が記載されている。かかる構造の場合でも、これまでに説明した静電遮蔽層を配設することによって縞模様の発生を抑制することができる。
【００７４】
また、静電遮蔽層の形状、配設する位置については、信号線から生じる電界が画素電極の電位に影響を与えることを防止できるのであれば、図３、図１１等に示すものに限定されない。形状及び配設する位置については他の特性に与える影響及び製造コスト等を考慮して当業者が自由に設計することが可能である。例えば、図３において、静電遮蔽層１１と静電遮蔽層１２を一体化した構造としても良く、かかる構造と図１１に記載した静電遮蔽領域１６とを組み合わせて信号線９の周囲を全面的に覆う構造としても良い。
【００７５】
さらに、本願発明は、信号線が電位を供給する画素電極がかかる信号線を挟んで隣接する構造のみに適用されるのではなく、電位を供給する信号線と画素電極が離隔して配設された構造についても適用可能である。このような場合であっても、画素電極と、隣接する信号線との間に静電遮蔽層を配設することで信号線の電位変動の影響から画素電極を守ることができ、高品位の画像を表示することができる。さらに、同一の信号線から電位を供給する画素電極群が２つの場合のみならず、複数の場合であっても信号線ごとに本発明を適用することが可能である。
【００７６】
【発明の効果】
以上説明したように、本発明によれば、第１及び第２の静電遮蔽手段を設けることとしたため、画素電極に近接する信号線の電位変動が画素電極に対して影響を及ぼすことを抑制もしくは防止することができ、信号線ごとに電位変動がことなる場合であっても、縞模様等の画面品位の劣化を抑制し、高品位の画像表示を行うことができるという効果を奏する。
【００７７】
また、本発明によれば、第１の静電遮蔽手段と第２の静電遮蔽手段とが等しい電位を有することとしたため、第１の静電遮蔽手段が第１の画素電極に及ぼす影響と、第２の静電遮蔽手段が第２の画素電極に及ぼす影響とが等しくなり、画面品位の劣化を抑制することができるという効果を奏する。
【００７８】
また、本発明によれば、静電遮蔽手段の電位を画素電極の電位の中心値とほぼ同等の値とすることで、静電遮蔽手段と画素電極との間の実効的な電位差に起因した画像品位の劣化を防止することができるという効果を奏する。
【図面の簡単な説明】
【図１】実施の形態１にかかる液晶表示装置を構成するＴＦＴアレイ基板の構造を示す模式図である。
【図２】ＴＦＴアレイ基板上の表示領域を形成する一部の画素電極及びかかる画素電極の周囲における実際の配線構造を示す平面図である。
【図３】図２のＡ−Ａ線の断面図である。
【図４】ＴＦＴアレイ基板上の表示領域における配線構造の等価回路を示す図である。
【図５】実施の形態１にかかる液晶表示装置の基本動作を示すタイミングチャートである。
【図６】実施の形態１にかかる液晶表示装置において信号線ごとに供給する電位が異なることを示すタイミングチャートである。
【図７】実施の形態１において、静電遮蔽層の動作を説明するための模式図である。
【図８】実施の形態１にかかる液晶表示装置の変形例１の実際の配線構造の一部を示す平面図である。
【図９】（ａ）は、図８におけるＢ−Ｂ線の断面図であり、（ｂ）は、図８におけるＣ−Ｃ線の断面図である。
【図１０】（ａ）は、変形例１においてマスクパターンの位置あわせが完璧に行われた状態を示し、（ｂ）は、マスクパターンの位置あわせに誤差が生じた状態を示す模式図である。
【図１１】実施の形態１にかかる液晶表示装置の変形例２における静電遮蔽領域の構造を示す断面図である。
【図１２】実施の形態２にかかる液晶表示装置を構成するＴＦＴアレイ基板の実際の配線構造の一部について示す平面図である。
【図１３】実施の形態２の変形例にかかる液晶表示装置を構成するＴＦＴアレイ基板の実際の配線構造の一部を示す平面図である。
【図１４】従来技術にかかる多重化画素構造の液晶表示装置におけるＴＦＴアレイ基板の等価回路を示す図である。
【符号の説明】
１　　　　　信号線
２　　　　　走査線
３、４　画素電極
５〜７　薄膜トランジスタ
８　　　　　蓄積容量
９　　　　　信号線
１０　　　走査線
１１、１２　　　　静電遮蔽層
１３　　　走査線
１４、１５　　　　容量線
１６　　　静電遮蔽領域
２１、２２　　　　静電遮蔽層
２３　　　電位供給線
２４　　　容量線
ｒ１１〜ｒ２３　　画素電極
ｂ１１〜ｂ２２　　画素電極
ｇ１１〜ｇ２３　　画素電極
Ｃｓ　　　蓄積容量
Ｄ３ｍ＋１〜Ｄ３ｍ＋４　　信号線
ＧＤ　　　走査線駆動回路
Ｇｎ　　　走査線
Ｍ１〜Ｍ３　　　　薄膜トランジスタ

Claims

表示信号を供給する複数の信号線と、
走査信号を供給する複数の走査線と、
同一の信号線から表示信号を供給される第１の画素電極及び第２の画素電極と、
前記第１の画素電極に隣接する信号線が前記第１の画素電極に対して及ぼす電界を遮蔽する第１の静電遮蔽手段と、
前記第２の画素電極に隣接する信号線が前記第２の画素電極に対して及ぼす電界を遮蔽する第２の静電遮蔽手段と、
を備えたことを特徴とする画像表示素子。
前記同一の信号線と前記第１の画素電極との間に配設され、前記表示信号の供給を制御するゲート電極を備えた第１のスイッチング素子と、
前記第１のスイッチング素子の前記ゲート電極と所定の走査線との間に配設される第２のスイッチング素子と、
前記同一の信号線に接続され、前記第２の画素電極への前記表示信号の供給を制御する第３のスイッチング素子と、
をさらに備えることを特徴とする請求項１に記載の画像表示素子。
前記第１の静電遮蔽手段は、前記信号線の近傍であって、前記第１の画素電極よりも下層に配設される第１の導電層によって形成され、
前記第２の静電遮蔽手段は、前記信号線の近傍であって、前記第２の画素電極よりも下層に配設される第２の導電層によって形成されることを特徴とする請求項１または２に記載の画像表示素子。
前記第１の静電遮蔽手段と前記第１の画素電極は層方向に一部重なりあう領域を有し、
前記第２の静電遮蔽手段と前記第２の画素電極は層方向に一部重なり合う領域を有することを特徴とする請求項１〜３のいずれか一つに記載の画像表示素子。
前記第１の静電遮蔽手段が配設された領域と対向する前記第１の画素電極の周縁部下層であって、層方向に前記第１の画素電極と一部重なり合う領域に配設され、前記第１の静電遮蔽手段と接続された第１の容量線と、
前記第２の静電遮蔽手段が配設された領域と対向する前記第２の画素電極の周縁部下層であって、層方向に前記第２の画素電極と一部重なり合う領域に配設され、前記第２の静電遮蔽手段と接続された第２の容量線と、
をさらに備えたことを特徴とする請求項４に記載の画像表示素子。
前記第１の静電遮蔽手段および前記第２の静電遮蔽手段は、互いが電気的に接続されていることを特徴とする請求項１〜５のいずれか一つに記載の画像表示素子。
前記第１の静電遮蔽手段および前記第２の静電遮蔽手段は、所定の電位を有する配線構造に電気的に接続されていることを特徴とする請求項１〜６のいずれか一つに記載の画像表示素子。
前記第１の静電遮蔽手段および前記第２の静電遮蔽手段は、所定の走査線に接続されていることを特徴とする請求項１〜７のいずれか一つに記載の画像表示素子。
前記第１の静電遮蔽手段及び前記第２の静電遮蔽手段は、所定電位を有する電位供給線に接続されていることを特徴とする請求項１〜７に記載の画像表示素子。
前記所定電位は、画素電極の電位変動範囲内に維持されることを特徴とする請求項９に記載の画像表示素子。
前記所定電位は、画素電極が配設される基板と所定距離離隔して対向配置された対向基板上に配設された共通電極の電位変動範囲内に維持されることを特徴とする請求項９に記載の画像表示素子。
画素をＭ×Ｎ（Ｍ、Ｎは任意の自然数）のマトリックス状に配列して画像表示部を形成した画像表示装置であって、
表示信号を供給する信号線駆動回路と、
走査信号を供給する走査線駆動回路と、
前記信号線駆動回路から延びた複数の信号線と、
前記走査線駆動回路から延びた複数の走査線と、
同一の信号線から表示信号を供給される第１の画素電極及び第２の画素電極と、
前記第１の画素電極に隣接する信号線が前記第１の画素電極に対して及ぼす電界を遮蔽する第１の静電遮蔽手段と、
前記第２の画素電極に隣接する信号線が前記第２の画素電極に対して及ぼす電界を遮蔽する第２の静電遮蔽手段と、
を備えたことを特徴とする画像表示装置。
前記同一の信号線と前記第１の画素電極との間に配設され、前記表示信号の供給を制御するゲート電極を備えた第１のスイッチング素子と、
前記第１のスイッチング素子の前記ゲート電極と所定の走査線との間に配設される第２のスイッチング素子と、
前記同一の信号線に接続され、前記第２の画素電極への前記表示信号の供給を制御する第３のスイッチング素子と、
をさらに備えることを特徴とする請求項１２に記載の画像表示装置。
前記第１の静電遮蔽手段および前記第２の静電遮蔽手段は、所定の走査線に接続されていることを特徴とする請求項１２または１３に記載の画像表示装置。
前記第１の静電遮蔽手段及び前記第２の静電遮蔽手段は、所定電位を有する電位供給線に接続されていることを特徴とする請求項１２または１３に記載の画像表示装置。
前記所定電位は、画素電極の電位変動範囲内に維持されることを特徴とする請求項１５に記載の画像表示装置。