JP2004031795A - チップ型複合部品及び複合部品の製造方法 - Google Patents
チップ型複合部品及び複合部品の製造方法 Download PDFInfo
- Publication number
- JP2004031795A JP2004031795A JP2002188152A JP2002188152A JP2004031795A JP 2004031795 A JP2004031795 A JP 2004031795A JP 2002188152 A JP2002188152 A JP 2002188152A JP 2002188152 A JP2002188152 A JP 2002188152A JP 2004031795 A JP2004031795 A JP 2004031795A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- base
- layer
- thermistor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Abstract
【目的】サーミスタと抵抗を1チップの両面に直列接続しいずれの面に抵抗体層を形成したかを判別できる複合チップ部品及びその製造方法を提供する。
【構成】中央部にビアホール5を配設したアルミナ基体1の一方面の一方端部近傍に内部電極A2を形成し、その上にサーミスタ層3を形成し、サーミスタ層3上部よりアルミナ基体1の中央部ビアホール5にかけて内部電極B4を形成する。アルミナ基体1の他方面の中央部のビアホール5部分から他方端部に向けて内部電極C6を形成し、内部電極C6を覆うように抵抗体層7を形成し、抵抗体層7上からアルミナ基体1の他方端部にかけて内部電極D8を形成し、両表面の端部を除いて互いに異なる色に着色された保護コートA9、B10で覆い、いずれの面に抵抗体層7が形成されたかを識別可能とし、最後に両端部に端子電極A11、端子電極B12を形成する。
【選択図】 図1
【構成】中央部にビアホール5を配設したアルミナ基体1の一方面の一方端部近傍に内部電極A2を形成し、その上にサーミスタ層3を形成し、サーミスタ層3上部よりアルミナ基体1の中央部ビアホール5にかけて内部電極B4を形成する。アルミナ基体1の他方面の中央部のビアホール5部分から他方端部に向けて内部電極C6を形成し、内部電極C6を覆うように抵抗体層7を形成し、抵抗体層7上からアルミナ基体1の他方端部にかけて内部電極D8を形成し、両表面の端部を除いて互いに異なる色に着色された保護コートA9、B10で覆い、いずれの面に抵抗体層7が形成されたかを識別可能とし、最後に両端部に端子電極A11、端子電極B12を形成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、絶縁材料で構成した基体の両表面上にサーミスタと抵抗素子を形成してなるチップ型複合部品及びその製造方法に関するものである。
【0002】
【従来の技術】
一定電圧を印加する回路にて、例えばNTCサーミスタを使用した場合、サーミスタを動作状態とするとサーミスタの電流が流れ、どうしても温度上昇が起きる。温度上昇が起きると、サーミスタの特性からサーミスタの抵抗値が減少するため消費電力が増加し、サーミスタ自体の自己発熱により周囲の温度検知を正確に行うことが出来なくなる。
【0003】
即ち、消費電力(W)={電圧(V)}2/抵抗値(R)であり、温度上昇に伴って抵抗値が減少すればサーミスタに印加される電力が増加してしまう。このためますます温度上昇が進むという悪循環を引き起こしてしまう。
【0004】
従来はこのようなサーミスタに供給される電力の増加を抑えるために直列に抵抗素子を接続して、温度上昇によるサーミスタの抵抗値減少に伴う印加電力の上昇(サーミスタの自己発熟量の上昇)を直列に接続された抵抗に電圧を分圧することにより防ぎ、温度の誤検知を防ぐ方法が取られていた。
【0005】
【発明が解決しようとする課題】
しかしながら、従来は抵抗素子とサーミスタをそれぞれ個別に用意し、例えば基板上に実装することにより直列接続を実現していた。このため、どうしてもサーミスタと抵抗素子それぞれの実装スペースが必要であり、小型化には限界があった。
【0006】
小型化のためにひとつのチップにサーミスタと抵抗素子とを搭載するものもあったが、例えば、特開2000−124008号に記載のように、従来の積層技術ではサーミスタと抵抗素子を並列に接続することが出来るに過ぎなかった。このため、サーミスタと抵抗を直列に接続した複合チップの実現が待たれていた。
【0007】
さらに、サーミスタと抵抗を直列に接続した複合チップが実現した場合であっても、複合チップの電力消費により発生する発熱効果によりサーミスタの検出結果に誤差の出ることも考えられ、できるだけ発熱効果の影響を減らすことが望ましい。
【0008】
【課題を解決するための手段】
本発明は、上述した課題を解決することを目的としてなされたもので、サーミスタと抵抗を1チップで直列に接続した複合チップその製造方法を提供することにより、少ない占有面積でサーミスタ自体の自己発熱があっても周囲の温度検知を正確に行うことが出来るようにすることを目的とする。さらに、実装時に抵抗より発生される熱の影響を最小に抑えることができる複合チップを提供することを目的とする。係る目的を達成し、上述した課題を解決する一手段として例えば以下の構成を備える。
【0009】
即ち、絶縁材料で構成した基体の一方端部に配設された第1の外部接続端子と、前記第1の外部接続端子に接続され前記基体の一方面に形成されたサーミスタ素子と、前記基体の他方端部に接続された第2の外部接続端子と、前記第2の外部接続端子に接続され前記基体の他方面に形成された抵抗素子と、前記基体中央部近傍で前記基体を貫通し前記サーミスタ素子と抵抗素子を接続する内部接続電極と、前記基体の一方面の表面を覆うように第1の態様で形成された第1のコート層と、前記基体の他方面の表面を覆うように第2の態様で形成された第2のコート層とを備え、前記コート層の形態の相違により前記基体の一方面と他方面を識別可能に構成したことを特徴とする。
【0010】
または、絶縁材料で構成した基体の両面上にサーミスタと抵抗素子を形成してなるチップ型複合部品であって、前記基体の一方面上の一方端部側に形成されたサーミスタ層と、前記基体の他方面上の他方端部側に形成された抵抗体層と、前記基体の一方端部端面から前記サーミスタ層の一方面に形成される第1の電極と、前記基体の他方端部面から前記抵抗体層の一方面に形成される第2の電極と、前記サーミスタ層の他方面から前記基体中央部に形成された第3の電極と、前記抵抗体層の他方面から前記基体中央部に形成された第4の電極と、前記第3の電極と前記第4の電極とを互いに接続する前記基体を貫通して形成されたビアホールと、少なくとも前記基体の一方面の前記サーミスタ層及び前記内部電極表面に第1の態様で形成される第1のコート層と、少なくとも前記基体の他方面の前記抵抗体層及び前記内部電極表面に第2の態様で形成される第2のコート層とを備え、前記第1の電極からサーミスタ層、第3の電極、ビアホール、第4の電極、抵抗体層、第2の電極が直列に接続されると共に、前記サーミスタ層形成面と抵抗体層形成面を識別可能であることを特徴とする。
【0011】
そして例えば、さらに、前記第1の電極及び前記第2の電極にそれぞれ接続された外部接続電極を形成することを特徴とする。
【0012】
また例えば、前記第1のコート層と第2のコート層は、互いに異なる色に着色されて異なる態様となっていることを特徴とする。
【0013】
又は、絶縁材料で構成した基体の一方面にサーミスタ素子を形成するサーミスタ素子形成工程と、前記基体の一方端部に前記サーミスタ素子と接続される第1の外部接続端子を形成する第1の外部接続端子形成工程と、絶縁材料で構成した基体の他方面に抵抗素子を形成する抵抗素子形成工程と、前記基体の他方端部に前記抵抗素子と接続される第2の外部接続端子を形成する第2の外部接続端子形成工程と、前記基体中央部近傍で前記基体を貫通し前記サーミスタ素子と抵抗素子を接続する内部接続電極を形成する内部接続電極形成工程と、前記基体の一方面の表面を覆うように第1の態様で第1のコート層を形成する第1のコート層形成工程と、前記基体の他方面の表面を覆うように第2の態様で第2のコート層を形成する第2のコート層形成工程とを有し、前記コート層の形態の相違により前記基体の一方面と他方面を識別可能に構成したことを特徴とするチップ型複合部品の製造方法とする。
【0014】
または、絶縁材料で構成した基体の両面上にサーミスタと抵抗素子を形成してなるチップ型複合部品の製造方法であって、前記基体の一方面上の一方端部側にサーミスタ層を形成するサーミスタ層形成工程と、前記基体の他方面上の他方端部側に抵抗体層を形成する抵抗体層形成工程と、前記基体の一方端部端面から前記サーミスタ層の一方面に第1の電極を形成する第1の電極形成工程と、前記基体の他方端部面から前記抵抗体層の一方面に第2の電極を形成する第2の電極形成工程と、前記サーミスタ層の他方面から前記基体中央部に第3の電極を形成する第3の電極形成工程と、前記抵抗体層の他方面から前記基体中央部に第4の電極を形成する第4の電極形成工程と、前記第3の電極と前記第4の電極とを互いに接続する前記基体を貫通するビアホールを形成するビアホール形成工程と、少なくとも前記基体の一方面の前記サーミスタ層及び前記内部電極表面に第1の態様で第1のコート層を形成する第1のコート層形成工程と、少なくとも前記基体の他方面の前記抵抗体層及び前記内部電極表面に第2の態様で第2のコート層を形成する第2のコート層形成工程とを有し、前記第1の電極からサーミスタ層、第3の電極、ビアホール、第4の電極、抵抗体層、第2の電極が直列に接続されると共に、前記サーミスタ層形成面と抵抗体層形成面を識別可能であることを特徴とするチップ型複合部品の製造方法とする。
【0015】
そして例えば、さらに、前記第1の電極及び前記第2の電極にそれぞれ接続された外部接続電極を形成する外部電極形成工程を有する複合チップ型部品の製造方法であることを特徴とする。
【0016】
また例えば、前記第1のコート層と第2のコート層は、互いに異なる色に着色することにより異なる態様とするチップ型複合部品の製造方法とすることを特徴とする。
【0017】
【発明の実施の形態】
以下、図面を参照して本発明に係る一発明の実施の形態例を詳細に説明する。
〔第1の実施の形態例〕
図1は本発明に係る一発明の実施の形態例の複合チップの構成を説明するための断面図、図2は本実施の形態例の複合チップ基体の一方面における構造を説明するための図、図3は本実施の形態例の複合チップ基体の他方面の構造を説明するための図であり、図1のA−Aが基体の一方面、B−Bが基体の他方面である。なお、図1は図2のC−C面の断面を示している。
【0018】
本実施の形態例では、アルミナ基体の両表面にサーミスタと抵抗体とを接続し、中間部をビアホールで接続した場合を複合チップの例として説明する。
【0019】
図において、1は電気絶縁性を有するアルミナ基体であり、アルミナ基体1はアルミナ焼結体により形成されている。本実施の形態例では、複合チップ完成時にほぼ実装面積1.28mm2(1.6mm×0.8mm×0.8mmサイズの複合チップ)程度に成形する。
【0020】
2はアルミナ基体1の一方面(図1のA−A面)の一方端部端面より中央部にかけて形成された内部電極A、3は内部電極A2の端部を除く全面を覆いアルミナ基体1の中央部にかけて形成されたサーミスタ層である。本実施の形態例のサーミスタ層3はほぼ正方形状に成形している。
【0021】
4はサーミスタ層3の上面からアルミナ基体1の中央部の配設されているビアホール5にかけて形成された内部電極B、5はアルミナ基体1のほぼ中央部を貫通して配設されたビアホールであり、導電ペーストがホール内に充填され、内部電極B4と内部電極C6とを電気的に接続している。
【0022】
ビアホール5内への導電材料の充填は、内部電極B4又は内部電極C6を形成時に同時に行ってもよく、またスルーホール形状でホール内周のみに導電材料を形成したものであってもよい。本実施の形態例では例えばビアホール5として孔径を10μm〜200μm程度に形成することができる。
【0023】
6はアルミナ基体1の他方面(図1のB−B面)の抵抗体層上面からアルミナ基体中央ビアホールにかけて延出する内部電極C、7は内部電極D8の他方端部を除く全面を覆いアルミナ基体1の中央部にかけて形成された抵抗体層であり、本実施の形態例では抵抗体層7をほぼ正方形状に成形している。
【0024】
8はアルミナ基体1の他方側端部端面から中央部にかけて形成された内部電極Dである。9はアルミナ基体1の一方表面の両端部(端子電極形成部)を除く全面をコートするコート層である保護コートA、10はアルミナ基体1の他方表面の両端部(端子電極形成部)を除く全面をコートするコート層である保護コートBである。
【0025】
本実施の形態例においては、以下に示す方法で製造された複合チップのどちらの面にサーミスタ層、あるいは抵抗体層が形成されているかを容易に判別可能とするために、保護コートA9と保護コートB10の態様を変えることとしている。
【0026】
保護コートA9、保護コートB10は、ガラスまたは耐熱性の樹脂のなかから任意に選択してスクリーン印刷などにより形成することができ、例えば、ホウ珪酸ガラスを用いたペースト又はエポキシ、ポリイミド系の樹脂を用いることができる。
【0027】
そこで、本実施の形態例では、態様を替える一方法として、例えば、保護コート材料であるガラスまたは耐熱性の樹脂材料中に保護コートA1と保護コートB10とで異なる耐熱性着色剤を混入させる。
【0028】
用いる色の組み合わせとしては、例えば、緑と赤、黒と黄色、黒と赤など識別し易い色の組み合わせとすることが望ましい。なお、色を異ならせるのではなく、明度を異ならせてもよく、暖色系と寒色系、或いは彩度の大きく異なるものなど、保護コートA9と保護コート10の態様が異なり、容易に識別できるものであれば任意の組み合わせを採用できることはもちろんである。
【0029】
さらに、一部の形状を異なるものとして識別してもよく、コート層の一部の色を変えて識別可能に構成してもよい。
【0030】
このようにしてアルミナ基体1上にサーミスタ層3と抵抗体層7を内部電極及びビアホール5により直列に接続した後、アルミナ基体1の両端部を除いて保護コートA9、B10により表面をコートすることにより経年変化などから防ぐことができる。
【0031】
のみならず、複合チップの完成状態でいずれの面に抵抗体層(あるいはサーミスタ層)が形成されているかを容易に判別できるため、例えば、実装基板への実装時に、抵抗体層形成面を基板表面に密着させることにより、抵抗体層より発生する熱が基板に有効に拡散し、複合チップ部品の発熱に伴う温度上昇を低く抑えることができ、サーミスタ層の特性を安定したものとできる。
【0032】
11及び12はアルミナ基体1の両端部に形成された端子電極A11と端子電極B12である。端子電極A11は内部電極A2に接続され、端子電極B12は内部電極D8に接続されている。この結果、図3に示す接続状態となり、サーミスタと抵抗とが直列に接続された1チップ複合部品が実現する。
【0033】
なお、本実施の形態例で用いるアルミナ基体1は、例えば96%Al2O3のアルミナ基板を用い、基板の厚さはチップサイズに合わせて適当な厚さのものを選択することが望ましい。
【0034】
内部電極A2、B4、C6、D8は、Ag、Ag/Pd,Pt、Auなどの任意の貴金属をスパッタリング、スクリーン印刷などにより形成できる。例えば、Ag−Pd−ガラスのメタルグレーズをスクリーン印刷などにより形成することができる。なお、内部電極をAu又はAgで形成してもよい。
【0035】
同じくサーミスタ層3は任意の特性を持つサーミスタペーストをスクリーン印刷などにより形成する。本実施の形態例で用いるサーミスタペーストは、Mn,Ni,Co,Fe,Al,Cuの中より特性に応じて3から4種類選択した複合酸化物を用いる。サーミスタ層3の焼成温度は850度C〜1300度Cとすることができるが、望ましくは1000度C以下とする。
【0036】
焼成温度を低く設定した場合、例えば1000度C以下であるような場合には、低温での焼結性を良くして、内部電極A2やアルミナ基体1への密着性の増大を図るため、サーミスタペースト内にガラス材料を添加する。
【0037】
具体的には、例えば以下の方法で製造する。
【0038】
▲1▼サーミスタ成分比がMn:30〜60mol%、Ni:10〜30mol%、Co:10〜30mol%、Fe:10〜30mol%になる割合の各種金属の酸化物を原料として、溶媒には水又はアルコールを用いて湿式ボールミルにより混合してスラリーを製造する。出発原料として用いる金属酸化物としては、Mn3O4,NiO,Co304,Fe203等とすることが望ましい。
【0039】
▲2▼混合したスラリーを乾燥工程において乾燥させて水分又はアルコールを除去した後、800度C〜1000度Cにて仮焼成を行い、原料粉末を作る。
【0040】
▲3▼仮焼成を行った粉末を湿式ボールミルにより粉砕する。このとき溶媒は水又はアルコールを用いる。
【0041】
▲4▼得られたスラリーを乾燥工程において乾燥させ、水分又はアルコール成分を除去した後、エチルセルロース、α一テルピネオールを加え3本ロールミルを用いてサーミスタペーストを作成する。
【0042】
▲5▼ガラスをサーミスタペースト内に加える場合はホウ珪酸ガラス粉末をサーミスタペースト内に添加して3本ロールミルによりペースト化する。
【0043】
以上のようにしてサーミスタペーストを製造し、このサーミスタペーストをスクリーン印刷でアルミナ基体1に形成することにより、小型でありながら性能のよいサーミスタが製造できる。
【0044】
また、本実施の形態例の抵抗体層7は、任意の特性を持つ抵抗体ペーストをスクリーン印刷で形成するほか、抵抗体材料をスパッタリングなどにより形成してもよい。ここで用いる抵抗体材料はRuO2、SnO2などを用いることができ、抵抗値により任意のものを選択可能である。
【0045】
抵抗体層7をスクリーン印刷により形成する場合は、抵抗体の粉末をペースト化して用いる。この場合の抵抗体層7の焼成温度は600度C〜1000度Cとすることが望ましい。サーミスタ層3と焼成温度を同じとする場合は、サーミスタ層3と抵抗体層7(内部電極B4、C6を含む。)を同時焼成により形成してもよい。
【0046】
端子電極A11、B12は、Ag、Ag/Pd、Ni/Cr,Cuなどの任意の導電材料をディッピング又はスパッタリングなどにより形成し、その上にニッケル、半田又はSnを電界めっきなどにより形成して半田付け制を確保する。
【0047】
このようにして製造した複合チップのサーミスタ特性及び抵抗素子の抵抗値特性は、サーミスタ層、抵抗層又は内部電極のレーザートリミングまたは、内部電極・構造(電間距離)により調整が可能である。
【0048】
次に、以上に構成を説明した複合チップの製造方法を図4乃至図14を参照して説明する。図4乃至図14は本実施の形態例の複合チップの製造方法を説明するための図であり、各製造工程を模式的に表している。
【0049】
図4は絶縁基板であるアルミナ基体上に内部電極Aを形成する工程を示し、図5はその上にサーミスタ層を形成する工程を示し、図6は内部電極Bを形成する工程を示し、図7はアルミナ基体上に内部電極Dを形成する工程を示し、図8は抵抗体層を形成する工程を示し、図9は内部電極Cを形成する工程を示し、図10はアルミナ基体の一方面に保護コートAを形成する工程を示し、図11はアルミナ基体の他方面に保護コートBを形成する工程を示し、図12は短冊状の列状集合部品形状に切断する工程を示し、図13はさらに端子電極を形成する工程を示し、図14は短冊状の集合部品を各個別の複合チップ部品に切断する工程を示している。
【0050】
まず、図4に示すように、ビアホール105が配設された所定大きさのアルミナ焼結体の絶縁基板(以下の説明は12個の複合チップを製造する場合の例を説明する。)101の一方面上に内部電極A102を例えばAg−Pd−ガラスメタルグレーズにより印刷する。
【0051】
続いて図5に示すように、各内部電極A102毎に端部を除く延長部の上面にかけて先の製造方法で製造したサーミスタペースト(例えば、サーミスタ特性を有する粒径数μm程度の複合金属酸化物(CO2O3+NiO+Mn2O3)とガラスフリットと有機質ビヒクルとの塗料)を印刷する。
【0052】
次に、図6に示すように、各サーミスタ層103毎にサーミスタ層103上面よりアルミナ基板101のビアホール位置を完全に覆うように内部電極B104を例えばAg−Pd−ガラスメタルグレーズにより印刷する。それと同時にビアホールを電極グレーズで充填する。そして、例えば約850度Cで焼成することにより一方面上に各サーミスタ層103を形成する。
【0053】
ここでアルミナ基体101の一方面への形成が終了したため、アルミナ基体101を裏返し、以後アルミナ基体101の他方面に対する処理を行う。まず図7に示すように、アルミナ基体102の他方面上に所定間隔で内部電極D108を例えばAg−Pd−ガラスメタルグレーズにより印刷する。
【0054】
続いて図8に示すように各内部電極D107上からビアホール105方向にかけて抵抗体ペーストを印刷して各抵抗体層107を形成する。
【0055】
次に、図9に示すように、各抵抗体層107上部からアルミナ基板101のビアホール位置を完全に覆うように内部電極C106を例えばAg−Pd−ガラスメタルグレーズにより印刷する。同時にビアホールを電極グレーズで充填する。その後例えば約850度Cで焼成することにより他方面上に各抵抗体層105等を形成する。
【0056】
なお、サーミスタ層103と抵抗体層107を同じ温度で焼成する場合には、一方面上へのサーミスタ層103などの形成後に焼成するのではなく、最後に一括して焼成してもよい。
【0057】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、内部電極D108をレーザ光により抵抗体層105上で切断し、切溝位置によって抵抗値を調整する。切断の方法はレーザ光による他、サンドブラスト法で調整してもよく、或いは内部電極D108を予めくし形に形成しておき、くし形の連続部を適当位置で切断して調整してもよい。
【0058】
次に、図10に示すように、アルミナ基体101の一方面(サーミスタ層103形成面)の各内部電極A102と各内部電極D108の両端部間部分を被覆するように、例えば耐熱性エポキシ樹脂を印刷してコート層を形成する。本実施の形態例では、例えば保護コートA109は淡い色、例えば黄色に着色した樹脂を用いる。その後、例えば約130度Cで樹脂を硬化させ保護コートA109を形成する。
【0059】
次にアルミナ基体101を裏返し、図11に示すように他方面(抵抗体層107形成面)の各内部電極A102と各内部電極D108の両端部間部分を被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、コート層を形成する。本実施の形態例では、例えば保護コートA109は濃い色、例えば黒に着色した樹脂を用いる。その後、例えば約130度Cで樹脂を硬化させ保護コートB110を形成する。
【0060】
なお、保護コートA109、B110を個別に焼成せずに両面にそれぞれ耐熱性エポキシ樹脂を印刷形成し、一度の焼成で両面に保護コートを形成してもよい。これにより工程を減らすことができる。
【0061】
そして図12に示すように、各複合チップ片の長さ方向を幅方向として破線で示す部分(あらかじめ分割溝を形成していてもよい。)から絶縁基板101を分割して短冊様分割体120を得る。
【0062】
次に、図13に示すように、短冊様分割体120の幅方向の両側に連続した端子電極111、112を形成し、一方の端子電極を内部電極A102に、他方の端子電極を内部電極D108とをそれぞれ接続する。端子電極111、1112の形成は、Ni−Crの真空蒸着による方法、Ag−Pd−ガラスメタルグレーズの塗布、焼成による方法、Agを分散させてエポキシ樹脂塗料の塗布、硬化などの方法によって形成される。
【0063】
最後に図14に示すように短冊様分割体120を各複合チップごとに、例えば図14の破線位置(あらかじめ分割溝を形成していてもよい。)で切断して個別の複合チップを完成させる。
【0064】
以上説明したように本実施の形態例によれば、サーミスタ素子と抵抗素子を同一の小型チップに直列に形成することができ、サーミスタ素子の発熱による抵抗値の減少があっても、その影響を最小限に抑えることができる。
【0065】
さらに、サーミスタ層の反対側の面に抵抗体層が形成されているため、サーミスタ層が抵抗体の自己発熱の影響を受けずらくできる。
【0066】
また本実施の形態例によれば、複合チップ部品の表面をコートする保護コート層をサーミスタ層形成面と抵抗体層形成面で異なる態様としたため、容易に抵抗体層形成面を特定でき、基板実装時に容易に抵抗体層形成面を実装基板の表面側とでき、これにより抵抗体層より発生する熱を効率よく実装基板に拡散でき、自己発熱の影響を低く抑えることができる。
【0067】
さらに、基板への実装後であっても、いずれの層の形成面が実装基板側かを容易に確認できる。
【0068】
〔第2の実施の形態例〕
以上の説明においては、アルミナ基体1の一方面上に内部電極A2の上にサーミスタ層3、その上に内部電極B4を形成し、アルミナ基体1の他方面上においても一方面上と同様の工程で内部電極D8、抵抗体層7、内部電極C6を形成する例について説明した。しかし、本発明は以上の例に限定されるものではなく、例えばアルミナ基体1の他方面上において、内部電極C6、抵抗体層7、内部電極D8の順に各層を形成してもよい。このように形成した本発明に係る第2の実施の形態例を以下に説明する。
【0069】
以下の説明は、上述した第1の実施の形態例と異なる部分のみ説明を行う。
【0070】
第2の実施の形態例においては、アルミナ基体1の一方面への内部電極A2、サーミスタ層3、内部電極B4の形成は上述した第1の実施の形態例をまったく同様である。
【0071】
アルミナ基体102の他方面上においては、まずアルミナ基板101のビアホール位置を完全に覆うように内部電極C106を例えばAg−Pd−ガラスメタルグレーズにより印刷する。それと同時にビアホールを電極グレーズで充填する。
【0072】
続いて各内部電極C106上からアルミナ基板101上にかけて抵抗体ペーストを印刷して各抵抗体層107を形成する。次に、各抵抗体層107毎に抵抗体層107上面よりアルミナ基板101上に内部電極D108を例えばAg−Pd−ガラスメタルグレーズにより印刷する。そして、例えば約850度Cで焼成することにより他方面上に各抵抗体層105を形成する。
【0073】
以上の説明した第2の実施の形態例においても、第1の実施の形態例とまったく同様の作用効果を得られる。
【0074】
〔第3の実施の形態例〕
以上に説明した第1の実施の形態例では、まず内部電極A2と内部電極D8をアルミナ基体1上に印刷してその上にサーミスタ層3、抵抗体層7を形成し、その上に内部電極B4、C6を形成する例を説明した。しかし、本発明は以上の例に限定されるものではなく、例えば最初に内部電極B及びCを形成してもよい。最初に内部電極B及びCを形成する本発明に係る第3の実施の形態例を以下に説明する。
【0075】
第3の実施の形態例では、まず、アルミナ基体の中央部のビアホール部分から一方端部にかけてほぼ正方形状の内部電極B4を印刷などにより形成する。それと同時にビアホールを電極グレーズで充填する。
【0076】
続いてこの内部電極B4の少なくとも中央部を除く一方端部を覆うように第1の実施の形態例と上面積がほぼ同様形状にサーミスタペーストを印刷し、サーミスタ層3を形成する。
【0077】
次にサーミスタ層3の上部からアルミナ基体1の一方端部にかけて内部電極A2を形成する。そして例えば約850度Cで焼成することにより一方面のサーミスタ層などの形成が終了する。
【0078】
なお、サーミスタ層3と抵抗体層7を同じ温度で焼成する場合には、一方面上へのサーミスタ層3などの形成後に焼成するのではなく、他方面への抵抗体層などの形成が終了した後に最後に一括して焼成してもよい。
【0079】
そして、アルミナ基体1の一方表面の両端部(端子電極形成部)を除く全面を保護コートA9でコートすると共に、アルミナ基体1の他方表面の両端部(端子電極形成部)を除く全面を保護コートB10でコートして経年変化などから防ぐ。
【0080】
そして最後にアルミナ基体1の両端部に端子電極A11と端子電極B12を形成する。端子電極A11は内部電極A2に接続され、端子電極B12は内部電極D8に接続されている。この結果、サーミスタと抵抗とが直列に接続された1チップ複合部品が実現する。
【0081】
以上説明したように第3の実施の形態例によれば、第1の実施の形態例と同様の工程で複合チップが提供できる。
【0082】
〔第4の実施の形態例〕
以上に説明した各実施の形態例では、サーミスタ層と抵抗体層の上面に電極を形成する例を説明した。しかし、本発明は以上の例に限定されるものではなく、例えば最初に内部電極A、B、C、Dを形成してもよい。最初にすべての内部電極を形成する本発明に係る第4の実施の形態例を以下に説明する。
【0083】
第4の実施の形態例では、まず、アルミナ基体1の一方面の一方端部より中央部にかけてと中央部ビアホールを含む部分に列状に所定間隔で内部電極A2、B4を印刷などにより形成する。それと同時にビアホールを電極グレーズで充填する。
【0084】
続いてこの内部電極A2と内部電極B4をまたいで第1の実施の形態例と上面積がほぼ同様形状にサーミスタペーストを印刷し、例えば約850度Cで焼成することによりサーミスタ層3を形成する。
【0085】
次にアルミナ基体1を裏返して他方面への抵抗体層などの形成処理を行う。まず、アルミナ基体1の他方面の他方端部より中央部にかけてと中央部ビアホールを含む部分に列状に所定間隔で内部電極C6、D8を印刷などにより形成する。それと同時にビアホールを電極グレーズで充填する。
【0086】
次に内部電極C6と内部電極D8をまたいで第1の実施の形態例と上面積がほぼ同様形状に抵抗体ペーストを印刷し、例えば約850度Cで焼成する。
【0087】
なお、サーミスタ層3と抵抗体層8を同じ温度で焼成する場合には、サーミスタペーストと抵抗体ペーストを連続して、又は同時に印刷し、その後に一括して焼成してもよい。
【0088】
そして、アルミナ基体1の一方表面の両端部(端子電極形成部)を除く全面を保護コートA9でコートすると共に、アルミナ基体1の他方表面の両端部(端子電極形成部)を除く全面を保護コートB10でコートして経年変化などから防ぐ。
【0089】
そして最後にアルミナ基体1の両端部に端子電極A11と端子電極B12を形成する。端子電極A11は内部電極A2に接続され、端子電極B12は内部電極D8に接続されている。この結果、サーミスタと抵抗とが直列に接続された1チップ複合部品が実現する。
【0090】
以上説明したように第4の実施の形態例によれば、第1の実施の形態例と同様の工程で複合チップが提供できる。これに加えて、内部電極を列状に形成するため、一度の工程で2つの内部電極を形成でき、製造工程を減らすことができる。さらに、内部電極上に形成するサーミスタ層3と抵抗体層7も、内部電極の厚さがさほど厚くないため、同じく形成が容易であり、形成すべき位置精度にも余裕があり、容易に小型チップを提供できる。
【0091】
上記各実施の形態例では、サーミスタ層の反対側の面に抵抗体層が形成されており、いずれの側にサーミスタ層(又は抵抗体層)が形成されているかを容易に判別できるため、サーミスタ層が抵抗体の自己発熱の影響を受けずらくできるのみならず、基板への実装時に、抵抗体層を基板側にして実装すれば抵抗体より発せられた熱が実装基板に拡散し易く、サーミスタへの熱の影響をさらに軽減できる。
【0092】
このため、複合チップを実装する際のチップの実装向きを容易に識別でき、実装基板の配線パターン位置に間違いなく位置決めでき、実装結果の確認も容易に行える。
【0093】
【発明の効果】
以上説明したように本発明によれば、ひとつのチップの両面にサーミスタ素子と抵抗素子を直列接続して形成でき、少ない占有面積で発熱などで特性が変化することの少ない高精度のサーミスタ特性を有する複合チップ部品を提供できる。さらに、複合チップ部品の表面をコートするコート層をサーミスタ層形成面と抵抗体層形成面で異なる態様としたため、容易に抵抗体層形成面を特定でき、基板実装時に容易に抵抗体層形成面を実装基板の表面側とでき、これにより抵抗体層より発生する熱を効率よく実装基板に拡散でき、自己発熱の影響を低く抑えることができる。
【0094】
さらに、基板への実装後であっても、いずれの層の形成面が実装基板側かを容易に確認できる。
【図面の簡単な説明】
【図1】本発明に係る一発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図2】本実施の形態例の複合チップ基体の一方面における構造を説明するための図である。
【図3】本実施の形態例の複合チップ基体の他方面の構造を説明するための図である。
【図4】本実施の形態例の複合チップの製造方法を説明するための図である。
【図5】本実施の形態例の複合チップの製造方法を説明するための図である。
【図6】本実施の形態例の複合チップの製造方法を説明するための図である。
【図7】本実施の形態例の複合チップの製造方法を説明するための図である。
【図8】本実施の形態例の複合チップの製造方法を説明するための図である。
【図9】本実施の形態例の複合チップの製造方法を説明するための図である。
【図10】本実施の形態例の複合チップの製造方法を説明するための図である。
【図11】本実施の形態例の複合チップの製造方法を説明するための図である。
【図12】本実施の形態例の複合チップの製造方法を説明するための図である。
【図13】本実施の形態例の複合チップの製造方法を説明するための図である。
【図14】本実施の形態例の複合チップの製造方法を説明するための図である。
【符号の説明】
1、101 アルミナ基体
2、102 内部電極A
3、103 サーミスタ層
4、104 内部電極B
5、105 ビアホール
6、106 内部電極C
7、107 抵抗体層
8、108 内部電極D
9、109 保護コートA
10、110 保護コートB
11、111 端子電極A
12、112 端子電極B
【発明の属する技術分野】
本発明は、絶縁材料で構成した基体の両表面上にサーミスタと抵抗素子を形成してなるチップ型複合部品及びその製造方法に関するものである。
【0002】
【従来の技術】
一定電圧を印加する回路にて、例えばNTCサーミスタを使用した場合、サーミスタを動作状態とするとサーミスタの電流が流れ、どうしても温度上昇が起きる。温度上昇が起きると、サーミスタの特性からサーミスタの抵抗値が減少するため消費電力が増加し、サーミスタ自体の自己発熱により周囲の温度検知を正確に行うことが出来なくなる。
【0003】
即ち、消費電力(W)={電圧(V)}2/抵抗値(R)であり、温度上昇に伴って抵抗値が減少すればサーミスタに印加される電力が増加してしまう。このためますます温度上昇が進むという悪循環を引き起こしてしまう。
【0004】
従来はこのようなサーミスタに供給される電力の増加を抑えるために直列に抵抗素子を接続して、温度上昇によるサーミスタの抵抗値減少に伴う印加電力の上昇(サーミスタの自己発熟量の上昇)を直列に接続された抵抗に電圧を分圧することにより防ぎ、温度の誤検知を防ぐ方法が取られていた。
【0005】
【発明が解決しようとする課題】
しかしながら、従来は抵抗素子とサーミスタをそれぞれ個別に用意し、例えば基板上に実装することにより直列接続を実現していた。このため、どうしてもサーミスタと抵抗素子それぞれの実装スペースが必要であり、小型化には限界があった。
【0006】
小型化のためにひとつのチップにサーミスタと抵抗素子とを搭載するものもあったが、例えば、特開2000−124008号に記載のように、従来の積層技術ではサーミスタと抵抗素子を並列に接続することが出来るに過ぎなかった。このため、サーミスタと抵抗を直列に接続した複合チップの実現が待たれていた。
【0007】
さらに、サーミスタと抵抗を直列に接続した複合チップが実現した場合であっても、複合チップの電力消費により発生する発熱効果によりサーミスタの検出結果に誤差の出ることも考えられ、できるだけ発熱効果の影響を減らすことが望ましい。
【0008】
【課題を解決するための手段】
本発明は、上述した課題を解決することを目的としてなされたもので、サーミスタと抵抗を1チップで直列に接続した複合チップその製造方法を提供することにより、少ない占有面積でサーミスタ自体の自己発熱があっても周囲の温度検知を正確に行うことが出来るようにすることを目的とする。さらに、実装時に抵抗より発生される熱の影響を最小に抑えることができる複合チップを提供することを目的とする。係る目的を達成し、上述した課題を解決する一手段として例えば以下の構成を備える。
【0009】
即ち、絶縁材料で構成した基体の一方端部に配設された第1の外部接続端子と、前記第1の外部接続端子に接続され前記基体の一方面に形成されたサーミスタ素子と、前記基体の他方端部に接続された第2の外部接続端子と、前記第2の外部接続端子に接続され前記基体の他方面に形成された抵抗素子と、前記基体中央部近傍で前記基体を貫通し前記サーミスタ素子と抵抗素子を接続する内部接続電極と、前記基体の一方面の表面を覆うように第1の態様で形成された第1のコート層と、前記基体の他方面の表面を覆うように第2の態様で形成された第2のコート層とを備え、前記コート層の形態の相違により前記基体の一方面と他方面を識別可能に構成したことを特徴とする。
【0010】
または、絶縁材料で構成した基体の両面上にサーミスタと抵抗素子を形成してなるチップ型複合部品であって、前記基体の一方面上の一方端部側に形成されたサーミスタ層と、前記基体の他方面上の他方端部側に形成された抵抗体層と、前記基体の一方端部端面から前記サーミスタ層の一方面に形成される第1の電極と、前記基体の他方端部面から前記抵抗体層の一方面に形成される第2の電極と、前記サーミスタ層の他方面から前記基体中央部に形成された第3の電極と、前記抵抗体層の他方面から前記基体中央部に形成された第4の電極と、前記第3の電極と前記第4の電極とを互いに接続する前記基体を貫通して形成されたビアホールと、少なくとも前記基体の一方面の前記サーミスタ層及び前記内部電極表面に第1の態様で形成される第1のコート層と、少なくとも前記基体の他方面の前記抵抗体層及び前記内部電極表面に第2の態様で形成される第2のコート層とを備え、前記第1の電極からサーミスタ層、第3の電極、ビアホール、第4の電極、抵抗体層、第2の電極が直列に接続されると共に、前記サーミスタ層形成面と抵抗体層形成面を識別可能であることを特徴とする。
【0011】
そして例えば、さらに、前記第1の電極及び前記第2の電極にそれぞれ接続された外部接続電極を形成することを特徴とする。
【0012】
また例えば、前記第1のコート層と第2のコート層は、互いに異なる色に着色されて異なる態様となっていることを特徴とする。
【0013】
又は、絶縁材料で構成した基体の一方面にサーミスタ素子を形成するサーミスタ素子形成工程と、前記基体の一方端部に前記サーミスタ素子と接続される第1の外部接続端子を形成する第1の外部接続端子形成工程と、絶縁材料で構成した基体の他方面に抵抗素子を形成する抵抗素子形成工程と、前記基体の他方端部に前記抵抗素子と接続される第2の外部接続端子を形成する第2の外部接続端子形成工程と、前記基体中央部近傍で前記基体を貫通し前記サーミスタ素子と抵抗素子を接続する内部接続電極を形成する内部接続電極形成工程と、前記基体の一方面の表面を覆うように第1の態様で第1のコート層を形成する第1のコート層形成工程と、前記基体の他方面の表面を覆うように第2の態様で第2のコート層を形成する第2のコート層形成工程とを有し、前記コート層の形態の相違により前記基体の一方面と他方面を識別可能に構成したことを特徴とするチップ型複合部品の製造方法とする。
【0014】
または、絶縁材料で構成した基体の両面上にサーミスタと抵抗素子を形成してなるチップ型複合部品の製造方法であって、前記基体の一方面上の一方端部側にサーミスタ層を形成するサーミスタ層形成工程と、前記基体の他方面上の他方端部側に抵抗体層を形成する抵抗体層形成工程と、前記基体の一方端部端面から前記サーミスタ層の一方面に第1の電極を形成する第1の電極形成工程と、前記基体の他方端部面から前記抵抗体層の一方面に第2の電極を形成する第2の電極形成工程と、前記サーミスタ層の他方面から前記基体中央部に第3の電極を形成する第3の電極形成工程と、前記抵抗体層の他方面から前記基体中央部に第4の電極を形成する第4の電極形成工程と、前記第3の電極と前記第4の電極とを互いに接続する前記基体を貫通するビアホールを形成するビアホール形成工程と、少なくとも前記基体の一方面の前記サーミスタ層及び前記内部電極表面に第1の態様で第1のコート層を形成する第1のコート層形成工程と、少なくとも前記基体の他方面の前記抵抗体層及び前記内部電極表面に第2の態様で第2のコート層を形成する第2のコート層形成工程とを有し、前記第1の電極からサーミスタ層、第3の電極、ビアホール、第4の電極、抵抗体層、第2の電極が直列に接続されると共に、前記サーミスタ層形成面と抵抗体層形成面を識別可能であることを特徴とするチップ型複合部品の製造方法とする。
【0015】
そして例えば、さらに、前記第1の電極及び前記第2の電極にそれぞれ接続された外部接続電極を形成する外部電極形成工程を有する複合チップ型部品の製造方法であることを特徴とする。
【0016】
また例えば、前記第1のコート層と第2のコート層は、互いに異なる色に着色することにより異なる態様とするチップ型複合部品の製造方法とすることを特徴とする。
【0017】
【発明の実施の形態】
以下、図面を参照して本発明に係る一発明の実施の形態例を詳細に説明する。
〔第1の実施の形態例〕
図1は本発明に係る一発明の実施の形態例の複合チップの構成を説明するための断面図、図2は本実施の形態例の複合チップ基体の一方面における構造を説明するための図、図3は本実施の形態例の複合チップ基体の他方面の構造を説明するための図であり、図1のA−Aが基体の一方面、B−Bが基体の他方面である。なお、図1は図2のC−C面の断面を示している。
【0018】
本実施の形態例では、アルミナ基体の両表面にサーミスタと抵抗体とを接続し、中間部をビアホールで接続した場合を複合チップの例として説明する。
【0019】
図において、1は電気絶縁性を有するアルミナ基体であり、アルミナ基体1はアルミナ焼結体により形成されている。本実施の形態例では、複合チップ完成時にほぼ実装面積1.28mm2(1.6mm×0.8mm×0.8mmサイズの複合チップ)程度に成形する。
【0020】
2はアルミナ基体1の一方面(図1のA−A面)の一方端部端面より中央部にかけて形成された内部電極A、3は内部電極A2の端部を除く全面を覆いアルミナ基体1の中央部にかけて形成されたサーミスタ層である。本実施の形態例のサーミスタ層3はほぼ正方形状に成形している。
【0021】
4はサーミスタ層3の上面からアルミナ基体1の中央部の配設されているビアホール5にかけて形成された内部電極B、5はアルミナ基体1のほぼ中央部を貫通して配設されたビアホールであり、導電ペーストがホール内に充填され、内部電極B4と内部電極C6とを電気的に接続している。
【0022】
ビアホール5内への導電材料の充填は、内部電極B4又は内部電極C6を形成時に同時に行ってもよく、またスルーホール形状でホール内周のみに導電材料を形成したものであってもよい。本実施の形態例では例えばビアホール5として孔径を10μm〜200μm程度に形成することができる。
【0023】
6はアルミナ基体1の他方面(図1のB−B面)の抵抗体層上面からアルミナ基体中央ビアホールにかけて延出する内部電極C、7は内部電極D8の他方端部を除く全面を覆いアルミナ基体1の中央部にかけて形成された抵抗体層であり、本実施の形態例では抵抗体層7をほぼ正方形状に成形している。
【0024】
8はアルミナ基体1の他方側端部端面から中央部にかけて形成された内部電極Dである。9はアルミナ基体1の一方表面の両端部(端子電極形成部)を除く全面をコートするコート層である保護コートA、10はアルミナ基体1の他方表面の両端部(端子電極形成部)を除く全面をコートするコート層である保護コートBである。
【0025】
本実施の形態例においては、以下に示す方法で製造された複合チップのどちらの面にサーミスタ層、あるいは抵抗体層が形成されているかを容易に判別可能とするために、保護コートA9と保護コートB10の態様を変えることとしている。
【0026】
保護コートA9、保護コートB10は、ガラスまたは耐熱性の樹脂のなかから任意に選択してスクリーン印刷などにより形成することができ、例えば、ホウ珪酸ガラスを用いたペースト又はエポキシ、ポリイミド系の樹脂を用いることができる。
【0027】
そこで、本実施の形態例では、態様を替える一方法として、例えば、保護コート材料であるガラスまたは耐熱性の樹脂材料中に保護コートA1と保護コートB10とで異なる耐熱性着色剤を混入させる。
【0028】
用いる色の組み合わせとしては、例えば、緑と赤、黒と黄色、黒と赤など識別し易い色の組み合わせとすることが望ましい。なお、色を異ならせるのではなく、明度を異ならせてもよく、暖色系と寒色系、或いは彩度の大きく異なるものなど、保護コートA9と保護コート10の態様が異なり、容易に識別できるものであれば任意の組み合わせを採用できることはもちろんである。
【0029】
さらに、一部の形状を異なるものとして識別してもよく、コート層の一部の色を変えて識別可能に構成してもよい。
【0030】
このようにしてアルミナ基体1上にサーミスタ層3と抵抗体層7を内部電極及びビアホール5により直列に接続した後、アルミナ基体1の両端部を除いて保護コートA9、B10により表面をコートすることにより経年変化などから防ぐことができる。
【0031】
のみならず、複合チップの完成状態でいずれの面に抵抗体層(あるいはサーミスタ層)が形成されているかを容易に判別できるため、例えば、実装基板への実装時に、抵抗体層形成面を基板表面に密着させることにより、抵抗体層より発生する熱が基板に有効に拡散し、複合チップ部品の発熱に伴う温度上昇を低く抑えることができ、サーミスタ層の特性を安定したものとできる。
【0032】
11及び12はアルミナ基体1の両端部に形成された端子電極A11と端子電極B12である。端子電極A11は内部電極A2に接続され、端子電極B12は内部電極D8に接続されている。この結果、図3に示す接続状態となり、サーミスタと抵抗とが直列に接続された1チップ複合部品が実現する。
【0033】
なお、本実施の形態例で用いるアルミナ基体1は、例えば96%Al2O3のアルミナ基板を用い、基板の厚さはチップサイズに合わせて適当な厚さのものを選択することが望ましい。
【0034】
内部電極A2、B4、C6、D8は、Ag、Ag/Pd,Pt、Auなどの任意の貴金属をスパッタリング、スクリーン印刷などにより形成できる。例えば、Ag−Pd−ガラスのメタルグレーズをスクリーン印刷などにより形成することができる。なお、内部電極をAu又はAgで形成してもよい。
【0035】
同じくサーミスタ層3は任意の特性を持つサーミスタペーストをスクリーン印刷などにより形成する。本実施の形態例で用いるサーミスタペーストは、Mn,Ni,Co,Fe,Al,Cuの中より特性に応じて3から4種類選択した複合酸化物を用いる。サーミスタ層3の焼成温度は850度C〜1300度Cとすることができるが、望ましくは1000度C以下とする。
【0036】
焼成温度を低く設定した場合、例えば1000度C以下であるような場合には、低温での焼結性を良くして、内部電極A2やアルミナ基体1への密着性の増大を図るため、サーミスタペースト内にガラス材料を添加する。
【0037】
具体的には、例えば以下の方法で製造する。
【0038】
▲1▼サーミスタ成分比がMn:30〜60mol%、Ni:10〜30mol%、Co:10〜30mol%、Fe:10〜30mol%になる割合の各種金属の酸化物を原料として、溶媒には水又はアルコールを用いて湿式ボールミルにより混合してスラリーを製造する。出発原料として用いる金属酸化物としては、Mn3O4,NiO,Co304,Fe203等とすることが望ましい。
【0039】
▲2▼混合したスラリーを乾燥工程において乾燥させて水分又はアルコールを除去した後、800度C〜1000度Cにて仮焼成を行い、原料粉末を作る。
【0040】
▲3▼仮焼成を行った粉末を湿式ボールミルにより粉砕する。このとき溶媒は水又はアルコールを用いる。
【0041】
▲4▼得られたスラリーを乾燥工程において乾燥させ、水分又はアルコール成分を除去した後、エチルセルロース、α一テルピネオールを加え3本ロールミルを用いてサーミスタペーストを作成する。
【0042】
▲5▼ガラスをサーミスタペースト内に加える場合はホウ珪酸ガラス粉末をサーミスタペースト内に添加して3本ロールミルによりペースト化する。
【0043】
以上のようにしてサーミスタペーストを製造し、このサーミスタペーストをスクリーン印刷でアルミナ基体1に形成することにより、小型でありながら性能のよいサーミスタが製造できる。
【0044】
また、本実施の形態例の抵抗体層7は、任意の特性を持つ抵抗体ペーストをスクリーン印刷で形成するほか、抵抗体材料をスパッタリングなどにより形成してもよい。ここで用いる抵抗体材料はRuO2、SnO2などを用いることができ、抵抗値により任意のものを選択可能である。
【0045】
抵抗体層7をスクリーン印刷により形成する場合は、抵抗体の粉末をペースト化して用いる。この場合の抵抗体層7の焼成温度は600度C〜1000度Cとすることが望ましい。サーミスタ層3と焼成温度を同じとする場合は、サーミスタ層3と抵抗体層7(内部電極B4、C6を含む。)を同時焼成により形成してもよい。
【0046】
端子電極A11、B12は、Ag、Ag/Pd、Ni/Cr,Cuなどの任意の導電材料をディッピング又はスパッタリングなどにより形成し、その上にニッケル、半田又はSnを電界めっきなどにより形成して半田付け制を確保する。
【0047】
このようにして製造した複合チップのサーミスタ特性及び抵抗素子の抵抗値特性は、サーミスタ層、抵抗層又は内部電極のレーザートリミングまたは、内部電極・構造(電間距離)により調整が可能である。
【0048】
次に、以上に構成を説明した複合チップの製造方法を図4乃至図14を参照して説明する。図4乃至図14は本実施の形態例の複合チップの製造方法を説明するための図であり、各製造工程を模式的に表している。
【0049】
図4は絶縁基板であるアルミナ基体上に内部電極Aを形成する工程を示し、図5はその上にサーミスタ層を形成する工程を示し、図6は内部電極Bを形成する工程を示し、図7はアルミナ基体上に内部電極Dを形成する工程を示し、図8は抵抗体層を形成する工程を示し、図9は内部電極Cを形成する工程を示し、図10はアルミナ基体の一方面に保護コートAを形成する工程を示し、図11はアルミナ基体の他方面に保護コートBを形成する工程を示し、図12は短冊状の列状集合部品形状に切断する工程を示し、図13はさらに端子電極を形成する工程を示し、図14は短冊状の集合部品を各個別の複合チップ部品に切断する工程を示している。
【0050】
まず、図4に示すように、ビアホール105が配設された所定大きさのアルミナ焼結体の絶縁基板(以下の説明は12個の複合チップを製造する場合の例を説明する。)101の一方面上に内部電極A102を例えばAg−Pd−ガラスメタルグレーズにより印刷する。
【0051】
続いて図5に示すように、各内部電極A102毎に端部を除く延長部の上面にかけて先の製造方法で製造したサーミスタペースト(例えば、サーミスタ特性を有する粒径数μm程度の複合金属酸化物(CO2O3+NiO+Mn2O3)とガラスフリットと有機質ビヒクルとの塗料)を印刷する。
【0052】
次に、図6に示すように、各サーミスタ層103毎にサーミスタ層103上面よりアルミナ基板101のビアホール位置を完全に覆うように内部電極B104を例えばAg−Pd−ガラスメタルグレーズにより印刷する。それと同時にビアホールを電極グレーズで充填する。そして、例えば約850度Cで焼成することにより一方面上に各サーミスタ層103を形成する。
【0053】
ここでアルミナ基体101の一方面への形成が終了したため、アルミナ基体101を裏返し、以後アルミナ基体101の他方面に対する処理を行う。まず図7に示すように、アルミナ基体102の他方面上に所定間隔で内部電極D108を例えばAg−Pd−ガラスメタルグレーズにより印刷する。
【0054】
続いて図8に示すように各内部電極D107上からビアホール105方向にかけて抵抗体ペーストを印刷して各抵抗体層107を形成する。
【0055】
次に、図9に示すように、各抵抗体層107上部からアルミナ基板101のビアホール位置を完全に覆うように内部電極C106を例えばAg−Pd−ガラスメタルグレーズにより印刷する。同時にビアホールを電極グレーズで充填する。その後例えば約850度Cで焼成することにより他方面上に各抵抗体層105等を形成する。
【0056】
なお、サーミスタ層103と抵抗体層107を同じ温度で焼成する場合には、一方面上へのサーミスタ層103などの形成後に焼成するのではなく、最後に一括して焼成してもよい。
【0057】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、内部電極D108をレーザ光により抵抗体層105上で切断し、切溝位置によって抵抗値を調整する。切断の方法はレーザ光による他、サンドブラスト法で調整してもよく、或いは内部電極D108を予めくし形に形成しておき、くし形の連続部を適当位置で切断して調整してもよい。
【0058】
次に、図10に示すように、アルミナ基体101の一方面(サーミスタ層103形成面)の各内部電極A102と各内部電極D108の両端部間部分を被覆するように、例えば耐熱性エポキシ樹脂を印刷してコート層を形成する。本実施の形態例では、例えば保護コートA109は淡い色、例えば黄色に着色した樹脂を用いる。その後、例えば約130度Cで樹脂を硬化させ保護コートA109を形成する。
【0059】
次にアルミナ基体101を裏返し、図11に示すように他方面(抵抗体層107形成面)の各内部電極A102と各内部電極D108の両端部間部分を被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、コート層を形成する。本実施の形態例では、例えば保護コートA109は濃い色、例えば黒に着色した樹脂を用いる。その後、例えば約130度Cで樹脂を硬化させ保護コートB110を形成する。
【0060】
なお、保護コートA109、B110を個別に焼成せずに両面にそれぞれ耐熱性エポキシ樹脂を印刷形成し、一度の焼成で両面に保護コートを形成してもよい。これにより工程を減らすことができる。
【0061】
そして図12に示すように、各複合チップ片の長さ方向を幅方向として破線で示す部分(あらかじめ分割溝を形成していてもよい。)から絶縁基板101を分割して短冊様分割体120を得る。
【0062】
次に、図13に示すように、短冊様分割体120の幅方向の両側に連続した端子電極111、112を形成し、一方の端子電極を内部電極A102に、他方の端子電極を内部電極D108とをそれぞれ接続する。端子電極111、1112の形成は、Ni−Crの真空蒸着による方法、Ag−Pd−ガラスメタルグレーズの塗布、焼成による方法、Agを分散させてエポキシ樹脂塗料の塗布、硬化などの方法によって形成される。
【0063】
最後に図14に示すように短冊様分割体120を各複合チップごとに、例えば図14の破線位置(あらかじめ分割溝を形成していてもよい。)で切断して個別の複合チップを完成させる。
【0064】
以上説明したように本実施の形態例によれば、サーミスタ素子と抵抗素子を同一の小型チップに直列に形成することができ、サーミスタ素子の発熱による抵抗値の減少があっても、その影響を最小限に抑えることができる。
【0065】
さらに、サーミスタ層の反対側の面に抵抗体層が形成されているため、サーミスタ層が抵抗体の自己発熱の影響を受けずらくできる。
【0066】
また本実施の形態例によれば、複合チップ部品の表面をコートする保護コート層をサーミスタ層形成面と抵抗体層形成面で異なる態様としたため、容易に抵抗体層形成面を特定でき、基板実装時に容易に抵抗体層形成面を実装基板の表面側とでき、これにより抵抗体層より発生する熱を効率よく実装基板に拡散でき、自己発熱の影響を低く抑えることができる。
【0067】
さらに、基板への実装後であっても、いずれの層の形成面が実装基板側かを容易に確認できる。
【0068】
〔第2の実施の形態例〕
以上の説明においては、アルミナ基体1の一方面上に内部電極A2の上にサーミスタ層3、その上に内部電極B4を形成し、アルミナ基体1の他方面上においても一方面上と同様の工程で内部電極D8、抵抗体層7、内部電極C6を形成する例について説明した。しかし、本発明は以上の例に限定されるものではなく、例えばアルミナ基体1の他方面上において、内部電極C6、抵抗体層7、内部電極D8の順に各層を形成してもよい。このように形成した本発明に係る第2の実施の形態例を以下に説明する。
【0069】
以下の説明は、上述した第1の実施の形態例と異なる部分のみ説明を行う。
【0070】
第2の実施の形態例においては、アルミナ基体1の一方面への内部電極A2、サーミスタ層3、内部電極B4の形成は上述した第1の実施の形態例をまったく同様である。
【0071】
アルミナ基体102の他方面上においては、まずアルミナ基板101のビアホール位置を完全に覆うように内部電極C106を例えばAg−Pd−ガラスメタルグレーズにより印刷する。それと同時にビアホールを電極グレーズで充填する。
【0072】
続いて各内部電極C106上からアルミナ基板101上にかけて抵抗体ペーストを印刷して各抵抗体層107を形成する。次に、各抵抗体層107毎に抵抗体層107上面よりアルミナ基板101上に内部電極D108を例えばAg−Pd−ガラスメタルグレーズにより印刷する。そして、例えば約850度Cで焼成することにより他方面上に各抵抗体層105を形成する。
【0073】
以上の説明した第2の実施の形態例においても、第1の実施の形態例とまったく同様の作用効果を得られる。
【0074】
〔第3の実施の形態例〕
以上に説明した第1の実施の形態例では、まず内部電極A2と内部電極D8をアルミナ基体1上に印刷してその上にサーミスタ層3、抵抗体層7を形成し、その上に内部電極B4、C6を形成する例を説明した。しかし、本発明は以上の例に限定されるものではなく、例えば最初に内部電極B及びCを形成してもよい。最初に内部電極B及びCを形成する本発明に係る第3の実施の形態例を以下に説明する。
【0075】
第3の実施の形態例では、まず、アルミナ基体の中央部のビアホール部分から一方端部にかけてほぼ正方形状の内部電極B4を印刷などにより形成する。それと同時にビアホールを電極グレーズで充填する。
【0076】
続いてこの内部電極B4の少なくとも中央部を除く一方端部を覆うように第1の実施の形態例と上面積がほぼ同様形状にサーミスタペーストを印刷し、サーミスタ層3を形成する。
【0077】
次にサーミスタ層3の上部からアルミナ基体1の一方端部にかけて内部電極A2を形成する。そして例えば約850度Cで焼成することにより一方面のサーミスタ層などの形成が終了する。
【0078】
なお、サーミスタ層3と抵抗体層7を同じ温度で焼成する場合には、一方面上へのサーミスタ層3などの形成後に焼成するのではなく、他方面への抵抗体層などの形成が終了した後に最後に一括して焼成してもよい。
【0079】
そして、アルミナ基体1の一方表面の両端部(端子電極形成部)を除く全面を保護コートA9でコートすると共に、アルミナ基体1の他方表面の両端部(端子電極形成部)を除く全面を保護コートB10でコートして経年変化などから防ぐ。
【0080】
そして最後にアルミナ基体1の両端部に端子電極A11と端子電極B12を形成する。端子電極A11は内部電極A2に接続され、端子電極B12は内部電極D8に接続されている。この結果、サーミスタと抵抗とが直列に接続された1チップ複合部品が実現する。
【0081】
以上説明したように第3の実施の形態例によれば、第1の実施の形態例と同様の工程で複合チップが提供できる。
【0082】
〔第4の実施の形態例〕
以上に説明した各実施の形態例では、サーミスタ層と抵抗体層の上面に電極を形成する例を説明した。しかし、本発明は以上の例に限定されるものではなく、例えば最初に内部電極A、B、C、Dを形成してもよい。最初にすべての内部電極を形成する本発明に係る第4の実施の形態例を以下に説明する。
【0083】
第4の実施の形態例では、まず、アルミナ基体1の一方面の一方端部より中央部にかけてと中央部ビアホールを含む部分に列状に所定間隔で内部電極A2、B4を印刷などにより形成する。それと同時にビアホールを電極グレーズで充填する。
【0084】
続いてこの内部電極A2と内部電極B4をまたいで第1の実施の形態例と上面積がほぼ同様形状にサーミスタペーストを印刷し、例えば約850度Cで焼成することによりサーミスタ層3を形成する。
【0085】
次にアルミナ基体1を裏返して他方面への抵抗体層などの形成処理を行う。まず、アルミナ基体1の他方面の他方端部より中央部にかけてと中央部ビアホールを含む部分に列状に所定間隔で内部電極C6、D8を印刷などにより形成する。それと同時にビアホールを電極グレーズで充填する。
【0086】
次に内部電極C6と内部電極D8をまたいで第1の実施の形態例と上面積がほぼ同様形状に抵抗体ペーストを印刷し、例えば約850度Cで焼成する。
【0087】
なお、サーミスタ層3と抵抗体層8を同じ温度で焼成する場合には、サーミスタペーストと抵抗体ペーストを連続して、又は同時に印刷し、その後に一括して焼成してもよい。
【0088】
そして、アルミナ基体1の一方表面の両端部(端子電極形成部)を除く全面を保護コートA9でコートすると共に、アルミナ基体1の他方表面の両端部(端子電極形成部)を除く全面を保護コートB10でコートして経年変化などから防ぐ。
【0089】
そして最後にアルミナ基体1の両端部に端子電極A11と端子電極B12を形成する。端子電極A11は内部電極A2に接続され、端子電極B12は内部電極D8に接続されている。この結果、サーミスタと抵抗とが直列に接続された1チップ複合部品が実現する。
【0090】
以上説明したように第4の実施の形態例によれば、第1の実施の形態例と同様の工程で複合チップが提供できる。これに加えて、内部電極を列状に形成するため、一度の工程で2つの内部電極を形成でき、製造工程を減らすことができる。さらに、内部電極上に形成するサーミスタ層3と抵抗体層7も、内部電極の厚さがさほど厚くないため、同じく形成が容易であり、形成すべき位置精度にも余裕があり、容易に小型チップを提供できる。
【0091】
上記各実施の形態例では、サーミスタ層の反対側の面に抵抗体層が形成されており、いずれの側にサーミスタ層(又は抵抗体層)が形成されているかを容易に判別できるため、サーミスタ層が抵抗体の自己発熱の影響を受けずらくできるのみならず、基板への実装時に、抵抗体層を基板側にして実装すれば抵抗体より発せられた熱が実装基板に拡散し易く、サーミスタへの熱の影響をさらに軽減できる。
【0092】
このため、複合チップを実装する際のチップの実装向きを容易に識別でき、実装基板の配線パターン位置に間違いなく位置決めでき、実装結果の確認も容易に行える。
【0093】
【発明の効果】
以上説明したように本発明によれば、ひとつのチップの両面にサーミスタ素子と抵抗素子を直列接続して形成でき、少ない占有面積で発熱などで特性が変化することの少ない高精度のサーミスタ特性を有する複合チップ部品を提供できる。さらに、複合チップ部品の表面をコートするコート層をサーミスタ層形成面と抵抗体層形成面で異なる態様としたため、容易に抵抗体層形成面を特定でき、基板実装時に容易に抵抗体層形成面を実装基板の表面側とでき、これにより抵抗体層より発生する熱を効率よく実装基板に拡散でき、自己発熱の影響を低く抑えることができる。
【0094】
さらに、基板への実装後であっても、いずれの層の形成面が実装基板側かを容易に確認できる。
【図面の簡単な説明】
【図1】本発明に係る一発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図2】本実施の形態例の複合チップ基体の一方面における構造を説明するための図である。
【図3】本実施の形態例の複合チップ基体の他方面の構造を説明するための図である。
【図4】本実施の形態例の複合チップの製造方法を説明するための図である。
【図5】本実施の形態例の複合チップの製造方法を説明するための図である。
【図6】本実施の形態例の複合チップの製造方法を説明するための図である。
【図7】本実施の形態例の複合チップの製造方法を説明するための図である。
【図8】本実施の形態例の複合チップの製造方法を説明するための図である。
【図9】本実施の形態例の複合チップの製造方法を説明するための図である。
【図10】本実施の形態例の複合チップの製造方法を説明するための図である。
【図11】本実施の形態例の複合チップの製造方法を説明するための図である。
【図12】本実施の形態例の複合チップの製造方法を説明するための図である。
【図13】本実施の形態例の複合チップの製造方法を説明するための図である。
【図14】本実施の形態例の複合チップの製造方法を説明するための図である。
【符号の説明】
1、101 アルミナ基体
2、102 内部電極A
3、103 サーミスタ層
4、104 内部電極B
5、105 ビアホール
6、106 内部電極C
7、107 抵抗体層
8、108 内部電極D
9、109 保護コートA
10、110 保護コートB
11、111 端子電極A
12、112 端子電極B
Claims (8)
- 絶縁材料で構成した基体の一方端部に配設された第1の外部接続端子と、
前記第1の外部接続端子に接続され前記基体の一方面に形成されたサーミスタ素子と、
前記基体の他方端部に接続された第2の外部接続端子と、
前記第2の外部接続端子に接続され前記基体の他方面に形成された抵抗素子と、
前記基体中央部近傍で前記基体を貫通し前記サーミスタ素子と抵抗素子を接続する内部接続電極と、
前記基体の一方面の表面を覆うように第1の態様で形成された第1のコート層と、
前記基体の他方面の表面を覆うように第2の態様で形成された第2のコート層とを備え、
前記コート層の形態の相違により前記基体の一方面と他方面を識別可能に構成したことを特徴とするチップ型複合部品。 - 絶縁材料で構成した基体の両面上にサーミスタと抵抗素子を形成してなるチップ型複合部品であって、
前記基体の一方面上の一方端部側に形成されたサーミスタ層と、
前記基体の他方面上の他方端部側に形成された抵抗体層と、
前記基体の一方端部端面から前記サーミスタ層の一方面に形成される第1の電極と、
前記基体の他方端部面から前記抵抗体層の一方面に形成される第2の電極と、
前記サーミスタ層の他方面から前記基体中央部に形成された第3の電極と、
前記抵抗体層の他方面から前記基体中央部に形成された第4の電極と、
前記第3の電極と前記第4の電極とを互いに接続する前記基体を貫通して形成されたビアホールと、
少なくとも前記基体の一方面の前記サーミスタ層及び前記内部電極表面に第1の態様で形成される第1のコート層と、
少なくとも前記基体の他方面の前記抵抗体層及び前記内部電極表面に第2の態様で形成される第2のコート層とを備え、
前記第1の電極からサーミスタ層、第3の電極、ビアホール、第4の電極、抵抗体層、第2の電極が直列に接続されると共に、前記サーミスタ層形成面と抵抗体層形成面を識別可能であることを特徴とするチップ型複合部品。 - さらに、前記第1の電極及び前記第2の電極にそれぞれ接続された外部接続電極を形成することを特徴とする請求項2記載の複合チップ型部品。
- 前記第1のコート層と第2のコート層は、互いに異なる色に着色されて異なる態様となっていることを特徴とする請求項1乃至請求項3のいずれかに記載の複合チップ部品。
- 絶縁材料で構成した基体の一方面にサーミスタ素子を形成するサーミスタ素子形成工程と、
前記基体の一方端部に前記サーミスタ素子と接続される第1の外部接続端子を形成する第1の外部接続端子形成工程と、
絶縁材料で構成した基体の他方面に抵抗素子を形成する抵抗素子形成工程と、
前記基体の他方端部に前記抵抗素子と接続される第2の外部接続端子を形成する第2の外部接続端子形成工程と、
前記基体中央部近傍で前記基体を貫通し前記サーミスタ素子と抵抗素子を接続する内部接続電極を形成する内部接続電極形成工程と、
前記基体の一方面の表面を覆うように第1の態様で第1のコート層を形成する第1のコート層形成工程と、
前記基体の他方面の表面を覆うように第2の態様で第2のコート層を形成する第2のコート層形成工程とを有し、
前記コート層の形態の相違により前記基体の一方面と他方面を識別可能に構成したことを特徴とするチップ型複合部品の製造方法。 - 絶縁材料で構成した基体の両面上にサーミスタと抵抗素子を形成してなるチップ型複合部品の製造方法であって、
前記基体の一方面上の一方端部側にサーミスタ層を形成するサーミスタ層形成工程と、
前記基体の他方面上の他方端部側に抵抗体層を形成する抵抗体層形成工程と、
前記基体の一方端部端面から前記サーミスタ層の一方面に第1の電極を形成する第1の電極形成工程と、
前記基体の他方端部面から前記抵抗体層の一方面に第2の電極を形成する第2の電極形成工程と、
前記サーミスタ層の他方面から前記基体中央部に第3の電極を形成する第3の電極形成工程と、
前記抵抗体層の他方面から前記基体中央部に第4の電極を形成する第4の電極形成工程と、
前記第3の電極と前記第4の電極とを互いに接続する前記基体を貫通するビアホールを形成するビアホール形成工程と、
少なくとも前記基体の一方面の前記サーミスタ層及び前記内部電極表面に第1の態様で第1のコート層を形成する第1のコート層形成工程と、
少なくとも前記基体の他方面の前記抵抗体層及び前記内部電極表面に第2の態様で第2のコート層を形成する第2のコート層形成工程とを有し、
前記第1の電極からサーミスタ層、第3の電極、ビアホール、第4の電極、抵抗体層、第2の電極が直列に接続されると共に、前記サーミスタ層形成面と抵抗体層形成面を識別可能であることを特徴とするチップ型複合部品の製造方法。 - さらに、前記第1の電極及び前記第2の電極にそれぞれ接続された外部接続電極を形成する外部電極形成工程を有することを特徴とする請求項6記載の複合チップ型部品の製造方法。
- 前記第1のコート層と第2のコート層は、互いに異なる色に着色することにより異なる態様とすることを特徴とする請求項5乃至請求項7のいずれかに記載の複合チップ部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002188152A JP2004031795A (ja) | 2002-06-27 | 2002-06-27 | チップ型複合部品及び複合部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002188152A JP2004031795A (ja) | 2002-06-27 | 2002-06-27 | チップ型複合部品及び複合部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004031795A true JP2004031795A (ja) | 2004-01-29 |
Family
ID=31182984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002188152A Withdrawn JP2004031795A (ja) | 2002-06-27 | 2002-06-27 | チップ型複合部品及び複合部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004031795A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017022373A1 (ja) * | 2015-07-31 | 2017-02-09 | 株式会社村田製作所 | 温度センサ |
WO2018138993A1 (ja) * | 2017-01-30 | 2018-08-02 | 株式会社村田製作所 | 温度センサ |
-
2002
- 2002-06-27 JP JP2002188152A patent/JP2004031795A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017022373A1 (ja) * | 2015-07-31 | 2017-02-09 | 株式会社村田製作所 | 温度センサ |
JPWO2017022373A1 (ja) * | 2015-07-31 | 2018-04-19 | 株式会社村田製作所 | 温度センサ |
US10983012B2 (en) | 2015-07-31 | 2021-04-20 | Murata Manufacturing Co., Ltd. | Temperature sensor |
WO2018138993A1 (ja) * | 2017-01-30 | 2018-08-02 | 株式会社村田製作所 | 温度センサ |
JPWO2018138993A1 (ja) * | 2017-01-30 | 2019-11-07 | 株式会社村田製作所 | 温度センサ |
US11209320B2 (en) | 2017-01-30 | 2021-12-28 | Murata Manufacturing Co., Ltd. | Temperature sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782173B2 (en) | Chip resistor | |
JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
JP2007073693A (ja) | チップ抵抗器とのその製造方法 | |
JP2004031800A (ja) | チップ型複合部品及び複合部品の製造方法 | |
JP2004031795A (ja) | チップ型複合部品及び複合部品の製造方法 | |
JP6688025B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP3209354B2 (ja) | 熱溶断ヒユーズ及びその製造方法 | |
JP2004031794A (ja) | チップ型複合部品及び複合部品の製造方法 | |
JP2007027501A (ja) | チップ抵抗器 | |
JP2004031793A (ja) | チップ型複合部品及び複合部品の製造方法 | |
JP3567144B2 (ja) | チップ形抵抗器およびその製造方法 | |
JP2004031796A (ja) | チップ型複合部品及び複合部品の製造方法 | |
JPH0963805A (ja) | 角形チップ抵抗器 | |
JP2741762B2 (ja) | 感温抵抗器およびその製造方法 | |
JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
JPH09260741A (ja) | 磁気抵抗素子およびその製造方法 | |
JP2889422B2 (ja) | チツプ型サーミスタ及びその製造方法 | |
JPH10233485A (ja) | 複合チップ部品 | |
JP3885965B2 (ja) | 面実装型チップネットワーク部品 | |
JP3353037B2 (ja) | チップ抵抗器 | |
JP2002033203A (ja) | 複合電子部品 | |
JP2000188203A (ja) | 抵抗器およびその製造方法 | |
JP2002124401A (ja) | 抵抗器及びその製造方法 | |
JP2022024701A (ja) | チップ抵抗器の製造方法 | |
JPH04243101A (ja) | 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |