JP2004031790A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004031790A5 JP2004031790A5 JP2002188053A JP2002188053A JP2004031790A5 JP 2004031790 A5 JP2004031790 A5 JP 2004031790A5 JP 2002188053 A JP2002188053 A JP 2002188053A JP 2002188053 A JP2002188053 A JP 2002188053A JP 2004031790 A5 JP2004031790 A5 JP 2004031790A5
- Authority
- JP
- Japan
- Prior art keywords
- input
- output terminals
- layer
- semiconductor chip
- rewiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
【０００９】
【課題を解決するための手段】
本発明は、前記の目的を達成するため、複数の入出力端子中に複数の同種の入出力端子が配置されたＩＣを備え、当該ＩＣ上に絶縁層を介して再配線層が形成され、当該再配線層を介して前記入出力端子とバンプとが電気的に接続された半導体チップにおいて、前記再配線層を用いて前記同種の入出力端子を電気的に接続するという構成にした。
また、回路形成面の外周領域に複数の入出力端子が配列され、かつこれら複数の入出力端子中に複数の同種の入出力端子が配置されたＩＣを備え、当該ＩＣの前記回路成形面上に絶縁層を介して再配線層が形成され、当該再配線層を介して前記回路成形面の外周部に配置された入出力端子と前記回路成形面の内周部に配置されたバンプとが電気的に接続された半導体チップにおいて、前記再配線層を用いて前記同種の入出力端子を電気的に接続するという構成にした。
【課題を解決するための手段】
本発明は、前記の目的を達成するため、複数の入出力端子中に複数の同種の入出力端子が配置されたＩＣを備え、当該ＩＣ上に絶縁層を介して再配線層が形成され、当該再配線層を介して前記入出力端子とバンプとが電気的に接続された半導体チップにおいて、前記再配線層を用いて前記同種の入出力端子を電気的に接続するという構成にした。
また、回路形成面の外周領域に複数の入出力端子が配列され、かつこれら複数の入出力端子中に複数の同種の入出力端子が配置されたＩＣを備え、当該ＩＣの前記回路成形面上に絶縁層を介して再配線層が形成され、当該再配線層を介して前記回路成形面の外周部に配置された入出力端子と前記回路成形面の内周部に配置されたバンプとが電気的に接続された半導体チップにおいて、前記再配線層を用いて前記同種の入出力端子を電気的に接続するという構成にした。
再配線層は、絶縁層上に自由に形成することができるので、回路成形面に形成された回路ブロックによって配線の自由度が制限されるＩＣの内部配線に比べて導体抵抗や配線間容量を低減することができる。したがって、再配線層を用いて同種の入出力端子間を電気的に接続すると、同種の入出力端子間における電圧降下や信号波形のなまりを防止することができるので、半導体チップの動作特性を向上させることができる。
【００３７】
【発明の効果】
以上説明したように、本発明によると、ＩＣの内部配線に比べて導体抵抗や配線間容量が小さい再配線層を用いて、ＩＣ上に配列された同種の入出力端子間を電気的に接続したので、同種の入出力端子間における電圧降下や信号波形のなまりを防止することができ、半導体チップの動作特性を向上させることができる。
【発明の効果】
以上説明したように、本発明によると、ＩＣの内部配線に比べて導体抵抗や配線間容量が小さい再配線層を用いて、ＩＣ上に配列された同種の入出力端子間を電気的に接続したので、同種の入出力端子間における電圧降下や信号波形のなまりを防止することができ、半導体チップの動作特性を向上させることができる。
Claims (5)
- 複数の入出力端子中に複数の同種の入出力端子が配置されたＩＣを備え、当該ＩＣ上に絶縁層を介して再配線層が形成され、当該再配線層を介して前記入出力端子とバンプとが電気的に接続された半導体チップにおいて、前記再配線層を用いて前記同種の入出力端子を電気的に接続したことを特徴とする半導体チップ。
- 回路形成面の外周領域に複数の入出力端子が配列され、かつこれら複数の入出力端子中に複数の同種の入出力端子が配置されたＩＣを備え、当該ＩＣの前記回路成形面上に絶縁層を介して再配線層が形成され、当該再配線層を介して前記回路成形面の外周部に配置された入出力端子と前記回路成形面の内周部に配置されたバンプとが電気的に接続された半導体チップにおいて、前記再配線層を用いて前記同種の入出力端子を電気的に接続したことを特徴とする半導体チップ。
- 前記絶縁層が厚膜プロセスで形成されていることを特徴とする請求項１又は請求項２に記載の半導体チップ。
- 前記再配線層が厚膜プロセスで形成されていることを特徴とする請求項１又は請求項２に記載の半導体チップ。
- 前記再配線層が銅で形成されていることを特徴とする請求項１又は請求項２に記載の半導体チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002188053A JP2004031790A (ja) | 2002-06-27 | 2002-06-27 | 半導体チップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002188053A JP2004031790A (ja) | 2002-06-27 | 2002-06-27 | 半導体チップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004031790A JP2004031790A (ja) | 2004-01-29 |
| JP2004031790A5 true JP2004031790A5 (ja) | 2005-05-12 |
Family
ID=31182914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002188053A Pending JP2004031790A (ja) | 2002-06-27 | 2002-06-27 | 半導体チップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004031790A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5039384B2 (ja) * | 2004-12-03 | 2012-10-03 | ローム株式会社 | 半導体装置 |
| JP4774248B2 (ja) * | 2005-07-22 | 2011-09-14 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP2009212481A (ja) | 2007-04-27 | 2009-09-17 | Sharp Corp | 半導体装置及び半導体装置の製造方法 |
| JP4683082B2 (ja) * | 2007-09-04 | 2011-05-11 | エプソンイメージングデバイス株式会社 | 半導体装置、半導体実装構造、電気光学装置 |
| JP4645635B2 (ja) | 2007-11-02 | 2011-03-09 | セイコーエプソン株式会社 | 電子部品 |
| JP5655197B2 (ja) * | 2010-10-27 | 2015-01-21 | リコー電子デバイス株式会社 | 半導体パッケージ |
| JP6194516B2 (ja) * | 2014-08-29 | 2017-09-13 | 豊田合成株式会社 | Ｍｉｓ型半導体装置 |
| US9589946B2 (en) * | 2015-04-28 | 2017-03-07 | Kabushiki Kaisha Toshiba | Chip with a bump connected to a plurality of wirings |
| JP2017174994A (ja) | 2016-03-24 | 2017-09-28 | ソニー株式会社 | 撮像装置、電子機器 |
| JP7303343B2 (ja) * | 2017-11-29 | 2023-07-04 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2002
- 2002-06-27 JP JP2002188053A patent/JP2004031790A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10978433B2 (en) | Package-on-package (PoP) device with integrated passive device in a via | |
| US9147585B2 (en) | Method for fabricating a plurality of semiconductor devices | |
| US7880297B2 (en) | Semiconductor chip having conductive member for reducing localized voltage drop | |
| EP3073525B1 (en) | Semiconductor package assembly with a metal-insulator-metal capacitor structure | |
| US9818715B2 (en) | Semiconductor integrated circuit device | |
| US11114362B2 (en) | Stacked semiconductor package having heat dissipation structure | |
| TW202111907A (zh) | 以矽中介層作為互連橋的封裝晶片結構 | |
| EP3051585A1 (en) | Chip package with embedded passive device | |
| KR100592787B1 (ko) | 링 형태의 실리콘 디커플링 커패시터를 가지는 집적회로칩 패키지 | |
| KR20040088584A (ko) | 와이어 본드 패드를 가진 반도체 소자 및 그 제조 방법 | |
| JP2004207723A (ja) | フリップチップｆｅｔ素子 | |
| US10340254B2 (en) | Method of producing an interposer-chip-arrangement for dense packaging of chips | |
| JP2004031790A5 (ja) | ||
| US8878354B1 (en) | Method and apparatus for supplying power to a system on a chip (SOC) | |
| JP2005286126A (ja) | 半導体装置 | |
| CN102157501B (zh) | 三维***级封装结构 | |
| US9721928B1 (en) | Integrated circuit package having two substrates | |
| CN111384014A (zh) | 具有侧壁连接的半导体封装 | |
| TW202109800A (zh) | 具有微細間距矽穿孔封裝的扇出型封裝晶片結構以及扇出型封裝單元 | |
| TWI810875B (zh) | 半導體封裝 | |
| TWI744166B (zh) | 印表機驅動系統之系統級封裝晶片 | |
| US20240128176A1 (en) | Semiconductor package | |
| JP2001035993A (ja) | マルチチップモジュールおよびその製造方法 | |
| TWI845316B (zh) | 半導體裝置及其製造方法 | |
| TW200822829A (en) | Circuit board and circuit board with embedded chip |