JP2004015532A - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP2004015532A JP2004015532A JP2002167532A JP2002167532A JP2004015532A JP 2004015532 A JP2004015532 A JP 2004015532A JP 2002167532 A JP2002167532 A JP 2002167532A JP 2002167532 A JP2002167532 A JP 2002167532A JP 2004015532 A JP2004015532 A JP 2004015532A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- well
- imaging device
- photoelectric conversion
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【解決手段】固体撮像素子は、光電変換部(1)、光電変換部での蓄積電荷を転送する転送トランジスタ(2)、転送された電荷を保持し電圧に変換して出力するフローティングディフュージョン部(3)、該フローティングディフュージョン部の信号電位を増幅して外部に読み出すための増幅用トランジスタ(6)を有する画素からなる。その光電変換部(1)及びフローティングディフュージョン部(3)の他端は画素部のPウェルに接続されるが、そのPウェルにGND電位より低い電位aを供給する。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、固体撮像素子に関するものである。
【0002】
【従来の技術】
従来の固体撮像素子においては、電源電圧をセンサ内部において共通とした構造、あるいはセンサ部、I/0部とロジック部とを別電源とする構成になっている。後者の構成は、例えばPanasonic社 1/7型 CM0Sイメージセンサ(型名:MN39980)の資料に記載されている。
【0003】
【発明が解決しようとする課題】
前者の固体撮像素子においては、後でも詳しく述べるが、特に固体撮像素子の画素ピッチが小さくなり、光電変換された信号電荷量が小さく、かつ電源電圧が低くなるに従って、空乏化電圧のマージンが小さくなり、歩留まり低下が発生するという課題があった。また、後者の固体撮像素子においては、センサ部全体の電源電圧を高くすれば、消費電力の増加が生じるという課題があった。
【0004】
この発明は、歩留まり低下を抑え、かつ、消費電力の増加をも抑制できる固体撮像素子を提供するものである。
【0005】
【課題を解決するための手段】
請求項1の発明は、光信号を電気信号に変換する光電変換部、光電変換部に蓄積された信号電荷を転送するための転送トランジスタ、転送された電荷を保持し電圧に変換して出力するフローティングディフュージョン部、該フローティングディフュージョン部の信号電位を増幅して外部に読み出すための増幅用トランジスタを少なくとも有する画素セルを、行方向、列方向もしくは行および列方向に複数並べた固体撮像素子において、画素アレイを形成するウェルに対し、該ウェルがPウェルの時はGND電位より降圧した電位を供給し、前記ウェルがNウェルの時は、電源電位より昇圧した電位を供給することを特徴とする。
【0006】
請求項2の発明は、光電変換部の空乏化電位の実測値と空乏化電位の設計値である基準電位との差分を、上記降圧の大きさとする。
【0007】
請求項3の発明は、ウェルに供給する電位を降圧もしくは昇圧させる回路、空乏化電位の設計値に基づく基準電位を出力する基準電位発生部、および光電変換部の空乏化電位を実測して出力する空乏化電位発生部を内蔵する。
【0008】
請求項4の発明は、当該固体撮像素子のリセット時、光電変換部の空乏化電位と、基準電位との差分を降圧量もしくは昇圧量としてフィードバックされる。
【0009】
【発明の実施の形態】
実施の形態1
図1に、本発明の実施形態である画素の基本回路構成を示す。図1において、1は、光信号を電荷に変換して蓄積するフォトダイオードであり、2は、転送トランジスタであり、フォトダイオード1で得られた信号電荷をフローティングディフュージョン部3に転送する。フローティングディフュージョン部3は、転送された電荷を充電する。
【0010】
4は、リセットトランジスタであり、フローティングディフュージョン部3のリセット時には、このリセットトランジスタ4のみがスイッチオンし、フォトダイオード1のリセット時には、転送トランジスタ2も同時にスイッチオンする。5は、前記リセットトランジスタ4にリセット電圧を供給するためのリセット電圧供給ラインである。
【0011】
6は、前記フローティングディフュージョン部3での信号電位を増幅して外部の列共通信号読出し線7に読み出すための増幅用トランジスタである。8は、前記増幅用トランジスタ6をスイッチONするためのスイッチトランジスタである。
【0012】
本実施の形態では、上記の画素部がPウェル内に形成され、その画素部に含まれるトランジスタがNMOSトランジスタにより構成されているものとする。その場合、フォトダイオード1およびフローティングディフュージョン部3の他端は、画素部のPウェルに接続されており、その画素部Pウェルには従来はGND電位(0V)が供給されていたが、本発明では、画素部Pウェルに、GND電位よりも低い電位aを供給している。
【0013】
以上のように構成された画素が行方向あるいは列方向にアレイ状に配列されることにより、固体撮像素子が得られる。前記画素部Pウェルに供給する電位aを発生する回路を図2に示す。
【0014】
図2において、10は、GND電位が供給される端子、11は電源電位が供給される端子、12は、上記フォトダイオード1が完全に空乏化した時の電位(空乏化電位)の設計値を基準電位14として出力する基準電位発生回路、13は、実際の画素での空乏化電位15を出力する空乏化電位発生回路である。16は、差分回路であり、前記基準電位14および空乏化電位15からその差分17を出力する。18は、GND電位から前記差分17の値だけ降下させる降圧回路であり、19は画素部Pウェル以外のGNDラインにGND電位を供給するための端子、20は、前記降圧電位aを画素部Pウェルに供給するための端子である。
【0015】
図3は、上記基準電位発生回路12の構成例であり、端子11に供給される電源電位を、抵抗R1、R2で分割し、その分割した電圧をバッファアンプAMPを通じて端子21に前記基準電位14として出力している。
【0016】
実際の画素における空乏化電位15の決定法を図4に示している。ランプ波形発生回路31により、図5(A)のように、微小電位差を有する電圧A、Bを作成し、代表として選出した画素のPウェル32内のソース33、ドレイン34間にそれぞれ印加し、その時の電流を電流計35により電流をモニタする。
【0017】
図5(B)に示すように、時間tを過ぎると、これまで流れていた電流がカットオフされて0になる。その時の電圧Aを前記空乏化電位15とする。空乏化電位発生回路13では、図3に示したような回路を用いて空乏化電位15を出力する。36は、P型キャップ層、37はN型蓄積層である。
【0018】
図6は、画素内の各素子の電位を示した図である。本発明は、図2の回路を用いてPウェルに供給する電位をGND電位より降圧するものであるが、最初に、画素部のPウェル電位をGND電位としていた従来の場合の動作を図6(A)を用いて説明する。
【0019】
この図6(A)において、aは、画素部Pウェルの電位でGND電位(0)に等しい。フォトダイオード1の電位は、電荷が減少するにつれて電位が図中、下方向に移動(電位の座標が下向きのため電位は上昇)し、完全に空乏化すると、空乏化電位bとなる。フローティングディフュージョン3はリセット時にリセット電位cとなり、電荷の充電量に応じて電位が図中、上方向に移動(電位は低下)する。
【0020】
画素部Pウェルの電位aと、フォトダイオード1の空乏化時の電位bとの差電圧Vabを“空乏化電圧”、フォトダイオード1の空乏化時の電位bと、フローティングディフュージョン部3のリセット時の電位cとの差電圧Vbcを“フローティングディフュージョンの飽和電圧”と定義する。
【0021】
今、転送トランジスタ2およびリセットトランジスタ4のゲートがオン(スイッチングオン)することにより、転送トランジスタ2およびリセットトランジスタ9の電位が押し下げられ(電位は上昇)、これにより、フォトトランジスタ1はリセットされて空乏化時の電位bとなり、またフローティングディフュージョン部3も予備的にリセットされる。
【0022】
次に、リセットトランジスタ4および転送トランジスタ2の両方をスイッチオフした後に、フォトダイオード1での光電変換が開始される。生じた電荷は、リセットトランジスタ4をスイッチオンしてフローティングディフュージョン部3をリセットした直後、リセットトランジスタ4をスイッチオフした後、転送トランジスタ2のスイッチオンにより、フローティングディフュージョン部3に転送される。これにより、フローティングディフュージョン部3の電位は図中、上方向に移動(電位は低下)する。
【0023】
このフローティングディフュージョン部3の信号レベル(充電電圧)が増幅用トランジスタ5を通じて外部に読み出される。
【0024】
ここで、フォトダイオード1の飽和電荷量は、フォトダイオード1の容量と空乏化電圧Vabの積で定義されるが、ショットノイズを低減するためには、飽和電荷量は少なくとも1E4個の電荷蓄積量が必要である。フォトダイオード1の容量は物性定数で決まるため、飽和電荷量を所望の値確保するために、空乏化電圧Vabを大きくとることが望ましい。
【0025】
フォトダイオード1からフローティングディフュージョン部3への電荷の転送終了時に、フローティングディフュージョン3の電位が、フォトダイオード1の空乏化時の電位bより上側にある(電位bより低い)と、電荷の転送終了後、電荷が全て転送されずに一部がフォトダイオード1に残存してしまう。その場合には、読出し信号にノイズが含まれたり、出力信号が非線形性になる要因となる。
【0026】
従って、フォトダイオード1の飽和電荷がフローティングディフュージョン部3に転送された時のフローティングディフュージョン3の電位を、電位bより下側(電位b以上)する必要がある。
【0027】
画素ピッチの縮小の要求に伴いセンサのプロセスは微細化の傾向にあり、それに伴い電源電圧が低くなり、画素部のPウェル電位aと空乏化電位bとの差は1ないし2V程度しか確保できなくなってきている。このような背景から、上記フォトダイオード1およびフローティングディフュージョン3に求められる条件を満たすためには、電位bを精度良く制御することが重要となるが、プロセスマージンを考慮すると歩留まりを確保しながら作成することは非常に困難であった。
【0028】
本発明では、上述したように図2の回路を用いてPウェルに供給する電位aをGND電位より降圧しており、その場合の動作を図6(B)を用いて説明する。
【0029】
図6(B)でわかるように、Pウェルの電位aはGND電位(0V)よりも低くなっている。この場合、図6(A)と比較して、空乏化電圧Vabは変わることなく、フローテイングディフュージョン3の飽和電圧Vbcが大きくなっている。
【0030】
そのため、フォトダイオード1の飽和電荷がフローティングディフュージョン部3に転送された時のフローティングディフュージョン3の電位を、電位bより下側(電位b以上)にできるため、電荷の転送後にフォトダイオード1に電荷が残存することはなく、読出し信号にノイズが含まれたり、出力信号が非線形性になることはない。
【0031】
フォトダイオード1が完全空乏化した時の電位である空乏化電位Vabのプロセス設定値を、プロセス変動に対するマージンを考慮して設定しておくことにより、プロセス変動が生じても飽和電荷量を確保することが可能となり、フローティングディフュージョン3の飽和電圧Vbcも確保することが出来る。
【0032】
また本実施の形態では、空乏化電圧の設計値である基準電圧を発生する基準電圧発生回路12、実際のプロセス状態を反映した空乏化電位を出力する空乏化電位発生回路13をチップ内部に持ち、その差分を降圧量として降圧回路18に与える構成としている。そのためハードウェア規模を小さくできると共に次に記す効果が得られる。
【0033】
即ち、単に画素部Pウェル電位を低くすると、画素部トランジスタの基板バイアス効果により、しきい値電圧が大きくなり、動作速度あるいは信号振幅のマージンが無くなり逆に歩留まりを下げる結果となる。しかし本実施形態では降圧量の必要量を、チップ内部で求め降圧量に反映させることにより、しきい値電圧が大きくなることによる歩留まり低下の懸念もなくなる。また、降圧量を必要最小限にすることにより、消費電力の増加も抑えることが可能となる。
【0034】
実施の形態2
図4で示したような空乏化電位15を決定する手段をチップ内部に持たせ、チップリセット時に、降圧量の設定動作を、チップ内部で自動的に発生させる制御方式とする。これにより、例えば携帯電話に搭載した時、電池切れによる電圧低下、あるいは環境温度の変化等が起こってもその都度最適な降圧量の設定が可能となる効果がある。
【0035】
実施の形態3
上述した各実施の形態において、PウェルをNウェルに、NMOSトランジスタをPMOSトランジスタに、GNDを電源電位とし、そして、降圧回路18に替えた昇圧回路を用い、Nウェルに供給する電源電位を昇圧すると、Nウェル内に形成された画素構成においても上述のものと同じ実施の形態を実現できる。
【0036】
【発明の効果】
請求項1の発明は、固体撮像素子の画素アレイを形成するウェルに対してのみ降圧した電位を供給するようにしたので、フローティングディフュージョンの飽和振幅を拡大することが可能となり、このため、光電変換部の飽和電荷量を確保しながら、フローティングディフュージョン部の飽和電圧を大きく取ることが出来、プロセスマージンが拡大する効果がある。また、画素アレイのPウェル電位を降圧(Nウェルでは昇圧)することにより、前述の効果を確保しつつ消費電力の増大を最小限に抑制できる。
【0037】
請求項2の発明は、光電変換部の空乏化電位の実測値と空乏化電位の設計値である基準電位との差分を上記降圧(Nウェルでは昇圧)の大きさとして、降圧量を最小限に抑えたので、この降圧に伴い、画素を構成するトランジスタのしきい値電圧が上昇して、動作速度やダイナミックレンジなどの回路マージンが小さくなる課題を最小限にとどめることができ、また、消費電力の増大も抑えることができる。
【0038】
請求項3の発明は、Pウェルに供給する電位を降圧(Nウエルでは昇圧)させる回路、空乏化電位の設計値に基づく基準電位を出力する基準電位発生部、および光電変換部の空乏化電位を実測して出力する空乏化電位発生部を内蔵したので、ハードウェア規模を小さく出来る効果がある。
【0039】
請求項4の発明は、当該固体撮像素子のリセット時、光電変換部の空乏化電位と、基準電位との差分を降圧量(Nウェルでは昇圧量)としてフィードバックさせたので、固体撮像素子起動時毎にフイードバック制御を自動的に動作させることにより、例えば携帯電話に搭載した時、電池切れによる電圧低下、あるいは環境温度の変化等が起こってもその都度最適な降圧量の設定が可能となる効果がある。
【図面の簡単な説明】
【図1】本発明の実施形態を示した画素の回路図
【図2】図1の回路のPウェル部に供給する電位を作成する回路図
【図3】図2中の基準電位発生回路の具体的な構成図
【図4】図2中の空乏化電位発生回路で発生する空乏化電位を決定するための手法を示した図
【図5】図4での空乏化電位を決定する時の動作を示した図
【図6】画素内の各素子の電位を示した図
【符号の説明】
1 フォトダイオード、2 転送トランジスタ、3 フローティングディフュージョン、4 リセットトランジスタ、6 増幅用トランジスタ、12 基準電位発生回路、13 空乏化電位発生回路、18 降圧回路
Claims (4)
- 光信号を電気信号に変換する光電変換部、光電変換部に蓄積された信号電荷を転送するための転送トランジスタ、転送された電荷を保持し電圧に変換して出力するフローティングディフュージョン部、該フローティングディフュージョン部の信号電位を増幅して外部に読み出すための増幅用トランジスタを少なくとも有する画素セルを、行方向、列方向もしくは行および列方向に複数並べた固体撮像素子において、
画素アレイを形成するウェルに対し、該ウェルがPウェルの時はGND電位より降圧した電位を供給し、前記ウェルがNウェルの時は、電源電位より昇圧した電位を供給することを特徴とする固体撮像素子。 - 光電変換部の空乏化電位の実測値と空乏化電位の設計値である基準電位との差分を、上記降圧もしくは昇圧の大きさとした請求項1記載の固体撮像素子。
- ウェルに供給する電位を降圧もしくは昇圧させる回路、空乏化電位の設計値に基づく基準電位を出力する基準電位発生部、および光電変換部の空乏化電位を実測して出力する空乏化電位発生部を内蔵する請求項1または2に記載の固体撮像素子。
- 当該固体撮像素子のリセット時、光電変換部の空乏化電位と、基準電位との差分を降圧量もしくは昇圧量としてフィードバックされる請求項3記載の固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002167532A JP2004015532A (ja) | 2002-06-07 | 2002-06-07 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002167532A JP2004015532A (ja) | 2002-06-07 | 2002-06-07 | 固体撮像素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004015532A true JP2004015532A (ja) | 2004-01-15 |
Family
ID=30434746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002167532A Pending JP2004015532A (ja) | 2002-06-07 | 2002-06-07 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004015532A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013176007A1 (ja) * | 2012-05-25 | 2013-11-28 | ソニー株式会社 | 撮像素子、駆動方法、および電子装置 |
-
2002
- 2002-06-07 JP JP2002167532A patent/JP2004015532A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013176007A1 (ja) * | 2012-05-25 | 2013-11-28 | ソニー株式会社 | 撮像素子、駆動方法、および電子装置 |
US9621827B2 (en) | 2012-05-25 | 2017-04-11 | Sony Corporation | Imaging element, driving method, and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8848078B2 (en) | Booster circuit, solid-state imaging device, and camera system | |
US8183515B2 (en) | Pumps for CMOS imagers | |
US7474246B2 (en) | AD converter device, physical quantity distribution detecting unit and imaging apparatus | |
JP4825982B2 (ja) | 固体撮像素子及びその信号読み出し方法 | |
JP2004241491A (ja) | 固体撮像装置 | |
US7612819B2 (en) | CMOS image sensor and method of operating the same | |
KR101258288B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
JPH11261046A (ja) | 固体撮像装置 | |
JP2007104240A (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
US11006062B2 (en) | Pixel sensing circuit and driving method thereof, image sensor and electronic device | |
US9549138B2 (en) | Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter | |
JP5335318B2 (ja) | 光センサ、測定装置及びカメラシステム | |
JP2012010008A (ja) | 撮像素子及び撮像装置 | |
JP5796218B2 (ja) | 固体撮像装置および撮像装置 | |
JPWO2007066762A1 (ja) | 固体撮像装置 | |
WO2006060306A2 (en) | Low power programmable reset pump for cmos imagers | |
KR20160103298A (ko) | 전압 생성기 및 그를 포함하는 이미지 센싱 장치 | |
JP2008124229A (ja) | 固体撮像素子 | |
JP5363237B2 (ja) | 光電変換回路及びそれに用いる光電変換素子 | |
JP4735684B2 (ja) | 固体撮像装置及びその駆動方法 | |
JP2006197426A (ja) | 固体撮像装置および半導体装置 | |
JP2004015532A (ja) | 固体撮像素子 | |
US10574923B2 (en) | Image capturing device and driving method thereof | |
JP2002044523A (ja) | 半導体撮像素子 | |
Wang et al. | A hybrid CMOS imager with sensing and energy harvesting capabilities |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050526 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |