JP2004015208A - 固体撮像装置及びその信号処理方法 - Google Patents
固体撮像装置及びその信号処理方法 Download PDFInfo
- Publication number
- JP2004015208A JP2004015208A JP2002163134A JP2002163134A JP2004015208A JP 2004015208 A JP2004015208 A JP 2004015208A JP 2002163134 A JP2002163134 A JP 2002163134A JP 2002163134 A JP2002163134 A JP 2002163134A JP 2004015208 A JP2004015208 A JP 2004015208A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- solid
- state imaging
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Picture Signal Circuits (AREA)
Abstract
【解決手段】複数の単位画素11を含む画素アレイ部10と、CDS(相関二重サンプリング)回路20と、A/D変換器30とを有する。画素アレイ部10から信号線12で読み出された画素信号をCDS回路20によってCDS処理(ノイズ除去処理)を行った後、この信号をA/D変換器30に入力し、A/D変換を行う。そして、このA/D変換器30をΔΣモジュレータ31とデジタルフィルタ32とで構成し、高精度のA/D変換を行う。また、A/D変換器50をCDS回路の前段に設けたものにも適用できる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、複数の光電変換素子による画素アレイ部で生成した画素信号をA/D変換して出力する固体撮像装置に関し、特に画素信号のA/D変換器を改良した固体撮像装置及びその信号処理方法に関する。
【0002】
【従来の技術】
従来より、被写体を撮像してデジタル画像信号を出力する固体撮像装置では、光電変換素子によって取得したアナログ画素信号を伝送経路のいずれかの位置にA/D変換器を設け、デジタル信号に変換する必要がある。
そこで、例えば画素アレイ部内に複数の画素に対応してA/D変換器を設け、画素アレイ部内で各画素信号をデジタル信号に変換する方法や、画素アレイ部からの画素信号に各種の信号処理を施す信号処理部にA/D変換器を設け、信号処理の前後でデジタル信号に変換する方法や、さらには信号処理部によって完成されたアナログ映像信号の出力段にA/D変換器を設けてデジタル映像信号に変換する方法等がある。
【0003】
このうち画素アレイ部内にA/D変換器を設ける方法では、画素の構成が複雑化するために多画素化等に対して不利となる。
また、映像信号の出力段にA/D変換器を設ける方法では、映像信号をシリアルに高速でA/D変換する必要があり、また信号処理等を全てアナログで行うために消費電力等の点で不利となる。
このよな観点から、上述した画素アレイ部近傍の信号処理部にA/D変換器を設けてデジタル信号に変換し、その後、デジタル処理によって映像信号を完成する方法が有効となる。
【0004】
一方、2次元画素アレイ部から信号処理部に画素信号を読み出す構成としては、通常は2次元画素アレイ部の側部に設けられる垂直走査回路や水平走査回路の動作によって2次元画素アレイ部の画素行または画素列を順次選択し、各画素信号を行単位または列単位で信号処理部に転送するようになっている。
ここでは、画素行単位で読み出す構成を例に説明する。
この場合、2次元画素アレイ部の最終行に沿って信号処理部が配置され、各画素列に対応して信号処理回路が設けられている(なお、複数の列毎に1組みの信号処理回路が設けられる場合もある)。
そして、各信号処理回路では、垂直走査回路による画素行の選択により、各画素列の画素信号を信号処理回路内に順次取り込み、この画素信号に所定の信号処理を行う。
なお、画素列単位で処理する場合も、本質的には同様の動作となる。
【0005】
また、信号処理部における信号処理としては、例えば各画素信号の増幅やCDS(相関二重サンプリング)処理等が一般的であり、また場合によっては電流電圧変換等が含まれる。
そして、このような信号処理部に、2次元画素アレイ部の画素列または画素行に対応してA/D変換器を設け、各画素列毎または各画素行毎に画素信号のA/D変換を行うことにより、比較的簡易で安価な構成でデジタル画素信号を得ることができ、また、後段の処理をデジタル処理によって行えることから、消費電力等の削減にも寄与できることになる。
【0006】
【発明が解決しようとする課題】
ところで、上述のようなA/D変換に用いられるA/D変換器としては、従来より様々な方式のものが提供されているが、上述のような画素列毎または画素行毎の信号処理回路で画素信号のA/D変換を行うという構成を考えた場合、最適なA/D変換を行うことは極めて困難である。
【0007】
例えば、従来の代表的なA/D変換器としては、パルス積分型とフラッシュ型が知られている。
パルス積分型は、変換対象となるアナログ入力信号を所定のランプ波形と比較し、両信号レベルの一致が確認されるまでの時間をカウンタで計数することにより、アナログ入力信号のレベルに応じた計数値をデジタル信号として出力するものである。
しかし、この方法では、高精度化するためにはカウンタの計数動作に時間がかかり、動作が遅すぎる上に、比較器の誤差が変換結果の誤差として影響し易く、さらに低電圧化が困難であることから、上述のような信号処理部に組み込むA/D変換には不適当である。
【0008】
また、フラッシュ型は、変換対象となるアナログ入力信号を複数のステップに抵抗分圧し、各分圧レベルをそれぞれの基準値と比較することにより、該当するステップを検出してデジタル信号として出力するものである。
しかし、この方法では、高速に変換できるものの、高精度化のためには各A/D変換器毎に多数のコンパレータを必要とするため、上述した信号処理部内に組み込む構成としては回路規模が大きくなりすぎ、また、素子構造も複雑化しすぎるという問題がある。
【0009】
本発明は、以上のような実情に鑑みてなされたものであり、その目的は、画素アレイ部から読み出した画素信号の有効なA/D変換を行うことができ、消費電力の削減や装置の小型化、簡素化、低廉化を達成でき、高品位な画像出力を図ることが可能な固体撮像装置及びその信号処理方法を提供することにある。
【0010】
【課題を解決するための手段】
本発明は前記目的を達成するため、それぞれ光電変換素子を含む複数の単位画素を1次元方向または2次元方向に配列した画素アレイ部と、前記画素アレイ部の画素列または画素行に対応して設けられ、前記画素列または画素行より出力される画素信号に対して所定の信号処理を行う信号処理部とを有する固体撮像装置において、前記信号処理部はアナログ画素信号をデジタル画素信号に変換するA/D変換器を有し、前記A/D変換器がΔΣモジュレータとデジタルフィルタとで構成されることを特徴とする。
【0011】
また本発明は、それぞれ光電変換素子を含む複数の単位画素を1次元方向または2次元方向に配列した画素アレイ部と、前記画素アレイ部の画素列または画素行に対応して設けられ、前記画素列または画素行より出力される画素信号に対して所定の信号処理を行う信号処理部とを有する固体撮像装置の信号処理方法において、前記画素列または画素行より出力されるアナログ画素信号をデジタル画素信号に変換するA/D変換ステップを有し、前記A/D変換ステップにΔΣモジュレータとデジタルフィルタとを用いることを特徴とする。
【0012】
本発明による固体撮像装置及びその信号処理方法では、画素アレイ部の画素列または画素行より出力されるアナログ画素信号をデジタル画素信号に変換するA/D変換にΔΣモジュレータとデジタルフィルタとを用いたことから、ΔΣモジュレータの特性を最大限に生かして画素信号の高精度で信頼性の高いA/D変換を行うことができ、消費電力の削減や装置の小型化、簡素化、低廉化を達成でき、高品位な画像出力を図ることが可能となる。
【0013】
【発明の実施の形態】
以下、本発明による固体撮像装置及びその信号処理方法の実施の形態例について説明する。
図1は本発明の第1の実施の形態例による固体撮像装置の主要部を抽出して示すブロック図であり、同じく図2は本発明の第2の実施の形態例による固体撮像装置の主要部を抽出して示すブロック図である。
まず、これらの図に基づいて、本実施の形態で最も基本的な特徴点となる部分の概要について説明する。
図1は、複数の単位画素11を含む画素アレイ部10と、CDS(相関二重サンプリング)回路20と、A/D変換器30とを示しており、画素アレイ部10から信号線12で読み出された画素信号をCDS回路20によってCDS処理(ノイズ除去処理)を行った後、この信号をA/D変換器30に入力し、A/D変換を行うものである。
そして、A/D変換器30をΔΣモジュレータ31とデジタルフィルタ32とで構成した点が本発明の基本的な特徴部分である。
【0014】
また、図2は、複数の単位画素41を含む画素アレイ部40と、A/D変換器30とを示しており、画素アレイ部40から信号線42で読み出された画素信号をA/D変換器50に入力し、A/D変換を行うものである。そして、この後段にCDS回路(図2では省略する)が設けられており、デジタル信号に変換された画素信号のCDS処理を行うようになっている。
そして、A/D変換器50をΔΣモジュレータ51とデジタルフィルタ52とで構成した点が本発明の基本的な特徴部分である。
すなわち、図1と図2では、CDS回路とA/D変換器の配置順が入れ替わっている点が主な相違点であり、基本的な特徴部分であるA/D変換器の構成は共通するものである。
【0015】
なお、図1では1列だけの構成を示しているが、画素アレイ部10は画素列毎に信号線で画素信号を出力する構成となっており、CDS回路20及びA/D変換器30は各画素列に対応して設けられ、画素列単位で画素信号の信号処理を行う、いわゆるカラム方式の信号処理部の一部として構成されている。
一般に、ΔΣモジュレータを用いたA/D変換方法は、高精度の変換が可能であるものの、処理速度が遅いという性格があるため、従来は映像信号のA/D変換には用いられておらず、高品位が要求される音響信号のA/D変換に用いられることが多い。
そこで本実施の形態例では、画素信号を画素列毎に分けてA/D変換する構成に、ΔΣモジュレータを用いることにより、変換速度の問題を解決し、かつ、高精度の変換機能を画像処理の分野で有効利用するようにしたものである。
【0016】
以下、本発明のさらに具体的な実施の形態例について上述した図1に対応する構成を例に説明する。
図3は本実施の形態例による固体撮像装置の画像アレイ部と周辺回路部の全体構成を示す概略説明図である。
画像アレイ部110には、2次元配列で多数の単位画素111が配列されており、方形状の撮像領域を構成している。なお、各単位画素111の構成については後述する。
そして、この画像アレイ部110の上辺部には画素行(水平)方向に沿って水平走査回路120が設けられ、画像アレイ部110の左辺部には画素列(垂直)方向に沿って垂直走査回路130が設けられている。これらの走査回路120、130によって画像アレイ部110内の単位画素111が順次走査され、画素信号の読み出しや電子シャッタ動作が実行される。
なお、本例では、画像アレイ部110を各画素行単位で垂直方向に走査することにより、各画素行の画素信号を各画素列毎に設けられた垂直信号線112によって画素信号を読み出す構成となっている。
【0017】
また、画像アレイ部110の下段(出力側)には、複数のCDS回路141を各画素列に対応して配置したCDS部140が設けられている。画像アレイ部110から垂直信号線112によって読み出された各画素列の画素信号は、このCDS部140の各CDS回路141に順次入力され、CDSによる画素固有ノイズの除去処理が施される。
すなわち、画像アレイ部110の各単位画素には、それを構成するMOSトランジスタ等による固有の特性誤差が含まれているため、各単位画素から読み出した画素信号でそのまま映像信号を構成すると、各画素間での特性のバラツキが映像信号に影響し、画像中にノイズとして現れる。
そこで、このような画素間の特性誤差を除去するために、各画素の信号電荷を一旦リセットし、そのリセットレベルを読み出し、その後、受光動作を実行して信号レベルを読み出して、リセットレベルと信号レベルとの差分をとることにより、リセット時に生じる各画素に固有の誤差を信号レベルの誤差で相殺し、各画素間の特性のバラツキによるノイズを除去するものである。
なお、CDS回路141の具体的構成については後述する。
【0018】
また、CDS部140の下段(出力側)には、ΔΣモジュレータ151を各画素列に対応して配置したΔΣモジュレータ部150が設けられ、さらにその下段(出力側)にデジタルフィルタ161を各画素列に対応して配置したデジタルフィルタ部160が設けられている。
すなわち、各ΔΣモジュレータ151及び各デジタルフィルタ161によって各画素列に対応するA/D変換器が構成されている。なお、各画素列のA/D変換器を全体でまとめてA/D変換部というものとする。
ΔΣモジュレータ151では、CDS回路141からの画素信号を入力し、その波形を例えば2値の信号に変換し、デジタルフィルタ161では、このΔΣモジュレータ151からの信号に対してローパスフィルタ処理を行い、後段の回路(図示せず)に出力する。これにより、CDS部140からのアナログ画素信号がA/D変換部を経てデジタル画素信号に変換される。
そして、デジタルフィルタ部160以降がデジタル信号処理となり、ΔΣモジュレータ部150までのアナログ信号処理領域に比較して低電源電圧での駆動が可能である。
なお、各ΔΣモジュレータ151及び各デジタルフィルタ161の具体的構成については後述する。
【0019】
また、タイミング発生回路170は、以上の各部110〜160の動作に必要な各種タイミング信号を生成して、各部に供給するものである。
また、以上の各部110〜170は、同一の半導体チップ上に設けられているものとする。
なお、本例では、各画素列に対して1対1でCDS回路141及びA/D変換器を設けた例について説明するが、複数の画素列に対して1組みのCDS回路141及びA/D変換器(ΔΣモジュレータ151及びデジタルフィルタ161)を設けるような構成であってもよいものとする。
【0020】
図4は、以上のような構成のCDS部140及びA/D変換部の動作順を示すタイミングチャートである。
これらの動作は、画素アレイ部110から1行分の画素信号が読み出され、次の1行分の読み出しが行われるまでの1垂直走査期間内で行うものである。そして、本例では、水平走査回路120によって各画素列が走査される水平有効期間内に、各A/D変換器(ΔΣモジュレータ151及びデジタルフィルタ161)によるA/D変換処理を行い、水平走査回路120の戻り走査期間(水平無効期間)内にCDS回路141によるCDS処理を行うものである。
すなわち、図4の例では、まず、先の行(n行目)の処理が終了した後、水平無効期間でCDS回路141を動作させ、次の行(n+1行目)のCDS処理を行い、その後、水平有効期間でΔΣモジュレータ151及びデジタルフィルタ161を順次動作させてA/D変換処理を行う。
【0021】
次に、以上のような各部の具体的構成と動作について順次説明する。
まず、本実施の形態例における単位画素111とCDS回路141について説明する。
図5は本実施の形態例における単位画素111とCDS回路141の構成例を示す回路図であり、図6は図5に示す各部の動作タイミングを示すタイミングチャートである。
まず、本例の単位画素は、光電変換素子としてのフォトダイオード201と、このフォトダイオード201によって生成された信号電荷を転送パルスφtgに基づいて読み出す転送トランジスタ202と、この転送トランジスタ202によって読み出された信号電荷によるゲート電位の変化を電気信号に変換する増幅トランジスタ203と、この増幅トランジスタ203の出力を行選択信号φselに基づいて垂直信号線112に出力する選択トランジスタ204と、リセットパルスφretに基づいてフォトダイオード201の信号電荷を電源電圧VDDにリセットするリセットトランジスタ205とを有する。
なお、単位画素111の構成としては、本例のように4つの画素トランジスタ202〜205を用いた例に限らず、他の構成を有するものであってもよい。
【0022】
また、画素アレイ部110とCDS回路部140の間には、各画素111から垂直信号線112に出力される電流信号を電圧信号に変換して負荷トランジスタ180が設けられている。
そして、この負荷トランジスタ180を経て入力される画素信号を処理するCDS回路141には、クランプ用コンデンサ211、クランプトランジスタ212、サンプリング用のトランジスタ213、及びホールド用コンデンサ214が設けられている。
上述のように通常のCDS処理は、各単位画素111のリセットレベルと信号レベルとの差分をとるものであり、各単位画素毎にリセットレベルと信号レベルの2つのサンプリングを行う必要があるが、本例のCDS回路141では、各単位画素のリセットレベルをクランプ用コンデンサ211、クランプトランジスタ212によって全画素共通の固定値にクランプすることにより、信号レベルだけのサンプリングによって画素間のバラツキによるノイズを除去した画素信号を得るようにしたものである。
【0023】
すなわち、単位画素111からリセットレベルを読み出す時には、クランプ用コンデンサ211で垂直信号線112から入力される画素信号の直流成分を遮断した状態で、クランプパルスφvclによってクランプトランジスタ212をオンする。
これにより、クランプ用コンデンサ211の入力側(画素アレイ部110側)ではリセットレベルによる電位差が生じているが、クランプ用コンデンサ211の出力側は、クランプトランジスタ212によって印加されるクランプ電圧Vclpによって固定値に保持される。この固定値は、クランプトランジスタ212によって全画素共通であるため、この時点でリセットレベルをサンプリングする必要がなくなる。
次に、単位画素111から画素信号を読み出すと、クランプ用コンデンサ211の入力側の電位が変動し、その変動分が出力側に現れる。そこで、この時点で、サンプルホールドパルスφshによってサンプリング用トランジスタ213をオンし、クランプ用コンデンサ211の出力側の信号をホールド用コンデンサ214に取り込む。
【0024】
以上のような単位画素111及びCDS回路141の動作を図6によって簡単に説明する。
まず、単位画素111では、行選択パルスφselによって単位画素111が選択されると、リセットパルスφrstによって画素信号が電源電圧VDDにリセットされ、電荷蓄積時間に入る。
そして、所定の電荷蓄積時間の後、転送パルスφtgによって信号電荷が読み出され、画素出力が反転する。
また、CDS回路141では、単位画素111における読み出し動作の直前で入力電圧をクランプ電圧Vclpによる固定値にクランプし、読み出し後に、サンプリングパルスφshで信号レベルを検出する。
これにより、リセットレベルのサンプリングを行うことなく、信号レベルのサンプリングから全画素で揃った画素信号値を得ることが可能となる。
【0025】
次に、本実施の形態例におけるA/D変換器(ΔΣモジュレータ151及びデジタルフィルタ161)について説明する。
図7は、本実施の形態例におけるA/D変換器の全体構成を示すブロック図であり、図8は図7に示すA/D変換器のΔΣモジュレータ151の構成例を示すブロック図である。
また、図9は図7に示すA/D変換器のデジタルフィルタ161の構成例を示すブロック図であり、図10は図9に示すデジタルフィルタ161に設けられる移動平均フィルタの構成例を示すブロック図である。
また、図11は図7に示すA/D変換器の動作タイミングを示すタイミングチャートである。
【0026】
図7に示す例は、ΔΣモジュレータ151を、加算器221、積分器222、量子化器223、及び1ビットD/A変換器224とによるフィードバック回路で構成したものである。
上述したCDS回路141からの入力信号(CDS回路を設けない場合には単位画素からの画素信号)は、1ビットD/A変換器224からのフィードバック信号との差をとられ、積分器222に入力され、この積分器222で積分された後、量子化器223に入力される。
量子化器223は、入力した積分信号が一定値以上か否かに応じて「1」または「0」を出力するコンパレータとして構成されている。そして、このような量子化器223の出力は、フィードバックループを通って1ビットD/A変換器224に入力される。
【0027】
この1ビットD/A変換器224では、量子化器223からの入力が「1」か「0」かに応じて、所定のアナログ信号を生成して加算器221に出力し、加算器221では、入力信号から1ビットD/A変換器224の出力信号を減じて積分器222に入力する。
このような構成のΔΣモジュレータ151(量子化器223の出力)からは、「1」か「0」の2値の信号が出力される。
デジタルフィルタ151は、このような「1」か「0」の疎密波信号に対してデジタルローパスフィルタを通すことにより、あるビットのデジタルデータを生成するものである。
なお、図7に示す例は、1つの積分器222と1ビットD/A変換器224とで構成される1次のフィードバック系によるΔΣモジュレータ151を用いた例を示したが、積分器222と1ビットD/A変換器224の数を増やすことにより、2次以上のΔΣモジュレータを用いてもよい。2次以上にすることにより、量子化ノイズを低減することが可能である。
【0028】
次に、ΔΣモジュレータ151のやや具体的な回路構成を図8を用いて説明する。
まず、積分器222は、あるクロックで動作しているスイッチトキャパシタ回路として構成されている。
積分器222の入力部230は、入力側と出力側にPMOSとNMOSのトランジスタ対よりなるMOSスイッチ231、232を設け、その中間にコンデンサ233を配置し、各スイッチ231、232で、PMOSとNMOSに異なる極性のクロックφck、φxckを印加するようにしたものである。
このような入力部230では、MOSスイッチ231、232に対するクロック周波数とコンデンサ233の容量値とによって演算増幅器240に供給する電流量を制御することが可能となる。
【0029】
また、演算増幅器240は、帰還コンデンサ241を設けた一般的な積分回路に用いられるものであり、コンデンサ241への流入電流量をMOSトランジスタTr1〜Tr5、入力部230からの信号、及び各基準電圧Vref1、Vref2によって制御し、積分電圧を生成している。
なお、基本的な構成の積分器では、入力部230の代わりに抵抗器を挿入した構成となるが、本例では入力部230と演算増幅器240とによるスイッチトキャパシタ回路を用いたことから、2つのコンデンサ233、241の容量を適宜に選択することにより、コンデンサの容量に含まれる誤差を相殺でき、積分器の相対誤差を減少することが可能となる。
【0030】
また、量子化器223は、差動増幅器250とDフリップフロップ260より構成された、一般的なコンパレータ回路であり、積分器222からの入力信号を基準電圧Vref3と比較し、その比較結果をDフリップフロップ260によってクロックφck1と同期をとって出力する。
また、1ビットD/A変換器224は、積分器222のD/A変換器230と同様に、MOSスイッチ261、262及びコンデンサ263で構成され、1ビットの入力信号を一定のアナログ信号に変換して積分器222にフィードバックしている。
なお、図7では、積分器222の入力部230の出力と1ビットD/A変換器224の出力との合流点が図7に示す加算器221に対応している。
【0031】
次に、デジタルフィルタ161について図9及び図10を用いて説明する。
本発明で用いることが可能なデジタルローパスフィルタは種々存在するが、本実施の形態例では移動平均フィルタを用いた例について説明する。
図9は、移動平均フィルタの構成を模式的に示している。
この移動平均フィルタ270は、遅延素子281と加算器282とによる演算ユニット280を多段(M段)状に直列接続し、最終段の加算器282の出力をデジタルアンプ290を通して(M+1)で割り、移動平均値として出力するようになっている。
図10は、図9の1段目の演算ユニット280の回路図を示している。図示のように、この演算ユニット280では、遅延素子281にDフリップフロップ281Aを用いており、このDフリップフロップ281Aの出力を加算器(アダー)282Aに入力して加算を行い、次段に送るようになっている。
なお、1段目以降の演算ユニットは、入力が1ビットであるのでDフリップフロップ281Aは1つであるが、2段目以降の演算ユニットでは、入力ビットが徐々に増加していくことになり、それに対応して加算器(アダー)282Aのビット数が増えていくことになる。
【0032】
次に、図11のタイミングチャートを参照して以上のようなA/D変換器における回路動作を簡単に説明する。
まず、CDS回路141の処理が終了し、その出力(A/D変換器の入力信号)が図示のように立ち上がると、ΔΣモジュレータ151では動作クロックφck1に同期した2値の疎密波を生成し、移動平均フィルタ270(デジタルフィルタ151)に出力する。
移動平均フィルタ270の一段目では、ΔΣモジュレータ151の出力を1クロック分遅延させた信号が出力され、二段目以降では、順次遅延量を増やして演算した信号が出力され、最終的に(M+1)で割った信号が出力される。
【0033】
以上のような構成により、ΔΣモジュレータ151とデジタルフィルタ161を用いて各画素信号のA/D変換を高精度に行うことができ、このようなA/D変換器からの画素列毎の信号を後段の回路によって映像信号に合成し、良質のデジタル映像信号を出力することが可能である。
特に、本例で示した1ビットのΔΣモジュレータを用いることにより、A/D変換に1ビットの信号を扱うことができるため、マルチ(複数)ビットの演算を行う方法に比べてビット間の精度を厳格にとる必要がなくなり、また、他のアナログ素子にも依存しないA/D変換処理を行えるという利点がある。
ただし、マルチビットのΔΣモジュレータを用いるとA/D変換が高精度にしやすい、ΔΣモジュレータの安定性が増すなどの利点がある。
また、クロックを速くすることにより、ノイズ低減効果を向上でき、ノイズに強い固体撮像装置を提供することが可能となる。
【0034】
そして、このようなΔΣモジュレータとデジタルフィルタによるA/D変換器を用いることにより、A/D変換の精度を容易に可変制御でき、様々な利用形態に活用することができる利点がある。
通常のA/D変換器では、変換精度(変換ビット数)の変更は必ずしも容易でないが、上述したΔΣモジュレータを用いた構成では、そのクロックφck1のレートを変更することで、容易にA/D変換の制御を変更できるため、例えば精度を落とした省電力モードで使用できるような構成としたり、画像処理を簡素化したり、デジタル画像の記録媒体への記録時と表示パネルへの表示時との解像度の相違に応じた精度で画像出力を行ったりすることが可能となる。
例えば、A/D変換精度をモード選択する操作手段を設け、その操作に基づいてΔΣモジュレータのクロックφck1のレートを切り換え、上述した各種のモードを選択できるような構成とする。
【0035】
また、以上のように、出力制御部190を設けた構成において、電源電圧をアナログ側とデジタル側で異なるレベルの駆動電源を用いるようにすることて電力消費の低減等を達成できる。
すなわち、デジタル側であるデジタルフィルタ部160及び出力制御部190の電源電圧を、画素アレイ部110、CDS回路部140、及びΔΣモジュレータ150の電源電圧よりも低いものとする。
具体的には、アナログ側の電源電圧を2.5Vとし、デジタル側の電源電圧を1.8Vとすることができる。
また、CDS回路部がデジタルフィルタ部160の後段に配置されている場合は、このCDS回路部にもデジタル側の低い電源電圧を用いることができる。
また、このような2種類の電源電圧を用いる方法としては、固体撮像装置の外部電源入力を2種類設けて外部から2種類の電源を供給する方法、あるいは、アナログ用の電源電圧を外部より入力して、固体撮像装置内で降圧もしくは昇圧し、デジタル用の電源電圧を生成する方法を用いることが可能である。
【0036】
次に本発明の第3の実施の形態について説明する。
図12は本発明の第3の実施の形態例による固体撮像装置の主要部を抽出して示すブロック図である。なお、図1に示す固体撮像装置と同様の構成について同一符号を付している。
本実施の形態例による固体撮像装置は、上述したA/D変換器の後段に、複数のA/D変換器によって変換されたデジタル画素信号を順次選択して行方向に出力する出力制御回路60を設けたものである。
出力制御回路60は、A/D変換器のデジタルフィルタ32から出力されたデジタル画素信号を行方向に順次転送する回路であり、1行分の画素信号を順次転送することで、ラインデータの出力を行えるようにしたものである。
【0037】
なお、図示の例では、例えば、デジタルフィルタ32のデータ幅に合わせたNビットのデータ幅で出力するを行うものである。通常は、8ビットのデータ幅が用いられているため、8本の信号線で出力する構成となっている。
また、その他の画素アレイ部10、CDS回路20、A/D変換器(ΔΣモジュレータ31及びデジタルフィルタ32)30は図1に示す例と同様である。
また、図12に示す構成についても、図2に示す例と同様に、CDS回路20を出力制御回路60の後段に配置するような構成とすることも可能である。
【0038】
図13は本実施の形態例による固体撮像装置の画像アレイ部と周辺回路部の全体構成を示す概略説明図である。なお、図3に示す固体撮像装置と同様の構成について同一符号を付している。
図示のように、この固体撮像装置は、A/D変換部のデジタルフィルタ部160の下段(出力側)に、各画素列毎に出力制御回路60を設けた出力制御部190を構成したものであり、デジタルフィルタ部160からの画素行単位のデータを取り込んで、行方向に転送して出力するようになっている。なお、その他の構成は図3に示す例と同様であるので説明は省略する。
【0039】
図14は、出力制御回路60の構成例を示すブロック図である。
この出力制御回路60は、各デジタルフィルタ32の出力データを一時格納するラッチ回路310と、シフトレジスタの構成するラッチ回路320と、このラッチ回路320に格納するデータを選択するセレクタ回路330とを有するものである。
すなわち、セレクタ回路330の一方の入力端子(A端子)には、このセレクタ回路330が設けられた出力制御回路60内のラッチ回路310の出力が接続され、セレクタ回路330の他方の入力端子(B端子)には、列方向に1つ前の出力制御回路60に設けられたシフトレジスタ側のラッチ回路320の出力が接続されている。
また、ラッチ回路320の出力は、列方向に1つ後の出力制御回路60に設けられたセレクタ回路330の他方の入力端子(B端子)に接続されている。
なお、各ラッチ回路310、320は、それぞれDフリップフロップより構成されている。
図15はセレクタ回路の構成例を示すブロック図である。
図示のように、このセレクタ回路330は、AND回路331、332、インバータ回路333、及びオア回路334といった簡単な論理回路で構成することが可能である。
【0040】
このような出力制御回路60において、第1段階の動作は、デジタルフィルタ32の出力データをラッチ回路310に格納する動作である。そして、次の第2段階は、ラッチ回路310に格納されたデータをセレクタ回路330を通してラッチ回路320に格納する動作である。
そして、第3段階の動作として、各列のラッチ回路320に格納したデータを列方向に転送するシフトレジスタとしての動作である。
すなわち、第2段階の動作では、セレクタ回路330はラッチ回路310のデータを選択してラッチ回路320に書き込むが、第3段階では、列方向に1つ前の出力制御回路60に設けられたラッチ回路320のデータを選択してラッチ回路320に書き込む。そして、この第3段階の動作をシフトクロックに基づいて繰り返し行うことにより、シフトレジスタ側の各ラッチ回路320に格納されたデータを順次行方向にシフトし、シリアル信号として出力する。
なお、図14に示す構成は、1ビット分のデータ幅に対応する構成を示しており、上述のようにデジタルフィルタ161のデータ幅(Nビット)に合わせてるためには、画素行方向にNビットの出力制御回路60を並列に設け、それぞれシフト動作を並行して行うことにより、Nビット幅のデータをシリアル出力することができる。
【0041】
図16は本実施の形態による全体動作を示すタイミングチャートである。
図4と比較して分かるように、本例では、上述したn行目のCDS回路141及びA/D変換器(ΔΣモジュレータ151及びデジタルフィルタ161)の動作の後に、上述した水平無効期間でラッチ回路310、320にデータを読み出す動作を行い、続く水平有効期間でシフトレジスタ(ラッチ回路320)によるデータの転送を行う。
もちろん、この出力制御部190(出力制御回路60)の動作は、次の行のCDS回路141及びA/D変換器(ΔΣモジュレータ151及びデジタルフィルタ161)の動作と並行処理となる。
このような出力制御部190を設けたことにより、画像信号を後段に出力するための配線数や外部出力用の接続パッド数を削減でき、また、画素アレイ部から読み出した画像信号を元に後段で映像信号を作成する場合に、その作成回路に適正なビット幅の信号を供給できるといった様々な効果を得ることができる。
【0042】
次に、本発明の第4の実施の形態例について説明する。
上述した図7及び図8に示すΔΣモジュレータ151では、フィードバックループに1ビットD/A変換器224を設け、固定値をフィードバックするようにしたので、ΔΣモジュレータ151のゲインは固定されていたが、例えば暗い環境で撮影を行う場合等にゲインを調整することができれば、より付加価値の高い固体撮像装置を構成することができる。
そこで、本例では必要に応じてフィードバック量を変更できるようにし、ゲインを向上できるような構成を提供するものである。
図17は、この場合のΔΣモジュレータの構成例を示すブロック図である。なお、この構成は、図8における1ビットD/A変換器224を変更したものであり、その他の構成は図8と共通であるので説明は省略する。
【0043】
本例の1ビットD/A変換器224Aは、積分器222側のMOSスイッチ261Aとコンデンサ263Aは、上述した1ビットD/A変換器224と共通であるが、量子化器223側には、2つのMOSスイッチ264、265が設けられている。
そして、MOSスイッチ264は可変電圧源266に接続され、この可変電圧源266とフィードバックループとの間を開閉するものである。
また、MOSスイッチ265は、接地電圧GNDに接続され、この接地電圧GNDとフィードバックループとの間を開閉するものである。
【0044】
そして、各MOSスイッチ264、265は、逆極性のクロックφck1、φxck1と量子化器223の出力cont及びその反転信号/contとのANDをとった信号によってスイッチ動作し、contが「1」の場合には、MOSスイッチ264がオンして可変電圧源266からの電圧をフィードバックループに供給し、contが「0」の場合には、MOSスイッチ265がオンして接地電圧GNDからの電圧をフィードバックループに供給する。
したがって、可変電圧源266の電源電圧を可変調整することにより、フィードバックする信号量を制御し、ゲインを調整することが可能である。
なお、必要なゲイン量を決定する構成としては、例えば試し撮りを行った結果、周囲の明暗を判定し、その判定結果に応じたゲイン量を決定するといった方法に適用できる。
【0045】
次に、本発明の第5の実施の形態例について説明する。
上述した各実施の形態例では、画素アレイ部を各画素列に1対1で対応させた状態でA/D変換器(ΔΣモジュレータ151及びデジタルフィルタ161)を設けたが、例えば隣接する複数の画素列毎にΔΣモジュレータ151及びデジタルフィルタ161、あるいはいずれか一方を設けることにより、構成の簡略化や配置スペースの縮小を図ることが可能である。
例えは、図18(A)に示すように、2つの画素列(A列、B列)をスイッチ340を介して1組みのΔΣモジュレータ151及びデジタルフィルタ161に順番に接続してA/D変換処理を行うようにしてもよい。
また、図18(B)に示すように、2つの画素列(A列、B列)をそれぞれ個別のΔΣモジュレータ151A、151Bに入力して処理を行い、これらΔΣモジュレータ151A、151Bの出力をスイッチ341を介して1つのデジタルフィルタ161に順番に接続してフィルタ処理を行うようにしてもよい。
図19は、図18(A)の場合の動作を示すタイミングチャートである。
図示のように、水平有効期間におけるΔΣモジュレータ151及びデジタルフィルタ161の動作時に、A列とB列を順番に処理することになる。
【0046】
次に、本発明の第6の実施の形態例について説明する。
上述したΔΣモジュレータ151のフィードバックループにおいて、複数の画素信号の処理を連続的に行うと、フィードバックループの特性上、前の画素信号の処理時にループ内に残った信号成分が次の画素信号の処理に影響し、結果的に混色等の画質劣化を招く恐れがある。
そこで、本発明の第6の実施の形態例では、前の画素信号(前の画素行)の処理終了時に、何らかの方法でΔΣモジュレータ151のフィードバックループをリセットし、また、CDS回路(CDS回路が後段にある場合には画素アレイ部)からの信号の伝送を一定時間だけ遅らせるような方法をとるものである。
【0047】
まず、図20は、このようなリセット動作が概要を示すタイミングチャートである。
図20(A)に示すように、本例ではΔΣモジュレータ151のリセット用パルスφresetを設け、CDS出力動作に対応してΔΣモジュレータ151のリセットを行う。これは図20(B)に示すように、CDS動作とともに、水平無効期間内に行うものとする。
そして、ΔΣモジュレータ151のリセットを行う具体的方法としては、まず図21に示すように、量子化器223のDフリップフロップ260のクリア端子CLにリセット用パルスφresetを入力し、量子化器223の出力を強制的にリセットする方法を用いることができる。
あるいは、図22に示すように、量子化器223(ΔΣモジュレータ151)の出力段に、リセット用パルスφresetによって出力を強制的に遮断するMOSスイッチ350を設けるとともに、フィードバックループ上にリセット用パルスφresetによってフィードバックループの電圧を強制的にVref4に固定するMOSスイッチ360を設けるような方法を用いることができる。
【0048】
また、図23に示すように、CDS回路141の出力段にバッファ370を設け、スイッチトキャパシタ動作を行うのに十分安定したCDS信号をΔΣモジュレータ151に入力することにより、適正な処理を行うことが可能である。
なお、図20〜図23におけるその他の構成は、上述した各実施の形態例で説明したものと同様であるので、同一符号を付して説明は省略する。
【0049】
以上、本発明の実施の形態について説明したが、本発明は上記の例に限定されることなく種々変形が可能である。
例えば、上記の例では、画素信号を画素列方向に読み出す例について説明したが、同様に画素行方向に読み出すものについても適用可能である。
また、以上は固体撮像装置単体について説明したが、このような固体撮像装置を搭載したカメラ装置、携帯端末装置等についても、本発明を応用することにより、画質の回線や消費電力の節約といった効果を得られるものであり、これらの電子機器についても本発明の範囲に含まれるものである。
【0050】
【発明の効果】
以上説明したように本発明による固体撮像装置及びその信号処理方法によれば、画素アレイ部の画素列または画素行より出力されるアナログ画素信号をデジタル画素信号に変換するA/D変換にΔΣモジュレータとデジタルフィルタとを用いたことから、ΔΣモジュレータの特性を最大限に生かして画素信号の高精度で信頼性の高いA/D変換を行うことができ、消費電力の削減や装置の小型化、簡素化、低廉化を達成でき、高品位な画像出力を図ることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の携帯例による固体撮像装置の出力要部の構成を示すブロック図である。
【図2】本発明の第2の実施の携帯例による固体撮像装置の出力要部の構成を示すブロック図である。
【図3】図1に示す実施の形態例による固体撮像装置の画像アレイ部と周辺回路部の全体構成を示す概略説明図である。
【図4】図1に示す実施の形態例によるCDS部及びA/D変換部の動作順を示すタイミングチャートである。
【図5】図1に示す実施の形態例における単位画素とCDS回路の構成例を示す回路図である。
【図6】図5に示す各部の動作タイミングを示すタイミングチャートである。
【図7】図1に示す実施の形態例におけるA/D変換器の全体構成を示すブロック図である。
【図8】図7に示すA/D変換器のΔΣモジュレータの構成例を示すブロック図である。
【図9】図7に示すA/D変換器のデジタルフィルタの構成例を示すブロック図である。
【図10】図9に示すデジタルフィルタに設けられる移動平均フィルタの構成例を示すブロック図である。
【図11】図7に示すA/D変換器の動作タイミングを示すタイミングチャートである。
【図12】本発明の第3の実施の形態例による固体撮像装置の主要部を抽出して示すブロック図である。
【図13】図12に示す実施の形態例による固体撮像装置の画像アレイ部と周辺回路部の全体構成を示す概略説明図である。
【図14】図12に示す実施の形態例による固体撮像装置の出力制御回路の構成例を示すブロック図である。
【図15】図12に示す実施の形態例による固体撮像装置のセレクタ回路の構成例を示すブロック図である。
【図16】図12に示す実施の形態による全体動作を示すタイミングチャートである。
【図17】本発明の第4の実施の形態例によるΔΣモジュレータの構成例を示すブロック図である。
【図18】本発明の第5の実施の形態例における固体撮像装置の要部を示すブロック図である。
【図19】図18に示す固体撮像装置の動作例を示すタイミングチャートである。
【図20】本発明の第6の実施の形態例における固体撮像装置のリセット動作が概要を示すタイミングチャートである。
【図21】本発明の第6の実施の形態例によるΔΣモジュレータの第1の構成例を示すブロック図である。
【図22】本発明の第6の実施の形態例によるΔΣモジュレータの第2の構成例を示すブロック図である。
【図23】本発明の第6の実施の形態例によるCDS回路の構成例を示すブロック図である。
【符号の説明】
10、40……画素アレイ部、11、41……単位画素、20……CDS回路、30、50……A/D変換器、31、51……ΔΣモジュレータ、32、52……デジタルフィルタ。
Claims (33)
- それぞれ光電変換素子を含む複数の単位画素を1次元方向または2次元方向に配列した画素アレイ部と、
前記画素アレイ部の画素列または画素行に対応して設けられ、前記画素列または画素行より出力される画素信号に対して所定の信号処理を行う信号処理部とを有する固体撮像装置において、
前記信号処理部はアナログ画素信号をデジタル画素信号に変換するA/D変換器を有し、前記A/D変換器がΔΣモジュレータとデジタルフィルタとで構成される、
ことを特徴とする固体撮像装置。 - 前記信号処理部は、前記画素信号に相関二重サンプリング処理を行うCDS回路を有し、前記CDS回路で処理した画素信号を前記A/D変換器に入力することを特徴とする請求項1記載の固体撮像装置。
- 前記信号処理部は、前記画素信号に相関二重サンプリング処理を行うCDS回路を有し、前記A/D変換器で処理した画素信号を前記CDS回路に入力することを特徴とする請求項1記載の固体撮像装置。
- 複数のA/D変換器によって変換されたデジタル画素信号を順次選択して出力する出力制御部を有することを特徴とする請求項1記載の固体撮像装置。
- 前記出力制御部は、ラッチ及びシフトレジスタで構成されることを特徴とする請求項4記載の固体撮像装置。
- 前記ΔΣモジュレータは、複数のMOSスイッチ、コンデンサ、及び演算増幅器より構成されるスイッチトキャパシタ回路を用いた積分器を有することを特徴とする請求項1記載の固体撮像装置。
- 前記ΔΣモジュレータのクロックを変更することにより、前記A/D変換器の変換精度を変更するクロック制御手段を有することを特徴とする請求項1記載の固体撮像装置。
- 前記ΔΣモジュレータのフィードバック電圧値を変更することにより、前記ΔΣモジュレータの利得を可変制御する電圧切り換え手段を有することを特徴とする請求項1記載の固体撮像装置。
- 前記A/D変換器を複数の画素列または画素行で共有することを特徴とする請求項1記載の固体撮像装置。
- 前記デジタルフィルタ、ラッチ、及びシフトレジスタの電源電圧を前記ΔΣモジュレータ、及び画素アレイ部の電源電圧に比べて低い電圧としたことを特徴とする請求項9記載の固体撮像装置。
- 前記ΔΣモジュレータ及びデジタルフィルタをA/D変換の実行前にリセットするリセット手段を有することを特徴とする請求項1記載の固体撮像装置。
- それぞれ光電変換素子を含む複数の単位画素を1次元方向または2次元方向に配列した画素アレイ部と、
前記画素アレイ部の画素列または画素行に対応して設けられ、前記画素列または画素行より出力される画素信号に対して所定の信号処理を行う信号処理部とを有する固体撮像装置の信号処理方法において、
前記画素列または画素行より出力されるアナログ画素信号をデジタル画素信号に変換するA/D変換ステップを有し、前記A/D変換ステップにΔΣモジュレータとデジタルフィルタとを用いる、
ことを特徴とする固体撮像装置の信号処理方法。 - 前記信号処理部は、前記画素信号に相関二重サンプリング処理を行うCDS回路を有し、前記CDS回路で処理した画素信号を前記A/D変換器に入力することを特徴とする請求項12記載の固体撮像装置の信号処理方法。
- 前記信号処理部は、前記画素信号に相関二重サンプリング処理を行うCDS回路を有し、前記A/D変換器で処理した画素信号を前記CDS回路に入力することを特徴とする請求項12記載の固体撮像装置の信号処理方法。
- 複数のA/D変換ステップによって変換されたデジタル画素信号を順次選択して出力する出力制御ステップを有することを特徴とする請求項12記載の固体撮像装置の信号処理方法。
- 前記出力制御ステップには、ラッチ及びシフトレジスタを用いることを特徴とする請求項15記載の固体撮像装置の信号処理方法。
- 前記ΔΣモジュレータの積分器には、複数のMOSスイッチ、コンデンサ、及び演算増幅器より構成されるスイッチトキャパシタ回路を用いることを特徴とする請求項12記載の固体撮像装置の信号処理方法。
- 前記ΔΣモジュレータのクロックを変更することにより、前記A/D変換ステップの変換精度を変更するクロック制御ステップを有することを特徴とする請求項12記載の固体撮像装置の信号処理方法。
- 前記ΔΣモジュレータのフィードバック電圧値を変更することにより、前記ΔΣモジュレータの利得を可変制御する電圧切り換えステップを有することを特徴とする請求項12記載の固体撮像装置の信号処理方法。
- 前記A/D変換ステップを複数の画素列または画素行で交互に共有して実行することを特徴とする請求項12記載の固体撮像装置の信号処理方法。
- 前記デジタルフィルタ、ラッチ、及びシフトレジスタの電源電圧を前記ΔΣモジュレータ、及び画素アレイ部の電源電圧に比べて低い電圧としたことを特徴とする請求項20記載の固体撮像装置の信号処理方法。
- 前記ΔΣモジュレータ及びデジタルフィルタをA/D変換の実行前にリセットするリセットステップを有することを特徴とする請求項12記載の固体撮像装置の信号処理方法。
- それぞれ光電変換素子を含む複数の単位画素を1次元方向または2次元方向に配列した画素アレイ部と、
前記画素アレイ部の画素列または画素行に対応して設けられ、前記画素列または画素行より出力される画素信号に対して所定の信号処理を行う信号処理部とを有する固体撮像装置を有する電子機器において、
前記固体撮像装置の信号処理部はアナログ画素信号をデジタル画素信号に変換するA/D変換器を有し、前記A/D変換器がΔΣモジュレータとデジタルフィルタとで構成される、
ことを特徴とする電子機器。 - 前記信号処理部は、前記画素信号に相関二重サンプリング処理を行うCDS回路を有し、前記CDS回路で処理した画素信号を前記A/D変換器に入力することを特徴とする請求項23記載の電子機器。
- 前記信号処理部は、前記画素信号に相関二重サンプリング処理を行うCDS回路を有し、前記A/D変換器で処理した画素信号を前記CDS回路に入力することを特徴とする請求項23記載の電子機器。
- 複数のA/D変換器によって変換されたデジタル画素信号を順次選択して出力する出力制御部を有することを特徴とする請求項23記載の電子機器。
- 前記出力制御部は、ラッチ及びシフトレジスタで構成されることを特徴とする請求項26記載の電子機器。
- 前記ΔΣモジュレータは、複数のMOSスイッチ、コンデンサ、及び演算増幅器より構成されるスイッチトキャパシタ回路を用いた積分器を有することを特徴とする請求項23記載の電子機器。
- 前記ΔΣモジュレータのクロックを変更することにより、前記A/D変換器の変換精度を変更するクロック制御手段を有することを特徴とする請求項23記載の電子機器。
- 前記ΔΣモジュレータのフィードバック電圧値を変更することにより、前記ΔΣモジュレータの利得を可変制御する電圧切り換え手段を有することを特徴とする請求項23記載の電子機器。
- 前記A/D変換器を複数の画素列または画素行で共有することを特徴とする請求項23記載の電子機器。
- 前記デジタルフィルタ、ラッチ、及びシフトレジスタの電源電圧を前記ΔΣモジュレータ、及び画素アレイ部の電源電圧に比べて低い電圧としたことを特徴とする請求項23記載の電子機器。
- 前記ΔΣモジュレータ及びデジタルフィルタをA/D変換の実行前にリセットするリセット手段を有することを特徴とする請求項23記載の電子機器。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163134A JP3904111B2 (ja) | 2002-06-04 | 2002-06-04 | 固体撮像装置及びその信号処理方法 |
US10/449,125 US7227570B2 (en) | 2002-06-04 | 2003-06-02 | Solid-state image pickup device and signal processing method therefor |
TW092115106A TWI227636B (en) | 2002-06-04 | 2003-06-03 | Solid-state image pickup device and signal processing method therefor |
KR1020030035974A KR100989209B1 (ko) | 2002-06-04 | 2003-06-04 | 고체 촬상 장치 및 그 신호 처리 방법 |
US11/655,201 US9041827B2 (en) | 2002-06-04 | 2007-01-19 | Solid-state image pickup device and signal processing method therefor |
US13/317,376 US8587688B2 (en) | 2002-06-04 | 2011-10-17 | Solid-state image pickup device and signal processing method therefor |
US14/054,207 US8896738B2 (en) | 2002-06-04 | 2013-10-15 | Solid-state image pickup device and signal processing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163134A JP3904111B2 (ja) | 2002-06-04 | 2002-06-04 | 固体撮像装置及びその信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004015208A true JP2004015208A (ja) | 2004-01-15 |
JP3904111B2 JP3904111B2 (ja) | 2007-04-11 |
Family
ID=30431686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163134A Expired - Fee Related JP3904111B2 (ja) | 2002-06-04 | 2002-06-04 | 固体撮像装置及びその信号処理方法 |
Country Status (4)
Country | Link |
---|---|
US (4) | US7227570B2 (ja) |
JP (1) | JP3904111B2 (ja) |
KR (1) | KR100989209B1 (ja) |
TW (1) | TWI227636B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006229562A (ja) * | 2005-02-17 | 2006-08-31 | Nec Corp | 画像符号化器及び画像符号化方法 |
JP2012523750A (ja) * | 2009-04-10 | 2012-10-04 | パナビジョン イメージング リミテッド ライアビリティ カンパニー | 列ごとのイメージセンサadcおよびcds |
US8358361B2 (en) | 2009-08-03 | 2013-01-22 | Curious Corporation | A/D converter unit for image sensor |
US8638383B2 (en) | 2010-07-02 | 2014-01-28 | Samsung Electronics Co., Ltd. | Correlated double sampling circuit and image sensor including the same |
US11683610B2 (en) | 2021-02-04 | 2023-06-20 | Canon Kabushiki Kaisha | Photoelectric converter, photoelectric conversion system, moving body, and semiconductor substrate |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4230967B2 (ja) * | 2004-07-02 | 2009-02-25 | 富士通マイクロエレクトロニクス株式会社 | 撮像装置、撮像装置の制御方法、cmosイメージセンサ |
JP4969771B2 (ja) * | 2004-07-12 | 2012-07-04 | ソニー株式会社 | 固体撮像装置及びそのキャパシタ調整方法 |
JP4306603B2 (ja) * | 2004-12-20 | 2009-08-05 | ソニー株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
KR100674957B1 (ko) * | 2005-02-23 | 2007-01-26 | 삼성전자주식회사 | 임의의 서브-샘플링 레이트로 아날로그 신호를 평균화하여서브-샘플링하는 고체 촬상 소자 및 그 구동 방법 |
KR100674963B1 (ko) * | 2005-03-09 | 2007-01-26 | 삼성전자주식회사 | 컬럼간 아날로그 신호 합을 이용하여 서브 샘플링을 지원하는 고체 촬상 소자 및 방법 |
US7483067B2 (en) * | 2005-04-15 | 2009-01-27 | Micron Technology, Inc. | Column-parallel sigma-delta analog-to-digital conversion for imagers |
JP4723994B2 (ja) * | 2005-12-19 | 2011-07-13 | 株式会社東芝 | 固体撮像装置 |
US11001881B2 (en) | 2006-08-24 | 2021-05-11 | California Institute Of Technology | Methods for detecting analytes |
US8637436B2 (en) | 2006-08-24 | 2014-01-28 | California Institute Of Technology | Integrated semiconductor bioarray |
US8048626B2 (en) | 2006-07-28 | 2011-11-01 | California Institute Of Technology | Multiplex Q-PCR arrays |
US11525156B2 (en) | 2006-07-28 | 2022-12-13 | California Institute Of Technology | Multiplex Q-PCR arrays |
JP4185949B2 (ja) * | 2006-08-08 | 2008-11-26 | キヤノン株式会社 | 光電変換装置及び撮像装置 |
US7948412B2 (en) * | 2006-08-23 | 2011-05-24 | Asahi Kasei Emd Corporation | Delta-sigma modulator |
US11560588B2 (en) | 2006-08-24 | 2023-01-24 | California Institute Of Technology | Multiplex Q-PCR arrays |
KR100826509B1 (ko) * | 2006-09-05 | 2008-05-02 | 삼성전자주식회사 | Cds와 adc를 병렬로 처리할 수 있는 장치와 방법 |
JP4941137B2 (ja) * | 2007-07-09 | 2012-05-30 | ソニー株式会社 | 動画像再生装置、動画像再生方法及び動画像再生方法のプログラム |
JP4661912B2 (ja) * | 2008-07-18 | 2011-03-30 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
KR101543674B1 (ko) * | 2009-01-13 | 2015-08-11 | 삼성전자주식회사 | 킥-백 노이즈를 감소시킬 수 있는 이미지 센서 및 이를 포함하는 이미지 픽-업 장치 |
KR101543676B1 (ko) * | 2009-03-04 | 2015-08-11 | 삼성전자주식회사 | 증분 델타-시그마 아날로그-디지털 변환기와 이를 포함하는장치들 |
US8493250B2 (en) * | 2011-09-07 | 2013-07-23 | International Business Machines Corporation | Comparator offset cancellation in a successive approximation analog-to-digital converter |
JP5887827B2 (ja) | 2011-10-20 | 2016-03-16 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
US8969781B2 (en) * | 2012-06-28 | 2015-03-03 | Board Of Regents, The University Of Texas System | Integrated optical biosensor array including charge injection circuit and quantizer circuit |
US20140003472A1 (en) * | 2012-06-28 | 2014-01-02 | Rf Monolithics, Inc. | Digital frequency demodulator with low power consumption and related system and method |
US9319612B2 (en) * | 2013-07-08 | 2016-04-19 | Semiconductor Components Industries, Llc | Imagers with improved analog-to-digital circuitry |
KR102192627B1 (ko) * | 2014-04-23 | 2020-12-17 | 삼성전자주식회사 | 재구성형 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서 |
KR102192991B1 (ko) * | 2014-04-23 | 2020-12-18 | 삼성전자주식회사 | 가변적인 디지털 필터를 포함하는 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서 |
TWI586170B (zh) * | 2014-05-06 | 2017-06-01 | 恆景科技股份有限公司 | 感測裝置 |
CN107005664A (zh) * | 2014-11-20 | 2017-08-01 | 株式会社岛津制作所 | 光检测器 |
US9708647B2 (en) | 2015-03-23 | 2017-07-18 | Insilixa, Inc. | Multiplexed analysis of nucleic acid hybridization thermodynamics using integrated arrays |
US9499861B1 (en) | 2015-09-10 | 2016-11-22 | Insilixa, Inc. | Methods and systems for multiplex quantitative nucleic acid amplification |
WO2017155858A1 (en) | 2016-03-07 | 2017-09-14 | Insilixa, Inc. | Nucleic acid sequence identification using solid-phase cyclic single base extension |
JP6285995B2 (ja) * | 2016-08-10 | 2018-02-28 | 浜松ホトニクス株式会社 | 固体撮像装置、放射線撮像システム及び固体撮像装置の制御方法 |
JP2022525322A (ja) | 2019-03-14 | 2022-05-12 | インシリクサ, インコーポレイテッド | 時間ゲート蛍光ベースの検出のための方法およびシステム |
US10861433B1 (en) | 2019-05-09 | 2020-12-08 | Dialog Semiconductor B.V. | Quantizer |
US11107453B2 (en) | 2019-05-09 | 2021-08-31 | Dialog Semiconductor B.V. | Anti-noise signal generator |
US10784890B1 (en) | 2019-05-09 | 2020-09-22 | Dialog Semiconductor B.V. | Signal processor |
US11329634B1 (en) | 2019-05-09 | 2022-05-10 | Dialog Semiconductor B.V. | Digital filter structure |
US10972123B1 (en) | 2019-05-09 | 2021-04-06 | Dialog Semiconductor B.V. | Signal processing structure |
US10848174B1 (en) | 2019-05-09 | 2020-11-24 | Dialog Semiconductor B.V. | Digital filter |
US11706062B1 (en) | 2021-11-24 | 2023-07-18 | Dialog Semiconductor B.V. | Digital filter |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6445320B1 (en) * | 1919-11-27 | 2002-09-03 | Yamaha Corporation | A/D conversion apparatus |
US3688029A (en) * | 1968-09-23 | 1972-08-29 | Otto E Bartoe Jr | Cableless acoustically linked underwater television system |
US5065157A (en) * | 1990-04-06 | 1991-11-12 | General Electric Company | High order sigma delta oversampled analog-to-digital converter integrated circuit network with minimal power dissipation and chip area requirements |
JP3191060B2 (ja) | 1992-02-07 | 2001-07-23 | 株式会社日立製作所 | ディジタル信号処理方法及び装置 |
US5659315A (en) | 1992-05-19 | 1997-08-19 | Mandl; William J. | Method and apparatus for multiplexed oversampled analog to digital modulation |
US5248971A (en) | 1992-05-19 | 1993-09-28 | Mandl William J | Method and apparatus for multiplexed oversampled analog to digital modulation |
WO1994000850A1 (en) | 1992-06-26 | 1994-01-06 | Siemens Aktiengesellschaft | Method and apparatus for combining ct scanner system detector outputs |
JPH06232744A (ja) * | 1993-01-29 | 1994-08-19 | Canon Inc | 信号処理装置 |
US6021172A (en) * | 1994-01-28 | 2000-02-01 | California Institute Of Technology | Active pixel sensor having intra-pixel charge transfer with analog-to-digital converter |
DE19535615A1 (de) | 1994-10-20 | 1996-05-02 | Analogic Corp | Datenerfassungssystem, insbesondere für Computertomographie-Geräte |
JPH0983370A (ja) | 1995-09-19 | 1997-03-28 | Sony Corp | データ処理装置およびデータ処理方法 |
US5991358A (en) | 1997-12-31 | 1999-11-23 | Analogic Corporation | Data acquisition system for generating accurate projection data in a CT scanner |
JPH11215313A (ja) * | 1998-01-26 | 1999-08-06 | Fuji Photo Film Co Ltd | 画像読取方法 |
KR19990074914A (ko) * | 1998-03-16 | 1999-10-05 | 윤종용 | 카메라 시스템에서 자동 초점 조절 장치 |
US6169506B1 (en) * | 1998-08-17 | 2001-01-02 | Linear Technology Corp. | Oversampling data converter with good rejection capability |
US6330051B1 (en) * | 1999-03-25 | 2001-12-11 | Fuji Photo Film Co., Ltd. | Image processing apparatus |
US6163287A (en) * | 1999-04-05 | 2000-12-19 | Sonic Innovations, Inc. | Hybrid low-pass sigma-delta modulator |
JP4378804B2 (ja) * | 1999-09-10 | 2009-12-09 | ソニー株式会社 | 撮像装置 |
JP2001189893A (ja) * | 1999-12-28 | 2001-07-10 | Toshiba Corp | 固体撮像装置 |
JP4144152B2 (ja) | 2000-02-28 | 2008-09-03 | 株式会社島津製作所 | 多チャンネル型検出器のデータ収集システム |
JP2002172113A (ja) | 2000-12-07 | 2002-06-18 | Shimadzu Corp | 多チャンネル型検出器のデータ収集システム |
JP2003189186A (ja) | 2001-12-20 | 2003-07-04 | Matsushita Electric Ind Co Ltd | 撮像装置 |
-
2002
- 2002-06-04 JP JP2002163134A patent/JP3904111B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-02 US US10/449,125 patent/US7227570B2/en active Active
- 2003-06-03 TW TW092115106A patent/TWI227636B/zh not_active IP Right Cessation
- 2003-06-04 KR KR1020030035974A patent/KR100989209B1/ko active IP Right Grant
-
2007
- 2007-01-19 US US11/655,201 patent/US9041827B2/en active Active
-
2011
- 2011-10-17 US US13/317,376 patent/US8587688B2/en not_active Expired - Lifetime
-
2013
- 2013-10-15 US US14/054,207 patent/US8896738B2/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006229562A (ja) * | 2005-02-17 | 2006-08-31 | Nec Corp | 画像符号化器及び画像符号化方法 |
JP2012523750A (ja) * | 2009-04-10 | 2012-10-04 | パナビジョン イメージング リミテッド ライアビリティ カンパニー | 列ごとのイメージセンサadcおよびcds |
US8358361B2 (en) | 2009-08-03 | 2013-01-22 | Curious Corporation | A/D converter unit for image sensor |
US8638383B2 (en) | 2010-07-02 | 2014-01-28 | Samsung Electronics Co., Ltd. | Correlated double sampling circuit and image sensor including the same |
US11683610B2 (en) | 2021-02-04 | 2023-06-20 | Canon Kabushiki Kaisha | Photoelectric converter, photoelectric conversion system, moving body, and semiconductor substrate |
Also Published As
Publication number | Publication date |
---|---|
US20070120990A1 (en) | 2007-05-31 |
US8587688B2 (en) | 2013-11-19 |
KR100989209B1 (ko) | 2010-10-20 |
US8896738B2 (en) | 2014-11-25 |
TW200400759A (en) | 2004-01-01 |
JP3904111B2 (ja) | 2007-04-11 |
KR20030094511A (ko) | 2003-12-12 |
US9041827B2 (en) | 2015-05-26 |
US20040080629A1 (en) | 2004-04-29 |
US7227570B2 (en) | 2007-06-05 |
TWI227636B (en) | 2005-02-01 |
US20120057042A1 (en) | 2012-03-08 |
US20140043514A1 (en) | 2014-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3904111B2 (ja) | 固体撮像装置及びその信号処理方法 | |
US8269872B2 (en) | Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device, and camera system | |
JP4449565B2 (ja) | 物理量分布検知の半導体装置 | |
US7623173B2 (en) | Solid-state image pickup device having analog-digital converters configured to sum values of multiple pixels in the array and method for driving the same | |
US9374097B2 (en) | Data processor, solid-state imaging device, imaging device, and electronic apparatus | |
KR101241485B1 (ko) | 고체 촬상 장치, 고체 촬상 장치에서의 아날로그-디지털변환 방법 및 촬상 장치 | |
US7633539B2 (en) | Image pickup device with analog-to-digital converter | |
US7800526B2 (en) | Data processing method, semiconductor device for detecting physical quantity distribution, and electronic apparatus | |
US7786921B2 (en) | Data processing method, data processing apparatus, semiconductor device, and electronic apparatus | |
JP4786631B2 (ja) | 固体撮像装置、撮像装置 | |
US8130295B2 (en) | Analog-to-digital converter, solid-state image pickup device, and camera system | |
US8659693B2 (en) | Solid-state image pickup element and camera system | |
JP4379504B2 (ja) | 固体撮像素子、およびカメラシステム | |
US20130201375A1 (en) | A/d converter, solid-state image sensing device, and camera system | |
KR20090058011A (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
JP2008288953A (ja) | 固体撮像装置、撮像装置、電子機器 | |
JP4403402B2 (ja) | Ad変換方法およびad変換装置並びに物理情報取得方法および物理情報取得装置 | |
JP2006074467A (ja) | 信号処理装置、スチルビデオカメラ、及び信号処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070103 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3904111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |