JP2003526216A - 補強された集積回路 - Google Patents
補強された集積回路Info
- Publication number
- JP2003526216A JP2003526216A JP2001565128A JP2001565128A JP2003526216A JP 2003526216 A JP2003526216 A JP 2003526216A JP 2001565128 A JP2001565128 A JP 2001565128A JP 2001565128 A JP2001565128 A JP 2001565128A JP 2003526216 A JP2003526216 A JP 2003526216A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- reinforcing
- reinforcing sheet
- operating surface
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
本発明は、ターミナルパッド(3)を備えた作動面(2)と、この作動面(2)の反対側に位置する非作動面(4)と、を有する集積回路に関する発明である。補強シート(5)が、集積回路(1)の作動面(2)を覆っていると共に、補強シート(6)が、集積回路(1)の非作動面(4)を覆っている。本発明は、集積回路の補強方法にも関する。
Description
【0001】
本発明は、補強された集積回路及び集積回路の補強方法に関する。本発明は、
特に、銀行カード又はテレフォンカード等の接触式又は非接触式カード又はアク
セスカードのような携帯物品の分野、集積回路ラベル分野の物品の分野に有用で
ある。
特に、銀行カード又はテレフォンカード等の接触式又は非接触式カード又はアク
セスカードのような携帯物品の分野、集積回路ラベル分野の物品の分野に有用で
ある。
【0002】
普通、集積回路は、ターミナルパッドを含む作動面とこの作動面の反対側にあ
る非作動面とを有するシリコン製ダイで作られる。シリコンは、比較的脆弱な材
料であり、衝撃及び曲げ応力に対する耐性が劣る。
る非作動面とを有するシリコン製ダイで作られる。シリコンは、比較的脆弱な材
料であり、衝撃及び曲げ応力に対する耐性が劣る。
【0003】
カードに内蔵される集積回路の従来技術では、最初、集積回路を全体的に支持
体にくっつけ、支持体に固着されている導体領域に接続する。次いで、集積回路
を、補強と関連した樹脂ブロックの中に封入し、それにより、モジュールの強度
を向上させ、集積回路と導電領域との間の接続部を保護する。しかしながら、そ
のようなモジュールを作ることは、比較的高価である。加えて、モジュールの形
態は、一定種類のカード(特に薄いカード)及びラベルに適合しにくく、しかも、
それらを製造する一定方法に順応しにくい。
体にくっつけ、支持体に固着されている導体領域に接続する。次いで、集積回路
を、補強と関連した樹脂ブロックの中に封入し、それにより、モジュールの強度
を向上させ、集積回路と導電領域との間の接続部を保護する。しかしながら、そ
のようなモジュールを作ることは、比較的高価である。加えて、モジュールの形
態は、一定種類のカード(特に薄いカード)及びラベルに適合しにくく、しかも、
それらを製造する一定方法に順応しにくい。
【0004】
集積回路の耐曲げ性能の問題は、カード内に現在使用されている集積回路の厚
さが減少傾向にあるにもかかわらず、その集積回路の面積が増大する傾向にある
という事実によってより深刻になっている。
さが減少傾向にあるにもかかわらず、その集積回路の面積が増大する傾向にある
という事実によってより深刻になっている。
【0005】
本発明の目的は、集積回路の機械的強度を増大させるための手段を提供するこ
とにある。
とにある。
【0006】
本発明は、ターミナルパッドを含む作動面と、この作動面の反対側の非作動面
と、これらの面の各々を覆う補強シートと、を有する集積回路を提供することに
よって、上記目的を達成した。
と、これらの面の各々を覆う補強シートと、を有する集積回路を提供することに
よって、上記目的を達成した。
【0007】
補強シートは、曲げに耐える良好な強度を集積回路に与え、補強シートで覆わ
れている集積回路の作動面及び非作動面を衝撃に対して保護する。このように補
強された集積回路は、薄いカード又はラベルに内蔵させることが容易である。加
えて、集積回路を、カード本体の厚さのうちのカードのニュートラルファィバー
に近接した適所に配置することができる。これにより、集積回路が受け易い曲げ
応力を制限する。
れている集積回路の作動面及び非作動面を衝撃に対して保護する。このように補
強された集積回路は、薄いカード又はラベルに内蔵させることが容易である。加
えて、集積回路を、カード本体の厚さのうちのカードのニュートラルファィバー
に近接した適所に配置することができる。これにより、集積回路が受け易い曲げ
応力を制限する。
【0008】
補強シートが接着剤層によって集積回路のそれぞれの面に固定されるのが有利
であり、接着剤層は、好ましくは、補強シートと集積回路との間の膨張変化に順
応するのに十分な厚さのものであることが好ましい。これは、適当な集積回路を
構成する材料の膨張係数と異なる膨張係数を有する補強シートを使用することを
可能にする。
であり、接着剤層は、好ましくは、補強シートと集積回路との間の膨張変化に順
応するのに十分な厚さのものであることが好ましい。これは、適当な集積回路を
構成する材料の膨張係数と異なる膨張係数を有する補強シートを使用することを
可能にする。
【0009】
本発明は、また、各々が、ターミナルパッドを含む作動面とその反対側の非作
動面とを有する集積回路の補強方法を提供する。この補強方法は、集積回路をウ
エハの形態をなして互いに関連させている間に、集積回路の面の各々に補強シー
トを堆積する工程と、ウエハを切断することによって集積回路を個別化する工程
と、を有する。
動面とを有する集積回路の補強方法を提供する。この補強方法は、集積回路をウ
エハの形態をなして互いに関連させている間に、集積回路の面の各々に補強シー
トを堆積する工程と、ウエハを切断することによって集積回路を個別化する工程
と、を有する。
【0010】
かくして、単一の作業で、数百の集積回路を補強シートで覆うことができる。
加えて、集積回路を個別化するとき、補強シートをウエハと一緒に同時的に切断
するので、各補強シートは、それに対応する集積回路の上に正確に位置決めされ
る。最終的に、補強シートは、ウエハを切断する前のウエハの強度を向上させ、
ウエハを切断している間に開始されることがあるいかなる割れの伝播も防止する
。
加えて、集積回路を個別化するとき、補強シートをウエハと一緒に同時的に切断
するので、各補強シートは、それに対応する集積回路の上に正確に位置決めされ
る。最終的に、補強シートは、ウエハを切断する前のウエハの強度を向上させ、
ウエハを切断している間に開始されることがあるいかなる割れの伝播も防止する
。
【0011】
本発明の他の特性及び利点は、本発明の特定の非限定的な実施形態の以下の説
明を読む際、明らかになろう。
明を読む際、明らかになろう。
【0012】
図面を参照すれば、集積回路1が、在来のように、ターミナルパッド3を有す
る作動面2と、この作動面2の反対側にある非作動面4とを提供している。
る作動面2と、この作動面2の反対側にある非作動面4とを提供している。
【0013】
更に詳細に図1及び図2を参照すると、本発明によれば、補強シート5及び6
がそれぞれ、接着剤層7及び8によって集積回路4の作動面2及び非作動面3に
固定されている。
がそれぞれ、接着剤層7及び8によって集積回路4の作動面2及び非作動面3に
固定されている。
【0014】
この場合、補強シート5、6は、ニッケル又は銅のような金属で作られ、その
厚さは、約100マイクロメートル(μm)である。
厚さは、約100マイクロメートル(μm)である。
【0015】
接着剤層7及び8は、補強シート5及び6の金属とシリコンとの間に存在する
膨張変化量を補償し且つそのような膨張変化量によって発生する応力に順応する
のに十分な厚さのものである。かくして、シリコンは、10-7のオーダーの膨張
係数を有し、銅補強シートは、約10-6の膨張係数を有する。そのような環境の
下では、10-3又は10-4のオーダーの膨張係数を有する接着剤によって、接着
剤層6、8をつくることが可能であり、数十マイクロメートルのオーダーの厚さ
に塗布することが可能である。
膨張変化量を補償し且つそのような膨張変化量によって発生する応力に順応する
のに十分な厚さのものである。かくして、シリコンは、10-7のオーダーの膨張
係数を有し、銅補強シートは、約10-6の膨張係数を有する。そのような環境の
下では、10-3又は10-4のオーダーの膨張係数を有する接着剤によって、接着
剤層6、8をつくることが可能であり、数十マイクロメートルのオーダーの厚さ
に塗布することが可能である。
【0016】
補強シート5と作動面2を覆っている接着剤層7とは、ターミナルパッド3と
整列した開口9、10を提供する。
整列した開口9、10を提供する。
【0017】
全体的な参照符号11が付与される集積回路1及びその他の集積回路が、数千
の集積回路を支持するウエハの形態をなして関連している間に、集積回路1を補
強する。
の集積回路を支持するウエハの形態をなして関連している間に、集積回路1を補
強する。
【0018】
補強シート5、6をウエハの寸法に切断し、補強シート5をフォトエッチング
することによって開口9を作る。
することによって開口9を作る。
【0019】
集積回路1の作動面2を感光性接着剤樹脂で覆って、接着剤層7を形成すると
共に、集積回路1の非作動面4を接着剤樹脂で覆って、接着剤層8を形成する。
各接着剤層7、8について、スピナー法を使用することによって、即ち、ウエハ
11をセットして回転させ、樹脂をそれぞれの面に注ぎ、遠心力の影響の下、樹
脂をウエハ11の上に広がらせることによって、ウエハ11のそれぞれの面2、
4に樹脂を堆積させるのが良い。
共に、集積回路1の非作動面4を接着剤樹脂で覆って、接着剤層8を形成する。
各接着剤層7、8について、スピナー法を使用することによって、即ち、ウエハ
11をセットして回転させ、樹脂をそれぞれの面に注ぎ、遠心力の影響の下、樹
脂をウエハ11の上に広がらせることによって、ウエハ11のそれぞれの面2、
4に樹脂を堆積させるのが良い。
【0020】
次いで、一次真空の下、補強シート5、6をそれぞれ接着剤層7、8に押し付
けることによって、補強シートを適所にくっつける。一次真空の下で作動させる
ことにより、接着剤層の中に気泡が確実に生じないようにすることを可能にする
。同じ目的のために、補強シート5、6を貫通し且つ肉眼で見えるパーフォレー
ション即ち孔を、例えばレーザーによって作ることも可能であり、その結果、補
強シートと接着剤層との間に閉じ込められてしまういかなるエアも逃がすことを
可能にする。補強シート5を適所にくっつける間に、補強シート5の開口9を、
ウエハ11のターミナルパッド3と整列するように配置する。
けることによって、補強シートを適所にくっつける。一次真空の下で作動させる
ことにより、接着剤層の中に気泡が確実に生じないようにすることを可能にする
。同じ目的のために、補強シート5、6を貫通し且つ肉眼で見えるパーフォレー
ション即ち孔を、例えばレーザーによって作ることも可能であり、その結果、補
強シートと接着剤層との間に閉じ込められてしまういかなるエアも逃がすことを
可能にする。補強シート5を適所にくっつける間に、補強シート5の開口9を、
ウエハ11のターミナルパッド3と整列するように配置する。
【0021】
使用する樹脂が高温で再活性化可能であるならば、補強シート5、6を付ける
のと同時に、接着剤層を加熱する。
のと同時に、接着剤層を加熱する。
【0022】
次いで、ターミナルパッド3と整列した接着剤層7を形成している樹脂を除去
し、開口10を形成する。例えば、在来のように、マスクを構成している補強シ
ート5を通過した紫外線に接着剤層7を晒し、次いで、接着剤層7のうちの晒さ
れている帯域、即ち、接着剤層7の開口9と整列している帯域だけに作用する溶
剤によって接着剤層をエッチングすることによって、樹脂を除去することができ
る。
し、開口10を形成する。例えば、在来のように、マスクを構成している補強シ
ート5を通過した紫外線に接着剤層7を晒し、次いで、接着剤層7のうちの晒さ
れている帯域、即ち、接着剤層7の開口9と整列している帯域だけに作用する溶
剤によって接着剤層をエッチングすることによって、樹脂を除去することができ
る。
【0023】
第1の変形例では、スクリーンを使用するシルクスクリーン印刷によって、樹
脂層7を集積回路1のウエハ11の上に、接着剤層7を形成する樹脂でターミナ
ルパッド3が覆われないように堆積させても良い。
脂層7を集積回路1のウエハ11の上に、接着剤層7を形成する樹脂でターミナ
ルパッド3が覆われないように堆積させても良い。
【0024】
第2の変形例では、接着剤層7を異方性にする電導性粒子を含有する樹脂によ
って、接着剤層7を形成しても良く、高温時の樹脂をターミナルパッド3と垂直
な方向に押圧することによって、ターミナルパッド3と整列して位置する接着剤
層7の帯域を局所的に導電性にする。
って、接着剤層7を形成しても良く、高温時の樹脂をターミナルパッド3と垂直
な方向に押圧することによって、ターミナルパッド3と整列して位置する接着剤
層7の帯域を局所的に導電性にする。
【0025】
第3の変形例では、接着剤層7、8を、ウエハ11の作動面2及び非作動面4
又は補強シート5、6の何れかの上にホットプレスによって付けられた接着剤フ
ィルムによって構成しても良い。次いで、補強シート5、6をそれぞれ、ウエハ
11の作動面2及び非作動面4にホットプレスするのが良い。
又は補強シート5、6の何れかの上にホットプレスによって付けられた接着剤フ
ィルムによって構成しても良い。次いで、補強シート5、6をそれぞれ、ウエハ
11の作動面2及び非作動面4にホットプレスするのが良い。
【0026】
いったん補強シート5、6をウエハ11の作動面2及び非作動面4の上に固定
したら、ウエハを在来の仕方で切断し、集積回路を個別化する。この作業を容易
にするために、切断工具即ちソーがたどるべき経路に沿って延びる薄肉帯域を有
する補強シート5、6を準備するのが良い。
したら、ウエハを在来の仕方で切断し、集積回路を個別化する。この作業を容易
にするために、切断工具即ちソーがたどるべき経路に沿って延びる薄肉帯域を有
する補強シート5、6を準備するのが良い。
【0027】
変形例の方法は、補強シート6を固定する前に、集積回路の厚さを集積回路の
非作動面4から減じる工程を含んでいても良い。例示として、この工程を、非作
動面4を研磨することによって行っても良い。これにより、補強されていない集
積回路の厚さと同様の厚さの、一回補強された集積回路を得ることを可能にする
。
非作動面4から減じる工程を含んでいても良い。例示として、この工程を、非作
動面4を研磨することによって行っても良い。これにより、補強されていない集
積回路の厚さと同様の厚さの、一回補強された集積回路を得ることを可能にする
。
【0028】
本発明の第2の実施形態に関する以下の説明において、上述した構成要素と同
一又は類似の構成要素に同一の参照番号を付す。
一又は類似の構成要素に同一の参照番号を付す。
【0029】
図3を参照すれば、集積回路1がウエハ11の形態で互いに関連している間に
、スタッド12を集積回路1のターミナルパッド3の上に作る。スタッド12を
シルクスクリーン印刷によって作るのが良い。スタッド12を作るために使用さ
れる材料は、銀充填ポリマー又ははんだペーストである。スタッド12を電気化
学成長法によって作っても良い。
、スタッド12を集積回路1のターミナルパッド3の上に作る。スタッド12を
シルクスクリーン印刷によって作るのが良い。スタッド12を作るために使用さ
れる材料は、銀充填ポリマー又ははんだペーストである。スタッド12を電気化
学成長法によって作っても良い。
【0030】
接着剤層7を形成するのに使用される樹脂は、電気的に絶縁性であり、この樹
脂を、スピン法を使用して、ウエハ11の集積回路の作動面2の上に堆積させる
。接着剤層7の深さは、スタッド12の高さよりも小さい。
脂を、スピン法を使用して、ウエハ11の集積回路の作動面2の上に堆積させる
。接着剤層7の深さは、スタッド12の高さよりも小さい。
【0031】
補強シート5は、スタッド12を受入れるために予め形成された開口9を有し
、補強シート5をホットプレスすることによって、それを接着剤層7に付ける。
この場合、補強シート5は、熱可塑性材料のような絶縁材料で作られる。スタッ
ド12は、補強シート5から僅かに突出する。
、補強シート5をホットプレスすることによって、それを接着剤層7に付ける。
この場合、補強シート5は、熱可塑性材料のような絶縁材料で作られる。スタッ
ド12は、補強シート5から僅かに突出する。
【0032】
補強シート6を適所に付け、上述と同じ方法で、ウエハ11を切断して、集積
回路を個別化する。
回路を個別化する。
【0033】
もちろん、本発明は、上述の実施形態に限定されず、請求の範囲によって定め
られる発明の範囲を逸脱しないで、変形例を本発明に適用することができる。
られる発明の範囲を逸脱しないで、変形例を本発明に適用することができる。
【0034】
特に、図1の集積回路の補強シート5、6を、異なる金属で、或いは、より一
般的には、異なる材料で作っても良い。補強シート5、6を作るのに使用される
材料は、好ましくは、同等の特性、例えば同様の膨張係数を有する材料であり、
かくして、温度上昇の効果の下、集積回路又はウエハがバイメタルストリップの
ように反らないことを確保すること可能にする。補強シート5、6は、異なる厚
さのものであっても良い。かくして、2つの補強シートの厚さの合計は、補強の
ない集積回路の厚さよりも大きくても良いし、それと等しくても良い。
般的には、異なる材料で作っても良い。補強シート5、6を作るのに使用される
材料は、好ましくは、同等の特性、例えば同様の膨張係数を有する材料であり、
かくして、温度上昇の効果の下、集積回路又はウエハがバイメタルストリップの
ように反らないことを確保すること可能にする。補強シート5、6は、異なる厚
さのものであっても良い。かくして、2つの補強シートの厚さの合計は、補強の
ない集積回路の厚さよりも大きくても良いし、それと等しくても良い。
【図1】
本発明の第1の実施形態を構成する集積回路の断面図である。
【図2】
第1の実施形態の集積回路を有するウエハの平面図である。
【図3】
本発明の第2の実施形態を構成する集積回路を有するウエハの断面図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 グーイレル ミシェル
フランス エフ−45800 オリヴェット
アレー デュ ペルヴェンシェ 520
Claims (12)
- 【請求項1】 スマートなカード型の携帯物品を得るための集積回路であっ
て、ターミナルパッド(3)を有する作動面(2)と、この作動面の反対側の非作動
面(4)とを有し、補強シート(5,6)が作動面及び非作動面の各々を覆っている
ことを特徴とする、集積回路。 - 【請求項2】 補強シート(5)は、接着剤層(7)によって集積回路(1)の作
動面(2)に固定され、補強シート(6)は、接着剤層(8)によって集積回路(1)の
非作動面(4)に固定される、請求項1に記載の集積回路。 - 【請求項3】 各接着剤層(7,8)は、それに対応する補強シート(5,6)と
集積回路(1)との間の膨張変化量を補償するのに十分な厚さのものである、請求
項2に記載の集積回路。 - 【請求項4】 作動面(2)のターミナルパッド(3)は、補強シート(5)から
突出するスタッド(12)を有する、請求項1乃至3の何れか1項に記載の集積回
路。 - 【請求項5】 少なくとも1つの補強シート(5,6)は、金属で作られる、
請求項1乃至4の何れか1項に記載の集積回路。 - 【請求項6】 補強シート(5,6)は、同様の膨張係数のような同様の機械
的特性を有する、請求1乃至5の何れか1項に記載の集積回路。 - 【請求項7】 補強シート(5,6)は、実質的に同じ厚さのものである、請
求項1乃至6の何れか1項に記載の集積回路。 - 【請求項8】 各々が、ターミナルパッド(3)を備えた作動面(2)とこの作
動面(2)の反対側の非作動面(4)とを有する集積回路の補強方法であって、 集積回路がウエハ(11)の形態をなして互いに関連している間に、補強シート
(5,6)を集積回路の作動面と非作動面の各々に堆積させる工程と、 ウエハを切断することによって、集積回路を個別化する工程と、 を有することを特徴とする補強方法。 - 【請求項9】 一次真空の下、少なくとも1つの補強シート(5,6)をくっ
つけることによって固定する、請求項8に記載の補強方法。 - 【請求項10】 前記補強シート(5)を集積回路の作動面(2)に固定する
ことに関連して、前記補強シートは、ターミナルパッド(3)と整列して配置する
ための開口(9)を有し、前記補強方法は、前記補強シートを光感知接着剤層(7)
によって作動面にくっつけることによって、前記補強シートを作動面に固定し、
前記補強シートを適所にくっつけた後、接着剤層を放射線に晒し、この接着剤層
の晒し帯域を溶剤によってエッチングする、請求項8又は9に記載の補強方法。 - 【請求項11】 前記補強シート(5)を集積回路の作動面(2)の上に固定
することに関連して、前記補強シートは、ターミナルパッド(3)と整列して配置
するための開口(9)を有し、前記補強方法は、スタッドをターミナルパッド(3)
の上に作った後、作動面に広げられた接着剤層(7)で前記補強シートを作動面に
くっつけることによって、前記補強シートを作動面に固定し、前記接着剤層の厚
さは、スタッドの高さよりも小さい、請求項8又は9に記載の補強方法。 - 【請求項12】 前記補強方法は、前記補強シート(6)を非作動面(4)の上
に堆積させる前に、集積回路の厚さを非作動面(4)から減ずる工程を含む、請求
項8乃至11の何れか1項に記載の補強方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0003089A FR2806189B1 (fr) | 2000-03-10 | 2000-03-10 | Circuit integre renforce et procede de renforcement de circuits integres |
FR00/03089 | 2000-03-10 | ||
PCT/IB2001/000377 WO2001067387A1 (en) | 2000-03-10 | 2001-03-07 | Reinforced integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003526216A true JP2003526216A (ja) | 2003-09-02 |
Family
ID=8847951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001565128A Pending JP2003526216A (ja) | 2000-03-10 | 2001-03-07 | 補強された集積回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20030038349A1 (ja) |
EP (1) | EP1261938A1 (ja) |
JP (1) | JP2003526216A (ja) |
CN (1) | CN1165874C (ja) |
FR (1) | FR2806189B1 (ja) |
WO (1) | WO2001067387A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2817656B1 (fr) * | 2000-12-05 | 2003-09-26 | Gemplus Card Int | Isolation electrique de microcircuits regroupes avant collage unitaire |
EP1447844A3 (en) * | 2003-02-11 | 2004-10-06 | Axalto S.A. | Reinforced semiconductor wafer |
JP2006245076A (ja) * | 2005-03-01 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59228743A (ja) * | 1983-06-10 | 1984-12-22 | Kyodo Printing Co Ltd | Icカ−ド用icモジユ−ル |
JPH0567599A (ja) * | 1991-09-06 | 1993-03-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH08324166A (ja) * | 1995-05-30 | 1996-12-10 | Toppan Printing Co Ltd | Icカード用モジュール及びicカード |
JPH1117158A (ja) * | 1997-06-20 | 1999-01-22 | Nec Corp | 固体撮像素子の組立方法 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61123990A (ja) * | 1984-11-05 | 1986-06-11 | Casio Comput Co Ltd | Icカ−ド |
DE3689094T2 (de) * | 1985-07-27 | 1994-03-10 | Dainippon Printing Co Ltd | IC-Karte. |
US4701999A (en) * | 1985-12-17 | 1987-10-27 | Pnc, Inc. | Method of making sealed housings containing delicate structures |
FR2599165A1 (fr) * | 1986-05-21 | 1987-11-27 | Michot Gerard | Objet associe a un element electronique et procede d'obtention |
NL8601404A (nl) * | 1986-05-30 | 1987-12-16 | Papier Plastic Coating Groning | Gegevensdragende kaart, werkwijze voor het vervaardigen van een dergelijke kaart en inrichting voor het uitvoeren van deze werkwijze. |
US4700273A (en) * | 1986-06-03 | 1987-10-13 | Kaufman Lance R | Circuit assembly with semiconductor expansion matched thermal path |
EP0339763A3 (en) * | 1988-04-28 | 1990-04-25 | Citizen Watch Co. Ltd. | Ic card |
FR2664721B1 (fr) * | 1990-07-10 | 1992-09-25 | Gemplus Card Int | Carte a puce renforcee. |
JPH04336448A (ja) * | 1991-05-13 | 1992-11-24 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US5581445A (en) * | 1994-02-14 | 1996-12-03 | Us3, Inc. | Plastic integrated circuit card with reinforcement structure for protecting integrated circuit module |
JPH0883861A (ja) * | 1994-07-12 | 1996-03-26 | Nitto Denko Corp | 半導体パッケージ被覆用金属箔材料および半導体装置 |
JPH08316411A (ja) * | 1995-05-18 | 1996-11-29 | Hitachi Ltd | 半導体装置 |
JP3496347B2 (ja) * | 1995-07-13 | 2004-02-09 | 株式会社デンソー | 半導体装置及びその製造方法 |
JPH09232475A (ja) * | 1996-02-22 | 1997-09-05 | Nitto Denko Corp | 半導体装置及びその製造方法 |
US5956605A (en) * | 1996-09-20 | 1999-09-21 | Micron Technology, Inc. | Use of nitrides for flip-chip encapsulation |
KR100330651B1 (ko) * | 1997-06-23 | 2002-03-29 | 사토 게니치로 | Ic카드용 모듈, ic카드, 및 ic카드용 모듈의 제조방법 |
JP3914620B2 (ja) * | 1997-10-16 | 2007-05-16 | シチズン時計株式会社 | Icカード |
US6441487B2 (en) * | 1997-10-20 | 2002-08-27 | Flip Chip Technologies, L.L.C. | Chip scale package using large ductile solder balls |
US5920769A (en) * | 1997-12-12 | 1999-07-06 | Micron Technology, Inc. | Method and apparatus for processing a planar structure |
FR2774197B1 (fr) * | 1998-01-26 | 2001-11-23 | Rue Cartes Et Systemes De | Procede de fabrication d'une carte a microcircuit et carte obtenue par la mise en oeuvre de ce procede |
JP3497722B2 (ja) * | 1998-02-27 | 2004-02-16 | 富士通株式会社 | 半導体装置及びその製造方法及びその搬送トレイ |
TW407364B (en) * | 1998-03-26 | 2000-10-01 | Toshiba Corp | Memory apparatus, card type memory apparatus, and electronic apparatus |
US6008070A (en) * | 1998-05-21 | 1999-12-28 | Micron Technology, Inc. | Wafer level fabrication and assembly of chip scale packages |
JP3982082B2 (ja) * | 1998-09-28 | 2007-09-26 | ソニー株式会社 | 半導体装置の製造方法 |
KR20000029054A (ko) * | 1998-10-15 | 2000-05-25 | 이데이 노부유끼 | 반도체 장치 및 그 제조 방법 |
JP3661444B2 (ja) * | 1998-10-28 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 |
US6181569B1 (en) * | 1999-06-07 | 2001-01-30 | Kishore K. Chakravorty | Low cost chip size package and method of fabricating the same |
US6498387B1 (en) * | 2000-02-15 | 2002-12-24 | Wen-Ken Yang | Wafer level package and the process of the same |
-
2000
- 2000-03-10 FR FR0003089A patent/FR2806189B1/fr not_active Expired - Fee Related
-
2001
- 2001-03-07 JP JP2001565128A patent/JP2003526216A/ja active Pending
- 2001-03-07 CN CNB018060072A patent/CN1165874C/zh not_active Expired - Fee Related
- 2001-03-07 EP EP01912057A patent/EP1261938A1/en not_active Withdrawn
- 2001-03-07 US US10/221,245 patent/US20030038349A1/en not_active Abandoned
- 2001-03-07 WO PCT/IB2001/000377 patent/WO2001067387A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59228743A (ja) * | 1983-06-10 | 1984-12-22 | Kyodo Printing Co Ltd | Icカ−ド用icモジユ−ル |
JPH0567599A (ja) * | 1991-09-06 | 1993-03-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH08324166A (ja) * | 1995-05-30 | 1996-12-10 | Toppan Printing Co Ltd | Icカード用モジュール及びicカード |
JPH1117158A (ja) * | 1997-06-20 | 1999-01-22 | Nec Corp | 固体撮像素子の組立方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2001067387A1 (en) | 2001-09-13 |
FR2806189B1 (fr) | 2002-05-31 |
US20030038349A1 (en) | 2003-02-27 |
FR2806189A1 (fr) | 2001-09-14 |
CN1165874C (zh) | 2004-09-08 |
CN1411589A (zh) | 2003-04-16 |
EP1261938A1 (en) | 2002-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4966857A (en) | Data carrier having an integrated circuit and a method for producing same | |
EP0231937B1 (en) | An arrangement of a semiconductor device for use in a card | |
TWI257584B (en) | IC card and manufacturing method thereof | |
US6188580B1 (en) | Smart card and semiconductor chip for use in a smart card | |
KR100340473B1 (ko) | 칩 모듈 및 그 제조방법 | |
AU2006210245B2 (en) | Method for applying an electronic assembly to a substrate and a device for applying said assembly | |
EP2048601A1 (en) | RFID tag | |
GB2149209A (en) | An identification card or similar data carrier incorporating a carrier element for an ic module | |
KR100881476B1 (ko) | 반도체장치와 반도체장치 제조용 기판 및 반도체장치제조용 기판의 제조방법 | |
JPH01106456A (ja) | 半導体集積回路装置 | |
JPH0630985B2 (ja) | 支持体に集積回路を取り付ける方法、集積回路を支持する装置及び超小型電子回路装置を備えるカード | |
US20020137254A1 (en) | Semiconductor device and method for fabricating the same | |
JPH054914B2 (ja) | ||
JPH06227189A (ja) | Icカード用モジュールの製造方法 | |
JP2003526216A (ja) | 補強された集積回路 | |
AU2004239501B2 (en) | Method for mounting an electronic component on a substrate | |
JP3719921B2 (ja) | 半導体装置及びその製造方法 | |
US7915739B2 (en) | Method and arrangement for contact-connecting semiconductor chips on a metallic substrate | |
US6024274A (en) | Method for tape automated bonding to composite bumps | |
JP3595232B2 (ja) | 半導体装置の製造方法 | |
CN111564417B (zh) | 一种ic封装结构和ic封装方法 | |
US7235425B2 (en) | Semiconductor device and fabrication method for the same | |
CN206558501U (zh) | 指纹传感器模组 | |
US20060258056A1 (en) | Method for producing a chip panel by means of a heating and pressing process using a thermoplastic material | |
JP3145081B2 (ja) | 非接触データキャリアの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111020 |