JP2003526216A - 補強された集積回路 - Google Patents

補強された集積回路

Info

Publication number
JP2003526216A
JP2003526216A JP2001565128A JP2001565128A JP2003526216A JP 2003526216 A JP2003526216 A JP 2003526216A JP 2001565128 A JP2001565128 A JP 2001565128A JP 2001565128 A JP2001565128 A JP 2001565128A JP 2003526216 A JP2003526216 A JP 2003526216A
Authority
JP
Japan
Prior art keywords
integrated circuit
reinforcing
reinforcing sheet
operating surface
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001565128A
Other languages
English (en)
Inventor
ソフィー ジラール
ステファン プロヴォスト
ミシェル グーイレル
Original Assignee
シュラムバーガー システムズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シュラムバーガー システムズ filed Critical シュラムバーガー システムズ
Publication of JP2003526216A publication Critical patent/JP2003526216A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 本発明は、ターミナルパッド(３)を備えた作動面(２)と、この作動面(２)の反対側に位置する非作動面(４)と、を有する集積回路に関する発明である。補強シート(５)が、集積回路(１)の作動面(２)を覆っていると共に、補強シート(６)が、集積回路(１)の非作動面(４)を覆っている。本発明は、集積回路の補強方法にも関する。

Description

【発明の詳細な説明】
【０００１】 本発明は、補強された集積回路及び集積回路の補強方法に関する。本発明は、
特に、銀行カード又はテレフォンカード等の接触式又は非接触式カード又はアク
セスカードのような携帯物品の分野、集積回路ラベル分野の物品の分野に有用で
ある。
【０００２】 普通、集積回路は、ターミナルパッドを含む作動面とこの作動面の反対側にあ
る非作動面とを有するシリコン製ダイで作られる。シリコンは、比較的脆弱な材
料であり、衝撃及び曲げ応力に対する耐性が劣る。
【０００３】 カードに内蔵される集積回路の従来技術では、最初、集積回路を全体的に支持
体にくっつけ、支持体に固着されている導体領域に接続する。次いで、集積回路
を、補強と関連した樹脂ブロックの中に封入し、それにより、モジュールの強度
を向上させ、集積回路と導電領域との間の接続部を保護する。しかしながら、そ
のようなモジュールを作ることは、比較的高価である。加えて、モジュールの形
態は、一定種類のカード(特に薄いカード)及びラベルに適合しにくく、しかも、
それらを製造する一定方法に順応しにくい。
【０００４】 集積回路の耐曲げ性能の問題は、カード内に現在使用されている集積回路の厚
さが減少傾向にあるにもかかわらず、その集積回路の面積が増大する傾向にある
という事実によってより深刻になっている。
【０００５】 本発明の目的は、集積回路の機械的強度を増大させるための手段を提供するこ
とにある。
【０００６】 本発明は、ターミナルパッドを含む作動面と、この作動面の反対側の非作動面
と、これらの面の各々を覆う補強シートと、を有する集積回路を提供することに
よって、上記目的を達成した。
【０００７】 補強シートは、曲げに耐える良好な強度を集積回路に与え、補強シートで覆わ
れている集積回路の作動面及び非作動面を衝撃に対して保護する。このように補
強された集積回路は、薄いカード又はラベルに内蔵させることが容易である。加
えて、集積回路を、カード本体の厚さのうちのカードのニュートラルファィバー
に近接した適所に配置することができる。これにより、集積回路が受け易い曲げ
応力を制限する。
【０００８】 補強シートが接着剤層によって集積回路のそれぞれの面に固定されるのが有利
であり、接着剤層は、好ましくは、補強シートと集積回路との間の膨張変化に順
応するのに十分な厚さのものであることが好ましい。これは、適当な集積回路を
構成する材料の膨張係数と異なる膨張係数を有する補強シートを使用することを
可能にする。
【０００９】 本発明は、また、各々が、ターミナルパッドを含む作動面とその反対側の非作
動面とを有する集積回路の補強方法を提供する。この補強方法は、集積回路をウ
エハの形態をなして互いに関連させている間に、集積回路の面の各々に補強シー
トを堆積する工程と、ウエハを切断することによって集積回路を個別化する工程
と、を有する。
【００１０】 かくして、単一の作業で、数百の集積回路を補強シートで覆うことができる。
加えて、集積回路を個別化するとき、補強シートをウエハと一緒に同時的に切断
するので、各補強シートは、それに対応する集積回路の上に正確に位置決めされ
る。最終的に、補強シートは、ウエハを切断する前のウエハの強度を向上させ、
ウエハを切断している間に開始されることがあるいかなる割れの伝播も防止する
。
【００１１】 本発明の他の特性及び利点は、本発明の特定の非限定的な実施形態の以下の説
明を読む際、明らかになろう。
【００１２】 図面を参照すれば、集積回路１が、在来のように、ターミナルパッド３を有す
る作動面２と、この作動面２の反対側にある非作動面４とを提供している。
【００１３】 更に詳細に図１及び図２を参照すると、本発明によれば、補強シート５及び６
がそれぞれ、接着剤層７及び８によって集積回路４の作動面２及び非作動面３に
固定されている。
【００１４】 この場合、補強シート５、６は、ニッケル又は銅のような金属で作られ、その
厚さは、約１００マイクロメートル(μｍ)である。
【００１５】 接着剤層７及び８は、補強シート５及び６の金属とシリコンとの間に存在する
膨張変化量を補償し且つそのような膨張変化量によって発生する応力に順応する
のに十分な厚さのものである。かくして、シリコンは、１０-7のオーダーの膨張
係数を有し、銅補強シートは、約１０-6の膨張係数を有する。そのような環境の
下では、１０-3又は１０-4のオーダーの膨張係数を有する接着剤によって、接着
剤層６、８をつくることが可能であり、数十マイクロメートルのオーダーの厚さ
に塗布することが可能である。
【００１６】 補強シート５と作動面２を覆っている接着剤層７とは、ターミナルパッド３と
整列した開口９、１０を提供する。
【００１７】 全体的な参照符号１１が付与される集積回路１及びその他の集積回路が、数千
の集積回路を支持するウエハの形態をなして関連している間に、集積回路１を補
強する。
【００１８】 補強シート５、６をウエハの寸法に切断し、補強シート５をフォトエッチング
することによって開口９を作る。
【００１９】 集積回路１の作動面２を感光性接着剤樹脂で覆って、接着剤層７を形成すると
共に、集積回路１の非作動面４を接着剤樹脂で覆って、接着剤層８を形成する。
各接着剤層７、８について、スピナー法を使用することによって、即ち、ウエハ
１１をセットして回転させ、樹脂をそれぞれの面に注ぎ、遠心力の影響の下、樹
脂をウエハ１１の上に広がらせることによって、ウエハ１１のそれぞれの面２、
４に樹脂を堆積させるのが良い。
【００２０】 次いで、一次真空の下、補強シート５、６をそれぞれ接着剤層７、８に押し付
けることによって、補強シートを適所にくっつける。一次真空の下で作動させる
ことにより、接着剤層の中に気泡が確実に生じないようにすることを可能にする
。同じ目的のために、補強シート５、６を貫通し且つ肉眼で見えるパーフォレー
ション即ち孔を、例えばレーザーによって作ることも可能であり、その結果、補
強シートと接着剤層との間に閉じ込められてしまういかなるエアも逃がすことを
可能にする。補強シート５を適所にくっつける間に、補強シート５の開口９を、
ウエハ１１のターミナルパッド３と整列するように配置する。
【００２１】 使用する樹脂が高温で再活性化可能であるならば、補強シート５、６を付ける
のと同時に、接着剤層を加熱する。
【００２２】 次いで、ターミナルパッド３と整列した接着剤層７を形成している樹脂を除去
し、開口１０を形成する。例えば、在来のように、マスクを構成している補強シ
ート５を通過した紫外線に接着剤層７を晒し、次いで、接着剤層７のうちの晒さ
れている帯域、即ち、接着剤層７の開口９と整列している帯域だけに作用する溶
剤によって接着剤層をエッチングすることによって、樹脂を除去することができ
る。
【００２３】 第１の変形例では、スクリーンを使用するシルクスクリーン印刷によって、樹
脂層７を集積回路１のウエハ１１の上に、接着剤層７を形成する樹脂でターミナ
ルパッド３が覆われないように堆積させても良い。
【００２４】 第２の変形例では、接着剤層７を異方性にする電導性粒子を含有する樹脂によ
って、接着剤層７を形成しても良く、高温時の樹脂をターミナルパッド３と垂直
な方向に押圧することによって、ターミナルパッド３と整列して位置する接着剤
層７の帯域を局所的に導電性にする。
【００２５】 第３の変形例では、接着剤層７、８を、ウエハ１１の作動面２及び非作動面４
又は補強シート５、６の何れかの上にホットプレスによって付けられた接着剤フ
ィルムによって構成しても良い。次いで、補強シート５、６をそれぞれ、ウエハ
１１の作動面２及び非作動面４にホットプレスするのが良い。
【００２６】 いったん補強シート５、６をウエハ１１の作動面２及び非作動面４の上に固定
したら、ウエハを在来の仕方で切断し、集積回路を個別化する。この作業を容易
にするために、切断工具即ちソーがたどるべき経路に沿って延びる薄肉帯域を有
する補強シート５、６を準備するのが良い。
【００２７】 変形例の方法は、補強シート６を固定する前に、集積回路の厚さを集積回路の
非作動面４から減じる工程を含んでいても良い。例示として、この工程を、非作
動面４を研磨することによって行っても良い。これにより、補強されていない集
積回路の厚さと同様の厚さの、一回補強された集積回路を得ることを可能にする
。
【００２８】 本発明の第２の実施形態に関する以下の説明において、上述した構成要素と同
一又は類似の構成要素に同一の参照番号を付す。
【００２９】 図３を参照すれば、集積回路１がウエハ１１の形態で互いに関連している間に
、スタッド１２を集積回路１のターミナルパッド３の上に作る。スタッド１２を
シルクスクリーン印刷によって作るのが良い。スタッド１２を作るために使用さ
れる材料は、銀充填ポリマー又ははんだペーストである。スタッド１２を電気化
学成長法によって作っても良い。
【００３０】 接着剤層７を形成するのに使用される樹脂は、電気的に絶縁性であり、この樹
脂を、スピン法を使用して、ウエハ１１の集積回路の作動面２の上に堆積させる
。接着剤層７の深さは、スタッド１２の高さよりも小さい。
【００３１】 補強シート５は、スタッド１２を受入れるために予め形成された開口９を有し
、補強シート５をホットプレスすることによって、それを接着剤層７に付ける。
この場合、補強シート５は、熱可塑性材料のような絶縁材料で作られる。スタッ
ド１２は、補強シート５から僅かに突出する。
【００３２】 補強シート６を適所に付け、上述と同じ方法で、ウエハ１１を切断して、集積
回路を個別化する。
【００３３】 もちろん、本発明は、上述の実施形態に限定されず、請求の範囲によって定め
られる発明の範囲を逸脱しないで、変形例を本発明に適用することができる。
【００３４】 特に、図１の集積回路の補強シート５、６を、異なる金属で、或いは、より一
般的には、異なる材料で作っても良い。補強シート５、６を作るのに使用される
材料は、好ましくは、同等の特性、例えば同様の膨張係数を有する材料であり、
かくして、温度上昇の効果の下、集積回路又はウエハがバイメタルストリップの
ように反らないことを確保すること可能にする。補強シート５、６は、異なる厚
さのものであっても良い。かくして、２つの補強シートの厚さの合計は、補強の
ない集積回路の厚さよりも大きくても良いし、それと等しくても良い。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態を構成する集積回路の断面図である。
【図２】 第１の実施形態の集積回路を有するウエハの平面図である。
【図３】 本発明の第２の実施形態を構成する集積回路を有するウエハの断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グーイレル ミシェル フランス エフ−45800 オリヴェット アレー デュ ペルヴェンシェ 520

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 スマートなカード型の携帯物品を得るための集積回路であっ
    て、ターミナルパッド(３)を有する作動面(２)と、この作動面の反対側の非作動
    面(４)とを有し、補強シート(５,６)が作動面及び非作動面の各々を覆っている
    ことを特徴とする、集積回路。
  2. 【請求項２】 補強シート(５)は、接着剤層(７)によって集積回路(１)の作
    動面(２)に固定され、補強シート(６)は、接着剤層(８)によって集積回路(１)の
    非作動面(４)に固定される、請求項１に記載の集積回路。
  3. 【請求項３】 各接着剤層(７,８)は、それに対応する補強シート(５,６)と
    集積回路(１)との間の膨張変化量を補償するのに十分な厚さのものである、請求
    項２に記載の集積回路。
  4. 【請求項４】 作動面(２)のターミナルパッド(３)は、補強シート(５)から
    突出するスタッド(１２)を有する、請求項１乃至３の何れか１項に記載の集積回
    路。
  5. 【請求項５】 少なくとも１つの補強シート(５,６)は、金属で作られる、
    請求項１乃至４の何れか１項に記載の集積回路。
  6. 【請求項６】 補強シート(５,６)は、同様の膨張係数のような同様の機械
    的特性を有する、請求１乃至５の何れか１項に記載の集積回路。
  7. 【請求項７】 補強シート(５,６)は、実質的に同じ厚さのものである、請
    求項１乃至６の何れか１項に記載の集積回路。
  8. 【請求項８】 各々が、ターミナルパッド(３)を備えた作動面(２)とこの作
    動面(２)の反対側の非作動面(４)とを有する集積回路の補強方法であって、 集積回路がウエハ(１１)の形態をなして互いに関連している間に、補強シート
    (５,６)を集積回路の作動面と非作動面の各々に堆積させる工程と、 ウエハを切断することによって、集積回路を個別化する工程と、 を有することを特徴とする補強方法。
  9. 【請求項９】 一次真空の下、少なくとも１つの補強シート(５,６)をくっ
    つけることによって固定する、請求項８に記載の補強方法。
  10. 【請求項１０】 前記補強シート（５）を集積回路の作動面(２)に固定する
    ことに関連して、前記補強シートは、ターミナルパッド(３)と整列して配置する
    ための開口(９)を有し、前記補強方法は、前記補強シートを光感知接着剤層(７)
    によって作動面にくっつけることによって、前記補強シートを作動面に固定し、
    前記補強シートを適所にくっつけた後、接着剤層を放射線に晒し、この接着剤層
    の晒し帯域を溶剤によってエッチングする、請求項８又は９に記載の補強方法。
  11. 【請求項１１】 前記補強シート（５）を集積回路の作動面(２)の上に固定
    することに関連して、前記補強シートは、ターミナルパッド(３)と整列して配置
    するための開口(９)を有し、前記補強方法は、スタッドをターミナルパッド(３)
    の上に作った後、作動面に広げられた接着剤層(７)で前記補強シートを作動面に
    くっつけることによって、前記補強シートを作動面に固定し、前記接着剤層の厚
    さは、スタッドの高さよりも小さい、請求項８又は９に記載の補強方法。
  12. 【請求項１２】 前記補強方法は、前記補強シート(６)を非作動面(４)の上
    に堆積させる前に、集積回路の厚さを非作動面(４)から減ずる工程を含む、請求
    項８乃至１１の何れか１項に記載の補強方法。
JP2001565128A 2000-03-10 2001-03-07 補強された集積回路 Pending JP2003526216A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0003089A FR2806189B1 (fr) 2000-03-10 2000-03-10 Circuit integre renforce et procede de renforcement de circuits integres
FR00/03089 2000-03-10
PCT/IB2001/000377 WO2001067387A1 (en) 2000-03-10 2001-03-07 Reinforced integrated circuit

Publications (1)

Publication Number Publication Date
JP2003526216A true JP2003526216A (ja) 2003-09-02

Family

ID=8847951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001565128A Pending JP2003526216A (ja) 2000-03-10 2001-03-07 補強された集積回路

Country Status (6)

Country Link
US (1) US20030038349A1 (ja)
EP (1) EP1261938A1 (ja)
JP (1) JP2003526216A (ja)
CN (1) CN1165874C (ja)
FR (1) FR2806189B1 (ja)
WO (1) WO2001067387A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817656B1 (fr) * 2000-12-05 2003-09-26 Gemplus Card Int Isolation electrique de microcircuits regroupes avant collage unitaire
EP1447844A3 (en) * 2003-02-11 2004-10-06 Axalto S.A. Reinforced semiconductor wafer
JP2006245076A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59228743A (ja) * 1983-06-10 1984-12-22 Kyodo Printing Co Ltd Ｉｃカ−ド用ｉｃモジユ−ル
JPH0567599A (ja) * 1991-09-06 1993-03-19 Mitsubishi Electric Corp 半導体装置の製造方法
JPH08324166A (ja) * 1995-05-30 1996-12-10 Toppan Printing Co Ltd Ｉｃカード用モジュール及びｉｃカード
JPH1117158A (ja) * 1997-06-20 1999-01-22 Nec Corp 固体撮像素子の組立方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123990A (ja) * 1984-11-05 1986-06-11 Casio Comput Co Ltd Ｉｃカ−ド
DE3689094T2 (de) * 1985-07-27 1994-03-10 Dainippon Printing Co Ltd IC-Karte.
US4701999A (en) * 1985-12-17 1987-10-27 Pnc, Inc. Method of making sealed housings containing delicate structures
FR2599165A1 (fr) * 1986-05-21 1987-11-27 Michot Gerard Objet associe a un element electronique et procede d'obtention
NL8601404A (nl) * 1986-05-30 1987-12-16 Papier Plastic Coating Groning Gegevensdragende kaart, werkwijze voor het vervaardigen van een dergelijke kaart en inrichting voor het uitvoeren van deze werkwijze.
US4700273A (en) * 1986-06-03 1987-10-13 Kaufman Lance R Circuit assembly with semiconductor expansion matched thermal path
EP0339763A3 (en) * 1988-04-28 1990-04-25 Citizen Watch Co. Ltd. Ic card
FR2664721B1 (fr) * 1990-07-10 1992-09-25 Gemplus Card Int Carte a puce renforcee.
JPH04336448A (ja) * 1991-05-13 1992-11-24 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5581445A (en) * 1994-02-14 1996-12-03 Us3, Inc. Plastic integrated circuit card with reinforcement structure for protecting integrated circuit module
JPH0883861A (ja) * 1994-07-12 1996-03-26 Nitto Denko Corp 半導体パッケージ被覆用金属箔材料および半導体装置
JPH08316411A (ja) * 1995-05-18 1996-11-29 Hitachi Ltd 半導体装置
JP3496347B2 (ja) * 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
JPH09232475A (ja) * 1996-02-22 1997-09-05 Nitto Denko Corp 半導体装置及びその製造方法
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
KR100330651B1 (ko) * 1997-06-23 2002-03-29 사토 게니치로 Ｉｃ카드용 모듈, ｉｃ카드, 및 ｉｃ카드용 모듈의 제조방법
JP3914620B2 (ja) * 1997-10-16 2007-05-16 シチズン時計株式会社 Ｉｃカード
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US5920769A (en) * 1997-12-12 1999-07-06 Micron Technology, Inc. Method and apparatus for processing a planar structure
FR2774197B1 (fr) * 1998-01-26 2001-11-23 Rue Cartes Et Systemes De Procede de fabrication d'une carte a microcircuit et carte obtenue par la mise en oeuvre de ce procede
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
TW407364B (en) * 1998-03-26 2000-10-01 Toshiba Corp Memory apparatus, card type memory apparatus, and electronic apparatus
US6008070A (en) * 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
JP3982082B2 (ja) * 1998-09-28 2007-09-26 ソニー株式会社 半導体装置の製造方法
KR20000029054A (ko) * 1998-10-15 2000-05-25 이데이 노부유끼 반도체 장치 및 그 제조 방법
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6498387B1 (en) * 2000-02-15 2002-12-24 Wen-Ken Yang Wafer level package and the process of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59228743A (ja) * 1983-06-10 1984-12-22 Kyodo Printing Co Ltd Ｉｃカ−ド用ｉｃモジユ−ル
JPH0567599A (ja) * 1991-09-06 1993-03-19 Mitsubishi Electric Corp 半導体装置の製造方法
JPH08324166A (ja) * 1995-05-30 1996-12-10 Toppan Printing Co Ltd Ｉｃカード用モジュール及びｉｃカード
JPH1117158A (ja) * 1997-06-20 1999-01-22 Nec Corp 固体撮像素子の組立方法

Also Published As

Publication number Publication date
WO2001067387A1 (en) 2001-09-13
FR2806189B1 (fr) 2002-05-31
US20030038349A1 (en) 2003-02-27
FR2806189A1 (fr) 2001-09-14
CN1165874C (zh) 2004-09-08
CN1411589A (zh) 2003-04-16
EP1261938A1 (en) 2002-12-04

Similar Documents

Publication Publication Date Title
US4966857A (en) Data carrier having an integrated circuit and a method for producing same
EP0231937B1 (en) An arrangement of a semiconductor device for use in a card
TWI257584B (en) IC card and manufacturing method thereof
US6188580B1 (en) Smart card and semiconductor chip for use in a smart card
KR100340473B1 (ko) 칩 모듈 및 그 제조방법
AU2006210245B2 (en) Method for applying an electronic assembly to a substrate and a device for applying said assembly
EP2048601A1 (en) RFID tag
GB2149209A (en) An identification card or similar data carrier incorporating a carrier element for an ic module
KR100881476B1 (ko) 반도체장치와 반도체장치 제조용 기판 및 반도체장치제조용 기판의 제조방법
JPH01106456A (ja) 半導体集積回路装置
JPH0630985B2 (ja) 支持体に集積回路を取り付ける方法、集積回路を支持する装置及び超小型電子回路装置を備えるカード
US20020137254A1 (en) Semiconductor device and method for fabricating the same
JPH054914B2 (ja)
JPH06227189A (ja) Ｉｃカード用モジュールの製造方法
JP2003526216A (ja) 補強された集積回路
AU2004239501B2 (en) Method for mounting an electronic component on a substrate
JP3719921B2 (ja) 半導体装置及びその製造方法
US7915739B2 (en) Method and arrangement for contact-connecting semiconductor chips on a metallic substrate
US6024274A (en) Method for tape automated bonding to composite bumps
JP3595232B2 (ja) 半導体装置の製造方法
CN111564417B (zh) 一种ic封装结构和ic封装方法
US7235425B2 (en) Semiconductor device and fabrication method for the same
CN206558501U (zh) 指纹传感器模组
US20060258056A1 (en) Method for producing a chip panel by means of a heating and pressing process using a thermoplastic material
JP3145081B2 (ja) 非接触データキャリアの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111020