JPH06227189A - Ｉｃカード用モジュールの製造方法 - Google Patents

Ｉｃカード用モジュールの製造方法

Info

Publication number
JPH06227189A
JPH06227189A JP5261933A JP26193393A JPH06227189A JP H06227189 A JPH06227189 A JP H06227189A JP 5261933 A JP5261933 A JP 5261933A JP 26193393 A JP26193393 A JP 26193393A JP H06227189 A JPH06227189 A JP H06227189A
Authority
JP
Japan
Prior art keywords
foil
void
chip
cavity
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5261933A
Other languages
English (en)
Inventor
Richard Scheuenpflug
シヨイエンプフルーク リヒアルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH06227189A publication Critical patent/JPH06227189A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ＩＣカード用として半導体チップを取り付け
たモジュールの一層簡単な組立方法を提供する。 【構成】 複数の導体路１からなる平坦な全体形状を形
成し、その際１導体路の１領域をチップ島として導体路
全体のほぼ中央に配置し、他の導体路の各端部を接触化
面としてこの領域に隣接させ、箔６内に空所８を設け、
その際空所８の寸法が少なくともチップ島の面と接触面
の合計に相当するようにし、またこの空所８がほぼ多角
形をなすようにし、箔６を導体路全体の上に薄層状に形
成し、半導体チップ５をチップ島の上に取り付け、半導
体チップ５と導体路１の接触面をボンド線９により電気
的に接続し、空所８に硬化性樹脂１０を注型する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＩＣカード用モジュール
の製造方法、特に半導体チップの組立方法に関する。
【０００２】
【従来の技術】ここで組立という概念は、集積半導体モ
ジュールを担体箔又は薄膜と一体に形成して、モジュー
ル上の接続箇所、いわゆるパッドと担体箔上の導体路
（これは外部に対して電気的接続を行う）との間に導電
体により接続部を形成する構造形式を意味する。この種
のモジュールはクレジットカード、銀行カード、駐車カ
ード、テレホンカードその他のような特にＩＣカードに
使用される。
【０００３】本発明は米国特許第５１４７９８２号明細
書に記載された方法から出発するものである。
【０００４】この方法ではまず導体路からなる平坦な全
体形状を形成し、その際１導体路の１領域をチップ島と
して全体のほぼ中央に配置し、他の導体路の端部をそれ
ぞれ接触化面としてこの領域に隣接するようにしてい
る。箔内には空所が設けられており、空所の１つはチッ
プ島の寸法よりも小さくまたその他の空所はそれぞれそ
れらに付随する接触化面よりも小さい。引続き箔を導体
路の全面に薄層状に施し、半導体チップをチップ島の上
に取り付け、ボンド線により接触化面と電気的に接続す
る。最後に空所内に硬化性樹脂を注型する。
【０００５】この公知方法の場合チップ島及び接触化面
に対して各々に個々の空所を箔内に形成する。そのため
半導体チップもボンド線も極めて厳密に配置しなければ
ならず、従ってこれは製造コストを高めることになる。
【０００６】米国特許第４６７４１７５号又は欧州特許
第０１９７４３８号明細書にも集積半導体チップの組立
方法が記載されている。それによると箔の代わりに樹脂
の小片を導体路の全面に施す。この樹脂小片は半導体チ
ップ用にもボンド線用にもなる１空所を有する。この空
所はチップ島から接触化面への接続部を指状の突起部に
より形成する形状を有する。これはボンド線が正確にこ
の指状突起部に案内され配置されなければならないこと
を意味し、組立の際の固定に高い経費を要することにな
る。
【０００７】スイス国特許第６６３１１５Ａ５号明細書
には１つの空所を備えた担体フィルムを導電材で覆う方
法が記載されている。引続きエッチング処理により導電
材上に接触面を形成する。次にこの帯状フィルム中の空
所に半導体チップをはめ込み、このチップを引続きボン
ド線により接触面と電気的に接続する。最後に空所に硬
化性樹脂を注型する。しかしこの方法も煩雑であり高い
経費を要する。
【０００８】
【発明が解決しようとする課題】本発明の課題は、一層
簡単な集積半導体モジュールの組立方法を提供すること
にある。
【０００９】
【課題を解決するための手段】本発明によればこの課題
は、複数の導体路からなる平坦な全体形状を形成し、そ
の際１導体路の１領域をチップ島として導体路全体のほ
ぼ中央に配置し、他の導体路の各端部をそれぞれ接触化
面としてこの領域に隣接させ、箔内に空所を設け、その
際空所の寸法が少なくともチップ島の面と接触面の合計
に相当するようにし、またこの空所がほぼ多角形をなす
ようにし、箔を導体路全体の上に薄層状に形成し、半導
体チップをチップ島の上に取り付け、半導体チップと導
体路の接触面をボンド線により電気的に接続し、空所に
硬化性樹脂を注型する各工程によりＩＣカード用モジュ
ールを形成する方法により解決される。
【００１０】
【作用効果】本発明の利点は、導体路を形成するいわゆ
るリードフレーム上に薄層状に施されている予め孔明け
されたガラス状エポキシ樹脂の代わりに箔を使用するこ
とによって、もはや接続孔内でボンディングする必要が
なくなり、一層簡単なボンド線の処理が可能となること
にある。
【００１１】もう１つの利点は空所を有する箔が同時に
自動的に注型ストッパの作用をなし得ることである。
【００１２】本発明の実施態様に記載されているよう
に、両面を被層された接着箔を使用した場合、これまで
一般的であった付加的な接着剤又は薄層を使用せずにカ
ード内にこの接着箔を容易に組み込むことができる。
【００１３】極めて柔軟な箔を使用した場合、この箔が
曲げ負荷に十分に対応でき、またチップ自体は硬い注型
樹脂により保護される。
【００１４】箔内の空所の有利な形状により箔と注型樹
脂との良好な固定が保証される。
【００１５】
【実施例】本発明を図面に示す実施例に基づき以下に詳
述する。
【００１６】図１においては１は導体路、いわゆるリー
ドフレームである。これは半導体技術において一般的で
あるように孔明け法によりパターン化され、任意に仕上
げ加工可能である。孔明けにより生じた空所を２、３並
びに４ａ・・・４ｆと符号付ける。このリードフレーム
１上に箔６を薄層状に施す。この箔６は、縁部を決定す
る空所４ａ・・・４ｆにより予め設定されている面の大
きさを有する。この箔６は例えば両面を被層されている
接着箔であってもよい。箔６は半導体チップ５の取り付
け及びボンディングを可能にする空所８を有する。空所
８の縁部には補助的な空所７が備えられている。これら
の補助空所７は空所８の縁部に正接して配置されてい
る。補助空所７は有利には円形をしており、モジュール
の縁部の方向を指示している。図１においてボンド線は
９と符号付けられている。これらのボンド線９は半導体
チップ５の個々の接続パッドからリードフレーム１の各
々の導体路に通じている。
【００１７】本発明によれば空所８は簡単なボンディン
グを保証できるように半導体チップ５を取り付け、ボン
ド線９をボンディングするための十分な空間を有するよ
うにされる。その際空所８の形は重要ではないが、しか
し有利には多角形にされる。空所８の縁部に補助的に設
けられた空所７は主として半導体チップ及びその接続部
を覆う封止用注型コンパウンドをリードフレーム１に確
実に固定する役目をする。
【００１８】図１中のＩＩ−ＩＩ線に沿って切断された
図２及び図３の断面図は本発明方法により形成されるモ
ジュールの封止前及び封止後の状態を示す。従って図２
は封止前のモジュールを示すものである。記載されてい
る符号はすべて図１の符号に相応するものである。付加
的に箔６の表側を６ａ、裏側を６ｂとする。これらの両
面は例えばそれぞれ薄層状接着剤で覆うことができる。
層６ｂはリードフレーム１上の箔６の固定を容易なもの
とする。半導体チップ５及びその接続部（ボンド線９）
の封止は通常通り行われる。その際箔６はその空所７、
８と共に注型ストッパの役目をする。図３に１０と符号
付けられた注型コンパウンドは例えばエポキシ樹脂の圧
縮コンパウンドであってもよい。固定のためこの圧縮コ
ンパウンドで空所７を充填してもよい。エポキシ樹脂の
圧縮コンパウンドは有利には硬化性及び遮光性のものを
使用する。
【００１９】箔６の表側の接着層６ａは、従来一般的で
あった付加的接着剤又は薄層を施すことなくチップカー
ド中にモジュール全体を組み込むことを容易なものとす
る。完成したモジュールを例えばＰＶＣカードの空所内
に設置し、温度、圧力及び時間をかけてカードに接着す
る。ここで使用される極めて弾力性のある箔は極めて有
利に曲げ負荷に対応でき、また半導体チップ５自体は硬
い注型コンパウンド１０により保護される。注型コンパ
ウンド１０は空所７内に固着することにより確実に箔６
及び導体路１と接合される。
【図面の簡単な説明】
【図１】本発明方法により形成されるＩＣカード用モジ
ュールの平面図。
【図２】図１のＩＩ−ＩＩ線に沿って切断したモジュー
ルの封止前の断面図。
【図３】図１のＩＩ−ＩＩ線に沿って切断したモジュー
ルの封止後の断面図。
【符号の説明】
１ 導体路（リードフレーム） ２、３、４ａ〜４ｆ、 空所 ５ 半導体チップ ６ 箔 ６ａ 箔の表側層 ６ｂ 箔の裏側層 ７ 補助空所 ８ 空所 ９ ボンド線 １０ 注型コンパウンド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/56 Ｔ 8617−4Ｍ 23/28 Ｚ 8617−4Ｍ 23/50 Ｓ 9272−4Ｍ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ａ）複数の導体路（１）からなる平坦な
    全体形状を形成し、その際１導体路の１領域をチップ島
    として導体路全体のほぼ中央に配置し、他の導体路の各
    端部をそれぞれ接触化面としてこの領域に隣接させ、 ｂ）箔（６）内に空所（８）を設け、その際空所（８）
    の寸法が少なくともチップ島の面と接触面の合計に相当
    するようにし、またこの空所がほぼ多角形をなすように
    し、 ｃ）箔（６）を導体路全体の上に薄層状に形成し、 ｄ）半導体チップ（５）をチップ島の上に取り付け、 ｅ）半導体チップ（５）と導体路の接触面をボンド線
    （９）により電気的に接続し、 ｆ） 空所（８）に硬化性樹脂（１０）を注型すること
    を特徴とするＩＣカード用モジュールの製造方法。
  2. 【請求項２】 箔（６）が空所（８）の縁部に正接する
    少なくとももう１つの空所（７）を取り囲むことを特徴
    とする請求項１記載の方法。
  3. 【請求項３】 箔（６）として両面被層された接着箔を
    使用することを特徴とする請求項１又は２記載の方法。
  4. 【請求項４】 空所（８）及び／又は補助空所（７）が
    円形であることを特徴とする請求項１ないし３の１つに
    記載の方法。
  5. 【請求項５】 １つの導体路（１）につき少なくとも１
    つの補助空所（７）を設けることを特徴とする請求項１
    ないし４の１つに記載の方法。
JP5261933A 1992-09-29 1993-09-24 Ｉｃカード用モジュールの製造方法 Withdrawn JPH06227189A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4232625.7 1992-09-29
DE4232625A DE4232625A1 (de) 1992-09-29 1992-09-29 Verfahren zur Montage von integrierten Halbleiterschaltkreisen

Publications (1)

Publication Number Publication Date
JPH06227189A true JPH06227189A (ja) 1994-08-16

Family

ID=6469132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5261933A Withdrawn JPH06227189A (ja) 1992-09-29 1993-09-24 Ｉｃカード用モジュールの製造方法

Country Status (4)

Country Link
EP (1) EP0591668A1 (ja)
JP (1) JPH06227189A (ja)
DE (1) DE4232625A1 (ja)
TW (1) TW253072B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4427309C2 (de) * 1994-08-02 1999-12-02 Ibm Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten
DE19513797A1 (de) * 1995-04-11 1996-10-24 Siemens Ag Verfahren zum Herstellen eines Trägerelementes und Vorrichtung zur Durchführung des Verfahrens
US6072698A (en) * 1995-09-27 2000-06-06 Siemens Aktiengesellschaft Chip module with heat insulation for incorporation into a chip card
DE19535989C3 (de) * 1995-09-27 2003-03-27 Siemens Ag Chipmodul
DE19541072A1 (de) * 1995-11-03 1997-05-07 Siemens Ag Chipmodul
DE19543427C2 (de) * 1995-11-21 2003-01-30 Infineon Technologies Ag Chipmodul, insbesondere zum Einbau in eine Chipkarte
KR20000010876A (ko) 1996-05-17 2000-02-25 칼 하인쯔 호르닝어 반도체칩용 기판 부재
DE19620025A1 (de) * 1996-05-17 1997-11-20 Siemens Ag Trägerelement für einen Halbleiterchip
WO1998010628A1 (de) * 1996-09-05 1998-03-12 Siemens Aktiengesellschaft Trägerelement für einen halbleiterchip
DE19638371C2 (de) * 1996-09-19 2001-05-31 Siemens Ag Verfahren zur Erzeugung einer einseitigen galvanischen Metallschicht auf Chipmodulen
DE19721281C2 (de) * 1997-05-21 1999-04-01 Ods Landis & Gyr Gmbh & Co Kg Chipmodul für eine Chipkarte
FR2785072B1 (fr) * 1998-10-23 2001-01-19 St Microelectronics Sa Circuit electronique autocollant
DE19922473A1 (de) * 1999-05-19 2000-11-30 Giesecke & Devrient Gmbh Chipträgermodul
FR2957443B1 (fr) * 2010-03-12 2016-01-01 Oberthur Technologies Carte a microcircuit(s) avec contremesure pour attaques en faute par rayonnement lumineux

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3051195C2 (de) * 1980-08-05 1997-08-28 Gao Ges Automation Org Trägerelement zum Einbau in Ausweiskarten
FR2579798B1 (fr) * 1985-04-02 1990-09-28 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques pour cartes a microcircuits et modules obtenus selon ce procede
FR2580416B1 (fr) * 1985-04-12 1987-06-05 Radiotechnique Compelec Procede et dispositif pour fabriquer une carte d'identification electronique
FR2616995A1 (fr) * 1987-06-22 1988-12-23 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication
US5067008A (en) * 1989-08-11 1991-11-19 Hitachi Maxell, Ltd. Ic package and ic card incorporating the same thereinto

Also Published As

Publication number Publication date
DE4232625A1 (de) 1994-03-31
EP0591668A1 (de) 1994-04-13
TW253072B (ja) 1995-08-01

Similar Documents

Publication Publication Date Title
KR100226737B1 (ko) 반도체소자 적층형 반도체 패키지
US4674175A (en) Process for manufacturing electronic modules for microcircuit cards
JP2978861B2 (ja) モールドｂｇａ型半導体装置及びその製造方法
US4795895A (en) Multi-layered electronic card carrying integrated circuit pellet and having two-pad layered structure for electrical connection thereto
US4709254A (en) Carrier element for an IC module
US4984059A (en) Semiconductor device and a method for fabricating the same
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
JPH0630985B2 (ja) 支持体に集積回路を取り付ける方法、集積回路を支持する装置及び超小型電子回路装置を備えるカード
JPH06227189A (ja) Ｉｃカード用モジュールの製造方法
JPH0652546B2 (ja) 集積回路を有するデ−タ担持体およびその製造方法
JPS63149191A (ja) Ｉｃカ−ド
WO1996013855A1 (en) A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
JP2953899B2 (ja) 半導体装置
US20030127719A1 (en) Structure and process for packaging multi-chip
JP2881733B2 (ja) ボトムリード型半導体パッケージ
JPH054914B2 (ja)
JP2001298147A (ja) 半導体装置及びその製造方法
EP0712159A2 (en) Structure of resin molded type semiconductor
JP2716405B2 (ja) 半導体装置およびその製造方法
JP2002536733A (ja) 集積回路デバイス、当該デバイスを用いたスマートカード用の電子ユニット及び当該デバイスの製造方法
JP2661115B2 (ja) Ｉｃカード
JPS6283196A (ja) Ｉｃカ−ド
JPH0685150A (ja) 集積回路
JP2000091490A (ja) 半導体装置
JPH1168016A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128